JP3978207B2 - 低誘電率絶縁膜の形成方法 - Google Patents

低誘電率絶縁膜の形成方法 Download PDF

Info

Publication number
JP3978207B2
JP3978207B2 JP2004375428A JP2004375428A JP3978207B2 JP 3978207 B2 JP3978207 B2 JP 3978207B2 JP 2004375428 A JP2004375428 A JP 2004375428A JP 2004375428 A JP2004375428 A JP 2004375428A JP 3978207 B2 JP3978207 B2 JP 3978207B2
Authority
JP
Japan
Prior art keywords
dielectric constant
insulating film
low dielectric
fine particles
constant insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004375428A
Other languages
English (en)
Other versions
JP2005167266A (ja
Inventor
秀夫 中川
勝 笹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004375428A priority Critical patent/JP3978207B2/ja
Publication of JP2005167266A publication Critical patent/JP2005167266A/ja
Application granted granted Critical
Publication of JP3978207B2 publication Critical patent/JP3978207B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、低誘電率絶縁膜、低誘電率絶縁膜の形成方法及び低誘電率絶縁膜を有する半導体装置に関する。
近年、半導体デバイスの微細化、高速動作及び低消費電力動作を実現するために、低誘電率絶縁膜を有する多層配線構造が必要となってきている。
従来、多層配線構造の絶縁膜としては、比誘電率が４．２程度であるシリコン酸化膜、又は比誘電率が３．７程度である、フッ素がドープされたシリコン酸化膜等が用いられている。また、近時は、比誘電率を一層低くするために、メチル基（ＣＨＦ3）がドープされた有機含有シリコン酸化膜が検討されている。
ところが、有機含有シリコン酸化膜では、比誘電率を２．５よりも低くすることは非常に困難であるため、膜の内部に空孔が導入された絶縁膜、いわゆるポーラス膜が必要となってくる。
以下、ポーラス膜の従来技術について説明する。
まず、特許文献１に示される第１の従来例及び第２の従来例について説明する。
第１の従来例は、シリコンレジン及び有機溶媒を含む溶液により形成された薄膜を焼成することによってポーラス膜を形成するものである。これによると、薄膜の焼成時に有機溶媒が気化して消滅した跡に連続孔がランダムに形成される。この場合、有機溶媒は溶剤としての働きと空孔を形成するための働きとの両方を担っている。尚、一般に、溶液を基板上に塗布して薄膜を形成するためにはスピン塗布法が用いられ、また薄膜の焼成にはホットプレート及びファーネス（電気炉）が用いられる。
また、第２の従来例は、シリコンレジン及び有機溶媒のほかに、有機物からなるポロジェン（Porogen）を加えた溶液により形成された薄膜を焼成することによってポーラス膜を形成するものである。これによると、ポロジェンの選択により連続孔のみならず独立孔をも形成することが可能である。この場合、当然ながら、ポロジェンは膜中から気化して消滅する。
次に、特許文献２に示されている第３の従来例について説明する。
第３の従来例は、概念的に最も一般的な構成であって、図９に示すような溶液が用いられる。すなわち、図９に示すように、容器１０１の中に、シリコンレジン１０２、ポロジェン１０３及び溶媒１０４が混合された溶液が収納されている 第３の従来例は、特許文献２に示されており、Ｃ６０又はＣ７０等のフラーレン、シリコンレジン及び有機溶媒を含む溶液により形成された薄膜を焼成することによってポーラス膜を形成するものである。この場合、フラーレン内部の中空が空孔となる。
尚、第１、第２及び第３の従来例におけるシリコンレジンとしては、無機シリコンレジンに比べて低誘電率化が可能であるメチルシルセスキオキサン（Methyl-silsesquioxane）のような有機シリコンレジンが用いられる。
以下、従来の溶液から薄膜を形成する方法の一例について図１０を参照しながら説明する。一般に、スピン塗布法により基板上に薄膜が形成されている状態の基板をホットプレート又は電気炉を用いて焼成する方法が採用される。
まず、図１０(a) に示すように、回転機構に接続されたスピンドル１１１の上に半導体ウェハ１１２を装着した後、該半導体ウェハ１１２の上に、薬液供給管１１３よりポーラス膜を形成するための溶液１１４を適量滴下する。
次に、図１０(b) に示すように、スピンドル１１１を回転して半導体ウェハ１１２を回転させることにより、溶液１１４を拡げて薄膜１１５を形成する。
次に、図１０(c) に示すように、薄膜１１５が形成された半導体ウェハ１１２をホットプレート１１６の上に載せて加熱することにより溶媒を揮発させる。この工程は、一般にプリベークと呼ばれ、１００℃前後の温度で約１分間から約３分間処理される。
次に、図１０(d) に示すように、半導体ウェハ１１２をホットプレート１１７の上に載せて、２００℃程度の温度で約１分間から約３分間の熱処理を行なう。この工程は、一般にソフトベークと呼ばれる。
次に、図１０(e) に示すように、半導体ウェハ１１２を電気炉１１８の中に収納した後、電気炉１１８の温度を約４００℃〜約４５０℃まで上昇させ、その後、最高設定温度で約１時間の熱処理を行なう。この工程は一般にハードベークと呼ばれ、この工程が終了すると、半導体ウェハ１１２の上にはポーラス膜１１５Ａが形成される。尚、ハードベークをホットプレートにより行なってもよい。また、溶液によっては、ソフトベークとハードベークとの間に、それらの中間の温度で約１分間から約３分間のホットプレートによる熱処理を行なうことが好ましい。
図１０(f) は、図１０(e) における一点鎖線部分の拡大図である。図１０(f) から分かるように、半導体ウェハ１１２の上に形成されたポーラス膜１１５Ａの内部には空孔１１９（図中白く表示されている部分）が形成されている。
特開２００１−２９４８１５号公報 特開平８−１８１１３３号公報
ところで、ナノインデンテーション評価による前記のポーラス膜１１５Ａの機械強度は、最大で約５ＧＰａ程度のヤングモジュラスしか得られない。現在、実際に半導体デバイスに使用された実績のある絶縁膜のモジュラスは、シリコン酸化膜で約７８ＧＰａ程度であり、フッ素添加シリコン酸化膜で約６３ＧＰａ程度であり、有機含有シリコン酸化膜で約１０ＧＰａ程度である。このように、ポーラス膜１１５Ａの機械強度は、現在半導体デバイスに使用されている多層配線用絶縁膜の機械強度に比べて小さいため、機械強度の大きなポーラス膜の開発が望まれている。
図１１は、３層の配線構造を有すると共に絶縁膜として従来のポーラス膜が使用された半導体デバイスにワイヤボンディングした場合の断面構造を示している。図１１において、１２０は半導体ウェハであり、１２１はポーラス膜であり、１２３，１２５，１２７は金属配線であり、１２２，１２４，１２６，１２８はビアプラグであり、１２９は外部配線を接続するためのパッドである。
図１１に示されるように、パッド１２９の上面にワイヤ１３０をボンディングすると、パッド１２９及び多層配線部にクラックが発生してしまう。
ところで、ポーラス膜１１５Ａの機械強度は、多層配線を形成するべく積層したときに多層配線を保持するために必要であると共に、前述のように半導体デバイスのチップをパッケージに実装する際のボンディング時にも必要である。絶縁膜として有機含有シリコン酸化膜を使用した場合、現状のボンディング技術では破壊限界ぎりぎりであり、今後ボンディング技術が進歩することを加味しても機械強度が大きいポーラス膜の開発は急務となっている。
第１及び第２の従来例においては、連続孔がランダムに形成されるため、比誘電率ｋ＝２．２〜２．３の低誘電率膜を実現するためには、ナノインデンテーションによる評価で最大でも約５ＧＰａ未満のヤングモジュラスしか得られない。この機械強度は、第１及び第２の従来例に係る膜形成方法に依存している。すなわち、焼成後のポーラス膜中には、ポロジェン及び溶媒は存在せず、シリコンレジンのみが存在しているため、ポーラス膜の機械強度はシリコンレジンの本来の強度と空孔率（単位体積当たりに空孔が占める割合）に依存する。第１又は第２の従来例において、比誘電率をより低くしようとすると、空孔率が増大するので、機械強度はさらに低下する。
第３の従来例においては、焼成後もポーラス膜中にフラーレンが残存するが、その機械強度は基本的にフラーレンを包含するシリコンレジンの強度に依存するので、第１及び第２の従来例と同様の機械強度しか得られない。また、フラーレンの含有量が約３０ｗｔ％を超えると、フラーレン同士が繋がるため、機械強度はさらに低下する。
以上のように、従来のポーラス膜の形成方法によると、実用に適した強固な膜が形成できないのは、シリコンレジンからなるポーラス膜の構造自体の機械強度に限界があることに起因している。
また、従来のポーラス膜では、半導体デバイスに必要な機械強度よりも遙かに小さな機械強度しか達成し得ず、ポーラス膜を低誘電率化しようとすると機械強度が低下するという問題点を有していた。
その結果、従来のポーラス膜を実際に半導体デバイスの多層配線に適用した場合に、十分な強度を有する半導体デバイスを製造することができないという問題、また半導体チップを製造できてもパッケージへの実装時に半導体デバイスが破壊されるため完成品を得ることができないという問題がある。
前記に鑑み、本発明は、ポーラス膜よりなる低誘電率絶縁膜の機械強度を向上させることを目的とする。
前記の目的を達成するため、本発明に係る第１の低誘電率絶縁膜の形成方法は、シリコン原子と酸素原子の結合を含み且つ空孔を有するゼオライト結晶よりなる微粒子と、樹脂と、前記樹脂と前記微粒子との結合を強化するジメチルジメトキシシランよりなる化合物と、溶媒とを含む溶液を基板上に塗布して薄膜を形成する工程と、前記基板を加熱することにより低誘電率絶縁膜を形成する工程とを備えている。
本発明に係る第１の低誘電率絶縁膜の形成方法によると、基板を加熱することにより、ゼオライト結晶よりなる微粒子、樹脂及び溶媒を含む溶液よりなる薄膜から溶媒を揮発させて低誘電率絶縁膜を形成するため、低誘電率絶縁膜は、樹脂からなる構造体の内部に、多数の空孔を有する微粒子が導入された構造を有するので、低い比誘電率を持つと共に機械強度が大きくなる。また、溶液中における微粒子の割合を大きくすることにより、機械強度を低下させることなく比誘電率を低下させることができる。
本発明に係る第１の低誘電率絶縁膜の形成方法において、前記微粒子のサイズは、１ｎｍ以上で且つ３０ｎｍ以下であることが好ましい。
このようにすると、得られる低誘電率絶縁膜が金属配線同士の間に設けられる場合において、金属配線が埋め込み配線であるときには低誘電率絶縁膜に良好な断面形状を持つ配線溝を形成することができ、金属配線がパターニングされた配線であるときには空隙のない滑らか絶縁膜を形成することができる。
本発明に係る第１の低誘電率絶縁膜の形成方法において、前記微粒子の空孔のサイズは、０．５ｎｍ以上で且つ３ｎｍ以下であることが好ましい。
このようにすると、微粒子の内部に多数の空孔を確実に形成することができる。
本発明に係る第１の低誘電率絶縁膜の形成方法において、前記樹脂はシリコンレジンであることが好ましい。
このようにすると、低誘電率絶縁膜の機械的強度をより一層大きくすることができる。
この場合、前記シリコンレジンは有機シリコンを含むことが好ましい。
このようにすると、低誘電率絶縁膜の機械的強度の向上と比誘電率の低下との両方を実現することができる。
本発明に係る第１の低誘電率絶縁膜の形成方法において、前記樹脂は有機ポリマーであることが好ましい。
このようにすると、低誘電率絶縁膜の比誘電率を一層低くすることができる。
本発明に係る低誘電率絶縁膜の形成方法によると、低い比誘電率を有すると共に機械的強度に優れた低誘電率絶縁膜を容易且つ確実に形成することができる。また、溶液中における微粒子の割合を大きくすることにより、機械強度を低下させることなく比誘電率を低下させることができる。
本発明に係る第１又は第２の半導体装置によると、低誘電率絶縁膜の比誘電率が低くなると共に機械強度が大きくなるため、金属配線にクラックが発生する事態を防止することができる。
（第１の参考例）
以下、本発明の第１の参考例について図１を参照しながら説明する。第１の参考例は、溶液よりなる低誘電率絶縁膜形成用材料である。
図１に示すように、第１の参考例に係る溶液は、容器１の内部に収納されており、樹脂としてのシリコンレジン２と、多数の空孔を有する微粒子３と、溶媒４とを含んでいる。
シリコンレジン２としては、無機シリコン若しくは有機シリコン又はこれらの混合物を用いることができ、有機シリコンを用いると、得られる低誘電率絶縁膜の比誘電率をより低くすることができる。
多数の空孔を有する微粒子３としては、シリコン原子と酸素原子の結合を主体とする化合物よりなり、多数の空孔は、互いに連続していてもよいし、互いに独立していてもよい。
まず、互いに連続する多数の空孔を有する微粒子３の形成方法について説明する。
例えば、ハニカム構造のように規則性を持ったメソポーラスシリカ、又はゼオライト結晶を粉砕することにより微粒子３を形成することができる。また、第１及び第２の従来例で説明したポーラス膜又はポーラス物質構造体を形成する際の焼成温度（ハードベーク温度）を第１及び第２の従来例よりも高温にして、シリコンレジン同士の相互結合（クロスリンク）が強化されたポーラス膜又はポーラス構造体を得た後、該ポーラス膜又はポーラス構造体を粉砕することにより微粒子３を形成することができる。また、テトラメトキシシラン又はテトラエトキシシラン等のアルコキシシランの加水分解により生成されたコロイダルシリカ、特に球状コロイダルシリカを微粒子３として用いてもよい。
次に、互いに独立する多数の空孔を有する微粒子３の形成方法について説明する。
例えば、有機ポリマーからなる微粒子をポロジェンとして形成されたポーラス膜又はポーラス物質構造体を粉砕することにより微粒子３を形成することができる。この場合においても、第１及び第２の従来例で説明したポーラス膜又はポーラス物質構造体を形成する際の焼成温度を第１及び第２の従来例よりも高温にして、シリコンレジン同士の相互結合が強化されたポーラス膜又はポーラス構造体を得た後、該ポーラス膜又はポーラス構造体を粉砕することにより微粒子３を形成することができる。また、有機ポリマーを核とし、該有機ポリマーの周りにコロイダルシリカ、特に球状コロイダルシリカを付着させた構造の微粒子３を用いても良い。
尚、いずれの場合においても、微粒子３のサイズとしては、約１ｎｍ以上で且つ約３０ｎｍ以下であることが好ましく。微粒子３の多数の空孔のサイズとしては、約０．５ｎｍ以上で且つ約３ｎｍ以下であることが好ましい。
溶媒４としては、プリベーク及びソフトベークの温度でほぼ完全に蒸発するような溶媒、例えばメタノール、エタノール若しくはイソプロピルアルコール等のアルコール類、又はシクロヘキサノン、ＮＭＰ（Ｎ−メチルピロリドン）、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）、ＰＧＭＥ（プロピレングリコールモノメチルエーテル）若しくはＰＧＭＰＥ（プロピレングリコールモノプロピルエーテル）等の有機溶媒を用いればよい。
（第２の参考例）
以下、本発明の第２の参考例について、図２(a) 及び(b) を参照しながら説明する。第２の参考例は、微粒子よりなる低誘電率絶縁膜形成用材料である。
図２(a) は、微粒子６を形成するためのポーラス構造体５を示し、図２(b) は、ポーラス構造体５を粉砕することにより得られる微粒子６を示している。
ポーラス構造体５は、ランダムに分布した複数の連続孔を有しており、該ポーラス構造体５を機械的に破断すると、多数の空孔を有する微粒子６が得られる。ポーラス構造体５を機械的に破断する方法としては、ポーラス構造体５を高速で回転する羽根に衝突させて粉砕したり、又は密封容器の内部に収納されたポーラス構造体５を密封容器の壁面に衝突させたりする方法が挙げられる。このような方法で微粒子６を形成すると、種々のサイズの微粒子が得られるので、これらを選別して、微粒子６のサイズを約１ｎｍ以上且つ約３０ｎｍ以下に揃えることが好ましい。
ところで、ポーラス構造体５としては、ハニカム構造のように規則性を持った、メソポーラスシリカ又はゼオライト結晶を用いることができる。また、第１及び第２の従来例で説明したポーラス膜又はポーラス物質構造体を形成する際の焼成温度（ハードベーク温度）を第１及び第２の従来例よりも高温にして焼成され、シリコンレジン同士の相互結合（クロスリンク）が強化されたポーラス膜又はポーラス構造体を用いることができる。
微粒子６の空孔のサイズとしては、約０．５ｎｍ以上で且つ約３ｎｍ以下であることが好ましい。
（第３の参考例）
以下、本発明の第３の参考例について、図３(a) 及び(b) を参照しながら説明する。第３の参考例は、微粒子８よりなる低誘電率絶縁膜形成用材料である。
図３(a) は微粒子８を形成するためのポーラス構造体７を示し、図３(b) は、ポーラス構造体７を粉砕することにより得られる微粒子８を示している。
ポーラス構造体７は、ほぼ均一に分散した多数の独立孔を有しており、該ポーラス構造体７を機械的に破断すると、多数の空孔を有する微粒子８が得られる。ポーラス構造体７を機械的に破断する方法としては、ポーラス構造体７を高速で回転する羽根に衝突させて粉砕したり、又は密封容器の内部に収納されたポーラス構造体７を密封容器の壁面に衝突させたりする方法が挙げられる。このような方法で微粒子８を形成すると、種々のサイズの微粒子が得られるので、これらを選別して、微粒子８のサイズを約１ｎｍ以上且つ約３０ｎｍ以下に揃えることが好ましい。
ところで、ポーラス構造体７としては、有機ポリマーからなる微粒子をポロジェンとして形成されたポーラス膜又はポーラス物質構造体を用いることができる。この場合においても、焼成温度を第１及び第２の従来例における焼成温度よりも高温で焼成すると、機械強度に優れたポーラス構造体７が得られる。尚、微粒子８の多数の空孔のサイズとしては、約０．５以上で且つ約３ｎｍ以下であることが好ましい。
（第４の参考例）
以下、本発明の第４の参考例について、図４(a) 〜(c) を参照しながら説明する。第４の参考例は、化学反応により合成される微粒子よりなる低誘電率絶縁膜形成材料である。
図４(a) は、化学反応により合成され、多数の空孔を有する第１の微粒子１０Ａを示し、該第１の微粒子１０Ａは、テトラメトキシシラン又はテトラエトキシシラン等のアルコキシシランの加水分解により生成されたコロイダルシリカ、特に球状コロイダルシリカよりなる微粒子９ａよりなり、該微粒子９ａは多数の空孔を有している。尚、微粒子９ａとしては、コロイダルシリカに代えて、メソポーラスシリカ又はゼオライト結晶の微粒子を用いてもよい。
図４(b) は、化学反応により合成され、多数の空孔を有する第２の微粒子１０Ｂを示し、該第２の微粒子１０Ｂは、相対的に小さい外径を持つ有機ポリマー１０ａの周囲に、多数の空孔を有する微粒子９ａがほぼ均一に付着した構造を有している。微粒子９ａとしては、テトラメトキシシラン又はテトラエトキシシラン等のアルコキシシランの加水分解により生成されたコロイダルシリカを用いることができる。尚、微粒子９ａとしては、コロイダルシリカに代えて、メソポーラスシリカ又はゼオライト結晶の微粒子を用いてもよい。また、微粒子９ａ及び有機ポリマー１０ａの形状としては、球状でもよいし多面体でもよい。
図４(c) は、化学反応により合成され、多数の空孔を有する第３の微粒子１０Ｃを示し、該第３の微粒子１０Ｃは、相対的に大きい径を持つ有機ポリマー１０ｂの周囲に、多数の空孔を有する微粒子９ａがほぼ均一に付着した構造を有している。微粒子９ａとしては、テトラメトキシシラン又はテトラエトキシシラン等のアルコキシシランの加水分解により生成されたコロイダルシリカを用いることができる。尚、微粒子９ａとしては、コロイダルシリカに代えて、メソポーラスシリカ又はゼオライト結晶の微粒子を用いてもよい。また、微粒子９ａ及び有機ポリマー１０ｂの形状としては、球状でもよいし多面体でもよい。また、微粒子９ａを有機ポリマー１０ｂの周囲に付着させる配置方法としては、ほぼ均一ではなくて、第３の微粒子１０Ｃの機械的強度が向上するような特殊な配置をさせることが好ましい。
尚、第１、第２又は第３の微粒子１０Ａ、１０Ｂ、１０Ｃのサイズとしては、約１ｎｍ以上且つ約３０ｎｍ以下であることが好ましく、微粒子９ａの空孔のサイズとしては、約０．５以上で且つ約３ｎｍ以下であることが好ましい。
（第５の実施形態）
以下、本発明の第５の実施形態について図５(a) 〜(e) を参照しながら説明する。第５の実施形態は、第１の参考例に係る溶液を用いる低誘電率絶縁膜及びその形成方法である。
まず、図５(a) に示すように、第１の参考例に係る溶液を準備する。すなわち、容器１の内部に、シリコンレジン２、第２〜第４の参考例で説明した微粒子３（＝６，８，１０Ａ，１０Ｂ，１０Ｃ）及び溶媒４からなる溶液を収納する。次に、回転機構に接続されたスピンドル１１の上に半導体ウェハ１２を装着した後、該半導体ウェハ１２の上に容器１に接続された薬液供給管１３より溶液１４を適量滴下する。
次に、図５(b) に示すように、スピンドル１１を回転して半導体ウェハ１２を回転させることにより、溶液１４を拡げて薄膜１５を形成する。
次に、図５(c) に示すように、薄膜１５が形成された半導体ウェハ１２をホットプレート１６の上に載せて加熱することにより溶媒を揮発させる。この工程は、一般にプリベークと呼ばれ、１００℃前後の温度で約１分間から約３分間処理される。
次に、図５(d) に示すように、半導体ウェハ１２をホットプレート１７の上に載せて、２００℃程度の温度で約１分間から約３分間の熱処理を行なう。この工程は、一般にソフトベークと呼ばれる。
次に、図５(e) に示すように、半導体ウェハ１２を電気炉１８の中に収納した後、電気炉１８の温度を約４００℃〜約４５０℃まで上昇させ、その後、最高設定温度で約１時間の熱処理を行なう。この工程は一般にハードベークと呼ばれ、この工程が終了すると、半導体ウェハ１２の上には、シリコンレジン２と微粒子３とからなる低誘電率絶縁膜１５が形成される。尚、ハードベークをホットプレートにより行なってもよい。また、ソフトベークとハードベークとの間に、それらの中間の温度で約１分間から約３分間のホットプレートによる熱処理を行なうことが好ましい。
第５の実施形態によると、シリコンレジン２は、ソフトベーク工程において、基本的なシロキサン構造が概ね形成されて構造的にほぼ安定化し、その後に行なわれるハードベーク工程において、シロキサン骨格同士がクロスリンクを行なって、強固で且つ機械的強度に優れた低誘電率絶縁膜１５Ａが形成される。すなわち、ソフトベーク工程において、シリコンレジン２同士が結合すると共に、多数の空孔を有する微粒子３とシリコンレジン２とが結合する。
このように、第５の実施形態によると、低誘電率絶縁膜１５Ａは、シリコンレジン２と空孔を有する微粒子３とが強固に結合した構造を有するため、シリコンレジンのみからなるシロキサン構造体に比べて、強靱で且つ機械強度の大きいポーラス膜となる。
（第６の実施形態）
以下、本発明の第６の実施形態について図６(a) 、(b) 及び図７(a) 、(b) を参照しながら説明する。第６の実施形態も、第１の参考例に係る溶液を用いる低誘電率絶縁膜及びその製造方法である。
ところで、第５の実施形態に係る方法で低誘電率絶縁膜を形成すると、低誘電率絶縁膜の内部において空孔が形成される態様は、溶媒の分子構造によって変わる。すなわち、(1) アルコールのようにプリベークでほぼ完全に蒸発してしまう溶媒を用いる場合には、微粒子の内部に存在する多数の空孔のほかには、空孔は殆ど形成されない。ところが、(2) プリベークでは完全に蒸発しないがソフトベークでほぼ完全に蒸発してしまう溶媒であっても、直鎖状又は直鎖状に近い構造を持つ分子からなる溶媒を用いる場合には、微粒子の内部に存在する多数の空孔のほかに、シリコンレジンよりなる部分にも連続孔が形成されやすい。このように、溶媒の種類によって、低誘電率絶縁膜中に形成される空孔の状態が異なる。以下、この点について、図６(a) 、(b) を参照しながら説明する。
図６(a) は、半導体ウェハ２０の上に形成された第１の低誘電率絶縁膜２１の断面構造を示しており、該第１の低誘電率絶縁膜２１は、空孔を有するシリコンレジン２２と、多数の空孔を有する微粒子２３とからなる。尚、シリコンレジン２２の内部において白く表わされている部分が空孔である。第１の低誘電率絶縁膜２１においては、微粒子２３の内部に存在する多数の空孔と、シリコンレジン２２の内部に形成される連続孔とによって、全体としては連続孔を有するポーラス膜が形成される。
図６(b) は、半導体ウェハ２０の上に形成された第２の低誘電率絶縁膜２４の断面構造を示しており、該第２の低誘電率絶縁膜２４は、空孔を有しないシリコンレジン２２と、多数の空孔を有する微粒子２３とからなる。第２の低誘電率絶縁膜２４においては、シリコンレジン２２が空孔を有していないため、全体としては互いに独立した多数の空孔を有するポーラス膜が形成される。
図７(a) は、図６(a) に示した第１の低誘電率絶縁膜２１の第１の態様を示しており、該第１の態様は、溶質中に占める微粒子２３の割合が約３０〜５０ｗｔ％よりも小さい低誘電率形成用材料を用いて形成されたものである。第１の態様では、シリコンレジン２２からなる構造体がマジョリティであり、該構造体の中に空孔を有する微粒子２３が存在しており、シリコンレジン２２からなる構造体と空孔を有する微粒子２３とが強固に結合している。第１の態様のように、シリコンレジン２２からなる構造体の内部に、シリコンレジン２２よりも機械強度が大きい微粒子２３を導入すると、シリコンレジン２２のみからなる構造体に比べて、機械強度が遥かに大きい膜を得ることができる。
図７(b) は、図６（ａ）に示した第１の低誘電率絶縁膜２１の第２の態様を示しており、該第２の態様は、溶質中に占める微粒子２３の割合が約３０〜５０ｗｔ％よりも大きい低誘電率形成用材料を用いて形成されたものである。第２の態様では、空孔を有する微粒子２３が第１の低誘電率絶縁膜２１の主骨格を構成しており、隣り合う微粒子２３同士がシリコンレジン２２からなる構造体により繋がれるように結合している。第２の態様によると、第１の態様と同様、シリコンレジン２２からなる構造体の内部に、シリコンレジン２２よりも機械強度が大きい微粒子２３が導入されているため、シリコンレジン２２のみからなる構造体に比べて、機械強度が遥かに大きい膜を得ることができると共に、第１の態様に比べて、空孔を有する微粒子２３の割合が大きいので、比誘電率が一層低くなる。
以上説明したように、第５又は第６の実施形態に係る低誘電率絶縁膜によると、シリコンレジンからなる構造体の内部に、多数の空孔を有する微粒子が導入されているため、およそ２．５以下の低い比誘電率を持つと共に機械強度が大きいポーラス膜を得ることができる。第５又は第６の実施形態に係る低誘電率絶縁膜の機械強度は、ヤングモジュラスでおよそ６ＧＰａ以上である。
すなわち、第５又は第６の実施形態に係る低誘電率絶縁膜によると、膜中に空孔を形成するために導入された多数の空孔を有する微粒子が、成膜過程で消滅しないでポーラス膜中に残存すると共に、シリコンレジンからなる構造体と強く結合している。このため、低誘電率絶縁膜中の空孔率を増大して比誘電率をより低くするべく、空孔を有する微粒子の溶液中に占める割合を３０ｗｔ％以上に大きくすると、フラーレンの場合のように機械強度が低下しないで、むしろ増大するという効果が得られる。
尚、シリコンレジンとして、シリコンと、有機基例えばメチル基とが結合した有機シリコンを用いたり、又は有機シリコンが含まれるシリコンレジンを用いたりすると、低誘電率絶縁膜の比誘電率をさらに低下させることができる。
また、シリコンレジンに代えて、アリール・エーテル結合又はアリール・アリール結合からなるポリマー等の有機ポリマーを用いると、低誘電率絶縁膜の比誘電率をさらに一層低下させることができる。これは、バルクのＭＳＱの比誘電率がおよそ２．９であるのに対して、バルクの前記有機ポリマーの比誘電率が２．６と小さいためである。従って、シリコンレジン及び有機ポリマーが空孔を持つポーラス膜の場合にも同様の関係が成り立つため、シリコンレジンに代えて有機ポリマーを用いることにより、低誘電率化を促進しやすい。
また、図７(a) に示す、第１の低誘電率絶縁膜２１の第１の態様の場合に、溶液中に、シリコンレジンと微粒子との結合を強化する化合物を加えると、機械的強度をより大きくすることができる。
また、図７(b) に示す、第１の低誘電率絶縁膜２１の第２の態様の場合に、溶液中に、シリコンレジンが有する微粒子同士の結合力を強化する化合物を加えると、機械強度をより大きくすることができる。
尚、シリコンレジンと微粒子との結合を強化する化合物としては、アルコキシシランを用いればよい。例えば、ジメチルジメトキシシランは、シリコン（Ｓｉ）に２つのメチル基（ＣＨ3−）と２つのメトキシ基（ＣＨ3Ｏ−）とが結合しているため、成膜時のソフトベーク及びハードベークにおいてシリコンレジンと微粒子との架橋を促進することができる。また、アルコキシシランは、微粒子同士の架橋、さらには有機ポリマーと微粒子との架橋も促進することができるため、本発明の結合力を強化する化合物として適している。
（第７の参考例）
以下、本発明の第７の参考例について図８を参照しながら説明する。第７の参考例は、低誘電率絶縁膜を有する半導体装置である。
図８は、多層配線構造例えば３層の配線構造を有すると共に絶縁膜として第５又は第６の実施形態に係る低誘電率絶縁膜を有する半導体デバイスにワイヤボンディングした場合の断面構造を示している。図８において、３０は半導体ウェハであり、３１は低誘電率絶縁膜であり、３３，３５，３７は金属配線であり、３２，３４，３６，３８はビアプラグであり、３９は外部配線を接続するためのパッドである。金属配線３３，３５，３７を構成する金属配線材料としては銅又はアルミ合金を用いればよい。また、銅配線の場合はビアプラグに銅を用いればよく、アルミ配線の場合にはビアプラグにタングステンを用いればよい。
図８に示すように、パッド３９の上面にワイヤ４０がボンディングされることにより、半導体装置は図示しないパッケージに実装される。
第７の参考例によると、低誘電率絶縁膜３１が従来のポーラス膜に比べて機械強度が大きいため、パッド３９及び金属配線３３，３５，３７にクラックが発生しない。また、低誘電率絶縁膜３１が金属配線３３，３５，３７を保持する強度も大きいので、安定した半導体装置が得られる。
本発明に係る低誘電率絶縁膜の形成方法によると、低い比誘電率を有すると共に機械的強度に優れた低誘電率絶縁膜を容易且つ確実に形成することができる。また、溶液中における微粒子の割合を大きくすることにより、機械強度を低下させることなく比誘電率を低下させることができる。
第１の参考例に係る低誘電率絶縁膜形成用材料である溶液を示す断面図である。 (a) 及び(b) は第２の参考例に係る低誘電率絶縁膜形成用材料である微粒子を示す断面図である。 (a) 及び(b) は第３の参考例に係る低誘電率絶縁膜形成用材料である微粒子を示す断面図である。 (a) 〜(c) は第４の参考例に係る低誘電率絶縁膜形成用材料である微粒子を示す断面図である。 (a) 〜(e) は第５の実施形態に係る低誘電率絶縁膜の形成方法の各工程を示す断面図である。 (a) 及び(b) は第６の実施形態に係る低誘電率絶縁膜の断面図である。 (a) 及び(b) は第６の実施形態に係る低誘電率絶縁膜の断面図である。 第７の参考例に係る半導体装置を示す断面図である。 従来のポーラス膜を形成するための溶液を示す概念図である。 (a) 〜(f) は従来のポーラス膜の形成方法の各工程を示す断面図である。 従来のポーラス膜が用いられた半導体デバイスの問題点を説明する断面図である。
符号の説明
１ 容器
２ シリコンレジン
３ 空孔を有する微粒子
４ 溶媒
５ ポーラス構造体
６ 微粒子
７ ポーラス構造体
８ 微粒子
９ａ 微粒子
１０Ａ 第１の微粒子
１０Ｂ 第２の微粒子
１０Ｃ 第３の微粒子
１０ａ 有機ポリマー
１０ｂ 有機ポリマー
１１ スピンドル
１２ 半導体ウェハ
１３ 薬液供給管
１４ 溶液
１５ 薄膜
１５Ａ 低誘電率絶縁膜
１６ ホットプレート
１７ ホットプレート
１８ 電気炉
２０ 半導体ウェハ
２１ 低誘電率絶縁膜
２２ シリコンレジンからなる構造体
２３ 微粒子
２４ シリコンレジンからなる構造体
３０ 半導体ウェハ

Claims (7)

  1. シリコン原子と酸素原子の結合を含み且つ空孔を有するゼオライト結晶よりなる微粒子と、樹脂と、前記樹脂と前記微粒子との結合を強化するジメチルジメトキシシランと、溶媒とを含む溶液を基板上に塗布して薄膜を形成する工程と、前記基板を加熱することにより低誘電率絶縁膜を形成する工程とを備えていることを特徴とする低誘電率絶縁膜の形成方法。
  2. 前記微粒子のサイズは、１ｎｍ以上で且つ３０ｎｍ以下であることを特徴とする請求項１に記載の低誘電率絶縁膜の形成方法。
  3. 前記微粒子の空孔のサイズは、０．５ｎｍ以上で且つ３ｎｍ以下であることを特徴とする請求項１に記載の低誘電率絶縁膜の形成方法。
  4. 前記樹脂はシリコンレジンであることを特徴とする請求項１に記載の低誘電率絶縁膜の形成方法。
  5. 前記シリコンレジンは有機シリコンを含むことを特徴とする請求項４に記載の低誘電率絶縁膜の形成方法。
  6. 前記樹脂は有機ポリマーであることを特徴とする請求項１に記載の低誘電率絶縁膜の形成方法。
  7. 前記基板を加熱する工程は、前記微粒子と前記樹脂とを結合させる工程を含むことを特徴とする請求項１に記載の低誘電率絶縁膜の形成方法。
JP2004375428A 2004-12-27 2004-12-27 低誘電率絶縁膜の形成方法 Expired - Lifetime JP3978207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004375428A JP3978207B2 (ja) 2004-12-27 2004-12-27 低誘電率絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004375428A JP3978207B2 (ja) 2004-12-27 2004-12-27 低誘電率絶縁膜の形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002137893A Division JP3859540B2 (ja) 2002-05-14 2002-05-14 低誘電率絶縁膜形成用材料

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006112979A Division JP2006210947A (ja) 2006-04-17 2006-04-17 低誘電率絶縁膜及びその形成方法、並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2005167266A JP2005167266A (ja) 2005-06-23
JP3978207B2 true JP3978207B2 (ja) 2007-09-19

Family

ID=34737458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375428A Expired - Lifetime JP3978207B2 (ja) 2004-12-27 2004-12-27 低誘電率絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP3978207B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4950136B2 (ja) * 2008-06-18 2012-06-13 信越ポリマー株式会社 低誘電率絶縁膜
CN102471590B (zh) 2009-07-14 2015-05-20 花王株式会社 低介电树脂组合物

Also Published As

Publication number Publication date
JP2005167266A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
US7563706B2 (en) Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device
JP4014234B2 (ja) 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
TWI278962B (en) Semiconductor device
JP3137644B2 (ja) 半導体装置を製造するためのスピンオン・ガラス加工技術
EP0684642B1 (en) Method of fabrication of a porous dielectric layer for a semiconductor device
US8680680B2 (en) Semiconductor devices including porous insulators
TW449898B (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
CN1218381C (zh) 增加低介电层涂布能力的方法
JP4709506B2 (ja) 電気的相互接続構造およびその形成方法
TWI227907B (en) Semiconductor device and method of manufacturing the same
JP2001326222A (ja) 半導体装置、半導体ウェーハおよびこれらの製造方法
TW202107660A (zh) 具有氣隙介電質的半導體結構及其製備方法
JP3978207B2 (ja) 低誘電率絶縁膜の形成方法
JP3978209B2 (ja) 低誘電率絶縁膜形成用材料及び低誘電率絶縁膜の形成方法
JP3978208B2 (ja) 微粒子の形成方法
US20030207595A1 (en) Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
JP2006316284A (ja) 低誘電率絶縁膜形成用材料
JP2006210947A (ja) 低誘電率絶縁膜及びその形成方法、並びに半導体装置
JP2006203253A (ja) 低誘電率絶縁膜形成用材料
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
US7674390B2 (en) Zeolite—sol gel nano-composite low k dielectric
JPH1174348A (ja) 半導体装置およびその製造方法
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
CN1157769C (zh) 多孔性低介电常数材料的制造方法
JP2009088281A (ja) 低誘電率の絶縁膜の成膜方法及び低誘電率の絶縁膜

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3978207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term