JP5110490B2 - 層間絶縁膜および配線構造と、それらの製造方法 - Google Patents

層間絶縁膜および配線構造と、それらの製造方法 Download PDF

Info

Publication number
JP5110490B2
JP5110490B2 JP2009528143A JP2009528143A JP5110490B2 JP 5110490 B2 JP5110490 B2 JP 5110490B2 JP 2009528143 A JP2009528143 A JP 2009528143A JP 2009528143 A JP2009528143 A JP 2009528143A JP 5110490 B2 JP5110490 B2 JP 5110490B2
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
coating film
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009528143A
Other languages
English (en)
Other versions
JPWO2009022718A1 (ja
Inventor
忠弘 大見
孝明 松岡
敦智 井ノ口
耕平 綿貫
匡 小池
龍彦 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Ube-Nitto Kasei Co Ltd
Ube Corp
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Ube Industries Ltd
Ube-Nitto Kasei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd, Ube Industries Ltd, Ube-Nitto Kasei Co Ltd filed Critical Tohoku University NUC
Priority to JP2009528143A priority Critical patent/JP5110490B2/ja
Publication of JPWO2009022718A1 publication Critical patent/JPWO2009022718A1/ja
Application granted granted Critical
Publication of JP5110490B2 publication Critical patent/JP5110490B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体素子、半導体チップ搭載基板、配線基板等の基板の多層配線構造、特に、層間絶縁膜の構造に関し、また当該多層配線構造を有する半導体装置、配線基板、およびそれらを含む電子装置に関する。さらに本発明は当該多層配線構造の製造方法、ならびに当該多層配線構造を有する半導体装置、配線基板、およびそれらを含む電子装置の製造方法に関する。
従来、半導体基板上等の多層配線構造における配線層間の絶縁のために層間絶縁膜が形成されている。
このような多層配線構造を採用した半導体装置では、配線間の寄生容量および配線抵抗による信号遅延の問題が無視できなくなってきており、低誘電率（Ｌｏｗ−ｋ）を持つ層間絶縁膜を用いることが要求されてきている。
この種、低誘電率（Ｌｏｗ−ｋ）の材料として、フルオロカーボン膜が注目されている。また、層間絶縁膜に使用できるフルオロカーボン膜が特許文献１において提案されている。特許文献１は、二重結合を１以上、又は、三重結合を１つ有する成膜ガスを用いて、フルオロカーボンポリマーからなる層間絶縁膜を形成することによって、膜密度を制御できることを開示している。更に、二重結合を１つ有する分子構造のフルオロカーボン系の成膜ガスは、プラズマ中で解離しやすく、高密度で平坦な膜を形成できることを開示している。一方、三重結合を有する分子構造を有する成膜ガスを用いて形成されたフルオロカーボンポリマー膜は、密度が高い性質と硬い性質とを併せ持った膜であることを開示している。
一方、特許文献２では、層間絶縁膜の材料として、極めて低い比誘電率ｋを有するフルオロカーボン膜が提案されている。具体的には、特許文献２は、窒素を含有させることにより、比誘電率ｋを１．５〜２．２まで低下させたフルオロカーボン膜によって形成された層間絶縁膜を開示している。このため、特許文献２は、原子比Ｆ／Ｃで、０．８〜１．１の範囲内でＦ及びＣを含有し、且つ、窒素を０．１乃至１０原子％含有させることを明らかにしている。このようなフルオロカーボン膜は、層間絶縁膜として使用することにより、配線間の寄生容量を低くできるものとして期待されている。
特開２００２−２２０６６８号公報 特願２００７−３８５８４号
フルオロカーボン膜はその低誘電率のために半導体素子上の配線構造、特に、層間絶縁膜を含む配線構造において層間絶縁膜として使用することが期待されていることは前述した通りである。このような状況の下で、特許文献１は、成膜ガスを選択することによって、平坦かつ高密度の膜を成膜できることを開示しているが、フルオロカーボン膜を実際に半導体装置の層間絶縁膜に適用した具体例は示されていない。このため、特許文献１は、フルオロカーボン膜を実際に層間絶縁膜として使用した場合における具体的な問題点について何等指摘していない。
他方、特許文献２では、フルオロカーボン膜によって層間絶縁膜を形成した例が示されている。しかしながら、実際にフルオロカーボン膜によって層間絶縁膜を形成した場合、層間絶縁膜に要求される平坦性が得られないことが判明した。
即ち、フルオロカーボン膜によって層間絶縁膜を形成した場合、フルオロカーボン膜の表面が凹凸のある粗面となり、層間絶縁膜として十分な特性が得られないことが判明した。実際に、フルオロカーボン膜表面の平坦度は、Ｒａ値で１．７２ｎｍ程度、Ｐ−Ｖ（ピーク・トゥ・バレイ）値で１７．９４ｎｍ程度であり、誘電率を更に低下させるために窒素（Ｎ）を加えると平坦度はさらに悪化する。このフルオロカーボン膜上に、バリアー膜を形成すると、フルオロカーボン膜の凹凸のある粗面を反映した表面になってしまう。さらに、通常のバリアー膜はｋが４．０以上であり、層間絶縁膜の総合的な誘電率を下げるためには、よりｋの小さいバリアー膜が必要である。
そこで、本発明の一技術的課題は、優れた平坦性を実現できると共に、低誘電率で再現性よく形成できる安定な半導体装置等の層間絶縁膜と、当該層間絶縁膜を含む配線構造を提供することにある。
また、本発明のもう一つの技術的課題は、前記層間絶縁膜と前記配線構造とを製造する方法を提供することにある。
本発明の第１の態様によれば、下部電極または配線層と上部配線層との間に設けられた層間絶縁膜であって、比誘電率ｋが２．５以下である絶縁性塗布膜を少なくとも一部に含むことを特徴とする層間絶縁膜が得られる。
本発明の第２の態様によれば、下部電極または配線層と上部配線層との間に設けられた層間絶縁膜であって、主たる絶縁膜としてフルオロカーボン膜を含み、絶縁性塗布膜が前記フルオロカーボン膜の上に設けられていることを特徴とする層間絶縁膜が得られる。
本発明の第３の態様によれば、第２の態様に記載の層間絶縁膜において、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲内でＦおよびＣを含有することを特徴とする層間絶縁膜が得られる。
本発明の第４の態様によれば、第２又は３の態様に記載の層間絶縁膜において、前記フルオロカーボン膜の比誘電率ｋは、１．８〜２．２であることを特徴とする層間絶縁膜が得られる。
本発明の第５の態様によれば、第２乃至４の態様のいずれか一つに記載の層間絶縁膜において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする層間絶縁膜が得られる。
本発明の第６の態様によれば、第２乃至５の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜の厚さは前記フルオロカーボン膜の厚さの１／１０以下であることを特徴とする層間絶縁膜が得られる。
本発明の第７の態様によれば、第２乃至５の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜の厚さは前記フルオロカーボン膜の厚さの１／５以下であることを特徴とする層間絶縁膜が得られる。
本発明の第８の態様によれば、第２乃至５の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜の厚さは前記フルオロカーボン膜の厚さの１／３以下であることを特徴とする層間絶縁膜が得られる。
本発明の第９の態様によれば、第２乃至８の態様のいずれか一つに記載の層間絶縁膜において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスを用いてＣＶＤによって形成されたものであることを特徴とする層間絶縁膜が得られる。
本発明の第１０の態様によれば、第１の態様に記載の層間絶縁膜において、前記絶縁性塗布膜が主たる絶縁膜であることを特徴とする層間絶縁膜が得られる。
本発明の第１１の態様によれば、第２乃至９の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜の比誘電率ｋは、２．５以下であることを特徴とする層間絶縁膜が得られる。
本発明の第１２の態様によれば、第１乃至１１の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜はその表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ（Ｐ−Ｖ）値で２０ｎｍ以下であることを特徴とする層間絶縁膜が得られる。
本発明の第１３の態様によれば、第１乃至１２の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜は、ＳｉとＣとＯとを、原子比でＯ＞Ｓｉ＞１／２Ｃとなるように含有していることを特徴とする層間絶縁膜が得られる。以下では、層間絶縁性塗布膜及びその組成をそれぞれＳｉＣＯ塗布膜もしくはＳｉＣＯ層、及びＳｉＣＯと簡略化して説明することもある。
本発明の第１４の態様によれば、第１乃至１３の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜は金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥、焼成して得た膜であることを特徴とする層間絶縁膜が得られる。
本発明の第１５の態様によれば、第１乃至１３の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜は金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥し６００℃以下で焼成して得た膜であることを特徴とする層間絶縁膜が得られる。
本発明の第１６の態様によれば、第１乃至１３の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜は金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥し４００℃以下で焼成して得た膜であることを特徴とする層間絶縁膜が得られる。
本発明の第１７の態様によれば、第１乃至１６の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜はＳｉＯの繰り返し単位が主骨格であり、かつ、その組成が（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）で表される一種、又は二種以上の酸化物で構成される絶縁体膜であることを特徴とする層間絶縁膜が得られる。
本発明の第１８の態様によれば、第１乃至１７の態様のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜はその表面が窒化されてなる窒化表面層を有することを特徴とする層間絶縁膜が得られる。
本発明の第１９の態様によれば、第１乃至１８の態様のいずれか一つに記載の層間絶縁膜を備えた多層配線構造であって、前記層間絶縁膜にビア及び溝の内の少なくとも一方と、前記ビア及び溝の内の少なくとも一方に埋設された導体層と、前記導体層の周囲に設けられたバリアー層とを備えていることを特徴とする多層配線構造が得られる。
本発明の第２０の態様によれば、層間絶縁膜を有する多層配線構造において、前記層間絶縁膜は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物で構成される塗布膜から得られた絶縁体膜を含むことを特徴とする多層配線構造が得られる。
本発明の第２１の態様によれば、第２０の態様において、前記層間絶縁膜は、前記絶縁体膜と、フロオロカーボン膜（ＣＦｘ）とを有することを特徴とする多層配線構造が得られる。
本発明の第２２の態様によれば、第２０の態様において、前記層間絶縁膜は、前記絶縁体膜によって形成されていることを特徴とする多層配線構造が得られる。
本発明の第２３の態様によれば、複数の層間絶縁膜を含む多層配線構造において、前記複数の層間絶縁膜のうちの少なくとも一層は一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物で構成される塗布膜から得られた絶縁体膜を含むことを特徴とする多層配線構造が得られる。
本発明の第２４の態様によれば、層間絶縁膜の製造方法において、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物を含む液体状の材料を塗布し、当該塗布された膜を乾燥させることにより、比誘電率ｋが２．５以下の絶縁体膜を含む層間絶縁膜を形成することを特徴とする層間絶縁膜の製造方法が得られる。
本発明の第２５の態様によれば、層間絶縁膜を含む多層配線構造を形成する製造方法において、前記層間絶縁膜を形成する工程は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物を含む液体状の材料を塗布し、当該塗布された膜を乾燥させることにより、比誘電率ｋが２．５以下の絶縁体膜を含む前記層間絶縁膜を形成する工程を有することを特徴とする多層配線構造の製造方法が得られる。
本発明の第２６の態様によれば、層間絶縁膜を含む電子装置において、前記層間絶縁膜は一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物で構成される塗布膜から得られた絶縁体膜であることを特徴とする電子装置が得られる。
本発明の第２７の態様によれば、層間絶縁膜を含む電子装置の製造方法において、前記層間絶縁膜を形成する工程は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物を含む液体状の材料を塗布し、当該塗布された膜を乾燥させることにより、比誘電率ｋが２．５以下の絶縁体膜を含む前記層間絶縁膜を形成する工程を有することを特徴とする電子装置の製造方法が得られる。
本発明によれば、液体状の塗布膜をコーティングした後、乾燥させることにより層間絶縁膜を形成しているため、その表面を極めて平坦に維持することができ、以後の処理におけるＣＭＰプロセスによる平坦化を不要にすることができる。
本発明の一実施の形態に係る多層配線構造を示す断面図である。 図１に示された多層配線構造を製造する際に使用されるマイクロ波励起プラズマ処理装置を示す概略断面図である。 本発明の他の実施の形態に係る多層配線構造を説明する断面図である。 本発明の更に他の実施の形態による多層配線構造を説明する断面図である。 本発明の実施の形態に係る層間絶縁膜を含む半導体装置の一例を説明する断面図である。 本発明の実施の形態に係る層間絶縁膜を含む半導体装置の他の例を説明する断面図である。
符号の説明
１ バリアーキャップ層
２ 第１の層間絶縁膜
３ 第１の接着層
４ 第２の層間絶縁膜
５ 第２の接着層
６ 硬質マスク
１２１ フルオロカーボン膜（ＣＦｘ膜）
１２２ 絶縁性塗布膜
１４１ フルオロカーボン膜
１４２ 絶縁性塗布膜
７ ビアホール
７´、９´ バリアー層
８ 電極
９ 溝
１０、２０ 多層配線構造
１１ 配線導体（Ｃｕ）
２１ バリアーキャップ層
２２ ＳｉＣＯによって形成された層間絶縁膜
２５ バリアー層
２７ ビアホール
２８ 配線
２９ 溝
２７´ バリアー層
２８´ 配線導体
２９´ バリアー層
３０ プラズマ処理装置
３１ 絶縁体板
３２ アンテナ
３３ 上段シャワープレート
３４ プラズマ発生領域
３５ 下段シャワープレート
３７ 処理室
４１ マイクロ波
４３ ガス導入管
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の一実施の形態に係る配線構造を示す断面図である。図１に示された半導体装置は、多数の半導体素子を形成した半導体基板（図示せず）上に設けられた多層配線構造（配線層間の接続部分１箇所のみを示す）１０を備えている。また、図示された多層配線構造１０は、半導体基板上に設けられた炭窒化珪素（ＳｉＣＮ）からなるバリアーキャップ層１上に設けられ、第１及び第２の層間絶縁膜２及び４を含んでおり、これらの層間絶縁膜２及び４は多層に形成される配線層及び／又は導電領域を互いに絶縁分離している。
第１の層間絶縁膜２には、当該第１の層間絶縁膜２とバリアーキャップ層１とを貫通してビアホール７が設けられている。このビアホール７には、Ｃｕからなる電極または配線８が形成されている。さらに、第１の層間絶縁膜２の上にＳｉＣＮからなる第１の接着層３を介してフルオロカーボン膜からなる第２の層間絶縁膜４が形成されている。第２の層間絶縁膜４の上にＳｉＣＮからなる第２の接着層５を介して、シリコンオキサイド（ＳｉＯ２）からなる硬質マスク６が設けられている。
また、硬質マスク６から第１の層間絶縁膜２まで溝９が設けられ、Ｃｕからなる配線導体１１がこの溝に埋め込まれている。尚、ビアホール７及び溝（トレンチ）８の内壁には、配線導体８及び１１を構成するＣｕに対してバリアーを形成するＮｉＦ２からなるバリアー層７´、９´が形成されている。
ここで、バリアーキャップ層１、第１及び第２の接着層３，５のＳｉＣＮは、比誘電率ｋが４．０〜４．５であるが、これらバリアーキャップ層１、接着層３，５として、ｋが３．０より小さいハイドロカーボン膜や、接着層３、５として、更に薄いｋ＝３．０のＳｉＣＯ膜を用いることも可能である。ここで、ｋ＝３．０以下のハイドロカーボンとしては、ブチンとＡｒプラズマからアモルファスカーボン膜（ＣＨｙ：ｙ＝０．８〜１．２）を２０〜３０ｎｍの厚みで成膜することが挙げられる。なお、誘電率は上昇するが、バリアーキャップ層１、接着層３，５としてＳｉＮ，ＳｉＣ及びＳｉＯ２等を用いても良いことは勿論である。
更に、硬質マスク層６としてｋ＝４．０のＳｉＯ２膜を用いたが、ｋが３．０よりも小さいＳｉＣＯ膜を使用することもできる。また、硬質マスク６として、ｋ＝３．０以下のハイドロカーボンによって形成することもできる。例えば、この種のハイドロカーボンとしては、上述のハイドロカーボン膜が挙げられる。
図１に示された第１の層間絶縁膜２は、フルオロカーボン膜（以下、ＣＦｘと呼ぶ）膜１２１と、当該ＣＦｘ膜１２１上に形成された絶縁性塗布膜１２２とによって形成され、同様に、第２の層間絶縁膜４も、ＣＦｘ膜１４１と、当該ＣＦｘ膜上に形成された絶縁性塗布膜１４２とによって形成されている。
ここで、第１及び第２の層間絶縁膜２及び４を形成するＣＦｘ膜１２１及び１４１はｋ＝２．０のフルオロカーボン（ＣＦｘ）膜からなるが、このようなＣＦｘ膜１２１、１４１に窒素を含有させてもよい。ＣＦｘ膜１２１、１４１の比誘電率ｋは、１．８〜２．２の範囲にあることが望ましい。
更に、第１及び第２の層間絶縁膜２及び４を形成する絶縁性塗布膜１２２及び１４２は、ＣＦｘ膜１２１、１４１上にコーティング剤を含む混合剤をスピンコートによって塗布・乾燥（加熱ベーク）することによって形成されている。塗布・乾燥された絶縁性塗布膜１２２及び１４２の表面は１ｎｍ以下のＲａを有していた。また、この場合におけるピーク・トウ・バレイ(Ｐ−Ｖ)値は２０ｎｍ以下であった。
この例では、コーティング剤、溶媒、及び、その他の成分を含む混合剤を、ＣＦｘ膜１２１、１４１上にスピンコートにより塗布することによって絶縁性塗布膜１２２、１４２が作成されている。
当該絶縁性塗布膜１２２、１４２の例としては、金属有機化合物及び金属無機化合物の少なくとも一方からなるコーティング剤と、溶媒とを含む液体状の塗布膜があげられる。この場合、溶媒としては、メタノール、エタノール等のアルコール系溶媒、メチルエチルケトン、メチルイソブチルケトン等のケトン系溶媒、エチレングリコールモノエチルエーテル、プロピレングリコールモノメチルエーテル等のグリコールエステル系溶媒、水等が例示でき、他方、コーティング剤としては、Ｃ、Ｓｉ、及びＯをＣｘＳｉＯｙ（ｘは０以上２以下の値、ｙは２−ｘ／２）の形式で含む化合物が使用できる。当該化合物はＳｉＯの繰り返し単位を主骨格としている。
ここで、第１及び第２の層間絶縁膜２及び４を形成する絶縁性塗布膜１２２、１４２の具体例としては、比誘電率ｋが２．４である（ＣＨ３ＳｉＯ３／２）ｘ（ＳｉＯ２）１−ｘが挙げられる。以下、（ＣＨ３ＳｉＯ３／２）ｘ（ＳｉＯ２）１−ｘをＳｉＣＯ塗布膜と略称するものとする。また、当該ＳｉＣＯ塗布膜におけるＳｉ、Ｃ、及びＯの原子比は、上式からも明らかなとおり、Ｏ＞Ｓｉ＞１／２Ｃである。
また、第１及び第２の層間絶縁膜２及び４に含まれるＣＦｘ膜１２１、１４１の厚さは、５０〜５００ｎｍであり、他方、これらＣＦｘ膜１２１、１４１上にコーティングされる絶縁性塗布膜１２２、１４２の厚さは、ＣＦｘ膜の厚さよりも薄く、例えば、ＣＦｘ膜１２１、１４１の厚さの１／３以下、好ましくは、１／５以下、より好ましくは、１／１０以下である。
図２を参照して、図１に示された層間絶縁膜２、４のうち、ＣＦｘ膜１２１、１４１を成膜するために使用されるマイクロ波励起プラズマ処理装置３０を説明する。図２において、マイクロ波４１が導波管４２を経て、プラズマ処理装置３０のチャンバー壁３８の上部に絶縁体板３１を介して設置されたラジアルラインスロットアンテナ（ＲＬＳＡ）３２に与えられ、更に、当該ＲＬＳＡ３２からその下の絶縁体板３１と上段シャワープレート３３とを透過して、プラズマ発生領域３４に放射される。プラズマを励起するプラズマ励起用ガスとして、Ａｒガス（または、Ｋｒガス、Ｘｅガス）等の希ガスが、ガス導入管４３を介して、上段シャワープレート３３からプラズマ発生領域３４に均一に吹き出させ、そこに放射されるマイクロ波によってプラズマが励起される。
図示されたマイクロ波励起プラズマ処理装置３０の拡散プラズマ領域には、下段シャワープレート３５が設置され、下段シャワープレート３５の下部には、被処理物（ここでは、ウェーハ３６）が基台上に設けられている。
ここで、上段シャワープレート３３から、Ｋｒ、Ｘｅ、またはＡｒガスを流し、下段シャワープレート３５からＣｘＦｙ（Ｃ５Ｆ８，Ｃ４Ｆ８等）ガスを流せば、フロロカーボン膜をウェーハ３６上に形成できる。また、処理室３７内の排ガスは、図示しない排気ポートを介して、排気ダクト内を通り、ポンプへと夫々導かれる。
上記したように、マイクロ波励起プラズマ処理装置３０によってＣＦｘ膜１２１を成膜されたウェーハは、マイクロ波励起プラズマ処理装置３０から取り出された後、成膜されたＣＦｘ膜１２１上に、前述したコーティング剤を含む混合剤がスピンコートによって塗布され、更に、４００℃等の温度でベークすることによって、絶縁性塗布膜１２２が成膜され、第１の層間絶縁膜２が形成される。
続いて、図１に示すように、バリアーキャップ層としての下地層１及び第１の層間絶縁膜２をエッチングして、ビアホール７を形成する。次に、このビアホール７の内壁に、電極金属の層間絶縁膜への拡散を防止するバリアー層７′として、ニッケルのフッ化物、好ましくは２フッ化ニッケル（ＮｉＦ２で示す）膜を、ＰＶＤでニッケルを成膜しそれをフッ化処理することにより、または、ＭＯＣＶＤによって、直接、形成する。
次に、接着層からなる下地層３としてＳｉＣＮ層を形成し、その上に、ＣＦｘ層１４１及び絶縁性塗布層１４２を含む第２の層間絶縁膜４を形成する。
第２の層間絶縁膜４を形成するＣＦｘ膜１４１は図２に示されたマイクロ波励起プラズマ処理装置によって形成され、他方、絶縁性塗布膜１４２は、絶縁性塗布膜１２２と同様に、コーティング剤等を含むＳｉＣＯ塗布膜用塗布剤をスピンコートしベーキングすることによって成膜されている。
次に、第２の層間絶縁層４上に、接着用の下地層５として、ＳｉＣＮ層又はＳｉＣＯ層を形成し、その下地層５の上に、硬質マスク層６として、ＳｉＯ２又はＳｉＣＯ層を形成する。ここで、ＳｉＯ２層は、図２に示されるプラズマ処理装置３０の上段シャワープレート３３からＡｒとＯ２の混合ガスを導入し、下段シャワープレート３５に、ＳｉＨ４ガスを導入すればよい。これら接着層３、５は省略しても良い。その場合、ＳｉＣＯ塗布膜１２２，１４２が接着層を兼ねることになる。
更に、多層配線構造１０に対してエッチングによって、溝９を形成し、溝９の内壁面に、ＮｉＦ２バリアー層９´を形成し、この溝９に金属としてＣｕを充填して、配線導体１１が形成されて配線構造１０が完成する。
図３は本発明の他の実施の形態に係る多層配線構造を示す断面図であり、ここでは、図１に示された多層配線構造よりも簡素化された多層配線構造が示されている。図３においても、図１と同様に、多数の半導体素子を形成した半導体基板（図示せず）上に設けられた多層配線構造のうちの一部分だけが示されている。
図示された多層配線構造２０は、ハイドロカーボンＣＨｙ層[ｙ＝０．８〜１．２]からなるバリアーキャップ層２１の上に、絶縁性塗布膜によって構成された層間絶縁膜２２を備えている。更に、層間絶縁膜２２の上に他のバリアー層２５が形成されている。この実施の形態では、バリアー層２５としてハイドロカーボンＣＨｙ 層[ｙ＝０．８〜１．２]が使用されている。尚、バリアーキャップ層２１及びバリアー層２５は、前述したハイドロカーボンに限定されることなく、種々の材料からなる層を使用できる。
図３に示すように、バリアーキャップ層２１と層間絶縁膜２２の下部とを貫通してビアホール２７が設けられている。このビアホール２７には、Ｃｕからなる電極または配線２８が形成されている。層間絶縁膜２２の残部（上部）とバリアー層２５とを貫通して溝２９が設けられ、Ｃｕからなる配線導体２８´がこの溝２９に埋め込まれている。
ここで、バリアーキャップ層２１及びバリアー層２５を形成するハイドロカーボン層（即ち、ＣＨｙ層）は３．０またはそれ以下の比誘電率ｋを有している。
図示された層間絶縁膜２２を形成する絶縁性塗布膜は、図１に示された絶縁性塗布膜１２２、１４２と同様に、２．５以下の比誘電率ｋを有する絶縁性塗布膜によって形成されることが好ましい。このため、絶縁性塗布膜によって形成される層間絶縁膜２２は、２．４の比誘電率ｋを有し、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる前述したＳｉＣＯ塗布膜を使用することが望ましい。
このように、この実施の形態では、比誘電率ｋが小さく、かつ、高い平坦性を有する絶縁性塗布膜だけによって層間絶縁膜２２を形成しているため、従来の層間絶縁膜に比較して比誘電率ｋを大幅に低下させることができる。また、当該絶縁性塗布膜の平坦性を規定するＲａを１ｎｍ以下にできるため、層間絶縁膜２２の表面における平坦性も大幅に改善できる。したがって、層間絶縁膜２２上に積層される電極、素子等の平坦性を維持することができる。更に、図示された実施形態は、層間絶縁膜２２を絶縁性塗布膜単層によって形成しているため、図１に示された多層配線構造に比較して、製造工程を簡略化できるという利点も有している。
図４を参照して、本発明の他の実施の形態に係る多層配線構造を説明する。図示された多層配線構造は、下部配線構造上に設けられたＳｉＣＯ塗布膜からなるバリアーキャップ層２１、当該バリアーキャップ層２１上に設けられた層間絶縁膜２２、層間絶縁膜２２の上に形成された他のバリアー層２５を含んでいる。この実施の形態では、バリアー層２５も前述した絶縁性塗布膜（即ち、ＳｉＣＯ塗布膜）によって形成され、一方、図示された層間絶縁膜２２はフルオロカーボン（ＣＦｘ）によって形成されている。
また、図示されているように、バリアーキャップ層２１と層間絶縁膜２２（下部）を貫通してビアホール２７が設けられている。このビアホール２７には、Ｃｕからなる電極または配線２８が形成されている。層間絶縁膜２２の残部（上部）とバリアー層２５とを貫通して溝２９が設けられ、Ｃｕからなる配線導体２８’がこの溝２９に埋め込まれている。また、ビアホール２７及び溝２９の内壁には、バリアー層２７´及び２９´が形成されている。
更に、図示された例では、ビアホール２７を形成されたバリアー層２１の表面及びビアホール２７に露出した内壁は、ＳｉＣＯ塗布膜２１の表面を窒化してなる表面窒化膜４１によって覆われている。他方、絶縁性塗布膜（ＳｉＣＯ塗布膜）によって形成されたバリアー層２５の表面及び溝２９に露出した内壁にもＳｉＣＯ塗布膜２５の表面を窒化してなる表面窒化膜４２が形成されており、更に、表面窒化膜４２の上面には、多孔質のＳｉＣＯ塗布膜からなる多孔質絶縁性塗布膜４３が設けられている。
図示された多層配線構造は以下のようにして形成される。まず、ＳｉＣＯ塗布膜２１を塗布液の塗布・ベーキングによって設け、その表面を窒化して厚さ３〜５ｎｍの表面窒化膜４１を形成する。表面窒化膜４１の形成後、フルオロカーボン（ＣＦｘ）からなる層間絶縁膜２２を前述したプラズマＣＶＤによって形成し、その表面にＳｉＣＯ塗布液を塗布し４００℃で焼成してＳｉＣＯ塗布膜からなるバリアー層２５を形成し、その表面を窒化して厚さ３〜５ｎｍの表面窒化膜４２を形成する。その上に多孔質ＳｉＣＯ塗布膜からなる多孔質絶縁性塗布膜４３を厚さ０．７〜１．３μｍ程度形成する。
次に、多孔質絶縁塗布膜４３、バリアー層２５、層間絶縁膜２２、バリアー層２１に、溝２９及びビアホール２７を形成し、その内壁に露出したバリアー層２５、２１の側面を窒化して厚さ３〜５ｎｍの表面窒化膜を形成する。そして、ビアホール２７及び溝２９の内壁に、前述した例と同様にバリアー層２７´、２９´が形成される。
この状態で、電極及び配線層として、図に示すように、ビアホール２７及び溝２９を埋めるように、Ｃｕがスパッタされ、配線導体２８、２８’が形成される。このとき、Ｃｕ層は多孔質絶縁性塗布膜４３の表面にも厚さ１００μｍ程度形成される。
次に、エチレングリコールを３５％含んだバッファードフッ酸をエッチング液として使用して、Ｃｕをリフトオフ除去する。すなわち、上記のエッチング液で多孔質絶縁性塗布膜４３が約２分間で溶解、除去される。多孔質絶縁性塗布膜４３のエッチングの際、当該多孔質絶縁性塗布膜４３上のＣｕ層も除去される。この結果、Ｃｕ層は溝２９及びビアホール２７内にのみ残され、電極又は配線２８、２８’が形成される。
図示された構造では、バリアー層２５上の表面窒化膜４２がエッチング液に対するエッチングストッパーとして働くと共に、多孔質絶縁性塗布膜４３を使用することにより、エッチングを迅速に行なうことができる。厚さ３〜５ｎｍの表面窒化膜４２はフッ酸に２〜５分耐えることが出来る。また、窒化膜４１、４２によってバリアー層２１、２５を覆うことにより、当該バリアー層２１、２５を形成するＳｉＣＯ塗布膜が水分を吸着して有機物を生成するのを防止することができる。
更に、上記したように、エッチング液として、エチレングリコール含有のバッファードフッ酸を使用することにより、電極又は配線２８を形成するＣｕの表面が荒れるのを防ぐこともできる。
上に説明した実施の形態では、化学的な手法によりリフトオフ（以下、ケミカルリフトオフと呼ぶ）を行なうことにより配線を形成することができるため、従来用いられているＣＭＰ（化学機械研磨）を使用することなく、配線形成を行うことができる。また、ケミカルリフトオフはＣＭＰに比較して１／１０程度のコストで行なうことができるため、製造工程におけるコストを大幅に低減できる。更に、ケミカルリフトオフは、ＣＭＰに比較して、広い範囲に亘って均一にリフトオフを行なうことができるため、大面積の半導体装置にも適用できると言う利点がある。
図５を参照して、フルオロカーボン（ＣＦｘ）膜と絶縁性塗布膜を含む層間絶縁膜を有する半導体装置の具体例を説明する。図示された半導体装置は、半導体基板（ここでは、シリコン基板）に対して、Ｐ（リン）を打ち込むことによって形成されたｎウェル５１及びＢ（ボロン）を打ち込むことによって形成されたｐウェル５２を備え、両ｎウェル５１とｐウェル５２との間、及び、各ｎウェル５１及びｐウェル５２内に、シャロートレンチ（ＳＴ）５４、５６が設けられ、各シャロートレンチ５４、５６の内壁及び底部は、絶縁薄膜によって被覆されている。絶縁薄膜によって被覆されたシャロートレンチ５８内には、それぞれＳｉＯ２からなる絶縁膜５８が埋設されている。
当該絶縁膜５８は、前述したＳｉＣＯ塗布膜を塗布後、９００℃程度の高温で熱処理することによって、ＳｉＣＯ塗布膜をＳｉＯ２に改質することによって形成されている。このように、絶縁性塗布膜を塗布した後、改質して絶縁膜５８を形成する手法によれば、絶縁性塗布膜自体、塗布した状態で流動性を有しているため、半導体基板の凹凸に依存することなく、表面平坦性を維持している。したがって、熱処理後、ＳｉＯ２に改質された後も、当該ＳｉＯ２は表面平坦性を保っている。このため、改質後のＳｉＯ２表面をＣＭＰ等により平坦化する必要がなくなる。
一方、従来のように、凹凸のある半導体基板表面に、直接、ＳｉＯ２膜を形成した場合、半導体基板表面の凹凸がそのままＳｉＯ２膜表面の凹凸として反映されるため、ＣＭＰにより当該ＳｉＯ２膜表面を平坦化する必要がある。本発明のように、ＳｉＣＯ塗布膜を改質してＳｉＯ２膜を形成する手法では、ＣＭＰによって平坦化する必要がなくなるため、半導体装置の製造工程を著しく簡略化できる。
図示された例では、シャロートレンチ５４、５６で囲まれたｎウェル５１内に、２つのｐ型ＭＯＳトランジスタ６０、６２が形成されており、また、シャロートレンチ５４、５６で囲まれたｐウェル５２内に、２つのｎ型ＭＯＳトランジスタ６４、６６が形成されている。具体的に説明すると、ＭＯＳトランジスタ６０、６２は、ＳｉＯ２をシャロートレンチ５４、５６に埋設した後、ｎウェル５１内には、ボロン等を打ち込むことによって形成されたｐ型素子領域７０、７１、及び７２、シリコン窒化膜（Ｓｉ３Ｎ４）からなるゲート絶縁膜７３、７４、及び、金属によって形成されたゲート電極７７、７８を有している。図示されたＭＯＳトランジスタ６０、６２のゲート絶縁膜７３、７４、及び、ゲート電極７７、７８の側壁は絶縁膜によって覆われている。
他方、ｐウェル５２内に形成されたｎ型ＭＯＳトランジスタ６４、６６は、砒素等を打ち込むことによって形成されたｎ型の素子領域８０、８１、８２、シリコン窒化膜からなるゲート絶縁膜８３、８４、及び、ゲート電極８７、８８を有し、これらゲート絶縁膜８３、８４、ゲート電極８７、８８の側壁も絶縁膜によって覆われている。
更に、ＭＯＳトランジスタ６０、６２、６４、６６のゲート電極７７、７８、８７、８８上には、それぞれ、ゲート電極配線９１、９２、９３、９４が形成されている。ここで、ゲート電極配線９１〜９４は、前述したＳｉＣＯ塗布膜からなる第１の絶縁性塗布膜１００を塗布・焼成後、選択的にエッチングすることによって露出したゲート電極７７、７８、８７、８８上に形成されている。ここで、第１の絶縁性塗布膜１００を形成するＳｉＣＯ塗布膜の比誘電率ｋは２．４であった。
また、第１の絶縁性塗布膜１００上には、選択的に配線層１０２、１０３、１０４、１０５が設けられ、これら配線層１０２、１０３、１０４、１０５はＭＯＳトランジスタ６０、６２、６４、６６の素子領域７０、７２、８０、８２とそれぞれ電気的に接続されている。即ち、第１の絶縁性塗布膜１００は第１の層間絶縁膜を形成している。
この場合、配線層１０２、１０３、１０４、１０５は、ＳｉＣＯ塗布膜によって形成された第２の絶縁性塗布膜１１０中に埋設されている。即ち、配線層１０２、１０３、１０４、１０５は、第２の絶縁性塗布膜１１０を選択的にエッチングした領域に形成され、これらは、素子領域７０、７２、８０、８２と電気的に接続されている。ＳｉＣＯ塗布膜によって形成された第２の絶縁性塗布膜１１０は第２の層間絶縁膜として機能し、その比誘電率ｋは２．４であった。
図示された例では、第２の絶縁性塗布膜１１０及び配線層１０２〜１０５上に、第１のバリアー層１１２が形成され、当該第１のバリアー層１１２も比誘電率ｋが２．４であるＳｉＣＯ塗布膜によって形成されている。
次に、バリアー層１１２上に、比誘電率ｋが１．９と非常に低いフルオロカーボン（ＣＦｘ）膜が第３の層間絶縁膜１１４として形成されている。このように、フルオロカーボン膜によって形成される第３の層間絶縁膜１１４の比誘電率ｋは、バリアー層１１２を形成するＳｉＣＯ塗布膜の比誘電率ｋよりも低い。
当該第３の層間絶縁膜１１４上には、第２のバリアー層１１６、第４の層間絶縁膜１１８、及び、第３のバリアー層１２０が順次形成されている。ここで、第２及び第３のバリアー層１１６は第１のバリアー層１１２と同様に、比誘電率ｋが２．４であるＳｉＣＯ塗布膜によって形成され、他方、第４の層間絶縁膜１１８はフルオロカーボン（ＣＦｘ）膜によって形成されている。
第１〜第３のバリアー層１１２、１１６、及び１２０はＳｉＣＯ塗布液をスピンコートした後、４００℃程度の比較的低温で焼成することによって形成される。また、第３及び第４の層間絶縁膜１１４、１１８は、マイクロ波励起プラズマ処理装置内でＣＶＤにより形成される。図示された例のように、ＳｉＣＯ塗布膜をスピンコート塗布することによって第３のバリアー層１２０を形成した場合、非常に均一な厚さの第３のバリアー層１２０を得ることができる。これは、ＳｉＣＯ塗布膜からなる絶縁性塗布膜が１０〜５０ｎｍの厚さの範囲において制御可能であるからである。
図示されているように、配線層１０３、１０４、１０５は、第１〜第３のバリアー層１１２、１１６、１２０、及び、第３及び第４の層間絶縁膜１１４、１１８を通して形成された溝中に形成されたＣｕ配線と電気的に接続されている。フルオロカーボン（ＣＦｘ）膜によって形成された層間絶縁膜１１４、１１８にはＣｕに対するバリアー膜を設け、Ｃｕの層間絶縁膜に対する拡散を防止する。また、ＳｉＣＯ塗布膜によって形成された第１〜第３のバリアー層１１２、１１６、及び、１２０はＣｕ及びフッ素に対して有効なバリアーを形成することも判明した。
図６を参照して、絶縁性塗布膜によって構成された層間絶縁膜を有する半導体装置の具体例を説明する。図６において、図５と同一の参照番号で示された部分は、図５と共通する部分である。即ち、図６に示された半導体装置は、第１及び第２の層間絶縁膜１００及び１１０として、ＳｉＣＯ塗布膜を使用している点では、図５と同様であるが、第２の層間絶縁膜１１０上に形成される第３及び第４の層間絶縁膜１２２及び１２４もＳｉＣＯ塗布膜からなる絶縁性塗布膜によって形成している点で、図５の半導体装置とは相違している。この構成では、第３及び第４の層間絶縁膜１２２及び１２４をＳｉＣＯ塗布膜によって形成しているため、図５に示されたバリアー層１１２、１１６、及び１２０が不要となる。
この構成では、第１〜第４の層間絶縁膜１００、１１０、１２２、１２４を全て比誘電率ｋが２．４であるＳｉＣＯ塗布膜によって形成しているため、図５に示されたように、比誘電率ｋが１．９であるフルオロカーボン膜を使用した場合に比較して、若干、比誘電率ｋが高くなるが、フルオロカーボン膜を成膜する工程を無くすことができ、製造工程を簡略化できるという利点がある。
図５及び６に示された例では、第１〜第４の層間絶縁膜１００、１１０、１２２、１２４として、同一のＳｉＣＯ塗布膜を使用するものとして説明したが、本発明は何等これに限定されることなく、互いに異なるタイプのＳｉＣＯ塗布膜を用いて形成することも可能である。例えば、速いエッチング速度が要求される層間絶縁膜は、多孔質のＳｉＣＯ塗布膜によって形成したり、或いは、厚さ方向に成分を変化させた成分傾斜膜によって形成することも可能である。
なお、上記の実施例では、（ＣＨ３ＳｉＯ３／２）ｘ（ＳｉＯ２）１−ｘ （但し、０≦ｘ≦１．０）なる組成の塗布膜を用いた例を示したが、この式のＣＨ３ＳｉＯ３／２の代わりに例えば（ＣＨ３）２ＳｉＯや、（ＣＨ３）３ＳｉＯ１／２等、またはそれらの混合体を使用してもよい。すなわち、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、０≦ｘ≦１．０）で示される組成物一種又は二種以上で構成される塗布膜を用いるのが、本発明の特徴である。ここで、上記の一般式の最初の「Ｏ」のサフィックスは、２−（ｎ／２）である。
以上説明したように、本発明は、比誘電率が２．５以下である絶縁性塗布膜を層間絶縁膜の一部または全部として用いているため、層間絶縁膜を含む種々の半導体装置、液晶表示装置等に適用できるだけでなく、層間絶縁膜を含む各種配線構造並びに電子装置に適用できる。

Claims (25)

  1. 下部電極または配線層と上部配線層との間に設けられた層間絶縁膜であって、比誘電率ｋが２．５以下である絶縁性塗布膜を少なくとも一部に含み、前記絶縁性塗布膜はその表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下であることを特徴とする層間絶縁膜。
  2. 下部電極または配線層と上部配線層との間に設けられた層間絶縁膜であって、主たる絶縁膜としてフルオロカーボン膜を含み、絶縁性塗布膜が前記フルオロカーボン膜の上に設けられ、前記フルオロカーボン膜の比誘電率ｋは、１．８〜２．２であることを特徴とする層間絶縁膜。
  3. 請求項２に記載の層間絶縁膜において、前記フルオロカーボン膜は、原子比でＦ／Ｃが０．８乃至１．１の範囲内でＦおよびＣを含有することを特徴とする層間絶縁膜。
  4. 請求項２又は３に記載の層間絶縁膜において、前記フルオロカーボン膜の厚さは、５０〜５００ｎｍであることを特徴とする層間絶縁膜。
  5. 請求項２乃至４の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜の厚さは前記フルオロカーボン膜の厚さの１／１０以下であることを特徴とする層間絶縁膜。
  6. 請求項２乃至４の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜の厚さは前記フルオロカーボン膜の厚さの１／５以下であることを特徴とする層間絶縁膜。
  7. 請求項２乃至４の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜の厚さは前記フルオロカーボン膜の厚さの１／３以下であることを特徴とする層間絶縁膜。
  8. 請求項２乃至７の内のいずれか一つに記載の層間絶縁膜において、前記フルオロカーボン膜は、Ａｒガス、ＸｅガスおよびＫｒガスの少なくとも一つを用いて発生させたプラズマ中でＣおよびＦを含む少なくとも一種のガスを用いてＣＶＤによって形成されたものであることを特徴とする層間絶縁膜。
  9. 請求項１に記載の層間絶縁膜において、前記絶縁性塗布膜が主たる絶縁膜であることを特徴とする層間絶縁膜。
  10. 請求項２乃至８の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜の比誘電率ｋは、２．５以下であることを特徴とする層間絶縁膜。
  11. 請求項１乃至１０の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜は、ＳｉとＣとＯとを、原子比でＯ＞Ｓｉ＞１／２Ｃとなるように含有していることを特徴とする層間絶縁膜。
  12. 請求項１乃至１１の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜は金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥、焼成して得た膜であることを特徴とする層間絶縁膜。
  13. 請求項１乃至１１の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜は金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥し６００℃以下で焼成して得た膜であることを特徴とする層間絶縁膜。
  14. 請求項１乃至１１の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜は金属有機化合物および金属無機化合物の少なくとも一方と溶媒とを含む液体状の塗布膜を乾燥し４００℃以下で焼成して得た膜であることを特徴とする層間絶縁膜。
  15. 請求項１乃至１４の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜はＳｉＯの繰り返し単位が主骨格であり、かつ、その組成が一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）で表される一種、又は二種以上の酸化物で構成される絶縁体膜であることを特徴とする層間絶縁膜。
  16. 請求項１乃至１５の内のいずれか一つに記載の層間絶縁膜において、前記絶縁性塗布膜はその表面が窒化されてなる窒化表面層を有することを特徴とする層間絶縁膜。
  17. 請求項１乃至１６の内のいずれか一つに記載の層間絶縁膜を備えた多層配線構造であって、前記層間絶縁膜にビア及び溝の内の少なくとも一方と、前記ビア及び溝の内の少なくとも一方に埋設された導体層と、前記導体層の周囲に設けられたバリアー層とを備えていることを特徴とする多層配線構造。
  18. 層間絶縁膜を有する多層配線構造において、前記層間絶縁膜は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物で構成される塗布膜から得られた絶縁性塗布膜を含み、前記絶縁性塗布膜はその表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下であることを特徴とする多層配線構造。
  19. 請求項１８において、前記層間絶縁膜は、前記絶縁性塗布膜と、フロオロカーボン膜（ＣＦｘ）とを有することを特徴とする多層配線構造。
  20. 請求項１８において、前記層間絶縁膜は、前記絶縁性塗布膜によって形成されていることを特徴とする多層配線構造。
  21. 複数の層間絶縁膜を含む多層配線構造において、前記複数の層間絶縁膜のうちの少なくとも一層は一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物で構成される塗布膜から得られた絶縁性塗布膜を含み、前記絶縁性塗布膜はその表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下であることを特徴とする多層配線構造。
  22. 層間絶縁膜の製造方法において、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物を含む液体状の材料を塗布し、当該塗布された膜を乾燥させることにより、比誘電率ｋが２．５以下で且つ、表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下である絶縁性塗布膜を含む層間絶縁膜を形成することを特徴とする層間絶縁膜の製造方法。
  23. 層間絶縁膜を含む多層配線構造を形成する製造方法において、前記層間絶縁膜を形成する工程は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物を含む液体状の材料を塗布し、当該塗布された膜を乾燥させることにより、比誘電率ｋが２．５以下で且つ、表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下である絶縁性塗布膜を含む前記層間絶縁膜を形成する工程を有することを特徴とする多層配線構造の製造方法。
  24. 層間絶縁膜を含む電子装置において、前記層間絶縁膜は一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物で構成され、比誘電率ｋが２．５以下で、且つ、表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下である絶縁性塗布膜から得られた絶縁体膜であることを特徴とする電子装置。
  25. 層間絶縁膜を含む電子装置の製造方法において、前記層間絶縁膜を形成する工程は、一般式（（ＣＨ３）nＳｉＯ２−ｎ／２）ｘ（ＳｉＯ２）１−ｘ （但し、ｎ＝１〜３、ｘ≦１）であらわされる一種又は、二種以上の酸化物を含む液体状の材料を塗布し、当該塗布された膜を乾燥させることにより、比誘電率ｋが２．５以下で、且つ、表面の平坦度がＲａで１ｎｍ以下、ピーク・トウ・バレイ値で２０ｎｍ以下である絶縁体塗布膜を含む前記層間絶縁膜を形成する工程を有することを特徴とする電子装置の製造方法。
JP2009528143A 2007-08-16 2008-08-14 層間絶縁膜および配線構造と、それらの製造方法 Expired - Fee Related JP5110490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009528143A JP5110490B2 (ja) 2007-08-16 2008-08-14 層間絶縁膜および配線構造と、それらの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007212504 2007-08-16
JP2007212504 2007-08-16
PCT/JP2008/064572 WO2009022718A1 (ja) 2007-08-16 2008-08-14 層間絶縁膜および配線構造と、それらの製造方法
JP2009528143A JP5110490B2 (ja) 2007-08-16 2008-08-14 層間絶縁膜および配線構造と、それらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2009022718A1 JPWO2009022718A1 (ja) 2010-11-18
JP5110490B2 true JP5110490B2 (ja) 2012-12-26

Family

ID=40350770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009528143A Expired - Fee Related JP5110490B2 (ja) 2007-08-16 2008-08-14 層間絶縁膜および配線構造と、それらの製造方法

Country Status (7)

Country Link
US (1) US20110127075A1 (ja)
EP (1) EP2184771A4 (ja)
JP (1) JP5110490B2 (ja)
KR (1) KR20100044227A (ja)
CN (1) CN101779279A (ja)
TW (1) TW200926297A (ja)
WO (1) WO2009022718A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2704683A1 (en) * 2010-05-28 2010-08-12 Ibm Canada Limited - Ibm Canada Limitee Grounded lid for micro-electronic assemblies
US10453751B2 (en) * 2017-02-14 2019-10-22 Globalfoundries Inc. Tone inversion method and structure for selective contact via patterning
CN109119339B (zh) * 2018-08-26 2022-02-08 合肥安德科铭半导体科技有限公司 一种低介电常数的SiCO间隔层材料及其制备方法和应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP2002040651A (ja) * 2000-07-25 2002-02-06 Fujifilm Arch Co Ltd ポジ型感光性樹脂組成物
JP2002222860A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法
JP2002353217A (ja) * 1996-08-29 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005109452A (ja) * 2003-09-12 2005-04-21 Toshiba Corp 半導体装置の製造方法
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
JP2004095611A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置およびその製造方法
US7704893B2 (en) * 2003-08-15 2010-04-27 Tokyo Eectron Limited Semiconductor device, method for manufacturing semiconductor device and gas for plasma CVD
JP4737552B2 (ja) * 2004-07-22 2011-08-03 国立大学法人京都大学 フルオロカーボン膜及びその形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353217A (ja) * 1996-08-29 2002-12-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP2002040651A (ja) * 2000-07-25 2002-02-06 Fujifilm Arch Co Ltd ポジ型感光性樹脂組成物
JP2002222860A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法
JP2005109452A (ja) * 2003-09-12 2005-04-21 Toshiba Corp 半導体装置の製造方法
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法

Also Published As

Publication number Publication date
EP2184771A1 (en) 2010-05-12
CN101779279A (zh) 2010-07-14
TW200926297A (en) 2009-06-16
JPWO2009022718A1 (ja) 2010-11-18
WO2009022718A1 (ja) 2009-02-19
US20110127075A1 (en) 2011-06-02
KR20100044227A (ko) 2010-04-29
EP2184771A4 (en) 2010-10-20

Similar Documents

Publication Publication Date Title
US6452274B1 (en) Semiconductor device having a low dielectric layer as an interlayer insulating layer
EP0657925B1 (en) Planarization technique for an integrated circuit
KR100397174B1 (ko) 스핀온글래스 조성물
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
JP2004179614A (ja) 半導体装置の製造方法
KR100382376B1 (ko) 반도체 장치 및 그의 제조방법
US6806175B2 (en) Method for forming protective films and spacers
JP4492949B2 (ja) 電子デバイスの製造方法
JP5110490B2 (ja) 層間絶縁膜および配線構造と、それらの製造方法
JP4738349B2 (ja) 低ｋのｃｖｄ材料の勾配堆積
JP2004200203A (ja) 半導体装置及びその製造方法
US6982223B2 (en) Method of manufacturing a semiconductor device
JP2000174019A (ja) 半導体装置及びその製造方法
US7056825B2 (en) Method for manufacturing a semiconductor device that includes plasma treating an insulating film with a mixture of helium and argon gases
TW201913950A (zh) 半導體記憶元件及其製造方法
JPH10116904A (ja) 半導体装置の製造方法
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20020034468A (ko) 반도체 소자의 제조 방법
JPH11168141A (ja) 半導体装置及びその製造方法
KR100613376B1 (ko) 반도체 소자의 제조 방법
JPH04247643A (ja) 半導体装置およびその製造方法
JPH07115134A (ja) 層間絶縁膜の形成方法
KR20060124682A (ko) 낮은-ｋ ＣＶＤ 물질의 그라디언트 증착
KR20040002278A (ko) 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120905

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees