CN109119339B - 一种低介电常数的SiCO间隔层材料及其制备方法和应用 - Google Patents

一种低介电常数的SiCO间隔层材料及其制备方法和应用 Download PDF

Info

Publication number
CN109119339B
CN109119339B CN201810994528.3A CN201810994528A CN109119339B CN 109119339 B CN109119339 B CN 109119339B CN 201810994528 A CN201810994528 A CN 201810994528A CN 109119339 B CN109119339 B CN 109119339B
Authority
CN
China
Prior art keywords
dielectric constant
film
sico
low dielectric
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810994528.3A
Other languages
English (en)
Other versions
CN109119339A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Ande Keming Semiconductor Technology Co ltd
Original Assignee
Hefei Ande Keming Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Ande Keming Semiconductor Technology Co ltd filed Critical Hefei Ande Keming Semiconductor Technology Co ltd
Priority to CN201810994528.3A priority Critical patent/CN109119339B/zh
Publication of CN109119339A publication Critical patent/CN109119339A/zh
Application granted granted Critical
Publication of CN109119339B publication Critical patent/CN109119339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

本发明提供了一种综合性能优良的低介电常数的SiCO间隔层材料，一方面通过‑Si‑CH3或‑Si‑CH2CH3末端结构控制碳含量，保证低的介电常数和适宜的薄膜密度，同时增强对氢氟酸或气态氟腐蚀的耐受能力，降低刻蚀速率，其介电常数≤4.10，且具有良好的制程工艺参数，更适用于作为新一代集成电路元件的制备材料。本发明还提供了上述低介电常数的SiCO间隔层材料的制备方法和应用。

Description

一种低介电常数的SiCO间隔层材料及其制备方法和应用
【技术领域】
本发明涉及半导体领域，尤其涉及一种低介电常数的SiCO间隔层材料及其制备方法和应用。
【背景技术】
随着半导体工业引进的新一代集成电路，一方面要求元件密度大大增加，另一方面却要求其尺寸以及元件之间的间隔尽可能减小。新光刻技术的发展有望实现器件尺寸的减少，但是当两个相邻的导体元件之间距离减少时，会造成电容值(即将上述导体元件分开的绝缘材料的介电常数k)的增加。此电容值的增加会造成导体间的电容耦合(capacitivecoupling)的增加、耗电量的增加、以及电阻-电容时间常数(resistive-capacitive timeconstant；RC time constant)的增加。因此，半导体集成电路的性能的进一步改善还需依赖低介电常数材料的发展。
在现有技术中，氮化硅(silicon nitride，SiN)是集成电路元器件中的主流绝缘材料，但是，氮化硅的介电常数(k)太高，约为7.5-8，高k值会增高寄生电容(parasiticcapacitance)而降低元件的性能。同时，氮化硅膜的低沉积速率以及高沉积温度并不是理想的制程特性。
SiCN和SiO2材料是k值比SiN材料低的可选材料。但是，SiCN薄膜的生产速率太低，即使利用目前先进的PEALD(等离子增强原子沉积法)制备工艺，其生长速度也只能达到0.01-0.1A/cycle，且阶梯覆盖率很差，容易出现厚度不均匀的问题；而SiO2薄膜虽然可以通过PEALD得到，薄膜性能也相对不错，但是SiO2不耐HF腐蚀，也不耐气态F原子/离子的腐蚀，这严重影响其应用。
在这种情况下，SiCO材料进入了研究者的视线。SiCO材料相比于SiN具有低的介电常数，相比于SiCN具有快的生长速度，相比于SiO2具有好的耐受性，是目前理论综合性能最为理想的材料，如CN100403540C、CN101241897A均提到了SiCO薄膜可以作为低介电常数的间隔层材料。但是，在实际过程中，SiCO材料的成分、结构决定了SiCO薄膜的介电常数、耐受性、生长速度等性质，SiCO薄膜的生长工艺又对SiCO材料的成分、结构有决定性的影响，而现有技术中SiCO材料的成分单一、结构简单，导致其介电常数较高、生长速率低、耐受性差，作为间隔层材料的效果仍不够理想。因此，开发适合作为间隔层材料的低介电常数的SiCO薄膜及其制备工艺，对新一代集成电路的发展有重要意义。
【发明内容】
本发明所要解决的是提供一种综合性能优良的低介电常数的SiCO间隔层材料，具有比SiN低的介电常数以及比SiO2好的耐受性。
本发明还提供了上述低介电常数的SiCO间隔层材料的制备方法和应用。
本发明的技术解决方案如下：一种低介电常数的SiCO间隔层薄膜，所述间隔层薄膜的介电常数≤4.10，且含有-Si-CH3或-Si-CH2CH3结构。末端具有-Si-CH3或-Si-CH2CH3结构的SiCO薄膜，一方面通过该结构控制碳含量，保证低的介电常数和适宜的薄膜密度，同时增强对氢氟酸或气态氟腐蚀的耐受能力，降低刻蚀速率，更适用于作为新一代集成电路元件的制备材料。
优选地，所述间隔层薄膜的C含量为5-30％，相对应的折射率不高于1.42。更优选地，所述间隔层薄膜的C含量为10-20％。
优选地，所述间隔层薄膜的密度为1.8-2.3g/cm3。更优选地，所述间隔层薄膜的密度为2.1-2.3g/cm3。也就是说，即使间隔层薄膜的C含量较大，增加C含量的同时并没有明显降低薄膜的密度，优良性能更为综合，区别于常规的SiCO薄膜(常规SiCO薄膜的密度会随着C含量的增加而明显降低)。
优选地，所述间隔层薄膜是以弱氧化气体作氧化剂、通过等离子体增强原子层沉积方法制备的。所述弱氧化气体指除氧气、臭氧、一氧化二氮等易解离出大量氧原子、离子或自由基的氧化性气体，相较于传统的强氧化性的反应气体O2或O3，选用弱氧化气体的氧化性更加温和，用氨基硅烷的前驱体生长出该间隔层薄膜SiCO膜，比相同条件下O2氧化长出的SiO2薄膜，介电常数更低，薄膜性能更好。
优选地，所述弱氧化气体为CO、CO2、CO/CO2混合气体或者分子式为CxHyOz的有机气体分子，其中x、y、z为任意自然数。具体地，CxHyOz为甲醇CH4O，乙醇C2H5O，丙酮C3H6O等可以使SiCO薄膜的末端出现-Si-CH3或-Si-CH2CH3结构的有机气体分子。
一种低介电常数的SiCO间隔层薄膜的制备方法，它包括以下步骤：
1)在PEALD反应腔室中，将硅晶片加热至100-400℃；优选地，在PEALD反应腔室中，将硅晶片加热至300-400℃；
2)以惰性气体作为运载气体，将包含硅源的第一反应物导入反应腔室中；
3)将过量的第一反应物泵出，用惰性气体吹扫；
4)然后将弱氧化气体作为第二反应物导入反应腔室中并用射频等离子体处理；
5)泵出弱氧化气体，用惰性气体吹扫，并以此完成PEALD沉积的一个周期，重复步骤1)-5)直至达到所需薄膜厚度。
优选地，所述惰性气体为氦气(He)、氖气(Ne)、氩气(Ar)、氙气(Xe)的一种或几种。
优选地，所述弱氧化气体为CO、CO2、CO/CO2的混合气体或者分子式为CxHyOz的有机气体分子的一种或多种，其中x、y、z为任意自然数。
进一步优选地，所述CO/CO2混合气体中CO和CO2的体积比为1∶(0.8-1.2)，导入速度为50-300sccm。
优选地，所述制备方法的薄膜生长速度为1-1.2A/min。
优选地，所述第一反应物为氨基硅烷、烷氧基硅烷、氨基烷氧基硅烷中的一种或多种。
进一步优选地，所述氨基硅烷为R1R2R3Si(NR4R5)、R1R2Si(NR3R4)(NR5R6)、R1Si(NR2R3)(NR4R5)(NR6R7)或Si(NR1R2)(NR3R4)(NR5R6)(NR7R8)，其中R包括氢原子、直链烷基、支链烷基、烯基、炔基、环烷基、芳族烃基中的一种或多种，例如二异丙胺硅烷、N,N'-二(2-甲基-2-丙基)硅烷二胺、双(二乙基氨基)硅烷。
同样进一步优选地，所述烷氧基硅烷为R1R2R3Si(OR4)、R1R2Si(OR3)(OR4)、R1Si(OR2)(OR3)(OR4)或Si(OR1-4)，其中R包括氢原子、直链烷基、支链烷基、烯基、炔基、环烷基、芳族烃基中的一种或多种，例如三甲氧基甲基硅烷、二乙氧基甲基硅烷。
同样进一步优选地，所述氨基烷氧基硅烷为R1R2Si(NR3R4)(OR5)、R1Si(NR2R3)(OR4)(OR5)、R1Si(NR2R3)(NR4R5)(OR6)、Si(NR1R2)(NR3R4)(NR5R6)(OR7)、Si(NR1R2)(NR3R4)(OR5)(OR6)或Si(NR1R2)(OR3)(OR4)(OR5),其中R包括氢原子、直链烷基、支链烷基、烯基、炔基、环烷基、芳族烃基中的一种或多种，例如双(叔丁基氨基)甲氧基甲基硅烷、叔丁基氨基乙氧基二甲基硅烷。
优选地，所述步骤2)第一反应物的导入速度为0.1-5mg/min，氦气的导入速度为100-300sccm，导入时间为0.1-1sec，反应腔室的气压维持在50-500Pa；所述步骤3)用氦气吹扫的速度为500-1000sccm，吹扫的时间为0.1-10sec；所述步骤4)中等离子体处理的射频为50-500W的射频，处理时间为0.1-1sec；所述步骤5)用氦气吹扫的速度为500-1000sccm，吹扫的时间为0.1-10sec。
一种低介电常数的SiCO间隔层薄膜的应用，应用于集成电路元件中。
本发明的有益效果如下：
1)选用弱氧化性气体作氧化剂，加入能形成末端碳原子的添加剂，也就是说，添加碳原子，在分子末端形成-CH3(甲基)或-CH2CH3(乙基)，使薄膜中有-Si-CH3或-Si-CH2CH3这样的结构，得到SiCO薄膜，既通过增加碳含量降低了介电常数，又增强对氢氟酸或气态氟腐蚀的耐受能力；
2)相较于传统的强氧化性的反应气体O2，选用CO、CO2、CO/CO2的混合气体的氧化性更加温和，用氨基硅烷的前驱体生长出该间隔层薄膜SiCO膜，比相同条件下O2氧化长出的SiO2薄膜，能够达到相近的薄膜密度，而介电常数更低，比相同条件下的SiCN薄膜的生长速度更快，覆盖率更好，介电常数也更低；
3)采用本发明制备方法生长的SiCO间隔层薄膜，比相同条件下的SiCN薄膜的生长速度更快，覆盖率更好，介电常数也更低；
4)本发明的SiCO间隔层薄膜具有-CH3(甲基)或-CH2CH3(乙基)末端结构，能够综合实现具有应用价值的薄膜密度、生长密度、刻蚀速率和介电常数，应用于集成电路中能够降低导体间的电容耦合、耗电量、以及电阻-电容时间常数，且具有良好的制程工艺参数，能够满足新一代集成电路对元件尺寸和元件间隔的进一步要求。
【附图说明】
图1为本发明部分实施例的产品的傅里叶红外光谱图(FT-IR)。
【具体实施方式】
下面用具体实施例对本发明做进一步详细说明，但本发明不仅局限于以下具体实施例。
本发明提供的氨基硅烷、烷氧基硅烷、氨基烷氧基硅烷都有多种化合物，每种化合物也都有多种，化学式中R为氢原子、直链烷基、支链烷基、烯基、炔基、环烷基、芳族烃基中的一种或多种，每个化学式中R带不同上标是为了区别化学结构中在不同连接位置的不同基团，如氨基硅烷R1R2R3Si(NR4R5)表示Si上连接R1、R2、R3、和(NR4R5)四个基团，R4、R5与N原子连接，R1、R2、R3、R4、R5都可以是氢原子、直链烷基、支链烷基、烯基、炔基、环烷基、芳族烃基中的一种或多种。
以下所提供的实施例并非用以限制本发明所涵盖的范围，所描述的步骤也不是用以限制其执行顺序。本领域技术人员结合现有公知常识对本发明做显而易见的改进，亦落入本发明要求的保护范围之内。
实施例一
一种低介电常数的SiCO间隔层薄膜，是以CO/CO2的混合气体作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3结构。薄膜的介电常数为4，C含量为5％，密度为2.3g/cm3，覆盖率为90％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度525μm、直径100mm的硅晶片加热至300℃；
2)以氦气(He，导入速度100sccm)作为运载气体，将二异丙胺硅烷(DIPAS)作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.1秒，反应腔室的气压维持在150Pa；
3)将过量的DIPAS泵出，用He气体吹扫10sec，吹扫速度为500sccm；
4)将体积比1:0.8的CO/CO2作为第二反应物导入反应腔室中，导入速度为50sccm，并用50W的射频等离子体处理1秒；
5)泵出过量CO/CO2，用He吹扫10sec，吹扫速度为500sccm，并以此完成PEALD沉积的一个周期，如此步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例二
一种低介电常数的SiCO间隔层薄膜，是以CO/CO2的混合气体作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3结构。薄膜的介电常数为4.05，C含量为11％，密度为2.15g/cm3，覆盖率为98％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度775μm、直径300mm的硅晶片加热至400℃；
2)以氦气(He，导入速度200sccm)作为运载气体，将二异丙胺硅烷(DIPAS)作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.5秒，反应腔室的气压维持在100Pa；
3)将过量的DIPAS泵出，用He气体吹扫0.1sec，吹扫速度为1000sccm；
4)将体积比1:1.2的CO/CO2作为第二反应物导入反应腔室中，导入速度300sccm，并用500W的射频等离子体处理0.1秒；
5)泵出过量CO/CO2，用He吹扫0.1sec，吹扫速度1000sccm，并以此完成PEALD沉积的一个周期，如此步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例三
一种低介电常数的SiCO间隔层薄膜，是以CO/CO2的混合气体作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3结构。薄膜的介电常数为3.90，C含量为24％，密度为2.0g/cm3，覆盖率为95％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度725μm、直径200mm的硅晶片加热至350℃；
2)以氦气(He，导入速度200sccm)作为运载气体，将二异丙胺硅烷(DIPAS)作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.5秒，反应腔室的气压维持在200Pa；
3)将过量的DIPAS泵出，用He气体吹扫5sec，吹扫速度为800sccm；
4)将体积比1:1的CO/CO2作为第二反应物导入反应腔室中，导入速度为200sccm，并用250W的射频等离子体处理0.5秒；
5)泵出过量CO/CO2，用He吹扫5sec，吹扫速度为800sccm并以此完成PEALD沉积的一个周期，步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例四
一种低介电常数的SiCO间隔层薄膜，是以甲醇CH4O作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3与-Si-CH2-CH3结构。薄膜的介电常数为4.05，C含量为5％，密度为2.25g/cm3，覆盖率为90％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度675μm、直径150mm的硅晶片加热至300℃；
2)以氩气(Ar，导入速度100sccm)作为运载气体，将双(二乙基氨基)硅烷作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.1秒，反应腔室的气压维持在75Pa；
3)将过量的双(二乙基氨基)硅烷泵出，用Ar气体吹扫10sec，吹扫速度为500sccm；
4)将第二反应物甲醇CH4O导入反应腔室中，导入速度为50sccm，并用500W的射频等离子体处理1秒；
5)泵出过量甲醇CH4O，用Ar吹扫10sec，吹扫速度为500sccm并以此完成PEALD沉积的一个周期，如此步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例五
一种低介电常数的SiCO间隔层薄膜，是以乙醇C2H5O作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3与-Si-CH2-CH3结构。薄膜的介电常数为3.83，C含量为29％，密度为1.85g/cm3，覆盖率为98％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度725μm、直径200mm的硅晶片加热至400℃；
2)以氦气(He，导入速度200sccm)作为运载气体，将N,N'-二(2-甲基-2-丙基)硅烷二胺作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.5秒，反应腔室的气压维持在120Pa；
3)将过量的N,N'-二(2-甲基-2-丙基)硅烷二胺泵出，用He气体吹扫0.1sec，吹扫速度为1000sccm；
4)将第二反应物乙醇C2H5O导入反应腔室中，导入速度为300sccm，并用50W的射频等离子体处理0.1秒；
5)泵出过量乙醇C2H5O，用He吹扫0.1sec，吹扫速度为1000sccm，并以此完成PEALD沉积的一个周期，如此步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例六
一种低介电常数的SiCO间隔层薄膜，是以丙酮C3H6O作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3结构。薄膜的介电常数为3.95，C含量为16％，密度为2.0g/cm3，覆盖率为95％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度775μm、直径300mm的硅晶片加热至350℃；
2)以氦气(He，导入速度200sccm)作为运载气体，将三甲氧基甲基硅烷作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.5秒，反应腔室的气压维持在100Pa；
3)将过量的三甲氧基甲基硅烷泵出，用He气体吹扫5sec，吹扫速度为800sccm；
4)将第二反应物丙酮C3H6O导入反应腔室中，导入速度为200sccm，并用250W的射频等离子体处理0.5秒；
5)泵出过量丙酮C3H6O，用He吹扫5sec，吹扫速度为800sccm，并以此完成PEALD沉积的一个周期，步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例七
一种低介电常数的SiCO间隔层薄膜，是以CO作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3结构。薄膜的介电常数为4.15，C含量为4.5％，密度为2.18g/cm3，覆盖率为92％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度675μm、直径150mm的硅晶片加热至300℃；
2)以氩气(Ar，导入速度100sccm)作为运载气体，将三甲氧基甲基硅烷作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.1秒，反应腔室的气压维持在150Pa；
3)将过量的三甲氧基甲基硅烷泵出，用Ar气体吹扫10sec，吹扫速度为500sccm；
4)将第二反应物CO导入反应腔室中，导入速度为50sccm，并用450W的射频等离子体处理1秒；
5)泵出过量CO，用Ar吹扫10sec，吹扫速度为500sccm并以此完成PEALD沉积的一个周期，如此步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例八
一种低介电常数的SiCO间隔层薄膜，是以CO2作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3与-Si-CH2CH3结构。薄膜的介电常数为3.90，C含量为28％，密度为1.88g/cm3，覆盖率为98％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度725μm、直径200mm的硅晶片加热至400℃；
2)以氦气(He，导入速度200sccm)作为运载气体，将二乙氧基甲基硅烷作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.5秒，反应腔室的气压维持在150Pa；
3)将过量的二乙氧基甲基硅烷泵出，用He气体吹扫0.1sec，吹扫速度为1000sccm；
4)将第二反应物CO2导入反应腔室中，导入速度为300sccm，并用50W的射频等离子体处理0.1秒；
5)泵出过量CO2，用He吹扫0.1sec，吹扫速度为1000sccm，并以此完成PEALD沉积的一个周期，如此步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例九
一种低介电常数的SiCO间隔层薄膜，是以CO2作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3结构。薄膜的介电常数为4.0，C含量为14％，密度为2.0g/cm3，覆盖率为95％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度775μm、直径300mm的硅晶片加热至350℃；
2)以氦气(He，导入速度200sccm)作为运载气体，将双(叔丁基氨基)甲氧基甲基硅烷作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.5秒，反应腔室的气压维持在100Pa；
3)将过量的双(叔丁基氨基)甲氧基甲基硅烷泵出，用He气体吹扫5sec，吹扫速度为800sccm；
4)将第二反应物CO2导入反应腔室中，导入速度为200sccm，并用250W的射频等离子体处理0.5秒；
5)泵出过量CO2，用He吹扫5sec，吹扫速度为800sccm，并以此完成PEALD沉积的一个周期，步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例十
一种低介电常数的SiCO间隔层薄膜，是以CO/CO2的混合气体作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3与-Si-CH2CH3结构。薄膜的介电常数为4.20，C含量为3.5％，密度为2.25g/cm3，覆盖率为90％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度525μm、直径100mm的硅晶片加热至300℃；
2)以氦气(He，导入速度100sccm)作为运载气体，将叔丁基氨基乙氧基二甲基硅烷作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.1秒，反应腔室的气压维持在100Pa；
3)将过量的叔丁基氨基乙氧基二甲基硅烷泵出，用He气体吹扫8sec，吹扫速度为600sccm；
4)将体积比1:0.9的CO/CO2作为第二反应物导入反应腔室中，导入速度为50sccm，并用150W的射频等离子体处理1秒；
5)泵出过量CO/CO2，用He吹扫6sec，吹扫速度为700sccm，并以此完成PEALD沉积的一个周期，如此步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例十一
一种低介电常数的SiCO间隔层薄膜，是以CO/CO2的混合气体作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3结构。薄膜的介电常数为3.90，C含量为30％，密度为1.87g/cm3，覆盖率为98％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度775μm、直径300mm的硅晶片加热至400℃；
2)以氦气(He，导入速度200sccm)作为运载气体，将二异丙胺硅烷(DIPAS)作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.5秒，反应腔室的气压维持在100Pa；
3)将过量的DIPAS泵出，用He气体吹扫0.1sec，吹扫速度为1000sccm；
4)将体积比1:1.2的CO/CO2作为第二反应物导入反应腔室中，导入速度300sccm，并用150W的射频等离子体处理0.1秒；
5)泵出过量CO/CO2，用He吹扫()0.1sec，吹扫速度1000sccm，并以此完成PEALD沉积的一个周期，如此步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
实施例十二
一种低介电常数的SiCO间隔层薄膜，是以CO/CO2的混合气体作氧化剂、通过等离子体增强原子层沉积方法制备而成，薄膜中含有-Si-CH3与-Si-CH2CH3结构。薄膜的介电常数为3.90，C含量为26％，密度为1.92g/cm3，覆盖率为95％。
一种低介电常数的SiCO间隔层薄膜的制备方法，包括以下步骤：
1)在PEALD反应腔室中，将厚度725μm、直径200mm的硅晶片加热至350℃；
2)以氦气(He，导入速度200sccm)作为运载气体，将双(二乙基氨基)硅烷作为第一反应物以0.2mg/min的导入速度导入反应腔室中，导入时间为0.5秒，反应腔室的气压维持在100Pa；
3)将过量的双(二乙基氨基)硅烷泵出，用He气体吹扫5sec，吹扫速度为800sccm；
4)将体积比1:1的CO/CO2作为第二反应物导入反应腔室中，导入速度为150sccm，并用200W的射频等离子体处理0.5秒；
5)泵出过量CO/CO2，用He吹扫6sec，吹扫速度为650sccm并以此完成PEALD沉积的一个周期，步骤1)-5)重复直至达到所需要的薄膜厚度。
一种低介电常数的SiCO间隔层薄膜的应用，将其应用于集成电路元件中。
性能测试：
采用以上PEALD沉积方式，生长1000个周期之后，薄膜厚度为100-120nm，计算出的生长速度约为1-1.2A/min。经测试，薄膜的折射率(RI)为1.40-1.42，低于纯SiO2低(纯SiO2的折射率为1.46)，证明薄膜中有一定量的碳元素(C)。
图1为部分实施例产品的FT-IR光谱检测，结果显示出，在1250-1275cm-1处，有一明显的吸收峰，该吸收峰对应于-Si-CH3基团。这一结果表明，薄膜中的一部分碳是以终端甲基的形式存在的。-Si-CH2CH3的吸收峰对应于1220～1260cm-1处，其是否能够在FT-IR中显示还受其含量的影响，在所测实施例产品中，未在FT-IR光谱中有明显显示，不能分辨-Si-CH2CH3的存在。进一步的ToF-SIMS(Time ofFlight Secondary Ion Mass Spectrometry，飞行时间二次离子质谱)结果表明，薄膜表面也有-Si-CH2CH3的存在。
使用100:1的稀释HF溶液对该SiCO薄膜进行蚀刻，蚀刻速率约为1.5-1.8nm/min，低于热生长的SiO2的蚀刻速率(2.0-2.3nm/min)，远低于ALD方式生长的纯SiO2的蚀刻速率(2.5-3.5nm/min)。
该薄膜在2MV/cm的电场强度下，电流密度低于1E-9A/cm2，击穿电压超过8MV/cm，显示了好的电学性质。介电常数3.90-4.10，低于在同样沉积条件下生长的纯SiO2薄膜的介电常数(4.30-4.60)。
综合而言，该类产品具有非常好的综合性能，在集成电路中具有非常高的应用价值。

Claims (9)

1.一种低介电常数的SiCO间隔层薄膜，其特征在于，所述间隔层薄膜的介电常数为3.83-4.10，且含有-Si-CH3或-Si-CH2CH3结构；所述间隔层薄膜的密度为1.8-2.3g/cm3；所述间隔层薄膜的C含量为5-30%；所述间隔层薄膜是以弱氧化气体作氧化剂、通过等离子体增强原子层沉积方法制备的；所述间隔层薄膜能够增强对氢氟酸或气态氟腐蚀的耐受能力；所述弱氧化气体为CO、CO2、CO/CO2混合气体或者分子式为CxHyOz的有机气体分子的一种或几种，其中x、y、z为任意自然数。
2.一种基于权利要求1所述的低介电常数的SiCO间隔层薄膜的制备方法，其特征在于，它包括以下步骤：
1）在PEALD反应腔室中，将硅晶片加热至100-400 ℃；
2）以惰性气体作为运载气体，将包含硅源的第一反应物导入反应腔室中；所述第一反应物为氨基硅烷、烷氧基硅烷、氨基烷氧基硅烷中的一种或多种；
3）将过量的第一反应物泵出，用惰性气体吹扫；
4）将弱氧化气体作为第二反应物导入反应腔室中并用射频等离子体处理；
5）泵出弱氧化气体，用其他惰性气体吹扫，并以此完成PEALD沉积的一个循环，重复步骤1）-5）直至达到所需的薄膜厚度；
所述步骤1）~5）中的弱氧化气体为CO、CO2、CO/CO2的混合气体或者分子式为CxHyOz的有机气体分子的一种或多种，其中x、y、z为任意自然数。
3.根据权利要求2所述的低介电常数的SiCO间隔层薄膜的制备方法，其特征在于，所述CO/CO2混合气体的体积比为1∶（0.8-1.2），导入速度为50-300 sccm。
4.根据权利要求2所述的低介电常数的SiCO间隔层薄膜的制备方法，其特征在于，所述制备方法中薄膜生长速度为1-1.2 A/min。
5.根据权利要求2所述的低介电常数的SiCO间隔层薄膜的制备方法，其特征在于，所述氨基硅烷为R1R2R3Si(NR4R5)、R1R2Si(NR3R4)(NR5R6)、R1Si(NR2R3)(NR4R5)(NR6R7)或Si(NR1R2)(NR3R4)(NR5R6)(NR7R8)，其中R包括氢原子、直链烷基、支链烷基、烯基、炔基、环烷基、芳族烃基中的一种或多种。
6.根据权利要求2所述的低介电常数的SiCO间隔层薄膜的制备方法，其特征在于，所述烷氧基硅烷为R1R2R3Si(OR4)、 R1R2Si(OR3)(OR4)、R1Si(OR2)(OR3)(OR4)或Si(OR1-4)，其中R包括氢原子、直链烷基、支链烷基、烯基、炔基、环烷基、芳族烃基中的一种或多种。
7.根据权利要求2所述的低介电常数的SiCO间隔层薄膜的制备方法，其特征在于，所述氨基烷氧基硅烷为R1R2Si(NR3R4)(OR5)、R1Si(NR2R3)(OR4) (OR5)、R1Si(NR2R3)(NR4R5)(OR6)、Si(NR1R2)(NR3R4)(NR5R6) (OR7)、Si(NR1R2)(NR3R4)(OR5) (OR6)或Si(NR1R2)(OR3)(OR4)(OR5), 其中R包括氢原子、直链烷基、支链烷基、烯基、炔基、环烷基、芳族烃基中的一种或多种。
8.根据权利要求2所述的低介电常数的SiCO间隔层薄膜的制备方法，其特征在于，所述步骤2）第一反应物的导入速度为0.1-5 mg/min，氦气的导入速度为100-300 sccm，导入时间为0.1-1 sec，反应腔室的气压维持在350-450 Pa；所述步骤3）用氦气吹扫的速度为500-1000 sccm，吹扫的时间为0.1-10 sec；所述步骤4）中等离子体处理的射频为50-500 W的射频，处理时间为0.1-1sec；所述步骤5）用氦气吹扫的速度为500-1000 sccm，吹扫的时间为0.1-10 sec。
9.一种基于权利要求1所述的低介电常数的SiCO间隔层薄膜的应用，其特征在于，应用于集成电路元件中。
CN201810994528.3A 2018-08-26 2018-08-26 一种低介电常数的SiCO间隔层材料及其制备方法和应用 Active CN109119339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810994528.3A CN109119339B (zh) 2018-08-26 2018-08-26 一种低介电常数的SiCO间隔层材料及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810994528.3A CN109119339B (zh) 2018-08-26 2018-08-26 一种低介电常数的SiCO间隔层材料及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN109119339A CN109119339A (zh) 2019-01-01
CN109119339B true CN109119339B (zh) 2022-02-08

Family

ID=64861189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810994528.3A Active CN109119339B (zh) 2018-08-26 2018-08-26 一种低介电常数的SiCO间隔层材料及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN109119339B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002993A (ko) * 2001-06-29 2003-01-09 학교법인 포항공과대학교 저유전체 박막의 제조방법
US7115974B2 (en) * 2004-04-27 2006-10-03 Taiwan Semiconductor Manfacturing Company, Ltd. Silicon oxycarbide and silicon carbonitride based materials for MOS devices
CN100388480C (zh) * 2004-05-11 2008-05-14 中芯国际集成电路制造(上海)有限公司 低介电常数薄膜及其制造方法
US7202564B2 (en) * 2005-02-16 2007-04-10 International Business Machines Corporation Advanced low dielectric constant organosilicon plasma chemical vapor deposition films
US7994046B2 (en) * 2006-01-27 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a dielectric layer with an air gap, and a structure including the dielectric layer with the air gap
CN101779279A (zh) * 2007-08-16 2010-07-14 国立大学法人东北大学 层间绝缘膜和布线结构以及它们的制造方法
CN102214609A (zh) * 2010-04-07 2011-10-12 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102332431B (zh) * 2010-07-13 2016-02-03 中国科学院微电子研究所 半导体器件结构及其制造方法
US10297442B2 (en) * 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US9754875B1 (en) * 2016-07-20 2017-09-05 International Business Machines Corporation Designable channel FinFET fuse
TW201822259A (zh) * 2016-09-09 2018-06-16 美商諾發系統有限公司 氧摻雜矽碳化物膜之基於遠程電漿的沉積

Also Published As

Publication number Publication date
CN109119339A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US6855645B2 (en) Silicon carbide having low dielectric constant
KR101553863B1 (ko) 응력받은 ＳｉＮ 막에 대한 아미노 비닐실란 전구체
KR100328144B1 (ko) 고밀도 플라즈마-화학적 증착 기법을 사용하여 낮은 유전상수를 갖는 박막을 형성하는 방법
JP2019117932A (ja) 薄膜トランジスター機器上にケイ素含有膜を製造する方法
KR100984922B1 (ko) Ｐｅｃｖｄ 유전체막들의 압축 스트레스를 증가시키는 방법
KR101732187B1 (ko) 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
KR20010104285A (ko) 탄소질 산화실리콘의 형성방법
JP2008533731A5 (zh)
US7074489B2 (en) Low dielectric constant material and method of processing by CVD
KR100476127B1 (ko) 반도체장치 및 그 제조방법
CN109119339B (zh) 一种低介电常数的SiCO间隔层材料及其制备方法和应用
WO2004038782A1 (ja) 半導体装置及びその製造方法
JP5270706B2 (ja) 低誘電材料薄膜の製造方法
JP2005045058A (ja) 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜
TWI798884B (zh) 烷氧基二矽氧烷及由其製造的密有機二氧化矽膜
TWI822044B (zh) 用於氣相沉積一介電膜的組合物及用於沉積一有機矽膜的方法
TWI821645B (zh) 用於沉積具有高彈性模數的膜的新穎前驅物及方法
US20230142684A1 (en) Single Precursor Low-K Film Deposition and UV Cure for Advanced Technology Node
Wang et al. Low dielectric constant films prepared by plasma-enhanced chemical vapor deposition from trimethylsilane
JP2006210791A (ja) Ｓｉ含有膜形成材料、及びその用途
KR20230072493A (ko) 유전체 필름의 특성을 향상시키는 첨가제
KR20210031595A (ko) 규소 화합물 및 이를 사용하여 막을 증착시키는 방법
CN112779519A (zh) 低介电常数的氧化硅膜层及其制备方法及半导体元器件
JPWO2021186297A5 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant