JPH05226334A

JPH05226334A - 半導体装置，およびその製造方法

Info

Publication number: JPH05226334A
Application number: JP2636692A
Authority: JP
Inventors: Yoshio Hayashide; 吉生林出; Masazumi Matsuura; 正純松浦
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-02-13
Filing date: 1992-02-13
Publication date: 1993-09-03

Abstract

(57)【要約】（修正有）【目的】多層配線構造を有する装置構成において、低
温で層間絶縁膜を平坦化させて、装置の集積度の向上を
図り、かつこれを生産性よく得る。【構成】層間絶縁膜として、リンを含むシリコン酸化
膜８，シリコン窒化膜９，シリコン酸化膜１０を順次に
形成させ、表面側のシリコン酸化膜をシリコン窒化膜の
一部表面が露出されるまで化学的・機械的研磨により表
面平坦化し、かつ配線層を表面側の残されたシリコン酸
化膜上と露出されたシリコン窒化膜上とに接して構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置，特に、
半導体集積回路装置，およびその製造方法に関し、さら
に詳しくは、半導体集積回路装置における層間絶縁膜，
およびその形成方法の改良に係るものである。

【０００２】

【従来の技術】従来例による一般的なこの種の半導体集
積回路装置の製造方法を図１６ないし図２９に順次模式
的に示しており、最終的に構成される当該半導体集積回
路装置の構造は図２９に見られる通りであって、こゝで
は、特に、第２の層間絶縁膜の形成方法について図３０
ないし図３４に示してある。

【０００３】最初に、上記従来例での半導体集積回路装
置における主要な構成について概括的に述べる。

【０００４】この従来例による半導体集積回路装置は、
図２９に示されているように、ソース・ドレイン領域と
なる各不純物拡散層６，ゲート酸化膜３，および該当部
分でのゲート電極となる多結晶シリコン膜４によって構
成されるＭＯＳＦＥＴを有しており、当該ＭＯＳＦＥＴ
における少なくとも各不純物拡散層６は、第１の層間絶
縁膜３８の各第１の接続口１４に埋め込まれた第１のタ
ングステンプラグ１１を介してそれぞれ第１の配線層１
２に接続され、かつ対応する各第１の配線層１２は、第
２の層間絶縁膜４０の各第２の接続口２４に埋め込まれ
た第２のタングステンプラグ２１を介してそれぞれ第２
の配線層２２に接続されている。

【０００５】次に、上記構成による従来例での半導体集
積回路装置の製造方法の主要な工程を図１６ないし図２
９について述べる。

【０００６】これらの図１６ないし図２９の内，第２の
層間絶縁膜を形成するまでの図１６ないし図２７におい
て、この従来例による半導体集積回路装置の製造方法
は、まず、Ｐ型シリコン基板１の主面上に、局所酸化法
によって素子間分離のための膜厚３００〜８００ｎｍ程
度の各分離酸化膜２をそれぞれ選択的に形成すると共に
（図１６）、かつ残余の主面露出部に、熱酸化法によっ
て膜厚５〜３０ｎｍ程度のゲート酸化膜３を形成し、ま
た、その表面に、気相成長法によってリン，砒素などの
Ｎ型不純物を含んだ多結晶シリコン膜，およびシリコン
酸化膜を順次に堆積させた後、フォトリソグラフィー
法，およびＲＩＥ法により、これを選択的にエッチング
整形してゲート酸化膜３上に対応したＭＯＳＦＥＴの該
当ゲート電極としての多結晶シリコン膜４，および各分
離酸化膜２上に対応した各多結晶シリコン膜４と、その
上のシリコン酸化膜５とをそれぞれに形成し（図１
７）、さらに、こゝでのゲート電極該当の多結晶シリコ
ン膜４，およびその上のシリコン酸化膜５をマスクにし
たＮ型不純物イオンの注入，およびこれに続く熱拡散に
よって各不純物拡散層６を選択的に形成する（図１
８）。

【０００７】ついで、これらの全表面上に、気相成長法
によって膜厚５０〜３００ｎｍ程度のシリコン酸化膜１
５を形成し（図１９）た上で、フォトリソグラフィー
法，およびＲＩＥ法により、これを選択的にエッチング
整形してゲート部に対応するシリコン酸化膜５を含んだ
多結晶シリコン膜４，ならびにその他の各部に対応する
多結晶シリコン膜４での各側壁部にあって、それぞれに
サイドウォール７を形成し、かつ再度，当該ゲート部対
応の各サイドウォール７をマスクにした不純物イオンの
注入によって前記各不純物拡散層６に不純物濃度の濃い
部分と薄い部分とを形成する（図２０）。

【０００８】さらに、これらの全表面上に、気相成長法
によってボロン，リンなどのＮ型，Ｐ型不純物を含んだ
シリコン酸化膜（以下，ＢＰＳＧ膜と呼ぶ）からなる層
間絶縁膜３８ａを堆積させ（図２１）た上で、これを温
度８００〜１０００℃程度で熱処理することにより、そ
の全表面を可及的に平滑化させた第１の層間絶縁膜３８
を形成する（図２２）。

【０００９】そして、前記第１の層間絶縁膜３８上にあ
って、フォトリソグラフィー法，およびＲＩＥ法によ
り、前記各不純物拡散層６，および対応する各多結晶シ
リコン膜４のそれぞれに対して第１の接続口１４を開口
させ（図２３）、かつこれらの各第１の接続口１４を含
む全表面上に、気相成長法によってタングステン薄膜１
１ａを被着する（図２４）と共に、ＲＩＥ法により、こ
のタングステン薄膜１１ａの該当部分をエッチング除去
して、これらの各第１の接続口１４の内部にあっての
み、接続用の第１のタングステンプラグ１１をそれぞれ
に残しておく（図２５）。

【００１０】また、これらの全表面上に対し、スパッタ
リング法により、例えば、低融点のアルミニウム銅合金
膜を堆積させ、かつフォトリソグラフィー法，およびＲ
ＩＥ法によってこれを選択的にエッチング除去し、前記
各第１のタングステンプラグ１１上，ならびに前記第１
の層間絶縁膜３８の該当部分上にあって、それぞれに第
１の配線層１２を形成させ（図２６）ることにより、前
記各不純物拡散層６，および対応する各多結晶シリコン
膜４に対し、各第１のタングステンプラグ１１を介して
それぞれの各第１の配線層１２を接続させる。

【００１１】その後、これらの全表面上に、気相成長法
によってシリコン酸化膜からなる第２の層間絶縁膜４０
を形成する（図２７）が、この場合，こゝでの第２の層
間絶縁膜４０は、前記低融点によるアルミニウム銅合金
を用いた第１の配線層１２上に形成されるために、その
まゝでは、前記第１の層間絶縁膜３８の形成に際して用
いた高温の熱処理による表面平坦化を同様に実行するこ
とはできない。

【００１２】こゝで、このシリコン酸化膜による第２の
層間絶縁膜４０の一層，詳細かつ具体的な形成過程，こ
の場合は、シリコン酸化膜を用いた第２の層間絶縁膜４
０の可及的低温による形成過程を図３０ないし図３４に
ついて述べる。

【００１３】これらの図３０ないし図３４において、前
記第１の層間絶縁膜３８上に低融点によるアルミニウム
銅合金を用いた第１の配線層１２が選択的に形成された
状態（図３０，つまり、前記図２６の工程に該当する）
で、これらの全表面上に、プラズマ気相成長法により、
温度３００〜４５０℃程度で膜厚１００ｎｍ程度のシリ
コン酸化膜３０を被着させ（図３１）た後、ＳＯＧ法を
２〜２０回程度，繰り返すことによって表面が比較的平
滑化されたシリコン酸化膜３１を形成する（図３２）。

【００１４】さらに、ＲＩＥ法により、前記シリコン酸
化膜３１，３０をエッチバックして最適化された膜厚の
シリコン酸化膜３２とし（図３３）、かつ引き続き、プ
ラズマ気相成長法によるシリコン酸化膜３３を堆積させ
る（図３４）ことによって、所期通りに低温での可及的
に平滑化された第２の層間絶縁膜４０を形成（前記図２
７に対応する）し得るのである。

【００１５】当該第２の層間絶縁膜４０を形成するの
に、このような各過程を必要とするのは、次の理由によ
る。

【００１６】すなわち、アルミニウム銅合金の第１の配
線層１２に接する絶縁膜（つまり、この場合，第２の層
間絶縁膜４０）は、その電気的接続の信頼性を確保する
ために、十分な押し付け応力を有し、しかも、これに併
せて、吸湿性の少ないことが要求されるが、前記のよう
にＳＯＧ法によって形成されるシリコン酸化膜は、通
常，十分な引っ張り応力をもつが、一方で、吸湿性がプ
ラズマ気相成長法によって形成されるシリコン酸化膜に
比較して高いことから、当該配線層に広く接する部分で
は、このプラズマ気相成長法によるシリコン酸化膜で覆
う必要があるためである。

【００１７】続いて、このように前記第２の層間絶縁膜
４０を形成した後の工程を図２８，図２９について述べ
る。

【００１８】こゝで、前記第２の層間絶縁膜４０に対し
ては、前記第１の層間絶縁膜３８の場合と同様に、フォ
トリソグラフィー法，およびＲＩＥ法により、対応する
前記各第１の配線層１２のそれぞれに対して第２の接続
口２４を開口させ、かつこれらの各第２の接続口２４を
含む全表面上に、気相成長法によってタングステン薄膜
を被着すると共に、ＲＩＥ法により、このタングステン
薄膜の該当部分をエッチング除去して、これらの各第２
の接続口２４の内部にあってのみ、接続用の第２のタン
グステンプラグ２１をそれぞれに残しておく（図２
８）。

【００１９】その後，前記第１の配線層１２の場合と同
様に、これらの全表面上に対して、スパッタリング法に
より、例えば、低融点のアルミニウム銅合金膜を堆積さ
せ、かつフォトリソグラフィー法，およびＲＩＥ法によ
ってこれを選択的にエッチング除去し、前記各第２のタ
ングステンプラグ２１上にあって、それぞれに第２の配
線層２２を形成させることにより、対応する各第１の配
線層１２に対し、各第２のタングステンプラグ２１を介
してそれぞれの各第２の配線層２２を接続させた上で、
さらに、これらの全表面上に、プラズマ気相成長法によ
ってシリコン窒化膜を堆積させることでパッシベーショ
ン膜１３を形成する（図２９）もので、このようにして
所期通りのＭＯＳＦＥＴを集積した半導体装置を構成さ
せるのである。

【００２０】

【発明が解決しようとする課題】しかしながら、上記の
ように構成される従来の半導体装置においては、次のよ
うな問題点がある。

【００２１】すなわち、近年，この種の半導体装置で
は、その構成自体の微細化が進むにつれ、特に、第１，
第２の各層間絶縁膜３８，４０の平坦性の向上が求めら
れるようになってきている。

【００２２】これは、まず第１に、装置構成での横方向
の微細化に伴い、フォトリソグラフィー法によって、第
１，第２の各接続口１４，２４とか、第１，第２の各配
線層１２，２２のパターンをそれぞれ形成する際に、焦
点深度の確保が困難になってきている点であり、また第
２に、第１，第２の各配線層１２，２２の開口内に対し
て、第１，第２の各タングステンプラグ１１，２１をそ
れぞれ形成する際に、これらの第１，第２の各層間絶縁
膜３８，４０の平坦性が乏しい場合，個々の段差部にあ
って、エッチング除去されずに残留するタングステンが
現れ易い点であって、このようなそれぞれの各点におい
て装置構成の微細化，高集積化が妨げられるだけでな
く、装置の良品率，信頼性の各低下を招くことになる。

【００２３】そして、この場合，最先に形成される第１
の層間絶縁膜３８の平坦性を向上させるためには、熱処
理温度を上げること，ＢＰＳＧ膜中の不純物濃度を上げ
ることなどの各手段がそれぞれに考えられるのである
が、前者の手段では、不純物拡散層６の拡散深さを必要
以上に深くせざるを得ず、近年の高度に微細化された装
置構成にあっては、ＭＯＳＦＥＴとしての性能を損なう
惧れを有し、一方，後者の手段では、不純物濃度を上げ
ることで耐湿性の劣化などを招くことから、当該不純物
濃度に自ら限界があるという不利があり、また、続いて
形成される第２の層間絶縁膜４０の平坦性を向上させる
ためには、先にも、図３０ないし図３４で述べたよう
に、多くの工程数を必要とするものであった。

【００２４】そこで、このような各点を改善し、低温に
よって各層間絶縁膜３８，４０の平坦化をなす手段の一
つとして、従来から、いわゆる，化学的・機械的研磨法
（以下，ＣＭＰ法と呼ぶ）が、例えば、文献（“Journa
l Electorochemikal Society”Vol.138, P.1778 ）に報
告されている。

【００２５】次に、このＣＭＰ法による層間絶縁膜の平
坦化手段を図３５ないし図３９について述べる。

【００２６】すなわち、上記図２０の工程終了後にあっ
て、まず、プラズマ気相成長法により、比較的厚いシリ
コン酸化膜からなる層間絶縁膜３８ａを堆積させ（図３
５）た後、ＣＭＰ法により、コロイダルシリカを主成分
とする研磨材を流しながら、当該層間絶縁膜３８ａでの
凹凸のある表面を機械的に研磨することにより、こゝで
は、平坦化された第１の層間絶縁膜３８を形成し得る
（図３６）。

【００２７】ついで、前記平坦化された第１の層間絶縁
膜３８上にあって、フォトリソグラフィー法，およびＲ
ＩＥ法により、各不純物拡散層６，および対応する各多
結晶シリコン膜４のそれぞれに対して各第１の接続口１
４を開口させ、かつ当該各第１の接続口１４を含む全表
面上に、気相成長法によってタングステン薄膜を被着さ
せると共に、ＲＩＥ法により、該当部分をエッチング除
去して各第１の接続口１４の内部にのみそれぞれ第１の
タングステンプラグ１１を残し、さらに、これらの全表
面上に対し、スパッタリング法により、例えば、低融点
のアルミニウム銅合金膜を堆積させた上で、フォトリソ
グラフィー法，およびＲＩＥ法によってこれを選択的に
エッチング除去し、各第１のタングステンプラグ１１
上，ならびに前記平坦化された第１の層間絶縁膜３８の
該当部分上に、それぞれ各第１の配線層１２を形成させ
て、各不純物拡散層６，および対応する各多結晶シリコ
ン膜４に対し、各第１のタングステンプラグ１１を介し
てそれぞれの各第１の配線層１２を接続させる（図３
７）。

【００２８】その後、これらの全表面上にあって、前記
と全く同様に、プラズマ気相成長法により、比較的厚い
シリコン酸化膜からなる層間絶縁膜４０ａを堆積させ
（図３８）、これをＣＭＰ法によって研磨することで、
平坦化された第２の層間絶縁膜４０を形成できるのであ
り、また、当該第２の層間絶縁膜４０に対し、フォトリ
ソグラフィー法，およびＲＩＥ法により、対応する前記
各第１の配線層１２のそれぞれに第２の接続口２４を開
口させ、かつ当該各第２の接続口２４を含む全表面上
に、気相成長法によってタングステン薄膜を被着させる
と共に、ＲＩＥ法により、該当部分をエッチング除去し
て各第２の接続口２４の内部にのみそれぞれ第２のタン
グステンプラグ２１を残しておき、かつこれらの全表面
上に、スパッタリング法により、例えば、低融点のアル
ミニウム銅合金膜を堆積させた上で、フォトリソグラフ
ィー法，およびＲＩＥ法によってこれを選択的にエッチ
ング除去し、各第２のタングステンプラグ２１上に、そ
れぞれ各第２の配線層２２を形成させて、対応する各第
１の配線層１２に対し、各第２のタングステンプラグ２
１を介してそれぞれの各第２の配線層２２を接続させ、
さらに、これらの全表面上に、プラズマ気相成長法によ
ってシリコン窒化膜を堆積させることでパッシベーショ
ン膜１３を形成させるのである（図３９）。

【００２９】つまり、このＣＭＰ法による第１，第２の
各層間絶縁膜３８，４０の平坦化形成は、その平坦性が
極めて良好であるほかに、低温での平坦化が可能である
という優れた利点を有している。

【００３０】しかし、反面，このＣＭＰ法による第１，
第２の各層間絶縁膜３８，４０の平坦化形成において
は、その研磨速度が、研磨材の温度とか、被研磨面の形
状に大きく依存するため、研磨量の管理が極めて困難な
もので、上記図３５ないし図３９に示す応用例を考える
と、研磨量が不足する場合には、下地側に凹凸が残り、
フォトリソグラフィー法の適用，タングステンプラグ２
１の形成にそれぞれ悪影響を及ぼし、研磨量が過大であ
る場合には、層間絶縁膜の下部に位置する構造物として
の多結晶シリコン膜４，第１の配線層１２を破損する惧
れがあり、また、このＣＭＰ法では、用いられる研磨材
の成分中に、カリウムとかナトリウムなどのアルカリ金
属を含んでいる場合があることから、このアルカリ金属
がゲート酸化膜３中で可動イオンになって、ＭＯＳＦＥ
Ｔの性能を劣化させるという不利がある。

【００３１】すなわち、上記したように、従来技術にあ
っては、層間絶縁膜に十分な平坦性をもたせることが困
難であるために、半導体装置の集積度が制限されてお
り、一方，ＣＭＰ法は、平坦性に優りはするものゝ、制
御性に乏しく、かつアルカリ金属汚染の問題もあって、
それぞれに装置の生産性を阻害するものであった。

【００３２】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、低温により層間絶縁膜を平坦化できて、より一層，
高集積度の装置構成を生産性良好に得られるようにし
た，この種の半導体装置，およびその製造方法，こゝで
は、半導体集積回路装置における層間絶縁膜，およびそ
の形成方法を提供することである。

【００３３】

【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置，およびその製造方法
は、第１，第２の各層間絶縁膜として、第１，第２の各
導電型の不純物の少なくとも一方を含むシリコン酸化
膜，シリコン窒化膜，およびシリコン酸化膜を順次に形
成させると共に、表面側のシリコン酸化膜をシリコン窒
化膜の一部表面が露出されるまで化学的・機械的研磨に
より表面平坦化して構成され、かつ第１，第２の各配線
層を、これらの表面側の残されているシリコン酸化膜
上，および露出されているシリコン窒化膜上に接して形
成させたものである。

【００３４】すなわち、この発明は、第１導電型の半導
体基板上にあって、ソース・ドレイン領域となる第２導
電型の各不純物拡散層，ゲート酸化膜，および該当部分
でのゲート電極となる多結晶シリコン膜によって構成さ
れるＭＯＳＦＥＴを有し、当該ＭＯＳＦＥＴでの少なく
とも各不純物拡散層が、第１の層間絶縁膜の各第１の接
続口に埋め込まれた第１の導電層を介してそれぞれ第１
の配線層に接続され、かつ対応する各第１の配線層が、
第２の層間絶縁膜の各第２の接続口に埋め込まれた第２
の導電層を介してそれぞれ第２の配線層に接続される半
導体集積回路装置の構成において、前記第１，第２の各
層間絶縁膜として、順次に形成される第１，第２の各導
電型の不純物の少なくとも一方を含むシリコン酸化膜，
シリコン窒化膜，およびシリコン酸化膜からなり、かつ
当該表面側のシリコン酸化膜をシリコン窒化膜の一部表
面が露出されるまで化学的・機械的研磨により表面平坦
化して構成させると共に、前記第１，第２の各配線層
が、前記表面側の残されているシリコン酸化膜上，およ
び露出されているシリコン窒化膜上に接して形成させた
ことを特徴とする半導体装置であり、かつ当該半導体装
置において、前記各配線層が、２層以上の多層配線層と
され、各配線層間毎に、前記構成による層間絶縁膜を介
在させたことを特徴とするものである。

【００３５】また、この発明は、第１導電型の半導体基
板上に、ソース・ドレイン領域となる第２導電型の各不
純物拡散層，ゲート酸化膜，および該当部分でのゲート
電極となる多結晶シリコン膜によって構成されるＭＯＳ
ＦＥＴを有し、当該ＭＯＳＦＥＴでの少なくとも各不純
物拡散層が、第１の層間絶縁膜の各第１の接続口に埋め
込まれた第１の導電層を介してそれぞれ第１の配線層に
接続され、かつ対応する各第１の配線層が、第２の層間
絶縁膜の各第２の接続口に埋め込まれた第２の導電層を
介してそれぞれ第２の配線層に接続される半導体集積回
路装置の構成での前記第１，第２の各層間絶縁膜の形成
方法であって、まず、第１，第２の各導電型の不純物の
少なくとも一方を含むシリコン酸化膜と、シリコン窒化
膜と、シリコン酸化膜とをそれぞれ順次に形成する工程
と、ついで、化学的・機械的研磨法により、前記表面側
のシリコン酸化膜をシリコン窒化膜の一部表面が露出さ
れるまで研磨して表面平坦化させる工程と、さらに、前
記表面側の残されているシリコン酸化膜上，および露出
されているシリコン窒化膜上に接して、前記各配線層を
形成させる工程とを、少なくとも含むことを特徴とする
半導体装置の製造方法であり、かつ当該半導体装置の製
造方法において、前記各配線層を２層以上の多層に形成
する工程，および当該各配線層間毎に、前記構成による
層間絶縁膜を介在させる工程をそれぞれに含むことを特
徴とするものである。

【００３６】

【作用】先にも述べたように、化学的・機械的研磨法，
つまり、ＣＭＰ法を用いた場合での研磨速度について
は、種々の要因による影響を受けるために、その研磨量
の制御が非常に困難なことが知られている。しかし、一
方，発明者らの行なった実験によれば、シリコン酸化膜
に対する研磨速度に比較して、シリコン窒化膜に対する
研磨速度はおゝよそ２５％程度であった。従って、第
１，第２の各層間絶縁膜として、第１，第２の各導電型
の不純物の少なくとも一方を含むシリコン酸化膜，シリ
コン窒化膜，およびシリコン酸化膜を順次に形成させた
上で、ＣＭＰ法により、表面側のシリコン酸化膜を研磨
すると、シリコン窒化膜の一部表面が露出された時点
で、その研磨速度が急激に遅くなることから、こゝでの
研磨速度の差異を容易に検出し得るもので、結果的に
は、制御性の良好な当該ＣＭＰ法による研磨，ひいて
は、各層間絶縁膜の表面平坦化を行なうことができる。

【００３７】また、前記ＣＭＰ法における今一つの問題
点は、当該ＣＭＰ法での研磨材中に含まれるアルカリ金
属がＭＯＳＦＥＴのゲート酸化膜に達して、これが当該
ゲート酸化膜中で可動イオンとして存在し、このＭＯＳ
ＦＥＴの動作を損なうということであった。こゝで、前
記シリコン窒化膜の下側に設けられる不純物を含んだシ
リコン酸化膜については、例えば、文献(“Solid State
Technology”1985,June,P.171) によると、前記アルカ
リ金属を捕捉する働きのあることが知られている。よっ
て、前記の如く、シリコン窒化膜の下側に不純物を含ん
だシリコン酸化膜を設けた構成では、当該シリコン窒化
膜を介するか、あるいは、研磨によって当該シリコン窒
化膜の一部が除去されてしまった場合にあっても、浸透
するアルカリ金属が不純物を含んだシリコン酸化膜に捕
捉されることになり、前記のようにＭＯＳＦＥＴのゲー
ト酸化膜にまで達する惧れを容易に解消し得るのであ
る。

【００３８】

【実施例】以下，この発明に係る半導体装置，およびそ
の製造方法，こゝでは、半導体集積回路装置における層
間絶縁膜，およびその形成方法の各別の実施例につき、
図１ないし図１５を参照して詳細に説明する。

【００３９】図１ないし図１４はこの発明の一実施例を
適用した半導体集積回路装置の製造方法の主要な工程を
順次模式的に示すそれぞれに断面図であって、最終的に
構成される当該半導体集積回路装置の構造は図１４に見
られる通りであり、また、図１５は同上他の実施例によ
る半導体集積回路装置の構成を模式的に示す断面図であ
る。

【００４０】こゝで、図１ないし図１５に示す各実施例
での各図において、上記図１６ないし図１９，および図
２０ないし図２９に示す従来例での各図と同一符号は、
それぞれに同一もしくは相当部分を表わしている。

【００４１】最初に、上記実施例での半導体集積回路装
置における主要な構成について概括的に述べる。

【００４２】この実施例による半導体集積回路装置は、
図１４に示されているように、ソース・ドレイン領域と
なる各不純物拡散層６，ゲート酸化膜３，および該当部
分でのゲート電極となる多結晶シリコン膜４によって構
成されるＭＯＳＦＥＴを有しており、当該ＭＯＳＦＥＴ
のゲート電極としての多結晶シリコン膜４，および各不
純物拡散層６は、第１の層間絶縁膜としての順次に形成
される不純物を含んだ第１のシリコン酸化膜８，第１の
シリコン窒化膜９，および第１のシリコン酸化膜１０を
通した各第１の接続口１４に埋め込まれる第１のタング
ステンプラグ１１を介してそれぞれ第１の配線層１２に
接続されており、また、対応する各第１の配線層１２
は、同様に、第２の層間絶縁膜としての順次に形成され
る不純物を含んだ第２のシリコン酸化膜１８，第２のシ
リコン窒化膜１９，および第２のシリコン酸化膜２０を
通した各第２の接続口２４に埋め込まれる第２のタング
ステンプラグ２１を介してそれぞれ第２の配線層２２に
接続されている。

【００４３】そして、前記各第１の配線層１２について
は、前記第１の層間絶縁膜としての順次に形成される不
純物を含んだ第１のシリコン酸化膜８，第１のシリコン
窒化膜９，および第１のシリコン酸化膜１０上に接する
形態で設けられ、また、前記各第２の配線層２２につい
ては、同様に、前記第２の層間絶縁膜としての順次に形
成される不純物を含んだ第２のシリコン酸化膜１８，第
２のシリコン窒化膜１９，および第２のシリコン酸化膜
２０上に接する形態で設けられており、これらの第１，
第２の各層間絶縁膜は、それぞれにその平坦性が極めて
高く形成されることになる。

【００４４】次に、上記構成による実施例での半導体集
積回路装置の製造方法の主要な工程を図１ないし図１４
について述べる。

【００４５】これらの図１ないし図１４においても、こ
の実施例による半導体集積回路装置の製造方法は、上記
従来例方法における図２０の工程終了後，換言すると、
ＭＯＳＦＥＴの形成後（図１に該当）にあって、まず、
その全表面上に対し、PH₃,ＴＥＯＳ[Si(OC₂H₅)₄]などを
原料とする減圧気相成長法により、P₂O₅を重量換算で７
％程度含む第１のシリコン酸化膜８を膜厚１００ｎｍ程
度に形成し（図２）、また、NH₃,SiH₂Cl₂ などを原料と
する減圧気相成長法により、第１のシリコン窒化膜９を
膜厚５０ｎｍ程度に形成し（図３）、さらに、ＴＥＯＳ
などを原料とする減圧気相成長法により、第１のシリコ
ン酸化膜１０を膜厚５００ｎｍ程度に形成する（図
４）。そして、この場合，これらの各工程は、全て減圧
気相成長装置によって行ない得るために、同一装置を用
いることにより、原料ガスと成長温度を切り替えて連続
的に形成可能である。

【００４６】ついで、前記第１のシリコン酸化膜１０に
対して、ＣＭＰ法により、コロイダルシリカなどを主成
分とする研磨材を流しながら、当該第１のシリコン酸化
膜１０での凹凸のある表面を典型的に約５分程度，機械
的に研磨するが、このとき、研磨面が前記第１のシリコ
ン窒化膜９の該当部分に達した時点で、その研磨速度が
著るしく低下するため、これを検出することによって、
当該第１のシリコン窒化膜９の該当する一部が露出さ
れ、かつ十分に平坦化された表面，つまり、こゝでは、
平坦化された第１の層間絶縁膜が形成されるもので、こ
のような研磨制御によるときは、研磨時間による研磨量
の変化を低く抑制し得る（図５）。

【００４７】引き続き、前記平坦化された第１の層間絶
縁膜としての残されている第１のシリコン酸化膜１０，
および第１のシリコン窒化膜９の一部露出面上にあっ
て、フォトリソグラフィー法，およびＲＩＥ法により、
各不純物拡散層６，および対応する一部露出面での各多
結晶シリコン膜４のそれぞれに対して各第１の接続口１
４を開口させ（図６）、かつ当該各第１の接続口１４を
含む全表面上に、気相成長法によってタングステン薄膜
１１ａを被着させる（図７）と共に、ＲＩＥ法により、
該当部分をエッチング除去して各第１の接続口１４の内
部にのみそれぞれ第１のタングステンプラグ１１を残す
ようにする（図８）。

【００４８】さらに、これらの全表面上に対し、スパッ
タリング法により、例えば、低融点のアルミニウム銅合
金膜を堆積させた上で、フォトリソグラフィー法，およ
びＲＩＥ法によってこれを選択的にエッチング除去し、
前記それぞれの各第１のタングステンプラグ１１面を含
んで平坦化されたシリコン酸化膜１０，およびシリコン
窒化膜９の一部露出面上に、それぞれ各第１の配線層１
２を形成させることにより、各不純物拡散層６，および
対応する各多結晶シリコン膜４に対し、各第１のタング
ステンプラグ１１を介してそれぞれの各第１の配線層１
２を接続させる（図９）。

【００４９】そしてまた、前記各第１の配線層１２を含
む全表面上に対し、前記と同様にして、PH₃,ＴＥＯＳな
どを原料とするプラズマ気相成長法により、P₂O₅を重量
換算で７％程度含む第２のシリコン酸化膜１８を膜厚２
００〜５００ｎｍ程度に形成し（図１０）、また、Si
H₄,NH₃などを原料とするプラズマ気相成長法により、第
２のシリコン窒化膜１９を膜厚５０ｎｍ程度に形成し
（図１１）、さらに、ＴＥＯＳなどを原料とする減圧気
相成長法により、第２のシリコン酸化膜２０を膜厚５０
０ｎｍ程度に形成する（図１２）。すなわち、この場合
にあっても、これらの各工程は、全てプラズマ気相成長
装置によって行ない得るために、同一の装置内に複数の
反応室を設けた装置構成を用いるか、あるいは、同一の
反応室中で連続的に原料ガスを切り替えることで、これ
らの各膜を見掛け上，１工程として連続的に形成し得
る。

【００５０】ついで、前記第２のシリコン酸化膜２０に
対して、前記と同様に、ＣＭＰ法により、当該第２のシ
リコン酸化膜２０での凹凸のある表面を機械的に研磨
し、前記第２のシリコン窒化膜１９の該当する一部を露
出させて、十分に平坦化された表面，こゝでは、平坦化
された第２の層間絶縁膜を形成するもので、こゝでもま
た、このような研磨制御によるときは、研磨時間による
研磨量の変化を低く抑制できる（図１３）。

【００５１】引き続き、前記平坦化された第２の層間絶
縁膜としての残されている第２のシリコン酸化膜２０，
および第２のシリコン窒化膜１９の一部露出面上にあっ
て、フォトリソグラフィー法，およびＲＩＥ法により、
対応する前記各第１の配線層１２のそれぞれに第２の接
続口２４を開口させ、かつ当該各第２の接続口２４を含
む全表面上に、気相成長法によってタングステン薄膜を
被着させた上で、ＲＩＥ法により、該当部分をエッチン
グ除去して各第２の接続口２４の内部にのみそれぞれ各
第２のタングステンプラグ２１を残しておき、また、こ
れらの全表面上に、スパッタリング法により、例えば、
低融点のアルミニウム銅合金膜を堆積させた上で、フォ
トリソグラフィー法，およびＲＩＥ法によってこれを選
択的にエッチング除去し、当該各第２のタングステンプ
ラグ２１上に、それぞれ各第２の配線層２２を形成させ
て、対応する各第１の配線層１２に対し、各第２のタン
グステンプラグ２１を介してそれぞれの各第２の配線層
２２を接続させ、さらに、これらの全表面上に、プラズ
マ気相成長法によってシリコン窒化膜を堆積させること
でパッシベーション膜１３を形成する（図１４）もの
で、この実施例方法においてもまた、このようにして所
期通りのＭＯＳＦＥＴを集積した半導体装置を構成させ
るのである。

【００５２】こゝで、上記実施例構成，方法における第
１，第２の各層間絶縁膜としての各膜の膜厚，ならびに
不純物濃度については、必ずしも上記の値にのみ限定さ
れない。これは、上記ＣＭＰ法による表面側のシリコン
酸化膜の研磨時間が、研磨材の種類，研磨パッドの種類
などに強く依存するからである。

【００５３】なお、上記実施例構成，方法において、上
記リン（Ｎ型不純物）などを含む第１，第２の各シリコ
ン酸化膜８，１８としては、当該リンに合わせてボロン
（Ｐ型不純物）などを同時に含むＢＰＳＧ膜を用いるこ
とができ、また、上記リンなどを含む第１，第２の各シ
リコン酸化膜８，１８と、第１，第２の各シリコン窒化
膜９，１９と、第１，第２の各シリコン酸化膜１０，２
０とのそれぞれ，および上記第１，第２の各タングステ
ンプラグ１１，２１と、第１，第２の各配線層１２，２
２とのそれぞれの形成手段は、上記方法以外の手段であ
っても何ら差し支えはなく、さらに、上記第１，第２の
各タングステンプラグ１１，２１についても、その他の
材質，例えば、多結晶シリコン，アルミニウムなどを利
用することが可能である。

【００５４】そしてまた、上記実施例構成，方法の場合
には、２層配線構造について述べたが、より以上に多層
の配線構造にも適用できることは勿論であり、さらに、
上記ＣＭＰ法は、シリコン酸化膜の研磨以外にも、ＲＩ
Ｅ法に代えてタングステン膜などのエッチングにも利用
できる。

【００５５】こゝで、上記実施例構成，方法での層間絶
縁膜の構造は、上記各配線層１２，２２が、表面側の残
されている各シリコン酸化膜１０，２０上と、露出され
ているシリコン窒化膜９，１９上との双方に接して形成
されていること、また、各シリコン窒化膜９，１９の直
下に、不純物を含むシリコン酸化膜８，１８が形成され
ていることのそれぞれを特長とするものであるから、例
えば、図１５に示されているように、不純物を含むシリ
コン酸化膜８，１８の下側に、不純物を含まない第３，
第４の各シリコン酸化膜１５，２５を形成することもま
た、１つの手段として有用である。

【００５６】

【発明の効果】以上、各実施例によって詳述したよう
に、この発明によれば、層間絶縁膜として、第１，第２
の各導電型の不純物の少なくとも一方を含むシリコン酸
化膜，シリコン窒化膜，およびシリコン酸化膜を順次に
形成させた上で、ＣＭＰ法を用いて、表面側のシリコン
酸化膜をシリコン窒化膜の一部表面が露出されるまで研
磨するようにしたので、表面側のシリコン酸化膜とシリ
コン窒化膜との研磨速度の差異の検出によって容易かつ
確実に研磨量の制御を行なうことができ、また、シリコ
ン窒化膜の下側に不純物を含んだシリコン酸化膜を設け
たので、研磨材中に含まれるアルカリ金属などの素子へ
の影響を良好に抑制できて、結果的には、ＣＭＰ法によ
る低温下での層間絶縁膜の表面平坦化を工業的に可能に
し得るという優れた特長を有しており、しかも、このよ
うに平坦性の高い層間絶縁膜を形成できることは、その
後のフォトリソグラフィー法，エッチング除去技術の効
果的かつ良好な適用を可能にして、装置構成の高集積
化，ならびに信頼性の向上を図り得るのである。

【００５７】また一方で、従来例方法の場合には、層間
絶縁膜の平坦化のために、多くの工程を必要としていた
が、この発明方法では、当該層間絶縁膜としての，順次
に形成されるそれぞれの不純物を含むシリコン酸化膜，
シリコン窒化膜，およびシリコン酸化膜を、同一の成長
装置によって連続的に形成できるために、実質的に、数
少ない工程数での層間絶縁膜の平坦化形成が可能にな
り、その生産性を十分に向上させ得るのである。

【図面の簡単な説明】

【図１】この発明の一実施例を適用した半導体集積回路
装置の製造方法における第１の工程を模式的に示す断面
図である。

【図２】同じく第２の工程を模式的に示す断面図であ
る。

【図３】同じく第３の工程を模式的に示す断面図であ
る。

【図４】同じく第４の工程を模式的に示す断面図であ
る。

【図５】同じく第５の工程を模式的に示す断面図であ
る。

【図６】同じく第６の工程を模式的に示す断面図であ
る。

【図７】同じく第７の工程を模式的に示す断面図であ
る。

【図８】同じく第８の工程を模式的に示す断面図であ
る。

【図９】同じく第９の工程を模式的に示す断面図であ
る。

【図１０】同じく第１０の工程を模式的に示す断面図で
ある。

【図１１】同じく第１１の工程を模式的に示す断面図で
ある。

【図１２】同じく第１２の工程を模式的に示す断面図で
ある。

【図１３】同じく第１３の工程を模式的に示す断面図で
ある。

【図１４】同じく第１４の工程を模式的に示す断面図で
ある。

【図１５】この発明の他の実施例を適用した半導体集積
回路装置の概要構成を模式的に示す断面図である。

【図１６】従来例での半導体集積回路装置の製造方法に
おける第１の工程を模式的に示す断面図である。

【図１７】図１６における第１の工程を模式的に示す断
面図である。

【図１８】同上半導体集積回路装置の製造方法における
第２の工程を模式的に示す断面図である。

【図１９】同じく第３の工程を模式的に示す断面図であ
る。

【図２０】同じく第４の工程を模式的に示す断面図であ
る。

【図２１】同じく第５の工程を模式的に示す断面図であ
る。

【図２２】同じく第６の工程を模式的に示す断面図であ
る。

【図２３】同じく第７の工程を模式的に示す断面図であ
る。

【図２４】同じく第８の工程を模式的に示す断面図であ
る。

【図２５】同じく第９の工程を模式的に示す断面図であ
る。

【図２６】同じく第１０の工程を模式的に示す断面図で
ある。

【図２７】同じく第１１の工程を模式的に示す断面図で
ある。

【図２８】同じく第１２の工程を模式的に示す断面図で
ある。

【図２９】同じく第１３の工程を模式的に示す断面図で
ある。

【図３０】従来例での半導体集積回路装置の製造方法に
おける層間絶縁膜の形成のための第１の工程を拡大して
詳細かつ模式的に示す断面図である。

【図３１】同じく第２の工程を拡大して詳細かつ模式的
に示す断面図である。

【図３２】同じく第３の工程を拡大して詳細かつ模式的
に示す断面図である。

【図３３】同じく第４の工程を拡大して詳細かつ模式的
に示す断面図である。

【図３４】従来例での半導体集積回路装置の製造方法に
おけるＣＭＰ法を用いた層間絶縁膜の平坦化手段の第１
の工程を模式的に示す断面図である。

【図３５】同じく第２の工程を模式的に示す断面図であ
る。

【図３６】同じく第３の工程を模式的に示す断面図であ
る。

【図３７】同じく第４の工程を模式的に示す断面図であ
る。

【図３８】同じく第５の工程を模式的に示す断面図であ
る。

【図３９】同じく第６の工程を模式的に示す断面図であ
る。

【符号の説明】

１Ｐ型シリコン基板２分離酸化膜３ゲート酸化膜４多結晶シリコン膜５シリコン酸化膜６不純物拡散層７サイドウォール８リンを含んだ第１のシリコン酸化膜９第１のシリコン窒化膜１０第１のシリコン酸化膜１１ａタングステン薄膜１１第１のタングステンプラグ１２第１の配線層１３パッシベーション層１４第１の接続口１５第３のシリコン酸化膜１８リンを含んだ第２のシリコン酸化膜１９第２のシリコン窒化膜２０第２のシリコン酸化膜２１第２のタングステンプラグ２２第２の配線層２４第２の接続口２５第４のシリコン酸化膜

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１１月１０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】さらに、これらの全表面上に、気相成長法
によってボロン，リンを含んだシリコン酸化膜（以下，
ＢＰＳＧ膜と呼ぶ）からなる層間絶縁膜３８ａを堆積さ
せ（図２１）た上で、これを温度８００〜１０００℃程
度で熱処理することにより、その全表面を可及的に平滑
化させた第１の層間絶縁膜３８を形成する（図２２）。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】すなわち、アルミニウム銅合金の第１の配
線層１２に接する絶縁膜（つまり、この場合，第２の層
間絶縁膜４０）は、その電気的接続の信頼性を確保する
ために、十分な押し付け応力を有し、しかも、これに併
せて、吸湿性の少ないことが要求されるが、前記のよう
にＳＯＧ法によって形成されるシリコン酸化膜は、通
常，引っ張り応力を有し、かつ吸湿性がプラズマ気相成
長法によって形成されるシリコン酸化膜に比較して高い
ことから、当該配線層に広く接する部分では、このプラ
ズマ気相成長法によるシリコン酸化膜で覆う必要がある
ためである。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】

【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置，およびその製造方法
は、第１，第２の層間絶縁膜として、リンを含むシリコ
ン酸化膜，シリコン窒化膜，およびシリコン酸化膜を順
次に形成させると共に、表面側のシリコン酸化膜をシリ
コン窒化膜の一部表面が露出されるまで化学的・機械的
研磨により表面平坦化して構成させ、かつ第１，第２の
各配線層を、これらの表面側の残されているシリコン酸
化膜上または露出されているシリコン窒化膜上に接して
形成させたものである。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００３４

【補正方法】変更

【補正内容】

【００３４】すなわち、この発明は、第１導電型の半導
体基板上にあって、ソース・ドレイン領域となる第２導
電型の不純物拡散層，ゲート酸化膜，およびゲート電極
となる多結晶シリコン膜によって構成されるＭＯＳＦＥ
Ｔを有し、このＭＯＳＦＥＴの不純物拡散層が、第１の
層間絶縁膜の接続口に埋め込まれた導電層を介してそれ
ぞれ第１の配線層に接続され、かつ対応する第１の配線
層が、第２の層間絶縁膜の接続口に埋め込まれた導電層
を介して第２の配線層に接続される半導体装置におい
て、前記第１，第２の各層間絶縁膜は、順次に形成され
るリンを含むシリコン酸化膜，シリコン窒化膜，および
シリコン酸化膜からなり、かつ表面側のシリコン酸化膜
がシリコン窒化膜の一部表面が露出されるまで表面平坦
化して形成されると共に、前記第１，第２の各配線層
が、前記表面側の残されているシリコン酸化膜上または
露出されているシリコン窒化膜上に接して形成されてい
ることを特徴とする半導体装置である。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】また、この発明は、第１導電型の半導体基
板上に、ソース・ドレイン領域となる第２導電型の不純
物拡散層，ゲート酸化膜，およびゲート電極となる多結
晶シリコン膜によって構成されるＭＯＳＦＥＴを有し、
このＭＯＳＦＥＴの不純物拡散層が、第１の層間絶縁膜
の接続口に埋め込まれた導電層を介して第１の配線層に
接続され、かつ対応する第１の配線層が、第２の層間絶
縁膜の接続口に埋め込まれた第２の導電層を介してそれ
ぞれ第２の配線層に接続される半導体集積回路装置の製
造方法において、まず、リンを含むシリコン酸化膜と、
シリコン窒化膜と、シリコン酸化膜とをそれぞれ順次に
形成する工程と、ついで、化学的・機械的研磨法によ
り、前記表面側のシリコン酸化膜をシリコン窒化膜の一
部表面が露出されるまで研磨して表面平坦化させて第
１，第２の層間絶縁膜を製造する工程と、さらに、前記
表面側の残されているシリコン酸化膜上または露出され
ているシリコン窒化膜上に接して、前記各配線層を形成
させる工程とを含むことを特徴とする半導体装置の製造
方法である。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正内容】

【００３６】

【作用】先にも述べたように、化学的・機械的研磨法，
つまり、ＣＭＰ法を用いた場合での研磨速度について
は、種々の要因による影響を受けるために、その研磨量
の制御が非常に困難なことが知られている。しかし、一
方，発明者らの行なった実験によれば、シリコン酸化膜
に対する研磨速度に比較して、シリコン窒化膜に対する
研磨速度はおゝよそ２５％程度であった。従って、第
１，第２の各層間絶縁膜として、リンを含むシリコン酸
化膜，シリコン窒化膜，およびシリコン酸化膜を順次に
形成させた上で、ＣＭＰ法により、表面側のシリコン酸
化膜を研磨すると、シリコン窒化膜の一部表面が露出さ
れた時点で、その研磨速度が急激に遅くなることから、
こゝでの研磨速度の差異を容易に検出し得るもので、結
果的には、制御性の良好なＣＭＰ法による研磨，ひいて
は、各層間絶縁膜の表面平坦化を行なうことができる。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】また、前記ＣＭＰ法における今一つの問題
点は、当該ＣＭＰ法での研磨材中に含まれるアルカリ金
属がＭＯＳＦＥＴのゲート酸化膜に達して、これが当該
ゲート酸化膜中で可動イオンとして存在し、このＭＯＳ
ＦＥＴの動作を損なうということであった。こゝで、前
記シリコン窒化膜の下側に設けられるリンを含んだシリ
コン酸化膜については、例えば、文献(“Solid State T
echnology”1985,June,P.171) によると、前記アルカリ
金属を捕捉する働きのあることが知られている。よっ
て、前記の如く、シリコン窒化膜の下側にリンを含んだ
シリコン酸化膜を設けた構成では、当該シリコン窒化膜
を介するか、あるいは、研磨によって当該シリコン窒化
膜の一部が除去されてしまった場合にあっても、浸透す
るアルカリ金属がリンを含んだシリコン酸化膜に捕捉さ
れることになり、前記のようにＭＯＳＦＥＴのゲート酸
化膜にまで達する惧れを容易に解消し得るのである。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００４２

【補正方法】変更

【補正内容】

【００４２】この実施例による半導体集積回路装置は、
図１４に示されているように、ソース・ドレイン領域と
なる各不純物拡散層６，ゲート酸化膜３，および該当部
分でのゲート電極となる多結晶シリコン膜４によって構
成されるＭＯＳＦＥＴを有しており、当該ＭＯＳＦＥＴ
のゲート電極としての多結晶シリコン膜４，および各不
純物拡散層６は、第１の層間絶縁膜としての順次に形成
されるリンを含んだ第１のシリコン酸化膜８，第１のシ
リコン窒化膜９，および第１のシリコン酸化膜１０を通
した各第１の接続口１４に埋め込まれる第１のタングス
テンプラグ１１を介してそれぞれ第１の配線層１２に接
続されており、また、対応する各第１の配線層１２は、
同様に、第２の層間絶縁膜としての順次に形成されるリ
ンを含んだ第２のシリコン酸化膜１８，第２のシリコン
窒化膜１９，および第２のシリコン酸化膜２０を通した
各第２の接続口２４に埋め込まれる第２のタングステン
プラグ２１を介してそれぞれ第２の配線層２２に接続さ
れている。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】そして、前記各第１の配線層１２について
は、前記第１の層間絶縁膜としての順次に形成されるリ
ンを含んだ第１のシリコン酸化膜８，第１のシリコン窒
化膜９，および第１のシリコン酸化膜１０上に接する形
態で設けられ、また、前記各第２の配線層２２について
は、同様に、前記第２の層間絶縁膜としての順次に形成
されるリンを含んだ第２のシリコン酸化膜１８，第２の
シリコン窒化膜１９，および第２のシリコン酸化膜２０
上に接する形態で設けられており、これらの第１，第２
の各層間絶縁膜は、それぞれにその平坦性が極めて高く
形成されることになる。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正内容】

【００５３】なお、上記実施例構成，方法において、上
記リンを含む第１，第２の各シリコン酸化膜８，１８と
しては、当該リンに合わせてボロンなどを同時に含むＢ
ＰＳＧ膜を用いることができ、また、上記リンなどを含
む第１，第２の各シリコン酸化膜８，１８と、第１，第
２の各シリコン窒化膜９，１９と、第１，第２の各シリ
コン酸化膜１０，２０とのそれぞれ，および上記第１，
第２の各タングステンプラグ１１，２１と、第１，第２
の各配線層１２，２２とのそれぞれの形成手段は、上記
方法以外の手段であっても何ら差し支えはなく、さら
に、上記第１，第２の各タングステンプラグ１１，２１
についても、その他の材質，例えば、多結晶シリコン，
アルミニウムなどを利用することが可能である。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００５５

【補正方法】変更

【補正内容】

【００５５】こゝで、上記実施例構成，方法での層間絶
縁膜の構造は、上記各配線層１２，２２が、表面側の残
されている各シリコン酸化膜１０，２０上と、露出され
ているシリコン窒化膜９，１９上との双方に接して形成
されていること、また、各シリコン窒化膜９，１９の直
下に、リンを含むシリコン酸化膜８，１８が形成されて
いることのそれぞれを特長とするものであるから、例え
ば、図１５に示されているように、リンを含むシリコン
酸化膜８，１８の下側に、不純物を含まない第３，第４
の各シリコン酸化膜１５，２５を形成することもまた、
１つの手段として有用である。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００５６

【補正方法】変更

【補正内容】

【００５６】

【発明の効果】以上、各実施例によって詳述したよう
に、この発明によれば、層間絶縁膜として、リンを含む
シリコン酸化膜，シリコン窒化膜，およびシリコン酸化
膜を順次に形成させた上で、ＣＭＰ法を用いて、表面側
のシリコン酸化膜をシリコン窒化膜の一部表面が露出さ
れるまで研磨するようにしたので、表面側のシリコン酸
化膜とシリコン窒化膜との研磨速度の差異の検出によっ
て容易かつ確実に研磨量の制御を行なうことができ、ま
た、シリコン窒化膜の下側にリンを含んだシリコン酸化
膜を設けたので、研磨材中に含まれるアルカリ金属など
の素子への影響を良好に抑制できて、結果的には、ＣＭ
Ｐ法による低温下での層間絶縁膜の表面平坦化を工業的
に可能にし得るという優れた特長を有しており、しか
も、このように平坦性の高い層間絶縁膜を形成できるこ
とは、その後のフォトリソグラフィー法，エッチング除
去技術の効果的かつ良好な適用を可能にして、装置構成
の高集積化，ならびに信頼性の向上を図り得るのであ
る。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００５７

【補正方法】変更

【補正内容】

【００５７】また一方で、従来例方法の場合には、層間
絶縁膜の平坦化のために、多くの工程を必要としていた
が、この発明方法では、当該層間絶縁膜としての，順次
に形成されるそれぞれのリンを含むシリコン酸化膜，シ
リコン窒化膜，およびシリコン酸化膜を、同一の成長装
置によって連続的に形成できるために、実質的に、数少
ない工程数での層間絶縁膜の平坦化形成が可能になり、
その生産性を十分に向上させ得るのである。

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板上に、ソース・
ドレイン領域となる第２導電型の各不純物拡散層，ゲー
ト酸化膜，および該当部分でのゲート電極となる多結晶
シリコン膜によって構成されるＭＯＳＦＥＴを有し、当
該ＭＯＳＦＥＴでの少なくとも各不純物拡散層が、第１
の層間絶縁膜の各第１の接続口に埋め込まれた第１の導
電層を介してそれぞれ第１の配線層に接続され、かつ対
応する各第１の配線層が、第２の層間絶縁膜の各第２の
接続口に埋め込まれた第２の導電層を介してそれぞれ第
２の配線層に接続される半導体集積回路装置の構成にお
いて、前記第１，第２の各層間絶縁膜として、順次に形成され
る第１，第２の各導電型の不純物の少なくとも一方を含
むシリコン酸化膜，シリコン窒化膜，およびシリコン酸
化膜からなり、かつ当該表面側のシリコン酸化膜をシリ
コン窒化膜の一部表面が露出されるまで化学的・機械的
研磨により表面平坦化して構成させると共に、前記第
１，第２の各配線層が、前記表面側の残されているシリ
コン酸化膜上，および露出されているシリコン窒化膜上
に接して形成させたことを特徴とする半導体装置。
【請求項２】前記各配線層が、２層以上の多層配線層
とされ、各配線層間毎に、前記構成による層間絶縁膜を
介在させたことを特徴とする請求項１記載の半導体装
置。
【請求項３】前記各層間絶縁膜における第１，第２の
各導電型の不純物の少なくとも一方を含むシリコン酸化
膜の下に、不純物を含まないシリコン酸化膜を形成させ
たことを特徴とする請求項１または２記載の半導体装
置。
【請求項４】第１導電型の半導体基板上に、ソース・
ドレイン領域となる第２導電型の各不純物拡散層，ゲー
ト酸化膜，および該当部分でのゲート電極となる多結晶
シリコン膜によって構成されるＭＯＳＦＥＴを有し、当
該ＭＯＳＦＥＴでの少なくとも各不純物拡散層が、第１
の層間絶縁膜の各第１の接続口に埋め込まれた第１の導
電層を介してそれぞれ第１の配線層に接続され、かつ対
応する各第１の配線層が、第２の層間絶縁膜の各第２の
接続口に埋め込まれた第２の導電層を介してそれぞれ第
２の配線層に接続される半導体集積回路装置の構成での
前記第１，第２の各層間絶縁膜の形成方法であって、まず、第１，第２の各導電型の不純物の少なくとも一方
を含むシリコン酸化膜と、シリコン窒化膜と、シリコン
酸化膜とをそれぞれ順次に形成する工程と、ついで、化学的・機械的研磨法により、前記表面側のシ
リコン酸化膜をシリコン窒化膜の一部表面が露出される
まで研磨して表面平坦化させる工程と、さらに、前記表面側の残されているシリコン酸化膜上，
および露出されているシリコン窒化膜上に接して、前記
各配線層を形成させる工程とを、少なくとも含むことを特徴とする半導体装置の製造方
法。
【請求項５】前記各配線層を２層以上の多層に形成す
る工程，および当該各配線層間毎に、前記構成による層
間絶縁膜を介在させる工程をそれぞれに含むことを特徴
とする請求項１記載の半導体装置の製造方法。
【請求項６】前記各層間絶縁膜における第１，第２の
各導電型の不純物の少なくとも一方を含むシリコン酸化
膜の形成に先立って、不純物を含まないシリコン酸化膜
を形成させる工程を含むことを特徴とする請求項１記載
の半導体装置の製造方法。