KR100699817B1 - 확산 방지막을 포함하는 반도체 소자 및 그 형성방법 - Google Patents

확산 방지막을 포함하는 반도체 소자 및 그 형성방법 Download PDF

Info

Publication number
KR100699817B1
KR100699817B1 KR1020000082065A KR20000082065A KR100699817B1 KR 100699817 B1 KR100699817 B1 KR 100699817B1 KR 1020000082065 A KR1020000082065 A KR 1020000082065A KR 20000082065 A KR20000082065 A KR 20000082065A KR 100699817 B1 KR100699817 B1 KR 100699817B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
diffusion barrier
gate
forming
Prior art date
Application number
KR1020000082065A
Other languages
English (en)
Other versions
KR20020052654A (ko
Inventor
장동열
오준성
신화숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000082065A priority Critical patent/KR100699817B1/ko
Publication of KR20020052654A publication Critical patent/KR20020052654A/ko
Application granted granted Critical
Publication of KR100699817B1 publication Critical patent/KR100699817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 게이트 전극과 도전층 간의 층간 절연막과 도전층 사이를 채우는 저유전율 금속간 절연막 사이에 확산 방지막을 형성함으로써 저유전율 금속간 절연막으로부터 발생한 이온들이 게이트 절연막으로 확산되는 것을 방지하여 트랜지스터의 신뢰성을 향상시킬 수 있는 기술에 관해 개시한다.

Description

확산 방지막을 포함하는 반도체 소자 및 그 형성 방법{Semiconductor device with diffusion barrier and forming method thereof}
도 1은 본 발명에 의한 확산 방지막을 포함한 반도체 소자의 단면도이다.
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로 특히, 게이트 전극과 도전층 사이의 층간 절연막과 도전층 사이를 채우는 저유전율 금속간 절연막 사이에 형성된 확산 방지막을 포함하는 반도체 소자 및 그 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 금속 배선들 간의 간격이 감소되어 기생 캐패시턴스(parasitic capacitance)가 증가됨으로써 시상수를 증가시켜 신호 지연 등 반도체 소자의 동작 속도를 감소시킨다. 따라서, 기생 캐패시턴스를 줄이기 위해 금속간 절연막으로서 저유전율 막을 사용한다. 그러나, 에스오지(Spin On Glass ;SOG) 또는 유동성 산화물(Flowable Oxide, Si-O-H 계;FOX) 등의 저유전율 막을 금속간 절연막으로 사용하는 경우, 후속 열처리 공정 진행 시 저유전율 막으로부터 이온이 발생한다. 저유전율 막 내에 포함된 플루오린 등의 성분으로부터 발생하는 이온이나 저유전율 막이 흡수한 수분이 산소와 결합하여 발생하는 H3O-, O- 등의 이온을 포함하는 이러한 이온들은 게이트 전극과 금속 배선 사이에 형성된 층간 절연막 및 게이트 폴리를 거쳐 게이트 산화막으로 확산되어 모스(Metal Oxide Semiconductor;MOS) 트랜지스터의 신뢰성을 저하시키는 문제점이 있다.
한편, 스페이서가 없는 경우에는 게이트 폴리실리콘을 거쳐 게이트 산화막으로 확산되는 것 뿐만 아니라, 직접 게이트 산화막으로 상기 이온들이 확산되어 모스 트랜지스터의 신뢰성이 더욱 저하된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 도전층 사이를 채우는 저유전율 막으로부터 발생하는 이온들이 게이트 산화막으로 확산되는 것을 방지함으로써 트랜지스터의 신뢰성을 보장할 수 있는 반도체 소자 및 그 형성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위하여, 본 발명의 일견지에 따른 반도체 소자는 반도체 기판 상면 일부에 형성된 게이트 절연막, 게이트 절연막 상에 형성된 게이트 폴리실리콘, 게이트 절연막 및 게이트 폴리실리콘이 형성된 반도체 기판 전면에 형성된 제1 절연막, 제1 절연막 상에 제1 절연막과 확산 특성이 다른 물질로 형성된 확산 방지막, 확산 방지막 상면 일부에 형성된 도전층 및 도전층이 형성된 반도체 기판 전면에 확산 방지막과 확산 특성이 다른 물질로 형성된 제2 절연막을 포함한다.
상기 게이트 절연막 및 상기 게이트 폴리실리콘의 양 측벽에 스페이서를 더 구비하는 것이 바람직하다.
상기 제1 절연막은 산화막, 상기 확산 방지막은 Si3N4이고 상기 제2 절연막은 산화막인 것이 바람직하다.
상기 확산 방지막 상면과 상기 도전층 하부 사이에 제3 절연막을 더 구비하는 것이 바람직하다.
또한, 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 다른 견지에 따르면 반도체 기판 상면 일부에 게이트 절연막을 형성하고 게이트 절연막 상에 게이트 폴리실리콘을 형성하고 반도체 기판 전면에 제1 절연막을 형성한다. 다음, 제1 절연막 상에 제1 절연막과 확산 특성이 다른 물질로 확산 방지막을 형성하고 확산 방지막 상면 일부에 도전층을 형성하고 도전층이 형성된 반도체 기판 전면에 확산 방지막과 확산 특성이 다른 물질로 제2 절연막을 형성한다.
상기 게이트 폴리실리콘을 형성하고 제1 절연막을 형성하기 전에 상기 게이트 절연막 및 상기 게이트 폴리실리콘의 양 측벽에 스페이서를 더 형성하는 것이 바람직하다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 본 발명의 개시가 완전해지도록 하며, 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면 상에서 동일한 부호로 표시된 요소는 동일한 구성 요소를 의미한다. 또한, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다.
이하 도 1을 참고로 본 발명을 상세히 설명한다.
도 1에서, 반도체 기판(100) 상에 게이트 산화막(110) 및 게이트 폴리실리콘(120)을 순차적으로 형성하고 게이트 산화막(110) 및 게이트 폴리실리콘(120)의 양 측벽에 스페이서(130)를 형성한 후, 반도체 기판(100) 전면에 산화막으로 이루어진 층간 절연막(140)을 형성한다. 층간 절연막(140) 상에 층간 절연막(140)과 확산 특성이 다른 물질 예를 들면, Si3N4로 이루어진 확산 방지막(150)을 형성한다. Si3N4은 막질이 단단하여 수분이나 이온 등의 확산을 방지할 수 있는 점에서 산화막과 확산 특성이 다르며 따라서 확산 방지막으로 사용될 수 있다.
다음, 확산 방지막(150) 상면 일부에 도전층(170)을 형성하고 도전층(170)이 형성된 확산 방지막(150) 전면에 산화막으로 이루어진 금속간 절연막(180)을 형성한다. 금속간 절연막(180)은 SOG 또는 FOX 등의 저유전율 막을 사용한다. 저유전율 막은 주로 막의 밀도가 낮으며 따라서 수분이나 이온을 잘 흡수하거나 확산시킨다. 확산 방지막(150)은 열처리 등의 공정 진행 시 금속간 절연막(180)에서 발생하는 H3O-, O-, F- 등을 포함하는 이온들이 층간 절연막(140)을 거쳐 게이트 산화막(110)으로 확산되는 것을 막아준다.
한편, 도전층(170)을 형성하기 전에 도전층(170)이 형성될 확산 방지막(150) 상면에 확산 방지막(150)을 보호하는 절연막(160)을 더 형성할 수 있다.
상술한 바와 같이 본 발명의 반도체 소자는 도전층, 예를 들면 금속 배선 사이를 채우는 저유전율 물질의 절연막과 도전층과 게이트 전극 사이에 형성되는 층간 절연막 사이에 확산 방지막을 더 구비함으로써, 저유전율 절연막으로부터 발생한 이온들이 게이트 절연막으로 확산되는 것이 방지된다. 따라서, 본 발명은 트랜지스터의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에서는 도전층 사이를 채우는 저유전율 물질의 절연막과 도전 층과 게이트 전극 사이에 형성되는 층간 절연막 사이에 확산 방지막을 형성한다. 이 확산 방지막은 저유전율 절연막으로부터 발생한 이온들이 게이트 절연막으로 확산되는 것을 방지하여, 트랜지스터의 신뢰성을 향상시킨다.

Claims (9)

  1. 반도체 기판;
    상기 반도체 기판 상면 일부에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 게이트 폴리실리콘;
    상기 게이트 절연막 및 상기 게이트 폴리실리콘이 형성된 반도체 기판 전면에 형성된 제1 절연막;
    상기 제1 절연막 상에 형성된 확산 방지막;
    상기 확산 방지막 상면 일부에 형성된 도전층; 및
    상기 도전층이 형성된 반도체 기판 전면에 형성된 저유전율막인 제2 절연막을 포함하는 반도체 소자.
  2. 제1 항에 있어서, 상기 게이트 절연막 및 상기 게이트 폴리실리콘의 양 측벽에 스페이서를 더 구비하는 반도체 소자.
  3. 제1 항에 있어서, 상기 제1 절연막은 산화막, 상기 확산 방지막은 Si3N4인 반도체 소자.
  4. 제1 항에 있어서, 상기 확산 방지막 상면과 상기 도전층 하부 사이에 제3 절연막을 더 구비하는 반도체 소자.
  5. 반도체 기판을 준비하는 단계;
    상기 반도체 기판 상면 일부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 폴리실리콘을 형성하는 단계;
    상기 게이트 절연막 및 상기 게이트 폴리실리콘이 형성된 반도체 기판 전면에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 확산 방지막을 형성하는 단계;
    상기 확산 방지막 상면 일부에 도전층을 형성하는 단계; 및
    상기 도전층이 형성된 반도체 기판 전면에 저유전율막인 제2 절연막을 형성하는 단계를 포함하는 반도체 소자의 형성 방법.
  6. 제5 항에 있어서, 상기 게이트 폴리실리콘을 형성하는 단계와 상기 제1 절연막을 형성하는 단계 사이에 상기 게이트 절연막 및 게이트 폴리실리콘의 양 측벽에 스페이서를 형성하는 단계를 더 포함하는 반도체 소자의 형성 방법.
  7. 제1 항에 있어서, 상기 저유전율막인 제2 절연막은 SOG막 또는 FOX막을 포함하는 반도체 소자.
  8. 제5 항에 있어서, 상기 저유전율막인 제2 절연막은 SOG막 또는 FOX막을 포함하는 반도체 소자의 형성방법.
  9. 삭제
KR1020000082065A 2000-12-26 2000-12-26 확산 방지막을 포함하는 반도체 소자 및 그 형성방법 KR100699817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000082065A KR100699817B1 (ko) 2000-12-26 2000-12-26 확산 방지막을 포함하는 반도체 소자 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000082065A KR100699817B1 (ko) 2000-12-26 2000-12-26 확산 방지막을 포함하는 반도체 소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20020052654A KR20020052654A (ko) 2002-07-04
KR100699817B1 true KR100699817B1 (ko) 2007-03-27

Family

ID=27686037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082065A KR100699817B1 (ko) 2000-12-26 2000-12-26 확산 방지막을 포함하는 반도체 소자 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100699817B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226334A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置，およびその製造方法
KR19990030107A (ko) * 1997-09-26 1999-04-26 다카노 야스아키 반도체 장치의 제조 방법 및 반도체 장치
KR20000047416A (ko) * 1998-12-17 2000-07-25 윤종용 산화막/질화막/산화막 유전층의 형성방법
KR20000055544A (ko) * 1999-02-08 2000-09-05 윤종용 실리콘 옥시나이트라이드 보호층을 갖는 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226334A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置，およびその製造方法
KR19990030107A (ko) * 1997-09-26 1999-04-26 다카노 야스아키 반도체 장치의 제조 방법 및 반도체 장치
KR20000047416A (ko) * 1998-12-17 2000-07-25 윤종용 산화막/질화막/산화막 유전층의 형성방법
KR20000055544A (ko) * 1999-02-08 2000-09-05 윤종용 실리콘 옥시나이트라이드 보호층을 갖는 반도체 장치 및 그 제조 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
05226334
1019990030107
1020000047416
1020000055544

Also Published As

Publication number Publication date
KR20020052654A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
US7365378B2 (en) MOSFET structure with ultra-low K spacer
US5170232A (en) MOS field-effect transistor with sidewall spacers
KR980006037A (ko) 반도체장치의 트렌치 소자분리 방법
WO2007014038A3 (en) Split gate storage device including a horizontal first gate and a vertical second gate in a trench
EP1349207A3 (en) Semiconductor device with copper wirings
JPH02159730A (ja) 薄膜トランジスタの形成方法
KR940006668B1 (ko) 반도체 집적회로 장치의 제조방법
JPH08186164A (ja) 半導体装置における素子分離領域の形成方法
KR100699817B1 (ko) 확산 방지막을 포함하는 반도체 소자 및 그 형성방법
KR100350748B1 (ko) 반도체장치의제조방법
US20030207531A1 (en) Method for forming polysilicon connected deep trench dram cell
US6597038B1 (en) MOS transistor with double drain structure for suppressing short channel effect
KR100859480B1 (ko) 반도체 장치 및 그 제조 방법
KR100421300B1 (ko) 고도핑된 영역에 대해 낮은 콘택저항을 갖는 반도체 소자
JPH08172135A (ja) 半導体装置の製造方法および半導体集積回路装置
JP2870873B2 (ja) 半導体装置の製造方法
JP2001077192A (ja) 半導体装置およびその製造方法
US20050142720A1 (en) Method for fabricating MOS field effect transistor
KR100566310B1 (ko) 반도체 소자의 금속 콘택 형성방법
KR100438665B1 (ko) 엠배디드 메모리 소자의 제조방법
KR100290469B1 (ko) 반도체소자의 보호막 형성방법
JPH07183462A (ja) 半導体装置の製造方法
US7364987B2 (en) Method for manufacturing semiconductor device
KR100314742B1 (ko) 반도체 소자의 제조방법
KR19990068880A (ko) 수소 열처리를 이용한 티타늄 실리사이드 트랜지스터의 전기적특성 개선방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee