JPH08241891A

JPH08241891A - 基板上のスピン−オン−ガラス層の改良方法

Info

Publication number: JPH08241891A
Application number: JP4215495A
Authority: JP
Inventors: Raijo Chin; 來助陳
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 1994-06-13
Filing date: 1995-03-01
Publication date: 1996-09-17

Abstract

(57)【要約】【目的】半導体回路上誘電体のスピン−オン−ガラス
のフッ素注入処理方法を提供すること。【構成】スピン−オン−ガラス中にフッ素イオンを注
入することによって改良スピン−オン−ガラス（ＳＯ
Ｇ）を形成する。このフッ素インプラント処理スピン−
オン−ガラス（ＦＩＴＳＯＧ）は、一般にバイアポイ
ズニングと呼ばれる、バイアからの水分のガス発生を解
消する。これはマルチ金属材料の信頼性を非常に改良す
る。ＳＯＧの他の改良には、低い圧縮応力、緩衝化フッ
化水素酸中での低い湿式エッチング速度及び良好なバイ
ア降伏がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路のための改良さ
れたノンーエッチバック(non-etchback)金属間誘導体
（ＩＭＤ）プレーナ化層を形成するスピン−オン−ガラ
ス(spin-on-glass)(ＳＯＧ）層を改良する処理に関し、
さらに詳しくはスピン−オン−ガラスを注入によって改
良する処理に関する。

【０００２】

【従来の技術】現在の半導体基板上の超大規模集積は一
部は高分解能フォトリトグラフィック技術の進歩と、基
板上の種々な導電層と絶縁層のプラズマエッチングの進
歩によるものである。しかし、これらの層（１つの層の
頂部上に他のパターン化層）における付着とパターンエ
ッチングとの累積効果が他の場合には微視的なプレーナ
基板に不規則な又は実質的に非プレーナな表面特徴を生
じている。

【０００３】これらの不規則な表面特徴が多くのプロセ
ス問題と信頼性問題とを生じている。例えば、歪んだフ
ォトレジスト画像、薄い金属オーバーステップ(over st
ep)、不良な絶縁体被覆等が生じている。これらのトポ
グラフィック問題を最小にするための１つのアプローチ
は、次のレベルのパターン化層を受容するために表面の
プレーナ性(planarity)を１つのレベルに維持するプロ
セスを提供することである。このプレーナ性必要条件
は、表面トポグラフィー上の累積パターン化層のザラツ
キが非常に重度になりうる多層状金属材料レベル(metal
lurgy level)において特に重要である。

【０００４】金属間誘電体層をプレーナ化するために種
々な方法が用いられている。幾つかの例には、バイアス
スパッタード(bias sputtered)酸化ケイ素の付着、例え
ばホスホシリケートガラス（ＰＳＧ）及びボロホスホシ
リケートガラス（ＢＰＳＧ）のような、低温ガラスの流
動、偏向プラズマ強化ＣＶＤ(ＰＥＣＶＤ）等の技術を
含む。しかし、これらの技術の多くは時間を要し、高価
なプロセス装置を必要とする。

【０００５】さらに最近では、スピン−オン−ガラスが
容易にプレーナ化することができるので、スピン−オン
−ガラスを用いた新しい技術がレベル間(interlevel)絶
縁体の形成にますます用いられている。この種のガラス
は付着方法とプレーナ化が比較的簡単であり、この方法
は低コスト装置を用いるので、特に重要である。例え
ば、絶縁層はフォトレジストのスピン被覆と同様に、液
体前駆物質をスピン被覆することによって付着させる。
次に、この層を乾燥させて、溶媒を除去して、ホットプ
レート又はオーブン内で乾燥させて、層を硬化させて、
無機酸化物を熱分解によって形成する。例えばシリケー
ト又はシロキサンポリマーを含む溶媒から成る液体前駆
物質のスピン被覆層は、パターン化金属領域の間の溝を
充填して、金属領域上の被覆層よりも厚くなり、パター
ン化金属層上の生成絶縁層に対してプレーナ化効果を及
ぼす傾向がある。一般に、妥当なプレーナ性を得るため
には数回の被覆が必要である。例えば、エン(D.L.Yen)
の米国特許第５，００３，０６２号はプレーナ化絶縁層
の一部としてスピン−オン−ガラス層を用いて多層状金
属材料を形成する方法を述べている。

【０００６】これらのスピン−オン−ガラスはマルチレ
ベル金属材料のために有効な絶縁体でありうるが、通常
はアルミニウムから構成されるパターン化金属層にスピ
ン−オン−ガラスが接触して、腐食することを防止する
ために、例えば化学蒸着した（ＣＶＤ）酸化ケイ素のよ
うなバリヤー絶縁層を加えることが必要である。さら
に、バイア孔をＣＶＤ酸化ケイ素／スピン−オン−ガラ
ス層に形成して、上部金属層への接点を形成する場合に
は、内部での金属の劣化を避けるためにバイア孔内で露
出されたスピン−オン−ガラスから細心にガスを追い出
すことが必要である。バイア孔内でのガス発生(out gas
sing)は硬化工程後にスピン−オン−ガラス中に残留す
るか又は後の湿式加工(wet processing)中に吸収される
水若しくはＯ−Ｈ分子によると考えられる。この問題を
解消するための低圧プロセスもエンの米国特許第５．０
０３，０６２号によって述べられている。

【０００７】バイア孔中にスピン−オン−ガラスを含め
ることを避けるための１方法は、スピン−オン−ガラス
層をエッチバック(etchback)することである。このプロ
セスは金属領域上からスピン−オン−ガラスを除去し
て、パターン化金属層の間の溝内の部分のみを残すエッ
チバックである。次に、ＣＶＤ酸化物の封入(encapsula
ting)を用いて、ＩＭＤプレーナ化層を完成させる。幾
つかのエッチバックプロセスがバティ(M.W.Batty)の米
国特許第４，８９４，３５１号及びマレンダ(P.Merend
a)の米国第４，８２６，７８６号によって述べられてい
る。パターン化金属層の間の溝をスピン−オン−ガラス
で充填する他の例はヒュン(S.Hyun)等の米国特許第４，
９８３，５４６号に述べられている。

【０００８】これらのエッチバックプロセスはバイア孔
内のガス放出を避けるが、付加的なエッチング工程を必
要とし、これがエッチングに関連した新しい問題を導入
することにする。例えば、ローディング効果(loading e
ffect)とマイクロローディング効果(microloading effe
ct)がエッチバック制御を困難にして、過剰エッチング
又はプレーナ性低下を生ずる可能性がある。

【０００９】スピン−オン−ガラスのガス発生が信頼性
問題を生ずることは産業界において充分に認識されてい
るので、スピン−オン−ガラスのこの性質を改良するこ
とが非常に必要とされている。この効果は、封入ＣＶＤ
層の間で露出されるスピン−オン−ガラスにアルミニウ
ムが接触するバイア孔において、最も顕著であり、一般
にポイズニングバイア(poisoning via)として知られて
いる。スピン−オン−ガラスをその組成の調節によって
改良しようとする最近の試みは報告されている。例え
ば、ホンマ(T.Homma)等は、Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．１４０巻，７号，１９９３年７月，２０４
７〜２０５１頁において、基板上のＳＯＧを処理して、
改良するための室温におけるフルオロアルコキシシラン
蒸気の使用を報告している。不活性ガスの注入によるス
ピン−オン−ガラス（ＳＯＧ）硬化も米国特許第５，１
９２，６９７号にレオング(J.H.K.Leong)によって報告
されている。

【００１０】半導体業界では、例えば、ガス発生問題を
有さないスピン−オン−ガラスのような、費用効果的な
プレーナ化方法を開発することが切望されている。基板
上のスピン−オン−ガラスの改良は有望なアプローチで
ある。

【００１１】

【発明が解決しようとする課題】多層状金属材料上のバ
イア孔内の水分のガス発生を解消する改良されたＳＯＧ
を得るためのノンエッチバックスピン−オン−ガラスプ
レーナ化プロセスを提供することが、本発明の主要な目
的である。

【００１２】簡単で、費用効果的な方法を維持しなが
ら、優れた電気的及び物理的性質をも有するＳＯＧを提
供することが、本発明の他の目的である。

【００１３】

【課題を解決するための手段】これらの目的によって、
本発明はガス発生を解消し、その上、通常のＳＯＧ以上
に物理的及び電気的性質を改良するＳＯＧ層の新規な改
良方法を提供する。この改良は半導体基板を被覆するス
ピン−オン−ガラス（ＳＯＧ）層中にフッ素イオンを注
入することによって達成される。次に、このＳＯＧ層を
高温において硬化させて、ＳＯＧ層の性質の改良方法を
完成させる。

【００１４】集積回路デバイスの多層状金属材料上及び
間のプレーナ化のための改良ＳＯＧ層の使用方法を述べ
る。この方法は内部に形成された、例えばＦＥＴ又は二
極性のような、デバイスを有する半完成集積回路を製造
することによって、但し、基板の主要面上に相互連絡用
の金属材料を形成する前に開始する。この基板は次に、
集積回路デバイスを接触させ、連結するためのパターン
化導電層を表面上に形成される。次に、テトラエチルオ
ルトシリケート（ＴＥＯＳ）を用いて、例えばプラズマ
強化化学蒸着（ＰＥＣＶＤ）によって、このパターン化
金属層上に約２０００Åの厚さを有する第１二酸化ケイ
素層を付着させることによってスピン−オン−ガラスサ
ンドイッチが開始される。酸化ケイ素層上に二重被覆層
を用いることによって、約４０００Å厚さのスピン−オ
ン−ガラス層を形成する。次に、ＳＯＧ層に本発明によ
ってフッ素イオンを注入する。この層を次に約４２５℃
において３０分間硬化させ、第２二酸化ケイ素層を用い
て、改良フッ素注入処理（ＦＩＴ）ＳＯＧを有するスピ
ン−オン−ガラスサンドイッチ層を完成させる。

【００１５】本発明の目的及び他の利点を添付図面に関
連して好ましい実施態様においてさらに詳しく説明す
る。

【００１６】図１をさらに詳しく説明すると、図１では
半完成した単Ｎチャンネル金属酸化物半導体の電界効果
形トランジスター（ＭＯＳＦＥＴ）を説明する。第１工
程シリーズは半導体基板１０において半導体表面領域を
他のこのような領域から単離するための誘電体単離領域
の形成を含む。半導体基板は好ましくは＜１００＞結晶
組織学的配向を有するケイ素から成る。説明と図面とを
簡略するために、デバイス間の誘電体単離は部分的にの
み示し、これらは慣習的であるので、詳述しない。例え
ば、ケイ素半導体基板のある特定の表面部分を酸化から
遮蔽し、次に露出した非遮蔽面を酸化して、非遮蔽領域
においてケイ素表面中に実際に沈下する熱酸化物を成長
させる１方法が、コーイ(E.Kooi)によって彼の米国特許
第４，９７０，４８６号に述べられている。遮蔽された
ケイ素は沈下した二酸化ケイ素又は電界酸化物パターン
(Field Oxide pattern)ＦＯＸ８によって囲まれたメサ
(mesa)として残留する。次に、下記プロセスによってこ
のケイ素メサ中に半導体デバイスを形成することができ
る。

【００１７】ケイ素基板１０の表面を熱酸化して、所望
のガス酸化物１１厚さを形成する。好ましい厚さは約７
０〜１００Åである。ポリシリコーン層１２はＬＰＣＶ
Ｄ（低圧化学蒸着）方法によって通常の厚さにまで付着
したブランケットである。このポリシリコン層に通常の
方法及び線量によってリン又はヒ素イオンをイオン注入
して、ポリシリコン層を導電性にするか、又は約９００
℃の温度においてオキシ塩化リンをドープする。層の表
面を熱酸化するか、又は化学蒸着プロセスを用いて、酸
化ケイ素層１３を形成する。層１１、１２及び１３を、
当該技術分野において通常行われるような、通常のリト
グラフィーと異方性エッチング方法とによってパターン
化して、図１に示すように、ＦＯＸ８の表面又はその他
の上にゲート電極と構造との所望のパターンを形成す
る。次に、通常の方法によって、ＭＯＳＦＥＴのソー
ス／ドレイン構造を形成する。図１は基板又は孔にＰ^-
としてドープされたＮチャンネルＭＯＳＦＥＴ集積回路
を示す。しかし、ＰチャンネルＦＥＴ集積回路デバイス
がＮチャンネル実施態様に与えた極性の代わりに反対の
極性を単に用いることによっても形成されることは当業
者によって充分に理解されるであろう。同じ基板上にＮ
チャンネルとＰチャンネルの両方のデバイスを設けるこ
とによってＣＭＯＳＦＥＴを同様に形成することがで
きる。

【００１８】図１は例えば、Ｎ⁺ドーパントとしての基
板中のデバイス領域、典型的にはソース／ドレイン領域
１４を示す。Ｎ⁺領域は当業者に周知であるようにイオ
ン注入によって形成することができる。

【００１９】次に、このパターンの表面上に不動態化層
又は絶縁層１６を形成する。この層は、例えば酸化ケイ
素の薄層とボロホスホシリケートガラス（ＢＰＳＧ）、
ホスホシリケートガラス（ＰＳＧ）又は同様な絶縁層の
非常に厚い層とのような、多層から構成することができ
る。これらの層の作用厚さ(operational thickness)は
酸化物層としての約１０００〜２０００Åと、ＢＰＳＧ
又はＰＳＧガラス層としての約５０００〜６０００Å以
上である。これらの層は低圧若しくは大気圧において、
又はプラズマ強化反応室において化学蒸着によって典型
的に付着させる。

【００２０】絶縁構造を通してソース／ドレイン領域１
４まで接触窓孔(contact window opening)を形成する。
通常のリトグラフィーとエッチング方法とを用いて、こ
のパターンの孔を形成する。

【００２１】次に、第１金属材料接触層２０を構造の表
面上と接触孔のパターン内とに付着させる。この金属材
料は好ましくは約５５００〜６５００Åの厚さを有する
Ａｌ／０．８％Ｓｉ／０．５％Ｃｕである。しかし、他
の可能な金属材料にはアルミニウムーケイ素、二重ドー
プド(dual-doped)ポリシリコン、ケイ化チタン、チタ
ン：タングステン、窒化チタン及び化学蒸着タングステ
ン並びにポリサイド(polycide)がある。この金属材料は
ｄｃマグネトロンスパッターリングによって付着させる
ことができる。次に、この金属材料を通常のリトグラフ
ィーとエッチング方法とによって所望の導電性ラインに
パターン化して、図１の金属層２０のパターンを形成す
る。

【００２２】次に図２をさらに詳しく説明すると、スピ
ン−オン−ガラスサンドイッチプレーナ化構造の通常の
第１誘電性酸化ケイ素層２２を第１金属材料パターン２
０上に形成する。これは典型的に約３０００〜４０００
Åの範囲内の厚さである。この後に、スピン−オン−ガ
ラス層２４を形成する。ビヒクル又は溶媒中に懸濁させ
たスピン−オン−ガラス材料を半導体ウェファ表面に付
着させ、ウェファの回転の作用によってウェファ表面上
に均一に展開させる。この材料は集積回路ウェファ表面
のくぼみを充填する、すなわちプレーナ化する。このビ
ヒクル又は溶媒の大部分は低温焼成工程によって留去す
る。典型的に、１００℃、１７５℃及び２５０℃の温度
設定点を有する３種のホットプレートを連続的に配置す
る。持続時間は１分間／プレートである。典型的に、ス
ピン−オン−ガラス材料の二重被覆層を被覆する。この
物質は典型的にシロキサンである。４０００〜４４００
Åの全体厚さに対して、各被覆層は約２０００〜２２０
０Å厚さである。

【００２３】スピン−オン−ガラス（ＳＯＧ）層が完成
した後に、層２４にフッ素イオンを本発明のイオン注入
法によって注入する。このイオン注入は真空室内で実施
する。１枚以上のウェファを真空室内の基台(pedestal)
上にセットする。例えば水のような、冷却液を基台に通
して循環させて、ウェファ温度を約５０〜７５℃に維持
する。この室を約２ｘ１０^-5トルの温度に維持する。フ
ッ素イオン（Ｆ⁺）をスピン−オン−ガラス層２４中に
３×１０¹⁵〜５×１０¹⁵イオン／ｃｍ²の好ましい線量
で、特に５×１０¹⁵イオン／ｃｍ²の線量で注入する。
このイオンインプラントのエネルギーは約４０〜８０Ｋ
ｅＶであり、例えばＡｌｌｉｅｄＳｉｇｎａｌＣｏｒ
ｐ．製のＡｓ−２１１のようなシロキサン型材料では予
定される(projected)インプラント範囲は約１０００〜
２０００Åである。これらの条件下で好ましい注入時間
は約４０分間である。このスピン−オン−ガラスを次に
炉内で、約３５０〜４５０℃の範囲内の温度において２
０〜４０分間、特に４２５℃の温度において３０分間硬
化させる。本発明のこのフッ素インプラント処理（ＦＩ
Ｔ）ＳＯＧプロセスは、アルミニウム及びアルミニウム
／銅合金に対する安全加工範囲をはるかに越える硬化温
度においてのみ得られる優れた性質のスピン−オン−ガ
ラスを形成する。水分の脱離は問題にならず、後で実施
例中で詳細を考察するときに明らかになるように、他の
物理的及び電気的性質も優れている。

【００２４】次に図３に関しては、二酸化ケイ素の第２
層３０の脱着を説明する。通常のリトグラフィーとエッ
チング方法とを用いて、スピン−オン−ガラスサンドイ
ッチ２２、２４、３０を通して孔を穿孔する。孔中に沈
積させた第２金属層３６によって、第１金属層２０への
接触を形成する。通常のリトグラフィーとエッチング方
法とによって、金属層３６をパターン化して、この図３
に示す所望のＦＥＴ構造の構成を完成させる。スピン−
オン−ガラスサンドイッチの他の層を形成して、構造上
に他の金属材料を使用することができることは当業者に
よって当然理解されるであろう。

【００２５】本発明の重要な特徴を示し、ＦＩＴＳＯ
Ｇプロセスによって形成された、この改良スピン−オン
−ガラスの物理的性質と電気的性質の両方が改良される
ことの理解を容易にするために、下記実施例を記載す
る。

【００２６】

【実施例】実施例この実施例は８インチ＜１００＞結晶組織学的配向ケイ
素ウェファ上のスピン−オン−ガラスの形成と、本発明
のＦＩＴＳＯＧ改良方法による加工とに基づく。対照
ウェファは、比較を実施することができるように、同じ
条件下で、フッ素イオンインプラントを用いずに加工し
た。ＡｌｌｉｅｄＳｉｇｎａｌＣｏｍｐａｎｙ（米
国、カリフォルニア州、サンタクララ）製のシロキサン
材料、Ａｓ−２１１から成るスピン−オン−ガラス材料
を商業的被覆システムにおいて２層を被覆することによ
って付着させた、各被覆層が約２２００Å厚さであり、
裸の(bare)ケイ素試験ウェファ上に付着された。次に、
ウェファを空気中で１００℃、２００℃及び３００℃の
上昇する温度において、各温度において１分間焼成し、
溶媒を留去した。フッ素イオン（Ｆ⁺）を３〜５×１０
¹⁵原子／ｃｍ²の線量及び４０ＫｅＶのイオンエネルギ
ーにおいて試験ウェファに注入した。対照ウェファには
注入しなかった。次に、ウェファを４２５℃の温度にお
いて約３０分間硬化させた。

【００２７】屈折率を楕円偏光測定法(ellipsometry)に
よって測定し、通常のＳＯＧ（対照ウェファ）の１．４
０よりも高いＦＩＴＳＯＧの１．４４の値は、改良さ
れたＦＩＴＳＯＧフィルムがより緻密であることを示
す。これは初期厚さと最終厚さとの差を初期厚さによっ
て除し、１００を乗じて算出したフィルムの収縮率測定
とも一致する。改良ＦＩＴＳＯＧフィルムの収縮率は
２０％であり、対照サンプルの僅か８％である収縮率よ
りも非常に大きかった。

【００２８】次に、図４〜１１に関して、種々な試験の
測定結果をさらに考察する。図４に関しては、２００：
１の比での水対塩酸の緩衝化酸化物エッチング（ＢＯ
Ｅ）溶液中でエッチングした、改良ＦＩＴＳＯＧフィ
ルム４０の湿式エッチングは通常のＳＯＧの被覆された
ままの層４２及び硬化ＳＯＧ層４４よりも非常に緩慢に
エッチングされることが判明した。ＦＩＴＳＯＧはＰ
ＥＣＶＤ酸化ケイ素層４６よりも緩慢にエッチングされ
た。

【００２９】次に、サイクルの加熱部分５０とサイクル
の冷却部分５２としての図５に示した非改良ＳＯＧフィ
ルムの応力測定値を、サイクルの加熱部分５４と冷却部
分５６としての図６に示した改良ＦＩＴＳＯＧフィル
ムの応力測定値と比較することによって、ＦＩＴＳＯ
Ｇ改良フィルムは圧縮応力を有することが判明し、非改
良フィルムは応力下で伸張性(tensile in stress)であ
った。ＦＩＴＳＯＧフィルムにおける応力は対照フィ
ルムよりも絶対的な大きさでかなり低かった。フィルム
を室温において１０日間空気中に保持した後にも、熱サ
イクル応力測定を実施した。加熱部分６０と冷却部分６
２とに関して図７に示した熱サイクル応力測定値が、酸
素プラズマ処理後に、温度応力サイクルの加熱部分６４
と冷却部分６６とに関して図８に示すように、有意な変
化を示さず、このことはフィルムが水分を殆ど吸収しな
いか又は有意な量を吸収しないことを示唆する。

【００３０】図９に示した残留ガス分析（ＲＧＡ）によ
って応力結果を確認した、この場合に圧力対時間曲線７
０によって示すＦＩＴＳＯＧからの圧力上昇が、図９
に示す曲線７２によって示すような、非改良の又は通常
のＳＯＧに比べて有意差がなかった(insignificant)。
応力測定はＴｅｎｃｏｒＣｏｒｐ．（米国、カリフォ
ルニア州，マウンテンビュー）製のＴｅｎｃｏｒＦｉ
ｌｘ−２３２０で実施し、残留ガス分析はＵＴＩＣｏ
ｒｐ．（米国、カリフォルニア州）製の残留ガス分析計
で実施した。質量スペクトル分析は１Ｅ−９Ｔｏｒｒ未
満の圧力かつ約４４０℃のウェファ温度において実施し
た。

【００３１】次に、図１０ではＦＩＴＳＯＧ方法を用
いて、１６Ｍｅｇのダイナミックランダムアクセス
メモリー製品上に製造したアルミニウム相互接続(inter
connection)を有するバイア構造のＲＣ時定数に関する
幾つかの電気的測定値を、エッチバック方法によって製
造された同様な構造と比較して示す。種々なバイアサイ
ズに関して、図１０に数字８２によって示す通常のエッ
チバックフィルムのＲＣ値に比べて、図１０の棒グラフ
に数字８０によって示す、ＦＩＴＳＯＧフィルムの一
貫して低いＲＣ値は、水分脱着が問題ではなく、ポイズ
ン化バイア(poisoned via)が有意な問題ではないことを
示唆する。

【００３２】図１１に示すように、数字９０によって棒
グラフに示すＦＩＴＳＯＧ方法のバイア孔降伏(yiel
d）は、数字９２によって棒グラフに示すエッチバック
方法のバイア孔降伏と同じであり、両方とも１００％の
降伏を有した。標準抵抗キャパシタンス(Resistance Ca
pacitance)(ＲＣ）テスターを用いて、バイア孔直径
０．５、０．６、０．７及び０．８μｍを有する特定の
バイア孔試験構造上で性能を測定した。

【００３３】本発明をその好ましい実施態様に関連して
特に示し、説明したが、本発明の要旨及び範囲から逸脱
せずに形状と詳細の種々な変化がなされうることは当業
者によって理解されるであろう。

【図面の簡単な説明】

【図１】本発明の好ましい実施態様の概略断面図。

【図２】本発明の好ましい実施態様の概略断面図。

【図３】本発明の好ましい実施態様の概略断面図。

【図４】被覆したまま及び硬化後のフッ素注入処理（Ｆ
ＩＴ）ＳＯＧと通常のＳＯＧとのエッチング速度の比較
を示す棒グラフ。

【図５】熱サイクル中の通常のシロキサンＳＯＧとシロ
キサンＦＩＴＳＯＧとのフィルム応力のグラフによる
比較。

【図６】熱サイクル中の通常のシロキサンＳＯＧとシロ
キサンＦＩＴＳＯＧとのフィルム応力のグラフによる
比較。

【図７】非処理層と酸素（０２）プラズマ処理ＦＩＴ
ＳＯＧの両方に対する１０日間後のＦＩＴＳＯＧの熱
サイクリングのグラフによる比較。

【図８】非処理層と酸素（０２）プラズマ処理ＦＩＴ
ＳＯＧの両方に対する１０日間後のＦＩＴＳＯＧの熱
サイクリングのグラフによる比較。

【図９】５４０℃の室温度における通常のＳＯＧとＦＩ
ＴＳＯＧとに関するＨ₂Ｏの脱着の残留ガス分析（Ｒ
ＧＡ）のグラフによる比較。

【図１０】エッチバックプレーナ構造とＦＩＴＳＯＧ
製構造とに関するＲＣ時定数反応を示す棒グラフ。

【図１１】種々なバイアサイズでのエッチバックとＦＩ
ＴＳＯＧ（非エッチバック）とに関するバイア％降伏
を示す棒グラフ。

【符号の説明】

１０．ケイ素基板１１．ゲート酸化物１２．ポリシリコン層１３．酸化ケイ素層１４．ソース／ドレイン領域１６．絶縁層２０．第１金属材料接触層２２．誘電性酸化ケイ素層２４．スピン−オン−ガラス層３０．第２二酸化ケイ素層

Claims

【特許請求の範囲】

【請求項１】上部に集積回路を有する基板上のスピン
−オン−ガラス層をイオン注入を用いて改良する方法に
おいて、次の工程：前記基板上に前記スピン−オン−ガ
ラス層を被覆し、焼成して、溶媒を除去する工程と；前
記イオン注入を用いて、前記スピン−オン−ガラス層に
イオンを注入する工程と；前記スピン−オン−ガラス層
を硬化させて、前記改良スピン−オン−ガラス層形成を
完成させ、それによって前記スピン−オン−ガラス層か
らガスを放出させ、他の改良された物理的及び電気的性
質を与える工程とを含む前記方法。
【請求項２】約１８００〜２２００Åの厚さを有する
前記被覆層を２回被覆することによって、前記スピン−
オン−ガラス層を形成する請求項１記載の方法。
【請求項３】前記スピン−オン−ガラス層を溶媒中の
シロキサンポリマーから形成する請求項２記載の方法。
【請求項４】前記注入イオンがフッ素（Ｆ⁺）である
請求項１記載の方法。
【請求項５】前記注入イオンのエネルギーが約４０〜
８０ＫｅＶである請求項４記載の方法。
【請求項６】前記イオンインプラントの量が約３×１
０¹⁵〜５×１０¹⁵イオン／ｃｍ²である請求項４記載の
方法。
【請求項７】前記焼成を約１００℃〜３００℃の温度
において約１〜２分間実施する請求項１記載の方法。
【請求項８】前記硬化を約３５０℃〜４５０℃の温度
において約２０〜４０間実施する請求項１記載の方法。
【請求項９】プレーナ化金属酸化物−半導体電界効果
形トランジスタ（ＭＯＳＦＥＴ）多層状金属構造を有す
る基板上に改良スピン−オン−ガラス層を形成する方法
において、次の工程：半導体基板内及び上にＭＯＳＦＥ
Ｔ半導体構造を形成する工程と；前記ＭＯＳＦＥＴ構造
の活性要素を接触させるためのパターン化導電層を形成
する工程と；前記パターン化導電層上に絶縁層を形成す
る工程と；前記基板上の前記絶縁層と充填溝との上にス
ピン−オン−ガラス層を被覆し、それによってプレーナ
効果を生じさせる工程と；選択した原子種のイオンを注
入し、それによって前記スピン−オン−ガラスの物理的
及び電気的性質を改良する工程と；前記スピン−オン−
ガラス層を高温において硬化させる工程と；前記注入硬
化スピン−オン−ガラス層上に絶縁層を付着させる工程
と；前記絶縁体と前記スピン−オン−ガラスとに前記パ
ターン化導電層までの孔を形成する工程と；前記絶縁層
上と前記孔中とに第２導電層を付着させて、前記パター
ン化導電層に接触させ、前記プレーナ化ＭＯＳＦＥＴ多
層状金属構造を完成させる工程とを含む前記方法。
【請求項１０】前記イオンが約３×１０¹⁵〜５×１０
¹⁵原子／ｃｍ²のインプラント量を有するフッ素イオン
である請求項９記載の方法。
【請求項１１】前記イオンが４０〜８０ＫｅＶのイン
プラントエネルギーを有する請求項９記載の方法。
【請求項１２】前記スピン−オン−ガラス層が２被覆
層であり、約３６００〜４４００Åの全体厚さを有する
請求項９記載の方法。
【請求項１３】前記スピン−オン−ガラスが少なくと
も部分的にシロキサンから構成される請求項９記載の方
法。
【請求項１４】前記選択した原子種がフッ素である請
求項記載の方法。
【請求項１５】プレーナ化金属酸化物−半導体電界効
果形トランジスタ（ＭＯＳＦＥＴ）多層状金属構造を有
する基板上に改良スピン−オン−ガラス層を形成する方
法において、次の工程：半導体基板内及び上にＭＯＳＦ
ＥＴ半導体構造を形成する工程と；前記ＭＯＳＦＥＴ構
造の活性要素を接触させるためのパターン化導電層を形
成する工程と；前記パターン化導電層上に絶縁層を形成
する工程と；前記基板上の前記絶縁層と充填溝との上に
スピン−オン−ガラス層を被覆し、それによってプレー
ナ効果を生じさせる工程と；前記スピン−オン−ガラス
にフッ素イオンを注入し、それによって前記スピン−オ
ン−ガラスの物理的及び電気的性質を改良する工程と；
前記スピン−オン−ガラス層を高温において硬化させる
工程と；前記注入硬化スピン−オン−ガラス層上に絶縁
層を付着させる工程と；前記絶縁体と前記スピン−オン
−ガラスとに前記パターン化導電層までの孔を形成する
工程と；前記絶縁層上と前記孔中とに第２導電層を付着
させて、前記パターン化導電層に接触させ、前記プレー
ナ化ＭＯＳＦＥＴ多層状金属構造を完成させる工程とを
含む前記方法。
【請求項１６】前記イオンが約３×１０¹⁵〜５×１０
¹⁵原子／ｃｍ²のインプラント量を有するフッ素イオン
である請求項９記載の方法。
【請求項１７】前記イオンが４０〜８０ＫｅＶのイン
プラントエネルギーを有する請求項１５記載の方法。
【請求項１８】前記スピン−オン−ガラス層が２被覆
層であり、約３６００〜４４００Åの全体厚さを有する
請求項１５記載の方法。
【請求項１９】前記スピン−オン−ガラスが少なくと
も部分的にシロキサンから構成される請求項１５記載の
方法。