JPH05259111A - 半導体装置におけるメタルプラグの形成方法 - Google Patents

半導体装置におけるメタルプラグの形成方法

Info

Publication number
JPH05259111A
JPH05259111A JP8926792A JP8926792A JPH05259111A JP H05259111 A JPH05259111 A JP H05259111A JP 8926792 A JP8926792 A JP 8926792A JP 8926792 A JP8926792 A JP 8926792A JP H05259111 A JPH05259111 A JP H05259111A
Authority
JP
Japan
Prior art keywords
layer
metal
interlayer insulating
metal plug
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8926792A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8926792A priority Critical patent/JPH05259111A/ja
Publication of JPH05259111A publication Critical patent/JPH05259111A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】上層配線層を形成する際、プロセス及び半導体
装置の信頼性を低下させることのないメタルプラグの形
成方法を提供する。 【構成】メタルプラグの形成方法は、層間絶縁層16に
形成された開口部20に密着層22を介してメタルプラ
グ26を形成する方法であり、(イ)層間絶縁層16の
少なくとも上表面に酸化防止層18を形成する工程と、
(ロ)酸化防止層18上及び開口部20内に密着層22
を形成した後、密着層22上に金属層24を形成する工
程と、(ハ)酸化防止層18をストッパー層として、層
間絶縁層16の上表面に形成された酸化防止層18上の
金属層24及び密着層22を研磨し、金属層から成るメ
タルプラグ26を開口部20内に形成する工程、から成
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造分野
において適用される配線形成方法、更に詳しくは、半導
体装置におけるメタルプラグの形成方法に関する。
【0002】
【従来の技術】近年のVLSIやULSI等にみられる
ように半導体装置の高集積化及び高性能化が進むに伴
い、半導体装置内で配線部分の占める割合が増大する傾
向にある。それ故、半導体素子面積の増加を防止するた
めに多層配線が必須の技術となっている。半導体装置に
おいては、配線材料が埋め込まれたビアホールが多層配
線層間を接続するために形成されている。あるいは又、
配線材料が埋め込まれたコンタクトホールが、半導体基
板に形成された不純物拡散領域と配線層とを接続するた
めに形成されている。次世代以降の超々LSI等の半導
体集積回路においては、その微細化、高集積化が著しく
進められる。そのため、ビヤホールやコンタクトホール
(以下、これらを総称して接続孔ともいう)等の開口径
は、例えば0.35μmというように益々小さくなりつ
つある。このように開口径が小さくなるに従い、従来の
アルミニウム合金等を用いたバイアススパッタ法では、
段差被覆性(ステップカバレッジ)の点から、高信頼性
を有する接続孔を形成することが不可能になってきてい
る。
【0003】ステップカバレッジを改善する方法とし
て、メタルプラグ形成技術が実用化されつつある。この
技術は、下層配線層、不純物拡散領域あるいはゲート電
極領域が形成された半導体基板(以下、下地層ともい
う)上に層間絶縁層を形成し、この層間絶縁層に開口部
を設けた後、かかる開口部内を金属配線材料で選択的に
埋め込んでメタルプラグを形成し、接続孔を完成させる
技術である。このメタルプラグ形成技術においては、接
続孔のアスペクト比が大きくなるに従いメタルプラグ自
体の抵抗が増大し、大電流が流れた場合の発熱が問題と
なる。そのため、抵抗の低い高融点金属が使用されてい
る。
【0004】メタルプラグ形成方法には、選択CVD法
とブランケットCVD法の2つが知られている。選択C
VD法は、金属フッ化物や有機金属化合物等のガスを下
地層を構成する材料で還元することによって、開口部内
に選択的に金属を析出させる方法である。しかしなが
ら、この選択CVD法よりも、プロセスの安定性、深さ
の異なる開口部へのメタルプラグの形成という観点か
ら、ブランケットCVD法が有利であり注目されてい
る。
【0005】メタルプラグを形成するための配線材料と
して最も広く用いられている材料はタングステンであ
る。そこで、以下の明細書においては配線材料としてタ
ングステンを例にとり説明を行う。図6に、ブランケッ
トCVD法を用いて配線層間の接続を行う従来の方法を
示す。
【0006】即ち、図6の(A)に示すように、例えば
シリコン基板10に不純物拡散領域を形成することによ
って下層配線層である下地層12を設けた後、その上に
SiO2等から成る層間絶縁層16を形成し、この層間
絶縁層16に開口部20を形成する。次いで、層間絶縁
層16及び開口部20内に、例えばTi/TiNから成
る密着層22を形成する。
【0007】密着層22を設ける理由は、ブランケット
CVD法で形成される金属層はステップカバレッジには
優れるものの、異種材料層の界面における内部応力の差
に起因して、層間絶縁層に対する密着性が乏しいからで
ある。また、金属層を成膜するための原料ガスである金
属フッ化物ガスが下地層12を浸食することを防止する
必要もある。更に、ブランケットCVD法による金属層
の形成は比較的高温で行われるため、下地層に対するバ
リヤ性を高める必要もあるからである。これらの問題を
解決するために、TiN、TiW等から成る密着層を設
ける必要がある。ところで、TiN、TiW等から成る
密着層を直接下地層上に形成すると、コンタクト抵抗が
増大する。それ故、TiN、TiWと下地層の間にオー
ミック性に優れたTi層を形成することが望ましい。従
って、密着層は、Ti/TiN、Ti/TiW等から構
成される。
【0008】尚、不純物拡散領域が形成された下地層1
2の上に、シート抵抗の低減及びバリヤ性の向上を目的
として、TiSi2層14を形成することが望ましい。
TiSi2層14は、例えば、特開平2−260630
号公報において本出願人が提案したSITOX方法で形
成することができる。この方法は、先ず、シリコン基板
10上の自然酸化膜を除去した後、薄いSiO2層を形
成し、更にTi層を積層してから不活性ガス中で熱処理
を行うことによって、Tiをシリサイド化する方法であ
る。
【0009】次に、図6の(B)に示すように密着層2
2全面に、ブランケットCVD法によって金属層24を
形成する。この例においては、金属層はタングステンか
ら成る。その後、図6の(C)に示すように、金属層2
4及び密着層22をエッチバックすることによって、開
口部20内にのみ金属層を残し、メタルプラグ26を形
成する。しかる後、図6の(C)に示すように、メタル
プラグ26に接続する上層配線層28を形成する。
【0010】
【発明が解決しようとする課題】このような従来のブラ
ンケットCVD法によるメタルプラグ形成技術は有望な
技術ではあるが、実用にあたっては、種々の問題があ
る。その1つの問題として、金属層24及び密着層22
のエッチバック時の残渣の発生、及び密着層22のオー
バーエッチによる形状不良がある。即ち、図7の(A)
に示すように、Ti/TiNから成る密着層22をエッ
チバックした際に層間絶縁層16上に残渣30が形成さ
れる。また、開口部の側壁の上部に、密着層のリセス部
32が生成するという問題がある。
【0011】即ち、ブランケットCVD法においては、
400〜500°Cにシリコン基板を加熱した状態で金
属層24を形成するが、その間に、Ti/TiNから成
る密着層22中のTiが、例えばSiO2からなる層間
絶縁層16の酸素と反応し、TiOXが生成する。これ
は、SiO2の生成自由エネルギーよりもTiOXの生成
自由エネルギーの方が小さいためである。TiOXは安
定な物質であるためエッチングされ難く、密着層22の
エッチバック時、TiOXが残渣として層間絶縁層16
上に残ってしまう。尚、このTiOXは、パーティクル
汚染の原因ともなる。
【0012】一方、TiNは比較的エッチングされ易い
物質であるため、密着層22のエッチバック時TiOX
を除去するためにオーバーエッチを行うと、開口部20
の側壁に形成され、開口部の上端部の僅かに露出した密
着層がエッチングされ、かかる密着層の部分にリセス部
32が生成する。
【0013】残渣30及びリセス部32は、これらの上
に上層配線層を形成する際、プロセス及び半導体装置の
信頼性を低下させる。そのため、本出願人は、密着層2
2を構成するTiが層間絶縁層16によって酸化される
ことを防ぐために、層間絶縁層16上に、酸化防止層を
形成する方法を提案した(平成3年9月27日出願、特
願平3−275066号)。しかしながら、この方法に
おいても、メタルプラグを形成するための金属層及び密
着層22のエッチバックの際、金属層の膜厚やエッチン
グの均一性を勘案してオーバーエッチを施す必要がある
ため、開口部20内の金属層がエッチングされてしま
い、メタルプラグ26の上面が酸化防止層の上面より凹
み、メタルプラグにリセス部34が生成する(図7の
(B)参照)。そのため、かかるメタルプラグ上に上層
配線層を形成する時のカバレッジが問題となり、このよ
うなメタルプラグ上に上層配線層を形成した場合、プロ
セス及び半導体装置の信頼性の低下が問題となる。
【0014】従って、本発明の目的は、上層配線層を形
成する際、プロセス及び半導体装置の信頼性を低下させ
ることのないメタルプラグの形成方法を提供することに
ある。
【0015】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のメタルプラグの形成方法は、層間絶縁層に
形成された開口部に密着層を介してメタルプラグを形成
する方法であり、(イ)層間絶縁層の少なくとも上表面
に酸化防止層を形成する工程と、(ロ)酸化防止層上及
び開口部内に密着層を形成した後、該密着層上に金属層
を形成する工程と、(ハ)該酸化防止層をストッパー層
として、層間絶縁層の上表面に形成された酸化防止層上
の金属層及び密着層を研磨し、金属層から成るメタルプ
ラグを開口部内に形成する工程、から成ることを特徴と
する。
【0016】本発明の好ましい実施態様においては、層
間絶縁層の上表面に酸化防止層を形成した後、層間絶縁
層及び酸化防止層に開口部を形成する。次いで、酸化防
止層上、及び開口部の底部並びに側壁に密着層を形成す
る。
【0017】あるいは又、層間絶縁層に開口部を形成し
た後、全面に酸化防止層を形成し、次いで酸化防止層
上、及び開口部の底部並びに側壁に密着層を形成する。
この場合には、開口部の底部並びに側壁にも酸化防止層
が形成されている。尚、酸化防止層を構成する材料によ
っては、開口部の底部におけるバリヤ性が向上するとい
う副次的な利点がある。
【0018】酸化防止層としては、プラズマCVD法で
形成されたSiNX、あるいは、例えばSiO2から成る
層間絶縁層の表面層を窒化処理することによって形成さ
れたSiNXが最適である。
【0019】金属層は、タングステン、モリブデン、W
Si2から構成することができる。金属層は、例えばブ
ランケットCVD法で形成することができる。
【0020】研磨は、近年、半導体基板の鏡面仕上げ、
SOI(Silicon On Insulator)デバイスで用いられて
いる技術であり、例えば、文献「Trench Insulator by
Selective Epi and CVD Oxide Cap」 J. Electrochem S
OC, Vol. 137, No. 12, 1990年12月、に開示されている
ように、層間絶縁層の平坦化にも応用されている。研磨
法に用いられる研磨装置100の概要を図4に示す。こ
の研磨装置100は、研磨プレート102、基板支持台
110、スラリー供給系116から成る。研磨プレート
102は、回転する研磨プレート回転軸106に支承さ
れ、その表面には研磨パッド104が備えられている。
基板支持台110は、研磨プレート102の上方に配置
され、基板支持台回転軸112に支承されている。研磨
すべき基板108は基板支持台110に載置される。基
板支持台回転軸112は、基板支持台を研磨パッドの方
向に押す研磨圧力調整機構114に取り付けられてい
る。研磨剤を含んだスラリー120は、スラリー供給系
116からスラリー供給口118を通して研磨パッド1
04に供給される。
【0021】酸化防止層上の金属層及び密着層の研磨
は、このような研磨装置100を用いて行うことができ
る。そして、研磨剤を含んだスラリー120を研磨パッ
ド104に供給しながら、研磨プレート102を回転さ
せる。同時に基板支持台110に載置された基板108
を回転させながら、研磨圧力調整機構114によって、
研磨パッド104に対する基板108の研磨圧力を調整
する。こうして、基板108の表面に形成された酸化防
止層上の金属層及び密着層を研磨することができる。
【0022】あるいは又、実開昭63−754号公報に
記載されたように、スラリーを、研磨プレート回転軸1
06及び研磨プレート102の内部を経由して、研磨パ
ッド104に設けられたスラリー供給口118から供給
することもできる(図5参照)。
【0023】
【作用】本発明のメタルプラグ形成方法においては、層
間絶縁層の上表面に形成された酸化防止層をストッパー
層として、層間絶縁層の上表面に形成された酸化防止層
上の金属層及び密着層を研磨するので、従来のメタルプ
ラグ形成技術のように、層間絶縁層上にエッチング残渣
(図6の(A)の参照番号30参照)が残ることがな
く、また、開口部の上端部における密着層のリセス部
(図6の(A)の参照番号32参照)の生成や、メタル
プラグの上面におけるリセス部(図6の(B)の参照番
号34参照)の生成を防止できる。それ故、上層配線層
のカバレッジに優れ、高信頼性の半導体装置を製造する
ことができる。
【0024】
【実施例】以下、図1乃至図4を参照して、本発明を実
施例に基づき説明する。
【0025】(実施例1)本実施例は、SiO2層間絶
縁層上にプラズマCVD法でSiNX層から成る酸化防
止層を形成した後、層間絶縁層及び酸化防止層に開口部
を形成し、次いでTi/TiN系の2層構造の密着層を
介してブランケットタングステンCVD法でタングステ
ンから成る金属層を形成し、層間絶縁層の上表面に形成
された酸化防止層上の金属層及び密着層を研磨する例で
ある。このプロセスを図1乃至図2を参照しながら説明
する。
【0026】[工程−100]先ず、下地層12として
不純物拡散領域が形成されたシリコン基板10上に、C
VD法等でSiO2から成る層間絶縁層16を約600
nm厚さに形成した。尚、不純物拡散領域が形成された
下地層12の上に、シート抵抗の低減及びバリヤ性の向
上を目的として、TiSi2層14を形成することが望
ましい。TiSi2層14は、例えば、特開平2−26
0630号公報において本出願人が提案したSITOX
方法で形成することができる。
【0027】[工程−110]次に、プラズマCVD法
(PE−CVD法)で、層間絶縁層16の上にSiNX
から成り約50nm厚さの酸化防止層18を形成した。
酸化防止層18の形成は、SiH4とNH3を用いた通常
の条件とすることができる。ここで、PE−CVD法を
用いる理由は、減圧CVD法で形成したSi34膜はス
トレスが大きいからである。
【0028】[工程−120]次に、フォトリソグラフ
ィ法及びリアクティブ・イオン・エッチング(RIE)
法を用いて、酸化防止層18及び層間絶縁層16に開口
部20を形成した(図1の(A)参照)。RIEは、例
えば、平行平板型RIE装置を使用して、以下の条件で
行うことができる。 CHF3 80sccm ガス圧 6.7Pa RFパワー密度 0.25W/cm2(13.56M
Hz)
【0029】[工程−130]次に、図1の(B)に示
すように、層間絶縁層16の上表面16Aの上に形成さ
れた酸化防止層18及び開口部20内に、例えばTi層
及びTiN層から成る密着層22をスパッタ法等で順次
形成した。密着層22の形成には枚葉式スパッタリング
装置を使用し、Tiターゲットを装着したスパッタリン
グ・チャンバへの供給ガスの組成を順次変更すること
で、密着層22の形成を行った。
【0030】先ず、前処理として、枚葉式スパッタリン
グ装置に付属したマイクロ波プラズマ・クリーニング・
チャンバ内で開口部の底部に存在する自然酸化膜(図示
せず)を除去した。次いで、シリコン基板を高真空下ス
パッタリング・チャンバ内に移送して、例えば、以下の
条件でTiをスパッタリングすることによって、厚さ約
30nmのTi層を形成した。 Ar 100sccm ガス圧 1.3Pa 基板温度 150゜C ターゲット電力 4kW 次に、例えば、以下の条件でTiをスパッタリングする
ことによって、厚さ約70nmのTiN層を形成した。 Ar 40sccm N2 70sccm ガス圧 1.3Pa ターゲット電力 5kW
【0031】[工程−140]次に、図2の(A)に示
すように、例えば、タングステンから成る金属層24を
ブランケットタングステンCVD法で密着層22上に形
成した。このブランケットタングステンCVDの条件
を、例えば、以下のとおりとすることができる。 第1ステップ(核成長段階) WF6/SiH4=25/10sccm 圧力 1.07×104Pa(80Torr) 温度 475°C 第2ステップ(高速成長段階) WF6/H2 =60/360sccm 圧力 1.07×104Pa(80Torr) 温度 475°C
【0032】[工程−150]次に、図2の(B)に示
すように、酸化防止層18をストッパー層として、層間
絶縁層16の上表面16Aに形成された酸化防止層18
上の金属層24及び密着層22を研磨した。研磨には図
4に示した研磨装置を使用した。研磨条件としては、 研磨圧力 =5.0 PSI 研磨プレート回転数 =12 RPM 基板支持台回転数 =26 RPM とすることができる。こうして、金属層から成るメタル
プラグ26を開口部20内に形成した。
【0033】[工程−160]その後、図2の(C)に
示すように、酸化防止層18及びメタルプラグ26の上
に、例えばAl−1%Alから成る上層配線層28を形
成して、パターニングを行い、上層配線を完成すれば、
目的の多層配線の形成が完了する。
【0034】(実施例2)本実施例においては、金属層
24及び密着層22の研磨の前に、金属層24をエッチ
バックする工程が含まれる。 [工程−200]この工程−200は、実施例1の[工
程−100]から[工程−140]までの工程と同様で
あり、説明は省略する。 [工程−210]タングステンから成る金属層24をブ
ランケットタングステンCVD法で形成した後、金属層
の一部分をエッチバックした(図3参照)。エッチバッ
クには、例えば、平行平板プラズマRIE装置を使用
し、以下の条件で行うことができる。金属層24のエッ
チバック量は、層間絶縁層の上方における金属層の厚さ
が元の厚さの約20%となるような量とした。 使用ガス SF6=30sccm 圧力 =6.67Pa パワー =0.08W/cm2
【0035】[工程−220]次に、実施例1の[工程
−150]及び[工程−160]と同様の方法で、残っ
た金属層24及び密着層22を研磨し、更に上層配線を
形成する。実施例2の方法によれば、研磨のスループッ
トを実質的に向上させることができる。
【0036】以上、本発明のメタルプラグの形成方法を
好ましい実施例に基づき説明したが、本発明はこれらの
実施例に限定されるものではない。実施例における各条
件は、適宜変更することができる。実施例においては、
不純物拡散領域が形成された半導体基板上に接続孔を形
成する例を取り上げたが、ゲート電極領域あるいは下層
配線層の上に接続孔を形成する場合にも本発明の方法を
適用することができる。
【0037】例えば、SiNXから成る酸化防止層をプ
ラズマCVD法で形成したが、プラズマCVD法で形成
されたSiNX層の上に更に減圧CVD法でSiNX層を
堆積させることによって、酸化防止層を形成することも
できる。この場合、プラズマCVD法による内部応力の
小さいSiNX層が下地となるので、減圧CVD法によ
る内部応力の大きいSiNX層が積層されても、シリコ
ン基板のクラック発生や酸化防止層の剥離を生じること
はない。
【0038】酸化防止層は、層間絶縁層の表面窒化処理
によって形成することもできる。この場合、SiO2
ら成る層間絶縁層を、100%NH3雰囲気下で、例え
ば1000゜C、60秒間のランプアニール処理する
と、層間絶縁層の表面が窒化され、層間絶縁層の表面に
はSiNXとSiNXYとが混合した組成の酸化防止層
が形成される。このような酸化防止層の形成方法によれ
ば、層間絶縁層と酸化防止層の合計厚さが殆ど増加せ
ず、開口部のアスペクト比が増加する懸念がない。
【0039】
【発明の効果】本発明のメタルプラグの形成方法によれ
ば、層間絶縁層上に研磨のストッパー層となる酸化防止
層を介して密着層を形成することにより、金属層及び密
着層の研磨整形時に、層間絶縁層上の密着層が残渣なく
除去され、開口部内の密着層にリセス部が生成すること
も、メタルプラグの上面にリセス部が生成することもな
い。それ故、信頼性の高いメタルプラグを形成すること
ができると共に、その後の上層配線の形成時のプロセス
の信頼性を向上することができる。
【図面の簡単な説明】
【図1】本発明のメタルプラグの形成方法の一実施例の
各工程を説明するための、半導体素子の模式的な一部断
面図である。
【図2】図1に引き続く工程を説明するための、半導体
素子の模式的な一部断面図である。
【図3】本発明のメタルプラグの形成方法の別の実施例
の工程の一部を説明するための、半導体素子の模式的な
一部断面図である。
【図4】金属層及び密着層の研磨に適した研磨装置の概
要を示す図である。
【図5】金属層及び密着層の研磨に適した別の研磨装置
の一部分を示す図である。
【図6】従来のブランケットCVD法によるメタルプラ
グの形成方法の各工程を説明するための、半導体素子の
模式的な一部断面図である。
【図7】従来のブランケットCVD法によるメタルプラ
グの形成方法における問題点を説明するための、半導体
素子の模式的な一部断面図である。
【符号の説明】 10 シリコン基板 12 下地層 14 TiSi2層 16 層間絶縁層 18 酸化防止層 20 開口部 22 密着層 24 金属層 26 メタルプラグ 28 上層配線層 30 エッチング残渣 32 密着層のリセス部 34 メタルプラグのリセス部 100 研磨装置 102 研磨プレート 104 研磨パッド 106 研磨プレート回転軸 108 基板 110 基板支持台 112 基板支持台回転軸 114 研磨圧力調整機構 116 スラリー供給系 118 スラリー供給口 120 スラリー

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】層間絶縁層に形成された開口部に密着層を
    介してメタルプラグを形成するメタルプラグの形成方法
    であって、 (イ)層間絶縁層の少なくとも上表面に酸化防止層を形
    成する工程と、 (ロ)酸化防止層上及び開口部内に密着層を形成した
    後、該密着層上に金属層を形成する工程と、 (ハ)該酸化防止層をストッパー層として、層間絶縁層
    の上表面に形成された酸化防止層上の金属層及び密着層
    を研磨し、金属層から成るメタルプラグを開口部内に形
    成する工程、から成ることを特徴とするメタルプラグの
    形成方法。
JP8926792A 1992-03-16 1992-03-16 半導体装置におけるメタルプラグの形成方法 Pending JPH05259111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8926792A JPH05259111A (ja) 1992-03-16 1992-03-16 半導体装置におけるメタルプラグの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8926792A JPH05259111A (ja) 1992-03-16 1992-03-16 半導体装置におけるメタルプラグの形成方法

Publications (1)

Publication Number Publication Date
JPH05259111A true JPH05259111A (ja) 1993-10-08

Family

ID=13965981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8926792A Pending JPH05259111A (ja) 1992-03-16 1992-03-16 半導体装置におけるメタルプラグの形成方法

Country Status (1)

Country Link
JP (1) JPH05259111A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045898B2 (en) 1998-12-25 2006-05-16 Nec Electronics Corporation Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045898B2 (en) 1998-12-25 2006-05-16 Nec Electronics Corporation Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3216345B2 (ja) 半導体装置及びその作製方法
TW200425399A (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JPH09326436A (ja) 配線形成方法
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
JPH0922907A (ja) 埋め込み導電層の形成方法
JP2000332106A (ja) 半導体装置およびその製造方法
JP3252397B2 (ja) 配線形成方法
JPH10209278A (ja) 半導体装置およびその製造方法
US6107190A (en) Method of fabricating semiconductor device
JPH05259111A (ja) 半導体装置におけるメタルプラグの形成方法
JPH09172017A (ja) 半導体装置の製造方法
JP3102555B2 (ja) 半導体装置の製造方法
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JPH09232313A (ja) 埋め込み導電層の形成方法
JPH05144951A (ja) 配線形成方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100402242B1 (ko) 반도체 소자 제조방법
JPH11340330A (ja) 半導体装置の製造方法
JP3076500B2 (ja) 半導体装置の製造方法
JPH06326099A (ja) 半導体装置の配線形成方法
JPH1154507A (ja) 半導体装置の製造方法
JPH11297699A (ja) 拡散バリア層およびその製造方法