JPH06342792A - 半導体装置における配線形成方法 - Google Patents

半導体装置における配線形成方法

Info

Publication number
JPH06342792A
JPH06342792A JP20993993A JP20993993A JPH06342792A JP H06342792 A JPH06342792 A JP H06342792A JP 20993993 A JP20993993 A JP 20993993A JP 20993993 A JP20993993 A JP 20993993A JP H06342792 A JPH06342792 A JP H06342792A
Authority
JP
Japan
Prior art keywords
layer
tungsten
forming
opening
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20993993A
Other languages
English (en)
Inventor
Hiroshi Yamada
博 山田
Hiroshi Sata
博史 佐多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20993993A priority Critical patent/JPH06342792A/ja
Publication of JPH06342792A publication Critical patent/JPH06342792A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】ブランケットタングステンCVD法にてタング
ステン層を形成する際、絶縁層と密着層との間に密着性
が低下することのない構造を有し、しかも、高い信頼性
を有する配線を形成し得る配線形成方法を提供する。 【構成】配線形成方法は、(イ)下層導体層12が形成
された基体10上に絶縁層14を形成した後、絶縁層1
4上に密着層16を形成する工程と、(ロ)下層導体層
上方の密着層及び絶縁層に開口部18を形成する工程
と、(ハ)開口部の底部にシリサイド層20Aを形成す
る工程と、(ニ)密着層上及び開口部内に化学気相析出
法にてタングステン層22を堆積させる工程、から成
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ビヤホールやコンタク
トホール等の接続孔に特徴を有する半導体装置における
配線形成方法、更に詳しくは、所謂タングステンブラン
ケットCVD法を適用した配線形成方法に関する。
【0002】
【従来の技術】近年のVLSIやULSI等に見られる
ように半導体装置の高集積化及び高性能化が進むに伴
い、半導体装置内で配線部分の占める割合が増大する傾
向にある。それ故、半導体素子面積の増加を防止するた
めに多層配線が必須の技術となっている。半導体装置に
おいては、配線材料が埋め込まれたビアホールが多層配
線層間を接続するために形成されている。あるいは又、
配線材料が埋め込まれたコンタクトホールが、半導体基
板に形成された不純物拡散領域と上層導体層とを接続す
るために形成されている。
【0003】次世代以降の超々LSI等の半導体集積回
路においては、その微細化、高集積化が著しく進められ
る。そのため、ビヤホールやコンタクトホール(以下、
これらを総称して接続孔ともいう)等の開口径は、例え
ば0.35μmというように益々小さくなりつつある。
このように開口径が小さくなるに従い、従来のアルミニ
ウムあるいはアルミニウム合金(以下、Al系合金とい
う)を用いたスパッタ法では、段差被覆性(ステップカ
バレッジ)の点から、高信頼性を有する接続孔を形成す
ることが不可能になってきている。
【0004】半導体基板に形成された不純物拡散領域、
各種電極あるいは下層配線層(以下、これらを総称して
下層導体層という場合がある)上に絶縁層を形成し、か
かる絶縁層に設けられた開口部内に導電性材料を埋め込
み、微細な接続孔を形成する技術として、所謂ブランケ
ットCVD法が注目されている。具体的には、ブランケ
ットCVD法とは、例えば下層導体層上方に形成された
絶縁層上及びかかる絶縁層に形成された開口部内に、例
えばタングステン層を化学気相析出法(CVD法)にて
堆積させた後、絶縁層上に形成されたタングステン層を
エッチバックして除去することによって、開口部内にメ
タルプラグが形成された接続孔を完成させる方法であ
る。尚、このような方法を、以下、タングステンブラン
ケットCVD法と呼ぶ。
【0005】タングステンブランケットCVD法でタン
グステン層を形成する場合、タングステン層の下に密着
層を形成する必要がある。その理由は、タングステンブ
ランケットCVD法で形成されるタングステン層はステ
ップカバレッジには優れるものの、異種材料層の界面に
おける内部応力の差に起因して、絶縁層に対する密着性
が乏しいからである。また、タングステン層を形成する
ための原料ガスであるWF6といった金属フッ化物ガス
が下層導体層を浸食することを防止する必要もある。更
に、ブランケットCVD法によるタングステン層の形成
は比較的高温で行われるため、下層導体層に対するバリ
ヤ性を高める必要もあるからである。
【0006】以上の理由から、Ti層/TiN層やTi
層/TiON層等から成る密着層をタングステン層と絶
縁層との間に形成する必要がある。この場合、Ti層の
上にTiN層又はTiON層を形成し、TiN層又はT
iON層の上にタングステン層を形成する。尚、Ti層
は、接続孔の底部において下層導体層とオーミックコン
タクトをとるために必要とされる。また、薄膜トランジ
スタ(TFT)の形成時のアニール工程やBPSG等か
ら成る絶縁層のリフロー処理工程において、半導体装置
に熱処理を施す。下層導体層とメタルプラグとがこの熱
処理工程で反応して接合を破壊する等の現象を防ぐため
にも、密着層の形成は不可欠である。
【0007】現在、スパッタ法によって密着層を形成し
ている。密着層をスパッタ法にて形成するとき、半導体
基板を押え治具にて基板支持台上に固定する必要があ
る。押え治具は、通常、半導体基板のエッジ部分を被覆
するような状態で半導体基板を押える。従って、押え治
具にて押えられた部分の半導体基板上には密着層が形成
されない。スパッタ法にて密着層を形成した後の半導体
基板の模式的な平面図を図5の(A)に示す。図中、1
00は半導体基板、102は密着層である。また、密着
層が形成されない半導体基板の領域に斜線を付した。
【0008】タングステンブランケットCVD法でタン
グステン層を形成する場合、密着層が形成されていない
絶縁層の領域にタングステン層が形成されると、かかる
領域に形成されたタングステン層は絶縁層から剥離し易
い。そのため、タングステン層を形成する際、密着層が
形成されていない絶縁層の領域を被覆治具にて被覆す
る。この被覆治具は、密着層が形成されていない絶縁層
の領域だけでなく、密着層が形成された絶縁層の一部分
をも被覆する。この状態を図5の(B)の模式的な平面
図にて示す。図中、104は被覆治具である。
【0009】
【発明が解決しようとする課題】このような被覆治具を
用いて、タングステンブランケットCVD法にてタング
ステン層を形成するとき、被覆治具によって被覆された
部分の密着層が絶縁層から剥離するという問題がある。
この問題は、以下に説明する現象に起因すると考えられ
る。
【0010】即ち、タングステンブランケットCVD法
においては、先ず、原料ガスとして低圧のWF6及びS
iH4を用い、SiH4の還元反応を利用して、絶縁層上
及び開口部内にタングステンの核を形成する。尚、この
工程(核形成段階と呼ぶ)は、密着層上のタングステン
層の膜厚均一性を改善するために行われる。核形成段階
においては、被覆治具で被覆されていない密着層上にタ
ングステンの核が充分形成される。然るに、原料ガスの
圧力が低圧であるため、被覆治具で被覆されている密着
層上には原料ガスが浸入し難い。その結果、被覆治具で
被覆されている密着層上にはタングステンの核が形成さ
れないか、僅かしか形成されず、密着層が露出した状態
となる。
【0011】核形成工程に続き、原料ガスとして高圧の
WF6及びH2を用い、H2の還元反応を利用して、絶縁
層上及び開口部内にタングステン層を形成する。この工
程を高速成長段階と呼ぶ。被覆治具で被覆されていない
タングステンの核が充分形成された領域においては、W
6は直ちにH2にて還元され、タングステン層が形成さ
れる。一方、原料ガスの圧力が高圧であるため、被覆治
具で被覆されている密着層上にも原料ガスが浸入する。
【0012】ところが、被覆治具で被覆されている密着
層上にはタングステンの核が形成されていないため、密
着層上に吸着したWF6とH2との吸着解離が起こるまで
の間に、WF6、あるいはWF6の分解によって発生した
Fが、密着層を構成するTiN層あるいはTiON層中
を拡散し、密着層を構成するTi層中のTiと反応し、
TiFXが生成される。かかるTiFXの生成の結果、T
i層とTiN層若しくはTiON層との間で層間剥離が
生じ、密着層が絶縁層から剥離するという問題がある。
このようなメカニズムを模式的に拡大された一部断面図
である図6に示す。尚、図6において、被覆治具104
と密着層の表面との間の隙間を誇張して描いた。
【0013】また、図7に模式的な一部断面図を示すよ
うに、スパッタ法にて形成したTi層/TiN層(又は
TiON層)38から成る密着層は、開口部36の上部
においてオーバーハング形状となり易く(図7の(A)
参照)、その結果、開口部36の内部にタングステン層
40をCVD法にて形成したとき、タングステン層40
に鬆(ボイド)50が発生し(図7の(B)参照)、配
線の信頼性が乏しくなるという問題がある。尚、図7
中、30はシリコン半導体基板から成る基体、32は不
純物拡散領域から成る下層導体層、34はSiO2から
成る絶縁層である。
【0014】更に、タングステン層をCVD法にて絶縁
層上及び開口部内に堆積させた後、絶縁層上に形成され
たタングステン層をエッチバックして除去したとき、図
8に模式的な一部断面図を示すように、開口部36の上
部側壁に形成されていたTi層/TiN層(TiON
層)から成る密着層38がエッチングされ(図8の
(A)参照)、タングステン層から成るメタルプラグ4
0Aと開口部36の側壁の間にトレンチ(リセス)52
が発生する。絶縁層34及びメタルプラグ40Aの上
に、例えばAl系合金から成る上層配線層42をスパッ
タ法にて形成した場合、上層配線層42の下に、トレン
チ(リセス)52が鬆(ボイド)として残り(図8の
(B)参照)、配線の信頼性が乏しくなるという問題が
ある。
【0015】従って、本発明の目的は、ブランケットタ
ングステンCVD法にてタングステン層を形成する際、
絶縁層と密着層との間に密着性が低下することのない構
造を有し、しかも、高い信頼性を有する配線を形成し得
る配線形成方法を提供することにある。
【0016】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置における配線形成方法は、
(イ)下層導体層が形成された基体上に絶縁層を形成し
た後、絶縁層上に密着層を形成する工程と、(ロ)下層
導体層上方の密着層及び絶縁層に開口部を形成する工程
と、(ハ)開口部の底部にシリサイド層を形成する工程
と、(ニ)密着層上及び開口部内に化学気相析出法にて
タングステン層を堆積させる工程、から成ることを特徴
とする。
【0017】本発明の半導体装置における配線形成方法
においては、下層導体層はシリコン系材料から構成さ
れ、前記(ハ)のシリサイド層を形成する工程は、全面
にチタン層を形成した後、熱処理を行って下層導体層と
チタン層とを反応させてチタンシリサイド層を生成さ
せ、その後、未反応のチタン層を除去する工程から成る
ことが望ましい。
【0018】あるいは又、下層導体層はシリコン系材料
から構成され、前記(ハ)のシリサイド層を形成する工
程は、基体を加熱した状態で全面にチタン層を堆積させ
ることによって下層導体層とチタン層とを反応させてチ
タンシリサイド層を生成させ、その後、未反応のチタン
層を除去する工程から成ることが望ましい。
【0019】密着層はTiN、TiON又はTiWから
構成することができる。更に、前記工程(ニ)の後、密
着層上のタングステン層を除去することによって開口部
内にタングステンから成るメタルプラグを形成し、ある
いは又、前記工程(ニ)の後、密着層上のタングステン
層を選択的に除去することによって、開口部内にタング
ステンから成るメタルプラグを形成し、且つ絶縁層上に
上層配線層を形成することが望ましい。
【0020】
【作用】本発明の半導体装置における配線形成方法にお
いては、開口部の底部にシリサイド層を形成するので、
従来の技術のように密着層をTi層から構成する必要が
ない。従って、ブランケットタングステンCVD法にて
絶縁層上にタングステン層を形成する際、絶縁層からの
密着層の剥離という問題を回避することができる。
【0021】また、下層導体層上方の密着層及び絶縁層
に開口部を形成するので、開口部の側壁には密着層が存
在しない。その結果、密着層のオーバーハング形状に起
因したタングステン層中の鬆(ボイド)の発生を抑制す
ることができる。更には、タングステン層のエッチバッ
ク時、開口部の側壁上部の密着層がエッチングされると
いう従来の問題が解決できる。
【0022】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
【0023】(実施例1)実施例1においては、シリサ
イド層を形成する工程は、全面にチタン層を形成した
後、熱処理を行って下層導体層とチタン層とを反応させ
てチタンシリサイド層を生成させ、その後、未反応のチ
タン層を除去する工程から成る。
【0024】[工程−100]先ず、下層導体層12の
形成された基体10上にSiO2から成り厚さ約800
nmの絶縁層14を例えばCVD法にて形成する。基体
10はシリコン半導体基板であり、下層導体層12は、
具体的には、基体10上に形成された不純物拡散領域で
ある。
【0025】[工程−110]次に、絶縁層14の全面
に、例えばスパッタ法にて厚さ約50nmのTiNから
成る密着層16を形成する(図1の(A)参照)。スパ
ッタリングの条件は、例えば、 ターゲット : Ti 使用ガス : アルゴン及び窒素 ガス圧 : 0.8Pa パワー : 6kW とすることができる。密着層は、図5の(A)に図示し
た領域には形成されない。
【0026】[工程−120]次いで、下層導体層12
上方の密着層16及び絶縁層14に、フォトリソグラフ
ィ技術、及び例えばリアクティブ・イオン・エッチング
(RIE)技術を用いて開口部18を形成する(図1の
(B)参照)。エッチングを、例えば以下の条件で行う
ことができる。 使用ガス : CHF3/O2=50/5sccm 圧力 : 5Pa パワー : 1kW 開口部の側壁には密着層が形成されないので、密着層の
オーバーハング形状に起因したタングステン層中の鬆
(ボイド)の発生を抑制することができる。更には、タ
ングステン層のエッチバック時、開口部の側壁上部の密
着層がエッチングされるという従来の問題が解決でき
る。
【0027】[工程−130]次に、開口部18の底部
にシリサイド層を形成する。そのために、先ず、開口部
18内を含む絶縁層14上に、例えばスパッタ法にてチ
タン(Ti)層20を形成する(図1の(C)参照)。
スパッタリングの条件を、例えば、 ターゲット : Ti 使用ガス : アルゴン ガス圧 : 0.5Pa パワー : 4kW とすることができる。
【0028】次いで、約600゜CのRTA(Rapid Th
ermal Annealing)若しくはファーネスアニールによる
熱処理を行い、下層導体層12中のSiとTi層20の
Tiとを反応させて、開口部18の底部にチタンシリサ
イド層20Aを生成させる(図2の(A)参照)。
【0029】その後、未反応のTi層を除去する(図2
の(B)参照)。即ち、Tiをエッチングでき、Ti
N、絶縁層、チタンシリサイドに対してはエッチング性
を有していない若しくはエッチングレートがTiと比較
して無視できる程度遅いエッチング液を用いて、未反応
のTi層のみを選択的に除去する。エッチング液とし
て、例えば、NH4OH:H22:H2O=1:5:5の
混合液を用いることができる。これによって、開口部1
8の底部にのみシリサイド層20Aが形成される。従っ
て、従来技術のように、密着層をTi層から構成する必
要がない。それ故、ブランケットタングステンCVD法
にて絶縁層上にタングステン層を形成する際、絶縁層か
ら密着層が剥離するという問題を回避することができ
る。
【0030】[工程−140]その後、密着層16上及
び開口部18内に化学気相析出法にてタングステン層2
2を堆積させる(図2の(C)参照)。タングステン層
22はブランケットタングステンCVD法にて形成す
る。このとき、密着層が形成されていない基体の領域を
被覆治具にて被覆する。この被覆治具104は、図5の
(B)に示したように、密着層が形成されていない基体
の領域だけでなく、密着層が形成された基体の一部分を
も被覆する。このブランケットタングステンCVDの条
件を、例えば、以下のとおりとすることができる。 第1ステップ(核形成段階) WF6/SiH4/Ar=5/3/2000sccm 圧力 4×102Pa(3Torr) 温度 450°C 第2ステップ(高速成長段階) WF6/H2/Ar=40/400/2250sccm 圧力 1.1×104Pa(80Torr) 温度 450°C
【0031】核形成段階である第1ステップにおいて
は、被覆治具で被覆された基体の領域にはタングステン
の核が形成されないか、形成されても僅かであり、密着
層は露出した状態である。高速成長段階である第2ステ
ップにおいては、被覆治具で被覆されている密着層16
上にタングステンの核が形成されていないため、密着層
上に吸着したWF6とH2との吸着解離が起こるまでの間
に、WF6、あるいはWF6の分解によって発生したF
が、密着層16を構成するTiN層中を拡散する。とこ
ろが、絶縁層14上にはTiNから成る単層の密着層1
6が形成されているだけなので、密着層16が絶縁層1
4から剥離するという現象は生じない。
【0032】[工程−150]次いで、絶縁層14上の
タングステン層22及び密着層16を除去して、開口部
18内にタングステンから成るメタルプラグ22A及び
シリサイド層20Aを残し、接続孔24を形成する(図
3の(A)参照)。
【0033】あるいは又、絶縁層14上のタングステン
層22及び密着層16を選択的に除去することによっ
て、絶縁層14上に上層配線層22Bを形成する。ま
た、開口部18内にタングステンから成るメタルプラグ
22A及びシリサイド層20Aを残し、接続孔24を形
成する(図3の(C)参照)。
【0034】こうして、図3の(A)あるいは(B)に
示した半導体装置が作製される。この半導体装置の絶縁
層14上には、更に、例えばAl系合金から成る上層導
体層をスパッタ法等によって形成することもできる。
【0035】(実施例2)実施例2においては、シリサ
イド層を形成する工程は、基体を加熱した状態で全面に
チタン層を堆積させることによって下層導体層とチタン
層とを反応させてチタンシリサイド層を生成させ、その
後、未反応のチタン層を除去する工程から成る。尚、実
施例2の各工程は、実施例1の[工程−130]を除
き、実施例1の各工程と同様とすることができる。それ
故、以下、実施例1との相違点を主に説明する。
【0036】[工程−200]〜[工程−220]シリ
コン系材料から構成された下層導体層12が形成された
基体10上に絶縁層14を形成した後、この絶縁層14
上に密着層16を形成する(図1の(A)参照)。次い
で、下層導体層12上方の密着層14及び絶縁層16に
開口部18を形成する(図1の(B)参照)。以上の工
程は、実施例1の[工程−100]〜[工程−120]
と同様とすることができる。
【0037】[工程−230]次に、開口部18の底部
にシリサイド層を形成する。そのために、基体を500
〜600゜Cの高温に加熱した状態で、開口部18内を
含む絶縁層14上に、例えばDCマグネトロンスパッタ
装置を用いて、スパッタ法にてチタン(Ti)層を堆積
させる。スパッタリングの条件を、例えば、 ターゲット : Ti 使用ガス : アルゴン ガス圧 : 0.5Pa パワー : 2kW 基体温度 : 500〜600゜C スパッタ膜厚: 200nm とすることができる。基体10が500〜600゜Cの
高温に加熱された状態にあるので、開口部18の底部に
露出したシリコン系材料から構成された下層導体層12
とTiとは直ちに反応し、開口部18の底部にチタンシ
リサイド層20Aが生成される。開口部18の側壁及び
絶縁層14上に堆積したTi層は反応せずTiのままで
ある。
【0038】このように、開口部底部に堆積したTiは
直ちに反応してチタンシリサイドとなるので、実施例1
の[工程−130]におけるRTA若しくはファーネス
アニールによる熱処理を省略することができ、実施例1
より工程を簡略化することができる。
【0039】尚、スパッタリングの開始前に、基体を1
50゜C程度に加熱して、脱ガス処理を行うことが望ま
しい。また、必要に応じて、開口部底部に堆積したチタ
ン層を確実にシリサイド化するために、スパッタリング
の終了後も所定の時間、基板10の加熱状態を保持する
ことができる。
【0040】[工程−240]その後、未反応のTi層
を除去する(図4の(B)参照)。即ち、Tiをエッチ
ングでき、TiN、絶縁層、チタンシリサイドに対して
はエッチング性を有していない若しくはエッチングレー
トがTiと比較して無視できる程度遅いエッチング液を
用いて、未反応のTi層のみを選択的に除去する。エッ
チング液として、例えば、NH4OH:H22:H2O=
1:5:5の混合液を用いることができる。これによっ
て、開口部18の底部にのみシリサイド層20Aが形成
される。従来技術のように、密着層はTi層から構成さ
れていないので、ブランケットタングステンCVD法に
て絶縁層上にタングステン層を形成する際、絶縁層から
密着層が剥離するという問題を回避することができる。
【0041】[工程−250]〜[工程−260]その
後、密着層16上及び開口部18内に化学気相析出法に
てタングステン層22を堆積させる。次いで、絶縁層1
4上のタングステン層22及び密着層16を除去して、
開口部18内にタングステンから成るメタルプラグ22
A及びシリサイド層20Aを残し、接続孔24を形成す
る。あるいは又、絶縁層14上のタングステン層22及
び密着層16を選択的に除去することによって、絶縁層
14上に上層配線層22Bを形成し、開口部18内にタ
ングステンから成るメタルプラグ22A及びシリサイド
層20Aを残し、接続孔24を形成する。これらの工程
は、実施例1の[工程−140]及び[工程−150]
と同様とすることができる。
【0042】こうして、図3の(A)あるいは(B)に
示した半導体装置が作製される。この半導体装置の絶縁
層14上には、更に、例えばAl系合金から成る上層導
体層をスパッタ法等によって形成することもできる。
【0043】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこの実施例に限定されるものではな
い。絶縁層14は、SiO2以外にも、BPSG、PS
G、BSG、AsSG、PbSG、SbSG、あるいは
SiN等の公知の絶縁材料から構成することができる。
基体及び下層導体層としては、他にも、例えば、シリコ
ン基板上に形成された絶縁層とこの絶縁層上に形成され
たポリシリコン等のシリコン系配線材料から成る下層配
線層を例示することができる。
【0044】実施例においては、TiNから成る密着層
を用いたが、タングステンに対する密着層として機能
し、しかも未反応のTiを選択エッチングするときの選
択比を十分大きくとれる材料であれば、如何なる材料を
も用いることができ、例えばTiON、あるいはTiW
から成る密着層を例示することができる。シリサイド層
は、Ti層から形成する他にも、例えばPtのように、
Siと反応してシリサイド層を形成し、下層導体層とオ
ーミックコンタクトがとれ、しかも未反応の材料を選択
エッチングによって除去できる如何なる材料をも用いる
ことができる。密着層及びTi層等は、スパッタ法だけ
でなく、CVD法にて形成することもできる。
【0045】密着層あるいはTi層等の形成をスパッタ
法で行う場合、マグネトロンスパッタリング装置、DC
スパッタリング装置、RFスパッタリング装置、ECR
スパッタリング装置、また基板バイアスを印加するバイ
アススパッタリング装置等各種のスパッタリング装置に
て行うことができる。
【0046】あるいは又、[工程−130]の始めに、
開口部18の底部に厚さ約5nmのSiO2膜を形成す
る。その後、[工程−130]と同様に、Ti層20を
スパッタ法にて形成した後、約600〜700゜CのR
TAによる熱処理を行い、次いで、未反応のTiを選択
的にエッチングする。その後、約800〜1000゜C
のRTAによる熱処理を行う。SiO2膜の形成によっ
て、チタンシリサイド層中(界面)の酸素分布により、
チタンシリサイド層のバリア性が一層向上する。また、
2回目のより高温の熱処理によってチタンシリサイド層
中の残存酸素が放出されるため、抵抗値の一層の低下が
図れる。
【0047】
【発明の効果】本発明においては、開口部の底部にシリ
サイド層を形成するので、従来の技術のように密着層を
Ti層から構成する必要がなく、ブランケットタングス
テンCVD法にて絶縁層上にタングステン層を形成する
際、絶縁層からの密着層の剥離という問題を回避するこ
とができる。また、開口部の側壁には密着層が形成され
ないので、密着層のオーバーハング形状に起因したタン
グステン層中の鬆(ボイド)の発生を抑制することがで
きる。更には、タングステン層のエッチバック時、開口
部の側壁上部の密着層がエッチングされるという従来の
問題も解決できる。
【図面の簡単な説明】
【図1】本発明の実施例1の配線形成方法の各工程を説
明するための、半導体素子の模式的な一部断面図であ
る。
【図2】図1に引き続き、実施例1の配線形成方法の各
工程を説明するための、半導体素子の模式的な一部断面
図である。
【図3】図2に引き続き、実施例1の配線形成方法の各
工程を説明するための、半導体素子の模式的な一部断面
図である。
【図4】本発明の実施例2の配線形成方法の各工程を説
明するための、半導体素子の模式的な一部断面図であ
る。
【図5】スパッタリング後の密着層の形成状態、及びC
VD時の被覆治具による密着層の被覆状態を示す模式的
な平面図である。
【図6】密着層の絶縁層からの剥離メカニズムを示す模
式的な断面図である。
【図7】タングステン層に鬆(ボイド)が発生する状態
を説明するための、半導体素子の模式的な一部断面図で
ある。
【図8】メタルプラグと開口部の側壁との間にトレンチ
(リセス)が発生する状態を説明するための、半導体素
子の模式的な一部断面図である。
【符号の説明】
10 基体 12 下層導体層 14 絶縁層 16 密着層 18 開口部 20 Ti層 20A チタンシリサイド層 22 タングステン層 22A メタルプラグ 22B 上層配線層 24 接続孔

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】(イ)下層導体層が形成された基体上に絶
    縁層を形成した後、該絶縁層上に密着層を形成する工程
    と、 (ロ)該下層導体層上方の密着層及び絶縁層に開口部を
    形成する工程と、 (ハ)該開口部の底部にシリサイド層を形成する工程
    と、 (ニ)密着層上及び開口部内に化学気相析出法にてタン
    グステン層を堆積させる工程、から成ることを特徴とす
    る半導体装置における配線形成方法。
  2. 【請求項2】前記下層導体層はシリコン系材料から構成
    され、 前記(ハ)のシリサイド層を形成する工程は、全面にチ
    タン層を形成した後、熱処理を行って下層導体層とチタ
    ン層とを反応させてチタンシリサイド層を生成させ、そ
    の後、未反応のチタン層を除去する工程から成ることを
    特徴とする請求項1に記載の半導体装置における配線形
    成方法。
  3. 【請求項3】前記下層導体層はシリコン系材料から構成
    され、 前記(ハ)のシリサイド層を形成する工程は、基体を加
    熱した状態で全面にチタン層を堆積させることによって
    下層導体層とチタン層とを反応させてチタンシリサイド
    層を生成させ、その後、未反応のチタン層を除去する工
    程から成ることを特徴とする請求項1に記載の半導体装
    置における配線形成方法。
  4. 【請求項4】前記密着層はTiN、TiON又はTiW
    から成ることを特徴とする請求項1乃至請求項3のいず
    れか1項に記載の半導体装置における配線形成方法。
  5. 【請求項5】前記工程(ニ)の後、密着層上のタングス
    テン層を除去することによって開口部内にタングステン
    から成るメタルプラグを形成することを特徴とする請求
    項1乃至請求項4のいずれか1項に記載の半導体装置に
    おける配線形成方法。
  6. 【請求項6】前記工程(ニ)の後、密着層上のタングス
    テン層を選択的に除去することによって、開口部内にタ
    ングステンから成るメタルプラグを形成し、且つ絶縁層
    上に上層配線層を形成することを特徴とする請求項1乃
    至請求項4のいずれか1項に記載の半導体装置における
    配線形成方法。
JP20993993A 1993-04-08 1993-08-02 半導体装置における配線形成方法 Pending JPH06342792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20993993A JPH06342792A (ja) 1993-04-08 1993-08-02 半導体装置における配線形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-104919 1993-04-08
JP10491993 1993-04-08
JP20993993A JPH06342792A (ja) 1993-04-08 1993-08-02 半導体装置における配線形成方法

Publications (1)

Publication Number Publication Date
JPH06342792A true JPH06342792A (ja) 1994-12-13

Family

ID=26445283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20993993A Pending JPH06342792A (ja) 1993-04-08 1993-08-02 半導体装置における配線形成方法

Country Status (1)

Country Link
JP (1) JPH06342792A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012218242A (ja) * 2011-04-06 2012-11-12 Seiko Epson Corp 液体噴射ヘッドの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012218242A (ja) * 2011-04-06 2012-11-12 Seiko Epson Corp 液体噴射ヘッドの製造方法

Similar Documents

Publication Publication Date Title
JP3216345B2 (ja) 半導体装置及びその作製方法
US6686278B2 (en) Method for forming a plug metal layer
US6245654B1 (en) Method for preventing tungsten contact/via plug loss after a backside pressure fault
US7186638B2 (en) Passivation processes for use with metallization techniques
JP2889430B2 (ja) コンタクト部形成方法
JP3607398B2 (ja) 半導体装置の金属配線層の形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP3225706B2 (ja) 半導体装置におけるバリアメタル層の形成方法
JPH06342792A (ja) 半導体装置における配線形成方法
JPH06349774A (ja) 埋込みプラグの形成方法
JP3120517B2 (ja) シリサイドプラグの形成方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH05267220A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JP2001284284A (ja) 半導体装置における配線構造及びmos型トランジスタ
JPH06196439A (ja) コンタクトホール及びその形成方法
JP3731497B2 (ja) 半導体装置及びその作製方法
JP3160811B2 (ja) 半導体素子の配線形成方法
JPH05152250A (ja) メタルプラグの形成方法
JPH0629240A (ja) 半導体装置並びにその製造方法
JPH05343354A (ja) 半導体装置の密着層及びメタルプラグ形成方法
JPH07245300A (ja) 半導体装置の製造方法
JP2911171B2 (ja) 半導体素子のコンタクトプラグの形成方法
JPH053171A (ja) タングステンプラグの形成方法
JPH05259111A (ja) 半導体装置におけるメタルプラグの形成方法
JPH07122643A (ja) 半導体装置における配線構造の形成方法