JPH07283307A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH07283307A JPH07283307A JP7724894A JP7724894A JPH07283307A JP H07283307 A JPH07283307 A JP H07283307A JP 7724894 A JP7724894 A JP 7724894A JP 7724894 A JP7724894 A JP 7724894A JP H07283307 A JPH07283307 A JP H07283307A
- Authority
- JP
- Japan
- Prior art keywords
- plug
- semiconductor device
- wiring
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 プラグとその上層に形成する配線部との接続
構造の信頼性を向上させることができる半導体装置を得
る。 【構成】 下層配線１と、下層配線１上に形成され、下
層配線１上に位置するコンタクトホール３を有する層間
絶縁膜２と、コンタクトホール３の内壁に形成された密
着層７と、コンタクトホール３内に密着層７を介して埋
め込まれ、上面がコンタクトホール３の中心部より径方
向外方に向かって高く形成されたプラグ８と、プラグ８
を覆うように形成された上層配線９とを有する。
構造の信頼性を向上させることができる半導体装置を得
る。 【構成】 下層配線１と、下層配線１上に形成され、下
層配線１上に位置するコンタクトホール３を有する層間
絶縁膜２と、コンタクトホール３の内壁に形成された密
着層７と、コンタクトホール３内に密着層７を介して埋
め込まれ、上面がコンタクトホール３の中心部より径方
向外方に向かって高く形成されたプラグ８と、プラグ８
を覆うように形成された上層配線９とを有する。
Description
【０００１】
【産業上の利用分野】この発明は、コンタクトホールに
プラグを埋込み各配線部間の接続を行う半導体装置およ
び半導体装置の製造方法に関するものである。
プラグを埋込み各配線部間の接続を行う半導体装置およ
び半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】一般的に、上層配線と下層配線との接続
にはスパッタ法にて形成されたＡｌ合金が用いられてき
た。しかし、このように形成されるＡｌ合金はコンタク
トホールのアスペクト比が大きくなるとステップカバレ
ッジが悪くなる。よって、デザインルールが増々厳しく
なる近年では、アスペクト比が３を超えるデバイスが多
くなり、このようなデバイスにＡｌ合金を用い配線を行
ったのでは、コンタクトホールの側壁部でＡｌ合金が薄
く形成されこの箇所にて電流密度が高くなりエレクトロ
マイグレーションを起こし断線するという不良がみられ
た。
にはスパッタ法にて形成されたＡｌ合金が用いられてき
た。しかし、このように形成されるＡｌ合金はコンタク
トホールのアスペクト比が大きくなるとステップカバレ
ッジが悪くなる。よって、デザインルールが増々厳しく
なる近年では、アスペクト比が３を超えるデバイスが多
くなり、このようなデバイスにＡｌ合金を用い配線を行
ったのでは、コンタクトホールの側壁部でＡｌ合金が薄
く形成されこの箇所にて電流密度が高くなりエレクトロ
マイグレーションを起こし断線するという不良がみられ
た。
【０００３】そこで、このような不良を回避するため
に、ステップカバレッジの良好な例えばＷをメタルＣＶ
Ｄでコンタクトホールに埋め込みエッチバックを行い、
コンタクトホール内のみＷを残してプラグを形成し、そ
の上にスパッタ法にてＡｌ合金を形成するようにしてい
る。
に、ステップカバレッジの良好な例えばＷをメタルＣＶ
Ｄでコンタクトホールに埋め込みエッチバックを行い、
コンタクトホール内のみＷを残してプラグを形成し、そ
の上にスパッタ法にてＡｌ合金を形成するようにしてい
る。
【０００４】図５は従来の半導体装置の構成を示す断面
図である。図において、１は第１の配線部としての下層
配線、２はこの下層配線１上に形成された例えば酸化膜
にて成る層間絶縁膜、３はこの層間絶縁膜２の下層配線
１上の位置に形成されたコンタクトホール、４はこのコ
ンタクトホール３の壁面に形成され、例えばＴｉＮ膜ま
たはＴｉ、ＴｉＮ膜などから成る密着層、５はコンタク
トホール３に密着層４を介して形成された例えばＷなど
にて成るプラグ、６はこのプラグ５を覆うように形成さ
れた第２の配線部としての上層配線である。
図である。図において、１は第１の配線部としての下層
配線、２はこの下層配線１上に形成された例えば酸化膜
にて成る層間絶縁膜、３はこの層間絶縁膜２の下層配線
１上の位置に形成されたコンタクトホール、４はこのコ
ンタクトホール３の壁面に形成され、例えばＴｉＮ膜ま
たはＴｉ、ＴｉＮ膜などから成る密着層、５はコンタク
トホール３に密着層４を介して形成された例えばＷなど
にて成るプラグ、６はこのプラグ５を覆うように形成さ
れた第２の配線部としての上層配線である。
【０００５】次いで上記のように構成された従来の半導
体装置の製造方法について図５ないし図７に基づいて説
明する。まず、下層配線１上に例えばプラズマＣＶＤ
法、塗布焼成法、熱ＣＶＤ法などを用いて層間絶縁膜２
を形成する。そして、写真製版およびエッチングの工程
を経て層間絶縁膜２にコンタクトホール３を形成する。
体装置の製造方法について図５ないし図７に基づいて説
明する。まず、下層配線１上に例えばプラズマＣＶＤ
法、塗布焼成法、熱ＣＶＤ法などを用いて層間絶縁膜２
を形成する。そして、写真製版およびエッチングの工程
を経て層間絶縁膜２にコンタクトホール３を形成する。
【０００６】次に、例えばスパッタ法にて５００オング
ストローム厚みのＴｉＮ膜またはＴｉ、ＴｉＮ膜の密着
層４ａを層間絶縁膜２上に堆積させる。そして、この密
着層４ａ上に例えばＣＶＤ法を用い条件を例えばガス：
ＷＦ6／Ｈ2＝２０〜１００ｓｃｃｍ／５００〜２０００
ｓｃｃｍ、圧力：８０Ｔｏｒｒ、基板温度：４５０℃に
て行いＷから成るプラグ形成用のプラグ膜５ａを堆積さ
せる。この時、ＣＶＤ法の特性によりプラグ膜５ａの厚
みは下地に対して垂直方向に膜厚ｔだけ成膜されている
（図６（ａ））。
ストローム厚みのＴｉＮ膜またはＴｉ、ＴｉＮ膜の密着
層４ａを層間絶縁膜２上に堆積させる。そして、この密
着層４ａ上に例えばＣＶＤ法を用い条件を例えばガス：
ＷＦ6／Ｈ2＝２０〜１００ｓｃｃｍ／５００〜２０００
ｓｃｃｍ、圧力：８０Ｔｏｒｒ、基板温度：４５０℃に
て行いＷから成るプラグ形成用のプラグ膜５ａを堆積さ
せる。この時、ＣＶＤ法の特性によりプラグ膜５ａの厚
みは下地に対して垂直方向に膜厚ｔだけ成膜されている
（図６（ａ））。
【０００７】次に、プラグ膜５ａをエッチバックするた
めにエッチング条件を例えばガス：ＳＦ6／Ａｒ＝８０
〜１４０ｓｃｃｍ／４０〜１１０ｓｃｃｍ、圧力：１６
０〜２４０ｍＴｏｒｒ、ＲＦパワー：４５０Ｗ、ステー
ジ温度：３０℃に設定し、プラグ膜５ａを膜厚ｔだけエ
ッチングする。この状態は、密着層４ａのＴｉＮ膜など
がエッチングされる時に生じる、Ｎ*（Ｎラジカル）の
プラズマ発生が検出されることを利用し、Ｎ*のプラズ
マ発光強度が所定の値に成ることにより確認している。
そして、この状態ではコンタクトホール３内にはコンタ
クトホール３のほぼ上端までプラグ膜５ｂが残ってお
り、段差部にはプラグ膜５ｃが残っている（図６（ｂ）
及び図７（ａ））。
めにエッチング条件を例えばガス：ＳＦ6／Ａｒ＝８０
〜１４０ｓｃｃｍ／４０〜１１０ｓｃｃｍ、圧力：１６
０〜２４０ｍＴｏｒｒ、ＲＦパワー：４５０Ｗ、ステー
ジ温度：３０℃に設定し、プラグ膜５ａを膜厚ｔだけエ
ッチングする。この状態は、密着層４ａのＴｉＮ膜など
がエッチングされる時に生じる、Ｎ*（Ｎラジカル）の
プラズマ発生が検出されることを利用し、Ｎ*のプラズ
マ発光強度が所定の値に成ることにより確認している。
そして、この状態ではコンタクトホール３内にはコンタ
クトホール３のほぼ上端までプラグ膜５ｂが残ってお
り、段差部にはプラグ膜５ｃが残っている（図６（ｂ）
及び図７（ａ））。
【０００８】次に、この段差部に残っているプラグ膜５
ｃを取り除くためにさらにエッチングを行っていく。こ
の際、密着層４ａがエッチングされると、密着層４ａの
Ｔｉとエッチングガス中のＦとが反応しＴｉとＦとの化
合物となり、プラグ膜５ｂ、５ｃ上に付着し、このＴｉ
とＦとの化合物が保護膜となりプラグ膜５ｂ、５ｃのエ
ッチングを妨害する。よって、密着層４ａがなるべくエ
ッチングされないようにここでは、エッチング条件のＲ
Ｆパワーを例えば２５０Ｗに低下させ、又、エッチング
されたとしてもＴｉとＦとの化合物を付着しにくくする
ために、この化合物の飽和蒸気圧が急激に高くなる３０
〜３５℃である温度にステージ温度を設定しておく。以
上の条件にてプラグ膜５ｃがなくなるまでエッチングを
行う。しかしながらこの時同時にプラグ膜５ｂもエッチ
ングされ、コンタクトホール３の上端からｔ′分低いリ
セス量を有するプラグ５が形成される（図６（ｃ）およ
び図７（ｂ））。
ｃを取り除くためにさらにエッチングを行っていく。こ
の際、密着層４ａがエッチングされると、密着層４ａの
Ｔｉとエッチングガス中のＦとが反応しＴｉとＦとの化
合物となり、プラグ膜５ｂ、５ｃ上に付着し、このＴｉ
とＦとの化合物が保護膜となりプラグ膜５ｂ、５ｃのエ
ッチングを妨害する。よって、密着層４ａがなるべくエ
ッチングされないようにここでは、エッチング条件のＲ
Ｆパワーを例えば２５０Ｗに低下させ、又、エッチング
されたとしてもＴｉとＦとの化合物を付着しにくくする
ために、この化合物の飽和蒸気圧が急激に高くなる３０
〜３５℃である温度にステージ温度を設定しておく。以
上の条件にてプラグ膜５ｃがなくなるまでエッチングを
行う。しかしながらこの時同時にプラグ膜５ｂもエッチ
ングされ、コンタクトホール３の上端からｔ′分低いリ
セス量を有するプラグ５が形成される（図６（ｃ）およ
び図７（ｂ））。
【０００９】次に、ガスを例えばＣｌ2やＢＣｌ2などを
用いてエッチングを行い層間絶縁膜２上に露出している
密着層４ａを取り除き密着層４を形成する（図６
（ｄ））。そして、例えば２００℃に加熱して脱ガスを
行いＡｒプラズマエッチングでプレクリーン処理を行い
連続して、例えばスパッタ法でＡｌ合金からなる上層配
線６を形成すると、プラグ５がリセス量ｔ′を有するた
めサイドカバレッジが悪くなり、膜厚の薄い箇所が形成
されることとなる（図５）。
用いてエッチングを行い層間絶縁膜２上に露出している
密着層４ａを取り除き密着層４を形成する（図６
（ｄ））。そして、例えば２００℃に加熱して脱ガスを
行いＡｒプラズマエッチングでプレクリーン処理を行い
連続して、例えばスパッタ法でＡｌ合金からなる上層配
線６を形成すると、プラグ５がリセス量ｔ′を有するた
めサイドカバレッジが悪くなり、膜厚の薄い箇所が形成
されることとなる（図５）。
【００１０】
【発明が解決しようとする課題】従来の半導体装置は以
上のように段差部のプラグ膜５ｃを取り除く場合に、コ
ンタクトホール３内に埋め込まれているプラグ５の上面
がコンタクトホール３の上端よりリセス量ｔ′だけ段差
を有して形成されることとなり、その上に形成される上
層配線６のステップカバレッジが悪くなり膜厚の薄い箇
所が形成されるので、上層配線６の膜厚の薄い箇所で断
線などをおこして信頼性を低下するという問題点があっ
た。さらにこのことは、近年、４〜５層配線といった多
層配線化が進み、上層になるほど平坦化が劣化してくる
のに伴い、リセス量も大きくなるので深刻さを増してい
る。
上のように段差部のプラグ膜５ｃを取り除く場合に、コ
ンタクトホール３内に埋め込まれているプラグ５の上面
がコンタクトホール３の上端よりリセス量ｔ′だけ段差
を有して形成されることとなり、その上に形成される上
層配線６のステップカバレッジが悪くなり膜厚の薄い箇
所が形成されるので、上層配線６の膜厚の薄い箇所で断
線などをおこして信頼性を低下するという問題点があっ
た。さらにこのことは、近年、４〜５層配線といった多
層配線化が進み、上層になるほど平坦化が劣化してくる
のに伴い、リセス量も大きくなるので深刻さを増してい
る。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、プラグとその上層に形成する配
線部との接続構造の信頼性を向上させることができる半
導体装置および半導体装置の製造方法を提供することを
目的とする。
ためになされたもので、プラグとその上層に形成する配
線部との接続構造の信頼性を向上させることができる半
導体装置および半導体装置の製造方法を提供することを
目的とする。
【００１２】
【課題を解決するための手段】この発明に係る請求項１
記載の半導体装置は、プラグの第２の配線部と接する側
の面がコンタクトホールの中心部より径方向外方に向か
って高く形成されているものである。
記載の半導体装置は、プラグの第２の配線部と接する側
の面がコンタクトホールの中心部より径方向外方に向か
って高く形成されているものである。
【００１３】又、この発明に係る請求項２記載の半導体
装置は、請求項１において、密着層がＴｉを含有してい
るものである。
装置は、請求項１において、密着層がＴｉを含有してい
るものである。
【００１４】又、この発明に係る請求項３記載の半導体
装置は、請求項１または請求項２において、密着層が７
００オングストローム以上の厚みを有するものである。
装置は、請求項１または請求項２において、密着層が７
００オングストローム以上の厚みを有するものである。
【００１５】又、この発明に係る請求項４記載の半導体
装置の製造方法は、請求項１ないし請求項３において、
第１の配線部上に層間絶縁膜を堆積させ、層間絶縁膜の
第１の配線部上の位置にコンタクトホールを形成し、層
間絶縁膜上に密着層およびプラグ膜を順次堆積させ、ス
テージ温度を２０℃以下、パワーを４５０〜６００Ｗの
条件にてプラグ膜のエッチングを行い、コンタクトホー
ル内のみプラグ膜を残してプラグを形成し、プラグを覆
うように第２の配線部を形成するようにしたものであ
る。
装置の製造方法は、請求項１ないし請求項３において、
第１の配線部上に層間絶縁膜を堆積させ、層間絶縁膜の
第１の配線部上の位置にコンタクトホールを形成し、層
間絶縁膜上に密着層およびプラグ膜を順次堆積させ、ス
テージ温度を２０℃以下、パワーを４５０〜６００Ｗの
条件にてプラグ膜のエッチングを行い、コンタクトホー
ル内のみプラグ膜を残してプラグを形成し、プラグを覆
うように第２の配線部を形成するようにしたものであ
る。
【００１６】又、この発明に係る請求項５記載の半導体
装置の製造方法は、請求項４において、第２の配線部を
高温スパッタ法にて形成するようにしたものである。
装置の製造方法は、請求項４において、第２の配線部を
高温スパッタ法にて形成するようにしたものである。
【００１７】又、この発明に係る請求項６記載の半導体
装置の製造方法は、請求項４において、第２の配線部を
低温スパッタ法にて堆積させ高温リフローを行い形成す
るようにしたものである。
装置の製造方法は、請求項４において、第２の配線部を
低温スパッタ法にて堆積させ高温リフローを行い形成す
るようにしたものである。
【００１８】
【作用】この発明における請求項１ないし請求項３記載
の半導体装置のプラグは、コンタクトホールの上端まで
の距離を径方向外方に向かって低減しており、プラグと
第２の配線部との接続が確実になされる。
の半導体装置のプラグは、コンタクトホールの上端まで
の距離を径方向外方に向かって低減しており、プラグと
第２の配線部との接続が確実になされる。
【００１９】又、この発明における請求項４記載の半導
体装置の製造方法は、第１の配線部上に層間絶縁膜を堆
積させ、層間絶縁膜の第１の配線部上の位置にコンタク
トホールを形成し、層間絶縁膜上に密着層およびプラグ
膜を順次堆積させ、ステージ温度を２０℃以下、パワー
を４５０〜６００Ｗの条件にてプラグ膜のエッチングを
行い、コンタクトホール内のみプラグ膜を残してプラグ
を形成し、プラグを覆うように第２の配線部を形成する
ようにしたので、プラグのコンタクトホールの上端まで
の距離を径方向外方に向かって低減しており、プラグと
第２の配線部との接続が確実になされる。
体装置の製造方法は、第１の配線部上に層間絶縁膜を堆
積させ、層間絶縁膜の第１の配線部上の位置にコンタク
トホールを形成し、層間絶縁膜上に密着層およびプラグ
膜を順次堆積させ、ステージ温度を２０℃以下、パワー
を４５０〜６００Ｗの条件にてプラグ膜のエッチングを
行い、コンタクトホール内のみプラグ膜を残してプラグ
を形成し、プラグを覆うように第２の配線部を形成する
ようにしたので、プラグのコンタクトホールの上端まで
の距離を径方向外方に向かって低減しており、プラグと
第２の配線部との接続が確実になされる。
【００２０】又、この発明における請求項５記載の半導
体装置の製造方法は、第２の配線部を高温スパッタ法に
て形成するようにしたので、第２の配線部を平坦にす
る。
体装置の製造方法は、第２の配線部を高温スパッタ法に
て形成するようにしたので、第２の配線部を平坦にす
る。
【００２１】又、この発明における請求項６記載の半導
体装置の製造方法は、第２の配線部を低温スパッタ法に
て堆積させ高温リフローを行い形成するようにしたの
で、第２の配線部を平坦にする。
体装置の製造方法は、第２の配線部を低温スパッタ法に
て堆積させ高温リフローを行い形成するようにしたの
で、第２の配線部を平坦にする。
【００２２】
実施例１．以下、この発明の実施例を図について説明す
る。図１はこの発明の実施例１における半導体装置の構
成を示す断面図である。図において、従来の場合と同様
の部分は同一符号を付して説明を省略する。７はコンタ
クトホール３の壁面に形成され、例えばＴｉＮ膜または
Ｔｉ、ＴｉＮ膜などから成る密着層、８はコンタクトホ
ール３に密着層７を介して形成された例えばＷなどにて
成るプラグ、９はこのプラグ８を覆うように形成された
第２の配線部としての上層配線である。
る。図１はこの発明の実施例１における半導体装置の構
成を示す断面図である。図において、従来の場合と同様
の部分は同一符号を付して説明を省略する。７はコンタ
クトホール３の壁面に形成され、例えばＴｉＮ膜または
Ｔｉ、ＴｉＮ膜などから成る密着層、８はコンタクトホ
ール３に密着層７を介して形成された例えばＷなどにて
成るプラグ、９はこのプラグ８を覆うように形成された
第２の配線部としての上層配線である。
【００２３】次いで上記のように構成された実施例１の
半導体装置の製造方法について図１ないし図３に基づい
て説明する。まず、従来の場合と同様に下層配線１上に
例えばプラズマＣＶＤ法、塗布焼成法、熱ＣＶＤ法など
を用いて層間絶縁膜２を形成する。そして、写真製版お
よびエッチングの工程を経て層間絶縁膜２にコンタクト
ホール３を形成する。
半導体装置の製造方法について図１ないし図３に基づい
て説明する。まず、従来の場合と同様に下層配線１上に
例えばプラズマＣＶＤ法、塗布焼成法、熱ＣＶＤ法など
を用いて層間絶縁膜２を形成する。そして、写真製版お
よびエッチングの工程を経て層間絶縁膜２にコンタクト
ホール３を形成する。
【００２４】次に、例えばスパッタ法にて７００オング
ストローム以上の厚みのＴｉＮ膜またはＴｉ、ＴｉＮ膜
の密着層７ａを層間絶縁膜２上に堆積させる。そして、
この密着層７ａ上に例えばＣＶＤ法を用い条件を例えば
ガス：ＷＦ6／Ｈ2＝２０〜１００ｓｃｃｍ／５００〜２
０００ｓｃｃｍ、圧力：８０Ｔｏｒｒ、基板温度：４５
０℃にて行いＷから成るプラグ形成用のプラグ膜８ａを
堆積させる。この時、ＣＶＤ法の特性によりプラグ膜８
ａの厚みは下地に対して垂直方向に膜厚ｔだけ成膜され
ている（図２（ａ））。
ストローム以上の厚みのＴｉＮ膜またはＴｉ、ＴｉＮ膜
の密着層７ａを層間絶縁膜２上に堆積させる。そして、
この密着層７ａ上に例えばＣＶＤ法を用い条件を例えば
ガス：ＷＦ6／Ｈ2＝２０〜１００ｓｃｃｍ／５００〜２
０００ｓｃｃｍ、圧力：８０Ｔｏｒｒ、基板温度：４５
０℃にて行いＷから成るプラグ形成用のプラグ膜８ａを
堆積させる。この時、ＣＶＤ法の特性によりプラグ膜８
ａの厚みは下地に対して垂直方向に膜厚ｔだけ成膜され
ている（図２（ａ））。
【００２５】次に、プラグ膜８ａをエッチバックするた
めにエッチング条件を例えばガス：ＳＦ6／Ａｒ＝８０
〜１４０ｓｃｃｍ／４０〜１１０ｓｃｃｍ、圧力：１６
０〜２４０ｍＴｏｒｒ、ＲＦパワー：４５０Ｗ、ステー
ジ温度：２０℃に設定し、プラグ膜８ａを膜厚ｔだけエ
ッチングする。この状態は、密着層７ａのＴｉＮ膜など
がエッチングされる時に生じる、Ｎ*（Ｎラジカル）の
プラズマ発生が検出されることを利用し、Ｎ*のプラズ
マ発光強度が所定の値に成ることにより確認している。
そして、この状態ではコンタクトホール３内にはコンタ
クトホール３のほぼ上端までプラグ膜８ｂが残ってお
り、段差部にはプラグ膜８ｃが残っている（図２（ｂ）
及び図３（ａ））。
めにエッチング条件を例えばガス：ＳＦ6／Ａｒ＝８０
〜１４０ｓｃｃｍ／４０〜１１０ｓｃｃｍ、圧力：１６
０〜２４０ｍＴｏｒｒ、ＲＦパワー：４５０Ｗ、ステー
ジ温度：２０℃に設定し、プラグ膜８ａを膜厚ｔだけエ
ッチングする。この状態は、密着層７ａのＴｉＮ膜など
がエッチングされる時に生じる、Ｎ*（Ｎラジカル）の
プラズマ発生が検出されることを利用し、Ｎ*のプラズ
マ発光強度が所定の値に成ることにより確認している。
そして、この状態ではコンタクトホール３内にはコンタ
クトホール３のほぼ上端までプラグ膜８ｂが残ってお
り、段差部にはプラグ膜８ｃが残っている（図２（ｂ）
及び図３（ａ））。
【００２６】次に、この段差部に残っているプラグ膜８
ｃを取り除くためにさらに上記エッチング条件にてエッ
チングを行っていく。すると、密着層７ａがエッチング
され、密着層７ａのＴｉとエッチングガス中のＦとが反
応しＴｉとＦとの化合物１０となり、プラグ膜８ｂ、８
ｃ上に付着し（図３（ｂ））、この化合物１０が保護膜
となりプラグ膜８ｂ、８ｃのエッチングを妨害する。
ｃを取り除くためにさらに上記エッチング条件にてエッ
チングを行っていく。すると、密着層７ａがエッチング
され、密着層７ａのＴｉとエッチングガス中のＦとが反
応しＴｉとＦとの化合物１０となり、プラグ膜８ｂ、８
ｃ上に付着し（図３（ｂ））、この化合物１０が保護膜
となりプラグ膜８ｂ、８ｃのエッチングを妨害する。
【００２７】この際、化合物１０の付着量は密着層８ｂ
の露出している箇所からの距離に反比例しており、化合
物１０の付着量は図３（ｂ）に示したように、プラグ膜
８ｂ上では、コンタクトホール３の周辺側では厚くな
り、コンタクトホール３の中心部では薄くなっており、
又、プラグ膜８ｃ上では、これの端部では厚くなり、中
心部では薄くなっている。ここでは、このように付着し
エッチングを妨害する化合物１０を利用する。
の露出している箇所からの距離に反比例しており、化合
物１０の付着量は図３（ｂ）に示したように、プラグ膜
８ｂ上では、コンタクトホール３の周辺側では厚くな
り、コンタクトホール３の中心部では薄くなっており、
又、プラグ膜８ｃ上では、これの端部では厚くなり、中
心部では薄くなっている。ここでは、このように付着し
エッチングを妨害する化合物１０を利用する。
【００２８】すなわち、化合物１０のエッチングされる
条件のＲＦパワーを４５０Ｗを高パワーに保ったまま、
プラグ膜８ｃを全てエッチングしていくと、プラグ膜８
ｂのエッチングはプラグ膜８ｂのコンタクトホール３の
周辺側の箇所は化合物１０が厚く付着されエッチングさ
れにくくなり、図２（ｃ）および図３（ｃ）に示したよ
うに、コンタクトホール３の中心部では従来と同様にリ
セス量ｔ′を有するもののコンタクトホール３の中心部
より径方向外方に向かって高く形成されている上面を有
するプラグ８が形成される。尚、以上のように密着層７
ａがエッチングされる現象を利用しているため、密着層
７ａが従来の場合と同様の厚み例えば５００オングスト
ローム程度に形成したのでは密着層７ａの耐久性が低下
するため、ここでは耐久性を低下させないために密着層
７ａの厚みを７００オングストローム以上に形成してい
る。
条件のＲＦパワーを４５０Ｗを高パワーに保ったまま、
プラグ膜８ｃを全てエッチングしていくと、プラグ膜８
ｂのエッチングはプラグ膜８ｂのコンタクトホール３の
周辺側の箇所は化合物１０が厚く付着されエッチングさ
れにくくなり、図２（ｃ）および図３（ｃ）に示したよ
うに、コンタクトホール３の中心部では従来と同様にリ
セス量ｔ′を有するもののコンタクトホール３の中心部
より径方向外方に向かって高く形成されている上面を有
するプラグ８が形成される。尚、以上のように密着層７
ａがエッチングされる現象を利用しているため、密着層
７ａが従来の場合と同様の厚み例えば５００オングスト
ローム程度に形成したのでは密着層７ａの耐久性が低下
するため、ここでは耐久性を低下させないために密着層
７ａの厚みを７００オングストローム以上に形成してい
る。
【００２９】次に、ガスを例えばＣｌ2やＢＣｌ2などを
用いてエッチングを行い層間絶縁膜２上に露出している
密着層７ａを取り除き密着層７を形成する（図２
（ｄ））。そして、例えば２００℃に加熱して脱ガスを
行いＡｒプラズマエッチングでプレクリーン処理を行い
連続して、例えばスパッタ法でＡｌ合金からなる上層配
線９を形成する（図５）。
用いてエッチングを行い層間絶縁膜２上に露出している
密着層７ａを取り除き密着層７を形成する（図２
（ｄ））。そして、例えば２００℃に加熱して脱ガスを
行いＡｒプラズマエッチングでプレクリーン処理を行い
連続して、例えばスパッタ法でＡｌ合金からなる上層配
線９を形成する（図５）。
【００３０】上記のように構成された実施例１の半導体
装置はプラグ８の上層配線９と接する側の面が、コンタ
クトホール３の中心部では従来と同様のリセス量ｔ′を
有するもののコンタクトホール３の中心部より径方向外
方に向かって高く形成され、このプラグ８上に形成され
る上層配線９のステップカバレッジを向上させ平坦に成
るようにしたので、上層配線９の断線などが生じにくく
なり信頼性の向上した半導体装置を得ることができる。
装置はプラグ８の上層配線９と接する側の面が、コンタ
クトホール３の中心部では従来と同様のリセス量ｔ′を
有するもののコンタクトホール３の中心部より径方向外
方に向かって高く形成され、このプラグ８上に形成され
る上層配線９のステップカバレッジを向上させ平坦に成
るようにしたので、上層配線９の断線などが生じにくく
なり信頼性の向上した半導体装置を得ることができる。
【００３１】実施例２．図４はこの発明の実施例２にお
ける半導体装置の構成を示す断面図である。図におい
て、実施例１と同様の部分は同一符号を付して説明を省
略する。１１はプラグ８上に形成され、プラグ８と接し
ている以外の箇所は密着層７ａを介して形成している第
２の配線部としての上層配線である。
ける半導体装置の構成を示す断面図である。図におい
て、実施例１と同様の部分は同一符号を付して説明を省
略する。１１はプラグ８上に形成され、プラグ８と接し
ている以外の箇所は密着層７ａを介して形成している第
２の配線部としての上層配線である。
【００３２】次いで上記のように構成された実施例２の
半導体装置の製造方法について図４および実施例１を交
えて説明する。まず、実施例１と同様の工程を経て図２
（ｃ）に示すような、コンタクトホール３の中心部より
径方向外方に向かって高く形成されている上面を有する
プラグ８を形成する。次に、例えば２００℃に加熱して
脱ガスを行いＡｒプラズマエッチングでプレクリーン処
理を行い、低温スパッタ法で例えばＡｌ合金からなる上
層配線１１ａを形成する（図４（ａ））。
半導体装置の製造方法について図４および実施例１を交
えて説明する。まず、実施例１と同様の工程を経て図２
（ｃ）に示すような、コンタクトホール３の中心部より
径方向外方に向かって高く形成されている上面を有する
プラグ８を形成する。次に、例えば２００℃に加熱して
脱ガスを行いＡｒプラズマエッチングでプレクリーン処
理を行い、低温スパッタ法で例えばＡｌ合金からなる上
層配線１１ａを形成する（図４（ａ））。
【００３３】次に、この上層配線１１ａを例えば４５０
〜５００℃にて高温リフローを行い上層配線１１ａより
平坦化された上層配線１１を形成する（図４（ｂ））。
尚、ここでは高温リフローを行うと上層配線１１ａとそ
の下層との濡れ性が低下するので密着層７ａを必要とす
るため、密着層７ａを取り除く工程は用いられていな
い。
〜５００℃にて高温リフローを行い上層配線１１ａより
平坦化された上層配線１１を形成する（図４（ｂ））。
尚、ここでは高温リフローを行うと上層配線１１ａとそ
の下層との濡れ性が低下するので密着層７ａを必要とす
るため、密着層７ａを取り除く工程は用いられていな
い。
【００３４】上記のように構成された実施例２の半導体
装置は、従来の図５に示したように上層配線６のサイド
カバレッジが悪く膜厚が薄い場合、高温リフローを行っ
て平坦化しようとしても表面張力により段切れをおこし
採用することができなかった工程を、上層配線１１のサ
イドカバレッジの向上により採用することができ、上層
配線１１をより一層平坦化するようにしているので、上
層配線１１の断線などがより一層生じにくくなり信頼性
の向上した半導体装置を得ることができる。
装置は、従来の図５に示したように上層配線６のサイド
カバレッジが悪く膜厚が薄い場合、高温リフローを行っ
て平坦化しようとしても表面張力により段切れをおこし
採用することができなかった工程を、上層配線１１のサ
イドカバレッジの向上により採用することができ、上層
配線１１をより一層平坦化するようにしているので、上
層配線１１の断線などがより一層生じにくくなり信頼性
の向上した半導体装置を得ることができる。
【００３５】実施例３．上記実施例２では上層配線１１
ａを平坦化するのに、低温スパッタ法にて上層配線１１
ａを堆積した後、高温リフローを行い平坦化した上層配
線１１を形成する例を示したが、高温スパッタ法にて上
層配線を形成するようにすれば上記実施例２と同様に上
層配線を平坦化することができる。
ａを平坦化するのに、低温スパッタ法にて上層配線１１
ａを堆積した後、高温リフローを行い平坦化した上層配
線１１を形成する例を示したが、高温スパッタ法にて上
層配線を形成するようにすれば上記実施例２と同様に上
層配線を平坦化することができる。
【００３６】実施例４．上記各実施例では第１の配線部
として下層配線の例を示したけれども、これに限られる
ことはなく、第１の配線部を基板に形成された拡散部と
してもよい。
として下層配線の例を示したけれども、これに限られる
ことはなく、第１の配線部を基板に形成された拡散部と
してもよい。
【００３７】
【発明の効果】以上のように、この発明の請求項１によ
れば、プラグの第２の配線部と接する側の面がコンタク
トホールの中心部より径方向外方に向かって高く形成さ
れるようにしたので、第２の配線部に断線などが生じに
くくなる信頼性の向上した半導体装置を提供することが
できるという効果がある。
れば、プラグの第２の配線部と接する側の面がコンタク
トホールの中心部より径方向外方に向かって高く形成さ
れるようにしたので、第２の配線部に断線などが生じに
くくなる信頼性の向上した半導体装置を提供することが
できるという効果がある。
【００３８】又、この発明の請求項２によれば、請求項
１において、密着層がＴｉを含有しているようにしたの
で、第２の配線部に断線などが生じにくくなり信頼性の
向上した半導体装置を提供することができるという効果
がある。
１において、密着層がＴｉを含有しているようにしたの
で、第２の配線部に断線などが生じにくくなり信頼性の
向上した半導体装置を提供することができるという効果
がある。
【００３９】又、この発明の請求項３によれば、請求項
１または請求項２において、密着層が７００オングスト
ローム以上の厚みを有するようにしたので、第２の配線
部に断線などが生じにくくなり信頼性の向上した半導体
装置を提供することができるという効果がある。
１または請求項２において、密着層が７００オングスト
ローム以上の厚みを有するようにしたので、第２の配線
部に断線などが生じにくくなり信頼性の向上した半導体
装置を提供することができるという効果がある。
【００４０】又、この発明の請求項４によれば、請求項
１ないし請求項３において、第１の配線部上に層間絶縁
膜を堆積させ、層間絶縁膜の第１の配線部上の位置にコ
ンタクトホールを形成し、層間絶縁膜上に密着層および
プラグ膜を順次堆積させ、ステージ温度を２０℃以下、
パワーを４５０〜６００Ｗの条件にてプラグ膜のエッチ
ングを行い、コンタクトホール内のみプラグ膜を残して
プラグを形成し、プラグを覆うように第２の配線部を形
成するようにしたので、第２の配線部に断線などが生じ
にくくなり信頼性の向上した半導体装置を提供すること
ができるという効果がある。
１ないし請求項３において、第１の配線部上に層間絶縁
膜を堆積させ、層間絶縁膜の第１の配線部上の位置にコ
ンタクトホールを形成し、層間絶縁膜上に密着層および
プラグ膜を順次堆積させ、ステージ温度を２０℃以下、
パワーを４５０〜６００Ｗの条件にてプラグ膜のエッチ
ングを行い、コンタクトホール内のみプラグ膜を残して
プラグを形成し、プラグを覆うように第２の配線部を形
成するようにしたので、第２の配線部に断線などが生じ
にくくなり信頼性の向上した半導体装置を提供すること
ができるという効果がある。
【００４１】又、この発明の請求項５によれば、請求項
４において、第２の配線部を高温スパッタ法にて形成す
るようにしたので、第２の配線部をより一層平坦化し断
線などが生じにくくなり信頼性の向上した半導体装置の
製造方法を提供することができるという効果がある。
４において、第２の配線部を高温スパッタ法にて形成す
るようにしたので、第２の配線部をより一層平坦化し断
線などが生じにくくなり信頼性の向上した半導体装置の
製造方法を提供することができるという効果がある。
【００４２】又、この発明の請求項６によれば、請求項
４において、第２の配線部を低温スパッタ法にて堆積さ
せ高温リフローを行い形成するようにしたので、第２の
配線部をより一層平坦化し断線などが生じにくくなり信
頼性の向上した半導体装置の製造方法を提供することが
できるという効果がある。
４において、第２の配線部を低温スパッタ法にて堆積さ
せ高温リフローを行い形成するようにしたので、第２の
配線部をより一層平坦化し断線などが生じにくくなり信
頼性の向上した半導体装置の製造方法を提供することが
できるという効果がある。
【図１】 この発明の実施例１の半導体装置の構成を示
す断面図である。
す断面図である。
【図２】 図１に示した半導体装置の製造工程を示す断
面図である。
面図である。
【図３】 図２に示した半導体装置の製造工程のコンタ
クトホールの上端部と段差部との詳細を示す断面図であ
る。
クトホールの上端部と段差部との詳細を示す断面図であ
る。
【図４】 この発明の実施例２の半導体装置の構成を示
す断面図である。
す断面図である。
【図５】 従来の半導体装置の構成を示す断面図であ
る。
る。
【図６】 図５に示した半導体装置の製造工程を示す断
面図である。
面図である。
【図７】 図６に示した半導体装置の製造工程のコンタ
クトホールの上端部と段差部との詳細を示す断面図であ
る。
クトホールの上端部と段差部との詳細を示す断面図であ
る。
１ 下層配線、２ 層間絶縁膜、３ コンタクトホー
ル、７、７ａ 密着膜、８ プラグ、８ａ、８ｂ、８ｃ
プラグ膜、９、１１、１１ａ 上層配線、１０ 化合
物。
ル、７、７ａ 密着膜、８ プラグ、８ａ、８ｂ、８ｃ
プラグ膜、９、１１、１１ａ 上層配線、１０ 化合
物。
Claims (6)
- 【請求項１】 第１の配線部と、上記第１の配線部上に
形成され、上記第１の配線部上に位置するコンタクトホ
ールを有する層間絶縁膜と、上記コンタクトホールの内
壁に形成された密着層と、上記コンタクトホール内に上
記密着層を介して埋め込まれたプラグと、上記プラグを
覆うように形成された第２の配線部とを備えた半導体装
置において、上記プラグの上記第２の配線部と接する側
の面が上記コンタクトホールの中心部より径方向外方に
向かって高く形成されていることを特徴とする半導体装
置。 - 【請求項２】 密着層がＴｉを含有していることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 密着層が７００オングストローム以上の
厚みを有することを特徴とする請求項１または請求項２
記載の半導体装置。 - 【請求項４】 第１の配線部上に層間絶縁膜を堆積さ
せ、上記層間絶縁膜の上記第１の配線部上の位置にコン
タクトホールを形成する工程と、上記層間絶縁膜上に密
着層およびプラグ膜を順次堆積させる工程と、ステージ
温度を２０℃以下、パワーを４５０〜６００Ｗの条件に
て上記プラグ膜のエッチングを行い、上記コンタクトホ
ール内のみ上記プラグ膜を残してプラグを形成する工程
と、上記プラグを覆うように第２の配線部を形成する工
程とを備えたことを特徴とする請求項１ないし請求項３
いずれかに記載の半導体装置の製造方法。 - 【請求項５】 第２の配線部を高温スパッタ法にて形成
するようにしたことを特徴とする請求項４記載の半導体
装置の製造方法。 - 【請求項６】 第２の配線部を低温スパッタ法にて堆積
させ高温リフローを行い形成するようにしたことを特徴
とする請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7724894A JPH07283307A (ja) | 1994-04-15 | 1994-04-15 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7724894A JPH07283307A (ja) | 1994-04-15 | 1994-04-15 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283307A true JPH07283307A (ja) | 1995-10-27 |
Family
ID=13628563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7724894A Pending JPH07283307A (ja) | 1994-04-15 | 1994-04-15 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283307A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054878A (ja) * | 2007-08-28 | 2009-03-12 | Sanyo Electric Co Ltd | 集積回路の製造方法、及びそれを用いた集積回路 |
-
1994
- 1994-04-15 JP JP7724894A patent/JPH07283307A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054878A (ja) * | 2007-08-28 | 2009-03-12 | Sanyo Electric Co Ltd | 集積回路の製造方法、及びそれを用いた集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683000B2 (en) | Semiconductor-device fabrication method | |
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| US7482692B2 (en) | Tungsten plug structure of semiconductor device and method for forming the same | |
| JPH07283307A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7566972B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JP2002184858A (ja) | 半導体素子の製造方法 | |
| KR100235947B1 (ko) | 반도체 소자의 제조방법 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH0661228A (ja) | 半導体装置及びその製造方法 | |
| JP3731497B2 (ja) | 半導体装置及びその作製方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPH0917864A (ja) | 接続構造形成方法、及び半導体装置 | |
| JPH0547706A (ja) | 半導体装置の製造方法 | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| JPH0831930A (ja) | 半導体装置の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 |