CN111362228A

CN111362228A - 封装方法及封装结构

Info

Publication number: CN111362228A
Application number: CN201811595035.9A
Authority: CN
Inventors: 杨天伦
Original assignee: China Core Integrated Circuit Ningbo Co Ltd
Current assignee: China Core Integrated Circuit Ningbo Co Ltd
Priority date: 2018-12-25
Filing date: 2018-12-25
Publication date: 2020-07-03
Anticipated expiration: 2038-12-25
Also published as: WO2020133732A1; CN111362228B; KR20210076953A

Abstract

本发明提供一种封装方法及封装结构，所述封装方法中，首先在盖帽晶圆中形成凹槽，所述凹槽中形成有牺牲层，然后在所述牺牲层上制作第一器件，并采用倒装的方式将所述盖帽晶圆形成有第一器件的表面键合到衬底晶圆上，以实现所述盖帽晶圆上的第一器件的密封及其和衬底晶圆上的第二器件的电学连接，之后除去牺牲层以形成所述第一器件活动所需的空腔。本发明的技术方案使用两片晶圆可以完成现有的三片晶圆封装结构，能够降低成本，提高产品集成度，并降低工艺难度。

Description

封装方法及封装结构

技术领域

本发明涉及封装技术领域，尤其涉及一种封装方法及封装结构。

背景技术

微机电系统((Micro-Electro-Mechanical System，MEMS)器件具有小型化、集成化、高性能、低成本的特点，已广泛应用于汽车、航空航天、卫星导航、信号处理、生物学等领域。但多数MEMS器件需要在真空环境或者惰性气体气密环境下工作，然而管壳级的真空封装成本高，不能满足MEMS器件低成本需求。近年来，随着MEMS器件的发展，逐渐发展起来晶圆级封装(Wafer-Level Packaging，WLP)工艺技术，极大地降低了MEMS器件封装成本。

请参考图1所示，一种常用于MEMS器件的晶圆级封装方法包括如下步骤：先在真空环境下，将制备完MEMS器件102的待封装晶圆101的第二表面与一具有CMOS器件100a的CMOS晶圆100对准并键合；然后在真空环境下，采用一具有凹槽103结构的盖帽晶圆(Cap wafer)104与所述待封装晶圆101的第一表面进行对准并键合，通过凹槽103构成MEMS器件102的封装空腔，完成对该MEMS器件102的晶圆级真空封装；之后，再通过划片形成独立的封装好的MEMS产品。其中，CMOS晶圆100用于为MEMS器件102提供各种所需的电路，而盖帽晶圆104专门为MEMS器件102做真空封盖。

然而，这种MEMS器件的封装方法存在以下缺陷：

1、该产品需要三片晶圆来实现，成本较高，且不利于超薄的产品的制作；

2、需要在中间的晶圆上制作出MEMS器件的全部结构，当该MEMS器件较为复杂时，制作工艺难度较大，不利于产品集成度的提高；

3、MEMS器件的部分或者全部通常需要高温或者特殊工艺制作，这些部分无法与CMOS电路结构的制作在同一平台集成，当通过三片晶圆来实现时，造成晶圆有效利用率低。

发明内容

本发明的目的之一在于提供一种封装方法及封装结构，能够减少晶圆的数量，以有利于提高晶圆利用率并降低成本；

本发明的另一目的在于提供一种封装方法及封装结构，能够提高产品集成度，并降低复杂器件的制作工艺难度。

为了实现上述目的，本发明提供一种封装方法，包括以下步骤：

提供盖帽晶圆，所述盖帽晶圆中形成有凹槽，所述凹槽中形成有牺牲层，并于所述牺牲层上形成第一器件；

提供衬底晶圆，所述衬底晶圆上形成有第二器件；

将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合，所述第一器件和所述第二器件电性连接；以及

自所述盖帽晶圆背离所述衬底晶圆的一侧去除所述牺牲层，以在所述盖帽晶圆和所述衬底晶圆之间形成空腔，所述第一器件位于所述空腔内。

可选地，在所述凹槽中形成所述牺牲层之前，先形成保护层于所述凹槽的侧壁和底壁上。

可选地，在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合之前，形成第一键合结构于于所述第一器件上；以及，形成第二键合结构于所述第二器件上，并与所述第一键合结构对应；在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合时，所述第一键合结构和所述第二键合结构对准并键合在一起，形成电性连接。

可选地，所述第一键合结构和所述第二键合结构的材料分别包括Al、Ge、Cu、Au、Ni、Sn和Ag中的至少一种。

可选地，在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合之前，还形成第一密封环于所述盖帽晶圆形成有所述第一器件的表面上，且所述第一密封环于所述凹槽外围的所述盖帽晶圆的表面上；以及，形成第二密封环于所述衬底晶圆形成有所述第二器件的表面上，且所述第二密封环位于所述第二器件外围的所述衬底晶圆的表面上，并与所述第一密封环对应；在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合时，所述第一密封环和所述第二密封环对准并键合在一起，以封闭所述空腔。

可选地，所述第一密封环和所述第二密封环的材料为绝缘介质或金属。

可选地，所述封装方法还包括：

在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合之前或之后，自所述盖帽晶圆背离所述衬底晶圆的一侧刻蚀所述盖帽晶圆，以形成至少一个暴露出所述牺牲层的释放孔，通过所述释放孔自所述盖帽晶圆背离所述衬底晶圆的一侧去除所述牺牲层；以及，

在去除所述牺牲层之后，从所述盖帽晶圆背离所述衬底晶圆的一侧密封所述释放孔，以将所述第一器件密封在所述空腔内。

可选地，在刻蚀所述盖帽晶圆以形成所述释放孔之前，自所述盖帽晶圆背离所述衬底晶圆的一侧对所述盖帽晶圆进行减薄。

可选地，所述第一器件包括一独立器件的全部，所述第二器件包括支持所述独立器件的操作的电路结构；或者，所述第一器件包括一独立器件的一部分，所述第二器件包括所述独立器件的另一部分，所述第一器件和所述第二器件电性连接而形成所述独立器件。

可选地，所述独立器件为MEMS器件。

本发明还提供一种封装结构，包括：

盖帽晶圆，所述盖帽晶圆中形成有凹槽，所述凹槽中形成有可被去除的牺牲层，所述牺牲层上形成有第一器件；

衬底晶圆，所述衬底晶圆上形成有第二器件；

其中，所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面键合在一起，所述第一器件和所述第二器件电性连接；且在所述牺牲层被去除时，所述盖帽晶圆和所述衬底晶圆之间形成空腔，所述第一器件位于所述空腔内。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明的封装方法中，首先在盖帽晶圆中形成凹槽并形成牺牲层于所述凹槽中，然后在所述牺牲层上制作第一器件(可以为一独立器件的全部或一部分结构)，并采用倒装的方式将所述盖帽晶圆形成有所述第一器件的表面键合到一衬底晶圆形成有第二器件(可以为所述独立器件的另一部分结构或者支持所述独立器件操作的电路结构)的表面上，以实现所述盖帽晶圆上的第一器件的密封及其与第二器件的电学连接，之后除去牺牲层以形成盖帽晶圆上的第一器件的活动所需的空腔。本发明的封装方法使用盖帽晶圆和衬底晶圆这两片晶圆可以实现现有的盖帽晶圆、待集成晶圆和衬底晶圆这三片晶圆的封装结构，能够提高晶圆利用率并降低成本，有利于超薄产品的制作；而且可以在盖帽晶圆和衬底晶圆这两片晶圆上分别制作相应的器件，因此有利于提高产品集成度，尤其是能将一复杂器件(即独立器件)分成两部分而分别制作到盖帽晶圆和衬底晶圆这两片晶圆上，由此可以大大降低复杂器件制作的工艺难度，例如当所述复杂器件为MEMS器件时，可以将MEMS器件中需要高温或者特殊工艺制作的部分作为第一器件，将MEMS器件的其他部分以及支持所述MEMS器件操作的CMOS电路结构作为第二器件，由此可以避免MEMS器件的第一器件的制作不能与CMOS电路结构的制作不能在同一平台集成的弊端。

本发明的封装结构具有盖帽晶圆和衬底晶圆这两片晶圆这两片晶圆，且盖帽晶圆中形成有凹槽，所述凹槽中形成有可被去除的牺牲层，所述牺牲层上形成有第一器件，因此，所述盖帽晶圆不仅仅用作真空封装的封盖层，还用于制作MEMS等独立器件的部分或全部(即第一器件)，且其可被去除的牺牲层是形成在盖帽晶圆的凹槽中的，当盖帽晶圆键合到衬底晶圆上后，去除所述牺牲层，就可以使得盖帽晶圆上的第一器件被封装在空腔内。本发明的封装结构，能够降低成本，提高产品集成度，并降低复杂器件的工艺难度，有利于超薄产品的制作，而且还可以避免MEMS等独立器件的部分或全部需要高温或者特殊工艺不能与CMOS器件电路在同一平台集成的弊端。

附图说明

图1是现有的一种MEMS器件进行晶圆级真空封装方法中的器件剖面结构示意图；

图2是本发明具体实施例的封装方法的流程图；

图3A至图3I是本发明具体实施例的封装方法中的器件剖面结构示意图；

其中，附图标记如下：

图1中：

100-CMOS晶圆；100a-CMOS器件；101-待封装晶圆；102-MEMS器件；103-凹槽；104-盖帽晶圆；

图3A至图3I中：

30-盖帽晶圆；300-第一衬底；300a-盖帽晶圆的第一表面；300b-盖帽晶圆的第二表面；300’-凹槽；301-保护层；302-牺牲层；303-第一器件；304-释放孔；305-空腔；306-封孔层；307-第一键合结构；308-第一密封环；

40-衬底晶圆；400-第二衬底；401-CMOS器件；402-金属互连电路结构；403-第二键合结构；404-第二密封环。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，其中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，本文中，形成某物在另一物上时，其可以部分或全部的位于所述另一物中或完全位于所述另一物的表面上，且当与所述另一物之间可以是直接接触，也可以具有居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”、“上方的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

请参考图2，本发明一实施例提供一种封装方法，包括以下步骤：

S1，提供盖帽晶圆，所述盖帽晶圆中形成有凹槽，所述凹槽中形成有牺牲层，并于所述牺牲层上形成第一器件；

S2，提供衬底晶圆，所述衬底晶圆上形成有第二器件；

S3，将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合，所述第一器件和所述第二器件电性连接；以及

S4，自所述盖帽晶圆背离所述衬底晶圆的一侧去除所述牺牲层，以在所述盖帽晶圆和所述衬底晶圆之间形成空腔，所述第一器件位于所述空腔内。

图3A至图3I是本发明具体实施例的封装方法中的器件剖面结构示意图。以下结合图2以及图3A至图3I对本发明实施例的封装方法进行说明。

请参考图3A，在步骤S1中，首先提供一具有相背设置的第一表面300a(也可以称之为正面)和第二表面300b(也可以称之为背面)的盖帽晶圆30。所述盖帽晶圆30包括一第一衬底300，所述第一衬底300可以为本领域技术人员熟知的任何适合的衬底材料，例如半导体衬底、玻璃衬底、石英衬底、透明高分子衬底、蓝宝石衬底、陶瓷衬底等，所述半导体衬底的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，所述半导体衬底还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述第一衬底300可以是裸片。然后，可以采用热氧化工艺等在第一衬底300的第一表面300a上形成氧化层(未图示)，以作为保护盖帽晶圆30的第一表面300a的保护层。

之后，请继续参考图3A，在步骤S1中，采用光刻胶涂覆、曝光、显影等光刻工艺，在第一衬底300的第一表面300a上形成用于定义凹槽的图案化光刻胶层(未图示)，并以所述图案化光刻胶层为掩膜，刻蚀所述第一衬底300的第一表面300a至预定深度，以形成凹槽300’。所述凹槽300’的横截面(即平行于盖帽晶圆30的第一表面300a的截面)形状可以是四边形、六边形、圆形或者椭圆形等等，所述凹槽300’的纵截面(即垂直于盖帽晶圆30的第一表面300a的截面)形状可以是矩形、正梯形、倒梯形、U形等等。所述凹槽300’的深度取决于后续形成的第一器件所需的空腔的深度，以满足第一器件的封装要求，所述凹槽300’的深度例如为5μm～20μm，具体例如是8μm、10μm、12μm、15μm等等。之后，去除所述图案化光刻胶层。具体实施时，也可以采用刻蚀之外的其它本领域技术人员熟知的手段(例如激光挖槽、刀片切割等)在盖帽晶圆30中形成凹槽300’。

应当认识到，在本发明的其他实施例中，在步骤S1中，提供的第一衬底300也可以不是裸片，而是经过了一些离子注入、沉积、刻蚀等半导体加工工序处理后的衬底材料，其在用于形成凹槽的区域之外的区域中可以形成有各种器件，还可以形成有金属互连结构等，只要这些结构不妨碍凹槽以及后续待形成的释放孔即可，这些器件可以包括存储器、逻辑电路、功率器件、双极型器件、单独的MOS晶体管等有源器件中至少一种，还可以包括发光二极管等光电器件，更可以包括电阻、电容等无源器件中的至少一种。

请继续参考图3A和3B，在步骤S1中，在形成凹槽300’之后，可以采用气相沉积、旋转涂覆等工艺向所述凹槽中填充牺牲层302。所述牺牲层302的材料包括聚酰亚胺(PI)、无定形碳(α-C)、氧化硅(OX)、掺磷的硅玻璃(PSG)、掺硼硅的玻璃(BPSG)等材料中的至少一种。所述牺牲层302的材料也可以是不同于所述盖帽晶圆30的材质的半导体材料中的至少一种，例如所述第一衬底300的材料是单晶硅，那么不同于所述第一衬底300的半导体材料可以是锗、非晶硅、多晶硅等。

考虑到牺牲层302与第一衬底300之间的刻蚀选择比较大才能够有利于后续牺牲层302的释放，但在释放牺牲层302时可能会对第一衬底300造成一定的损伤的问题，本实施例中，在向凹槽300’中填充牺牲层302之前，先通过热氧化工艺或化学气相沉积(例如是PECVD)等工艺在凹槽300’的底壁和侧壁上覆盖一层保护层301，所述保护层301可以从凹槽300’区域延伸覆盖到第一衬底300的第一表面300a的部分区域或全部区域上，以在后续去除所述牺牲层302时保护所述第一衬底300免受损伤。所述保护层301的材质可以为氧化硅、氮化硅、氮氧化硅、抗反射薄膜、吸附剂等材料，也可以为钼(Mo)和铝(Al)等金属材料，还可以为氮化钛(TiN)和氮化钼铝(MoAlN)等金属氮化物材料。所述保护层301的厚度例如是3nm～500nm。

在本发明的其他实施例中，所述凹槽300’以及所述牺牲层302的形成不限于上述的刻蚀和填充的工艺，还可以是通过离子注入工艺对凹槽300’限定的区域中的第一衬底300材料进行改性，以使得凹槽300’限定的区域中的第一衬底300材料转变为牺牲层302，具体过程如下：首先，在所述第一衬底300的第一表面300a的预定区域(即凹槽300’限定出的区域)注入杂质离子，再通过退火工艺，形成掺杂区域(未图示)，所述杂质离子例如是与第一衬底300的导电类型反型的离子，掺杂浓度大于第一衬底300中的离子掺杂浓度，退火温度例如是900℃～1100℃，优选为1000℃，退火时间例如是40～60分钟；然后，通过电化学腐蚀工艺将第一衬底300的第一表面300a的掺杂区域转换为牺牲层302和牺牲层302所在的凹槽300’，此时牺牲层302为多孔材料。

请参考图3C，在步骤S2中，接着，可以根据相应的布图设计，并采用相应的半导体制作工艺在牺牲层302上制作第一器件303。所述第一器件303形成于牺牲层302之上而并不覆盖牺牲层302之外的区域，以在后续去除牺牲层302之后，能够完全与盖帽晶圆30分离开来。

所述第一器件303可以是具有独立功能的独立器件的一部分或者全部，由此在后续提供的衬底晶圆中制作支持所述第一器件303操作的CMOS电路，这样一来可以避免需要高温或者特殊工艺制作的所述第一器件303和某些CMOS工艺不兼容而不能同一平台集成的弊端。

所述第一器件303可以通过本领域技术人员熟知的适合的工艺形成在牺牲层302的表面上，所述第一器件303对应的独立器件可以包括存储器、逻辑电路、功率器件、双极器件、微机电系统(MEMS)等有源器件中至少一种，还可以包括发光二极管等光电器件，也可以包括如电阻、电容等无源器件中的至少一种。所述MEMS包括陀螺仪、加速度计、惯性传感器、压力传感器、流量传感器、位移传感器、电场传感器、电场强度传感器、电流传感器、磁通传感器和磁场强度传感器、温度传感器、热流传感器、热导率传感器、光调制器、声音传感器、气体传感器、湿度传感器、离子传感器、生物传感器等中的至少一种。也就是说，一个所述第一器件303对应的独立器件可以是仅包括一个元器件的芯片，也可以是具有多个相同结构的元器件的芯片，还可以是具有多个不同结构和/或不同功能的元器件的芯片。

本实施例中盖帽晶圆30的第一表面300a是指盖帽晶圆30形成有牺牲层302和第一器件303的一面，而所述第二表面300b则是指与所述第一表面300a相背的盖帽晶圆30的表面，在此，可将所述第一表面300a称之为正面，将所述第二表面300b称之为背面。本实施例中的盖帽晶圆30的第一表面300a以及第二表面300b在无特别说明的情况下均参照上述解释。

请参考图3D，在步骤S3中，首先，可以通过剥离(Lift-off)工艺或典型的光刻、刻蚀工艺来形成位于第一器件303上的第一键合结构307以及位于所述凹槽300’外围的盖帽晶圆30的第一表面300a上的第一密封环308。

所述第一键合结构307可以为导电柱结构，例如是金属导电柱结构，其材料可以为业界广泛应用的金属导电材料，例如包括Al、Ge、Cu、Au、Ni、Sn、Pt、Ag、W等金属材料中的至少一种。第一密封环308用于实现空腔的封闭，其材料可以是业界广泛应用的用于键合和密封的绝缘介质，例如芯片连接薄膜(die attach film，DAF)或干膜(dry film)等，或者金属材料。优选地，所述第一键合结构307和所述第一密封环308的上表面(即远离盖帽晶圆30的第一表面300a的表面)齐平，以使得后续衬底晶圆上对应的第二键合结构(如图3E中的403)和第二密封环(如图3E中的404)的上表面齐平，有利于降低所述第二键合结构和第二密封环的制作难度，并降低后续键合工艺的难度，提高键合后的结构稳定性。此外，第一密封环308和所述第一键合结构307可以同时形成，也可以分步形成，其中，当第一密封环308和所述第一键合结构307同时形成时，第一密封环308和所述第一键合结构307为相同的材料，例如均为金属材料，而且由于第一密封环308位于外围，其所在位置的盖帽晶圆30和后续的第二密封环位置的衬底晶圆表面一般会均有绝缘介质覆盖，因此第一密封环308和后续形成的金属材质的第二密封环键合后，也不会造成该位置的盖帽晶圆30和衬底晶圆之间的电性连接；当第一密封环308和所述第一键合结构307分步形成时，第一密封环308和所述第一键合结构307可以为不同的材料，例如所述第一键合结构307为金属材料，第一密封环308为DAF或干膜等绝缘介质。

一种典型的所述剥离(Lift-off)工艺例如是包括：首先在形成有第一器件303的盖帽晶圆30的第一表面300a上涂胶并光刻以图案化光刻胶(未图示)，使之暴露出特定区域的盖帽晶圆30的第一表面300a以及第一器件303的表面，然后再制备金属薄膜(未图示)，在覆盖有光刻胶的区域，金属薄膜形成在光刻胶上，而没有覆盖光刻胶的区域，金属薄膜就直接形成在盖帽晶圆30的第一表面300a以及第一器件303的表面上，之后使用溶剂去除所述光刻胶，此时不需要的金属(即形成在光刻胶上的金属薄膜)就随着光刻胶的溶解而脱落在溶剂中，而直接形成在盖帽晶圆30的第一表面300a以及第一器件303的表面上的金属则保留下来形成图形，即得到第一键合结构307的图形。当然，在本发明的一些实施例中，在采用该工艺形成所述第一键合结构307的同时，也可以形成相同材质的第一密封环308，由此获得了第一键合结构307和第一密封环308的组合图形，由此可以简化工艺。

一种典型的光刻、刻蚀工艺例如是包括：首先在例如是通过物理气相沉积等工艺在形成有第一器件303的盖帽晶圆30的第一表面300a上形成金属薄膜(未图示)，然后在金属薄膜上涂覆光刻胶(未图示)并执行曝光和显影等光刻工艺，以图案化光刻胶，使之暴露出特定区域的金属薄膜，然后以光刻胶为掩膜，刻蚀所述金属薄膜，若采用正性光刻胶则是正性光刻胶覆盖的金属薄膜部分被保留下来，若采用负性光刻胶则是负性光刻胶暴露出来的金属薄膜部分被保留下来，其余的金属薄膜被去除，由此得到第一键合结构307的图形。当然，在本发明的一些实施例中，在采用该工艺形成所述第一键合结构307的同时，也可以形成相同材质的第一密封环308，由此获得了第一键合结构307和第一密封环308的组合图形，由此可以简化工艺。

另一种典型的光刻、刻蚀工艺例如是包括：在包括第一器件303的盖帽晶圆30的第一表面300a上沉积一层间介质层(未图示)，然后在层间介质层上涂覆光刻胶并执行曝光和显影工艺，以图案化光刻胶，使之暴露出特定区域的层间介质层，然后以光刻胶为掩膜，刻蚀所述层间介质层，以在层间介质层中形成第一键合结构307和第一密封环所需的开口图形，之后通过金属填充工艺(例如电镀工艺等)在所述开口图形中填充金属，若在开口图形中填充金属时所述层间介质层的表面也随之覆盖一定厚度的金属，可通过化学机械研磨等工艺去除多余的金属，之后可以根据需要来去除所述层间介质层。由此得到顶面齐平的第一键合结构307的图形。当然，在本发明的一些实施例中，在采用该工艺形成所述第一键合结构307的同时，也可以形成相同材质的第一密封环308，由此获得了第一键合结构307和第一密封环308的组合图形，由此可以简化工艺。

请参考图3E，在步骤S2中，接着，提供一衬底晶圆40，所述衬底晶圆40例如为完成CMOS等器件制作的器件晶圆，其可以包括第二衬底400、形成在所述第二衬底400上的第二器件，所述第二器件可以包括CMOS器件401以及与CMOS器件401电连接的金属互连结构402。当所述第一器件303仅为一独立器件的一部分时，所述第二器件还可以包括与所述金属互连结构402电连接的所述独立器件的另一部分(未图示)，在衬底晶圆40和盖帽晶圆30键合后，所述第二器件与所述第一器件303电性连接，以形成完整的独立器件。例如，所述独立器件为MEMS器件，所述第一器件303为MEMS器件中需要高温或者特殊工艺制作的结构，这些结构不能与CMOS同一平台集成，所述第二器件中包括MEMS器件的另一部分结构，这部分结构能够与CMOS同一平台集成，由此可以避免部分MEMS器件结构需要高温或者特殊工艺而不能与CMOS工艺兼容的弊端。所述衬底晶圆40用于和盖帽晶圆30键合的表面上还形成有与第一键合结构307相对应的第二键合结构403以及与第一密封环308相对应的第二密封环404。

所述第二衬底400可以是本领域技术人员熟知的任意合适的衬底材料，所述第二器件可以通过本领域技术人员熟知的适合的半导体工艺形成在该第二衬底400的第一表面400a上(其中也包括位于第一表面400a以下的部分)，所述第二器件的CMOS器件401可以是单独的MOS晶体管，也可以是多个NMOS晶体管或多个PMOS晶体管，还可以是NMOS晶体管和PMOS晶体管等的组合，所述第二器件还可以包括存储器、逻辑电路、功率器件、双极器件等有源器件中至少一种，甚至还可以包括发光二极管等光电器件以及如电阻、电容等无源器件中的至少一种。金属互连结构402用于将衬底晶圆600中的所述第二器件的相应的器件向外引出，用于支持盖帽晶圆30中的第一器件303的操作，为其提供诸如模拟数字转换、放大、存储、滤波等功能，甚至还能与第一器件303电连接组成一完整的独立器件。第二密封环404为闭合环状结构，用于和第一密封环308一起将后续形成的空腔封闭起来，以与外界环境隔开。所述第二键合结构403可以为导电柱结构，例如是金属导电柱结构，其材料可以为业界广泛应用的金属导电材料，例如包括Al、Ge、Cu、Au、Ni、Sn、Pt、Ag、W等金属材料中的至少一种，第一键合结构307和第二键合结构403键合在一起后，可以形成电性连接，以将第一器件303和第二器件电连接在一起。第二密封环404和第一密封环307键合在一起，用于实现空腔的封闭，第二密封环404材料可以是业界广泛应用的用于键合和密封的绝缘介质(例如DAF或干膜等)或金属材料等。此外，第二键合结构403和第二密封环404可以同时形成，也可以分步形成，且第二键合结构403和第二密封环404的形成工艺可以参考第一键合结构307和第二密封环308的形成工艺，在此不再赘述。

请参考图3F，在步骤S3中，倒置盖帽晶圆30，使盖帽晶圆30的第二表面300b朝上，并将盖帽晶圆30的第一表面300a和衬底晶圆40的第一表面400a的相应区域对准，进一步采用键合工艺将盖帽晶圆30的第一表面300a键合到衬底晶圆40的第一表面400a(即第二器件所形成的表面)上，此时第一键合结构307和第二键合结构403对准并键合到一起，形成电性连接，从而可以使得第二器件和第一器件303电连接在一起，以使得第二器件能够支持第一器件303的操作，或者使得第二器件和第一器件303电性连接在一起而形成完整的独立器件。第一密封环308和第二密封环404均为封闭的环结构(即闭合环状结构)，两者对准并键合在一起形成物理连接，以将第一器件303包围在第一密封环308和第二密封环404所围空间内。其中将盖帽晶圆30的第一表面300a键合到衬底晶圆40的第一表面400a上时可以使用任何适合的键合方式，例如熔融键合、共晶键合、静电键合等。本实施例中，第一器件300相对凹槽外围的第一衬底300的表面凸出很多，第一密封环308和第二密封环404除了用于封闭所述第一器件303所需的空腔外，还可以用于在键合盖帽晶圆30和衬底晶圆40的过程中，阻挡多余的键合材料进入到所述空腔中(即第一密封环308和第二密封环404所围的第一器件303所在的空间中)，进而避免影响最终形成的空腔的形状和大小，保证第一器件303移动所需的空间。

请参考图3G，在步骤S4中，若盖帽晶圆30的第一衬底300较厚，则不利于释放孔的形成，因此，可以先对盖帽晶圆30的第二表面300b进行减薄，从而降低后续释放孔的刻蚀工艺难度，且释放孔的深宽比降低有利于降低填充工艺的难度。之后可以通过典型的光刻、刻蚀工艺，刻蚀盖帽晶圆30的第二表面300b至暴露出牺牲层302的表面，以形成至少一个释放孔304，释放孔304的底部暴露出所述牺牲层302的表面。

在本发明的其他实施例中，形成所述释放孔304的步骤(即步骤S4)，也可以放在键合盖帽晶圆30的第一表面300a和衬底晶圆40的第一表面400a之前执行。

请参考图3G和3H，在步骤S4中，可以采用干法刻蚀工艺或湿法刻蚀工艺或者干湿法刻蚀结合的工艺，沿各个所述释放孔304对牺牲层302进行去除。显然，为了有利于牺牲层302的去除，在步骤S1中形成的牺牲层302时，应当考虑各种材质相互之间的刻蚀选择比，当在步骤S1中，先通过刻蚀第一衬底300形成凹槽300’，而后向凹槽300’中填充牺牲层302时，所述牺牲层302的材质优选为可以灰化去除的材料，比如聚酰亚胺(PI)、非晶碳(C)、光刻胶(PR)等，此时可以省略保护层301，这样对第一器件303和第一衬底300均不会有严重损伤。在本发明的一些实施例中，当在步骤S1中，先通过刻蚀第一衬底300形成凹槽300’，而后向凹槽300’中填充牺牲层302时，也可以选用锗(Ge)或者氧化层来做牺牲层302，此时需要在凹槽300’的侧壁和底壁上形成保护层301，以在去除牺牲层302的过程中保护第一器件303和第一衬底300。在本发明的其他实施例中，当通过离子注入工艺来使得凹槽300’限定区域中的第一衬底300的材料转换为所述牺牲层302时，形成的所述牺牲层302的材质可以是多孔硅等多孔的半导体材料。

在牺牲层302完全去除后，盖帽晶圆30和衬底晶圆40之间形成一容置第一器件303的空腔305，各个释放孔304与空腔305连通。保护层301可以继续保留，也可以通过释放孔304进一步去除。本实施例中，空腔305实质上是由第一密封环308和第二密封环404所围空间以及凹槽300’组合形成。

请参考图3H和3I，在步骤S4中，可以采用化学气相沉积(CVD)工艺在盖帽晶圆30的第二表面300b上沉积封口较快的薄膜材料,比如正硅酸乙酯(TEOS)等，形成封孔层306，且所述封孔层306填满各个释放孔304并覆盖在盖帽晶圆30的第二表面300b上，以实现各个所述释放孔304的封口，从而密封所述空腔305，使其变为真空空腔。在本发明的其他实施例中，还可以在真空环境下，使用一层胶带作为封孔层306，粘贴在所述盖帽晶圆30的第二表面300b上，来实现各个所述释放孔304的封口。

在本发明的其他实施例中，当第一器件303需要开放性的空腔结构时，例如第一器件303为麦克风的部分或全部时，可以省略形成306来密封释放孔304的步骤，释放孔304可以作为麦克风的音孔。

之后，可以根据需要，进一步从盖帽晶圆30的第二表面300b或者衬底晶圆40的第二表面(即盖帽晶圆30和衬底晶圆40键合后，衬底晶圆40远离盖帽晶圆30的一侧的表面)，对键合在一起的盖帽晶圆30和衬底晶圆40进行切割，形成切割道和相应的晶片。

进一步的，还可以通过注塑工艺在盖帽晶圆30的第二表面300b上覆盖注塑材料(未图示)。作为示例，所述注塑材料包括热固性树脂，在成型过程中能软化或流动，具有可塑性，可制成一定形状，同时又发生化学反应而交联固化，可以包括酚醛树脂、脲醛树脂、三聚氰胺－甲醛树脂、环氧树脂、不饱和树脂、聚氨酯、聚酰亚胺等热固性树脂中的至少一种。所述注塑材料能够将盖帽晶圆30和衬底晶圆40掩埋在内，并具有平坦的上表面，以提供后续接触插塞工艺所需的工艺表面。

本实施例的封装方法中，首先在盖帽晶圆中形成凹槽并形成牺牲层于所述凹槽中，然后在所述牺牲层上制作第一器件(可以为一独立器件的全部或一部分结构)，并采用倒装的方式将所述盖帽晶圆形成有所述第一器件的表面键合到一衬底晶圆形成有第二器件(可以为所述独立器件的另一部分结构或者支持所述独立器件操作的电路结构)的表面上，以实现所述盖帽晶圆上的第一器件的密封及其与第二器件的电学连接，之后除去牺牲层以形成盖帽晶圆上的第一器件的活动所需的空腔。本发明的封装方法使用盖帽晶圆和衬底晶圆这两片晶圆可以实现现有的盖帽晶圆、待集成晶圆和衬底晶圆这三片晶圆的封装结构，能够提高晶圆利用率并降低成本，有利于超薄产品的制作；而且可以在盖帽晶圆和衬底晶圆这两片晶圆上分别制作相应的器件，因此有利于提高产品集成度，尤其是能将一复杂器件(即独立器件)分成两部分而分别制作到盖帽晶圆和衬底晶圆这两片晶圆上，由此可以大大降低复杂器件制作的工艺难度，例如当所述复杂器件为MEMS器件时，可以将MEMS器件中需要高温或者特殊工艺制作的部分作为第一器件，将MEMS器件的其他部分以及支持所述MEMS器件操作的CMOS电路结构作为第二器件，由此可以避免MEMS器件的第一器件的制作不能与CMOS电路结构的制作不能在同一平台集成的弊端。

应当认识到，上述实施例中，请参考图3A和3B，当在步骤S1中提供的盖帽晶圆30中形成的凹槽300’足够深，在凹槽300’填充的牺牲层302未填满凹槽300’，由此使得形成在牺牲层302上的第一器件303的上表面与凹槽外围的第一衬底300的第一表面300a齐平或者仅仅高出凹槽外围的第一衬底300的第一表面300a一点点(例如仅仅高出500nm以内)时，可以省略第一密封环308和第二密封环404的制作，直接利用粘附剂或其他键合材料，来将凹槽外围的盖帽晶圆30和衬底晶圆40的相向表面(即300a和400a)键合在一起，此时构成第一器件303所需的空腔主要由凹槽300形成。

请参考图3H至3I，本发明一实施例还提供一种封装结构，优选地采用本发明的封装方法来制作，以简化工艺，降低成本。

本实施例的封装结构包括两片键合在一起的晶圆：盖帽晶圆30和衬底晶圆40。其中，所述盖帽晶圆30具有相背设置的第一表面300a和第二表面300b，所述盖帽晶圆30的第一表面300a上形成有凹槽(如图3A中的300’所示)所述凹槽中填充有可被去除的牺牲层302，所述牺牲层302上形成有第一器件303。所述衬底晶圆40具有第二器件(包括CMOS器件401以及电连接CMOS器件的金属互连结构402)，所述盖帽晶圆30的第一表面300a键合到所述衬底晶圆40的第一表面400a上，且在所述牺牲层302被去除时，所述盖帽晶圆30和所述衬底晶圆40之间形成空腔305，所述第一器件303位于所述空腔305内并和所述第二器件电性连接。

本实施例中，所述盖帽晶圆30可以为本领域技术人员熟知的任何适合的衬底材料，例如半导体、玻璃、石英、透明高分子材料、蓝宝石、陶瓷等，所述盖帽晶圆30的凹槽的横截面(即平行于盖帽晶圆30的第一表面300a的截面)形状可以是四边形、六边形、圆形或者椭圆形等等，所述凹槽3的纵截面(即垂直于盖帽晶圆30的第一表面300a的截面)形状可以是矩形、正梯形、倒梯形、U形等等。所述凹槽的深度需要满足第一器件303活动所需的空腔的深度要求，例如为5μm～20μm。所述盖帽晶圆30中除第一器件303以外，还可以形成有其他器件、金属互连结构等，只要这些结构不妨碍凹槽以及释放孔304即可，这些器件可以包括存储器、逻辑电路、功率器件、双极器件、单独的MOS晶体管等有源器件中至少一种，甚至还可以包括发光二极管等光电器件以及如电阻、电容等无源器件中的至少一种。

所述牺牲层302的材料包括聚酰亚胺(PI)、无定形碳(α-C)、氧化硅(OX)、掺磷的硅玻璃(PSG)、掺硼硅的玻璃(BPSG)以及不同于所述盖帽晶圆30的材质的半导体材料中的至少一种，其中不同于所述盖帽晶圆30的半导体材料包括但不限于锗、非晶硅或多晶硅。为了在去除所述牺牲层302时保护所述盖帽晶圆30免受损伤，所述牺牲层302和所述凹槽的表面(即凹槽的侧壁和底壁)之间还形成有一保护层301，所述保护层301的材质可以为氧化硅、氮化硅、氮氧化硅、抗反射薄膜、吸附剂等材料，也可以为钼(Mo)和铝(Al)等金属材料或者氮化钛(TiN)和氮化钼铝(MoAlN)等金属氮化物材料。

所述第一器件303形成于牺牲层302之上而并不覆盖牺牲层302之外的区域，以在牺牲层302被去除之后，能够完全与盖帽晶圆30分离开来，由此可见，牺牲层302的厚度只要满足第一器件303的封装要求就可，例如，所述牺牲层302可以填满所述凹槽，且所述牺牲层302与第一器件303接触的表面与所述盖帽晶圆30的第一表面300a齐平，或者，所述牺牲层302填充在所述凹槽中且与第一器件303接触的表面低于所述盖帽晶圆30的第一表面300a，或者，所述牺牲层302填充在所述凹槽区域且与第一器件303接触的表面高于所述盖帽晶圆30的第一表面300a。所述第一器件303可以包括具有独立功能的独立器件的一部分或者全部，由此使得在衬底晶圆中的第二器件可以包括用于支持所述第一器件303操作的CMOS电路，这样一来可以避免需要高温或者特殊工艺制作的所述第一器件303和某些CMOS工艺不兼容而不能同一平台集成的弊端。其中，所述第一器件303对应的独立器件可以包括存储器、逻辑电路、功率器件、双极器件、微机电系统(MEMS)等有源器件中至少一种，还可以包括发光二极管等光电器件，也可以包括如电阻、电容等无源器件中的至少一种。所述MEMS包括陀螺仪、加速度计、惯性传感器、压力传感器、流量传感器、位移传感器、电场传感器、电场强度传感器、电流传感器、磁通传感器和磁场强度传感器、温度传感器、热流传感器、热导率传感器、光调制器、声音传感器、气体传感器、湿度传感器、离子传感器、生物传感器等中的至少一种。也就是说，一个所述第一器件303对应的独立器件可以是是仅包括一个元器件的芯片，也可以是具有多个相同结构的元器件的芯片，还可以是具有多个不同结构和/或不同功能的元器件的芯片。

本实施例中，所述盖帽晶圆30的第二表面300b上形成有至少一个暴露出所述牺牲层302的释放孔304，所述释放孔304在所述牺牲层302被去除后与所述空腔305连通。可选地，所述的封装结构还包括封孔层306，所述封孔层306为至少填充在所述释放孔304中的材料层(该材料层可以填满所述释放孔304并在盖帽晶圆30的整个第二表面300b上覆盖一定厚度)或者为粘贴在所述盖帽晶圆30的第二表面300b上的胶带。

所述衬底晶圆40为完成CMOS等器件制作的器件晶圆，其可以包括第二衬底400以及形成在所述第二衬底400上的第二器件，当所述第一器件303包括一独立器件的全部时，所述第二器件包括支持所述独立器件的操作的CMOS电路结构，所述CMOS电路结构包括CMOS器件401及其连接的金属互连结构402；而当所述第一器件303包括一独立器件的一部分时，所述第二器件包括所述独立器件的另一部分以及支持所述独立器件的操作的CMOS电路结构，所述第一器件303和所述第二器件中的所述独立器件的另一部分电性连接而形成所述独立器件，这样一来可以避免所述第一器件303制作工艺和某些CMOS工艺不兼容的问题，例如当所述第一器件303为MEMS器件中需要高温或者特殊工艺制作的结构时，第二器件包括所述MEMS器件的其他结构以及支持所述MEMS器件的操作的CMOS电路结构，盖帽晶圆30和衬底晶圆40键合在一起，第一器件303和第二器件中的所述MEMS器件的其他结构电性连接，构成了MEMS器件的完整结构，避免了MEMS器件结构中需要高温或者特殊工艺制作的结构不能与CMOS电路同一平台集成的弊端。

本实施例中，所述封装结构还包括第一键合结构307、第一密封环308、第二键合结构403以及第二密封环404。其中，所述第一键合结构307形成于所述第一器件303上；所述第一密封环308形成于所述牺牲层302所在的凹槽外围的所述盖帽晶圆30的第一表面300a上；所述第二键合结构403形成于所述第二器件上且与所述第一键合结构307对准并键合在一起，用于形成第一器件303和第二器件之间的电性连接；所述第二密封环403形成于所述第二器件外围的所述衬底晶圆40的第一表面400a上，并与所述第一密封环308对准并键合在一起，用于形成盖帽晶圆30和衬底晶圆40之间的物理连接；所述第一密封环308和所述第二密封环403可以为闭合环状结构，用以实现空腔305的封闭。

由上所述可知，本实施例的封装结构实质上是一种半成品结构，具有盖帽晶圆和衬底晶圆这两片晶圆以及可被去除的牺牲层，所述盖帽晶圆不仅仅用作真空封装的封盖层，还用于制作MEMS等独立器件的部分或全部(即第一器件)，且其可被去除的牺牲层是形成在盖帽晶圆的凹槽中的，当盖帽晶圆键合到衬底晶圆上后，去除所述牺牲层，就可以使得盖帽晶圆上的第一器件被封装在空腔内。本发明的封装结构，能够降低成本，提高产品集成度，并降低复杂器件的工艺难度，有利于超薄产品的制作，而且还可以避免MEMS等独立器件的部分或全部需要高温或者特殊工艺不能与CMOS器件电路在同一平台集成的弊端。

在本发明的其他实施例中，当第一器件303全部或大部分被所述凹槽所围绕时，所述凹槽足够深且能满足第一器件303活动所需的空间，即所述空腔305主要有凹槽形成时，也可以省略所述第一密封环308和所述第二密封环403，凹槽外围的盖帽晶圆的30的第一表面300a和第二器件外围的衬底晶圆40的第一表面400a通过粘附剂或其他键合材料直接键合在一起。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种封装方法，其特征在于，包括：

提供衬底晶圆，所述衬底晶圆上形成有第二器件；

2.如权利要求1所述的封装方法，其特征在于，在所述凹槽中形成所述牺牲层之前，先形成保护层于所述凹槽的侧壁和底壁上。

3.如权利要求1所述的封装方法，其特征在于，在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合之前，形成第一键合结构于于所述第一器件上；以及，形成第二键合结构于所述第二器件上，并与所述第一键合结构对应；在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合时，所述第一键合结构和所述第二键合结构对准并键合在一起，形成电性连接。

4.如权利要求3所述的封装方法，其特征在于，所述第一键合结构和所述第二键合结构的材料分别包括Al、Ge、Cu、Au、Ni、Sn和Ag中的至少一种。

5.如权利要求1至4中任一项所述的封装方法，其特征在于，在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合之前，还形成第一密封环于所述盖帽晶圆形成有所述第一器件的表面上，且所述第一密封环于所述凹槽外围的所述盖帽晶圆的表面上；以及，形成第二密封环于所述衬底晶圆形成有所述第二器件的表面上，且所述第二密封环位于所述第二器件外围的所述衬底晶圆的表面上，并与所述第一密封环对应；在将所述盖帽晶圆形成有所述第一器件的表面与所述衬底晶圆形成有所述第二器件的表面进行键合时，所述第一密封环和所述第二密封环对准并键合在一起，以封闭所述空腔。

6.如权利要求5所述的封装方法，其特征在于，所述第一密封环和所述第二密封环的材料为绝缘介质或金属。

7.如权利要求1所述的封装方法，其特征在于，所述封装方法还包括：

8.如权利要求7所述的封装方法，其特征在于，在刻蚀所述盖帽晶圆以形成所述释放孔之前，自所述盖帽晶圆背离所述衬底晶圆的一侧对所述盖帽晶圆进行减薄。

9.如权利要求1所述的封装方法，其特征在于，所述第一器件包括一独立器件的全部，所述第二器件包括支持所述独立器件的操作的电路结构；或者，所述第一器件包括一独立器件的一部分，所述第二器件包括所述独立器件的另一部分，所述第一器件和所述第二器件电性连接而形成所述独立器件。

10.如权利要求9所述的封装方法，其特征在于，所述独立器件为MEMS器件。

11.一种封装结构，其特征在于，包括：

衬底晶圆，所述衬底晶圆上形成有第二器件；

12.如权利要求11所述的封装结构，其特征在于，所述牺牲层和所述凹槽的内表面之间还形成有保护层。

13.如权利要求11所述的封装结构，其特征在于，所述封装结构还包括第一键合结构和第二键合结构，所述第一键合结构形成于所述于第一器件上；所述第二键合结构形成于所述第二器件上并与所述第一键合结构对准并键合在一起，以实现所述第一器件和所述第二器件的电性连接。

14.如权利要求13所述的封装结构，其特征在于，所述第一键合结构和所述第二键合结构的材料分别包括Al、Ge、Cu、Au、Ni、Sn和Ag中的至少一种。

15.如权利要求11至14中任一项所述的封装结构，其特征在于，所述封装结构还包括第一密封环和第二密封环，所述第一密封环形成于所述盖帽晶圆形成有所述第一器件的表面上，且所述第一密封环于所述凹槽外围的所述盖帽晶圆的表面上；所述第二密封环形成于所述衬底晶圆形成有所述第二器件的表面上，且所述第二密封环位于所述第二器件外围的所述衬底晶圆的表面上并与所述第一密封环对准并键合在一起，以封闭所述空腔。

16.如权利要求15所述的封装结构，其特征在于，所述第一密封环和所述第二密封环的材料为绝缘介质或金属。

17.如权利要求11所述的封装结构，其特征在于，所述盖帽晶圆背离所述衬底晶圆的一侧的表面上形成有至少一个暴露出所述牺牲层的释放孔，所述释放孔在所述牺牲层被去除后与所述空腔连通。

18.如权利要求17所述的封装结构，其特征在于，所述封装结构还包括封孔层，所述封孔层为至少填充在所述释放孔中的材料层，或者，所述封孔层为粘贴在所述盖帽晶圆背离所述衬底晶圆的一侧的表面上的胶带。

19.如权利要求11所述的封装结构，其特征在于，所述第一器件包括一独立器件的全部，所述第二器件包括支持所述独立器件的操作的电路结构；或者，所述第一器件包括一独立器件的一部分，所述第二器件包括所述独立器件的另一部分，所述第一器件和所述第二器件电性连接而形成所述独立器件。

20.如权利要求19所述的封装结构，其特征在于，所述独立器件为MEMS器件。