DE102014108995A1 - Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias - Google Patents

Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias Download PDF

Info

Publication number
DE102014108995A1
DE102014108995A1 DE102014108995.2A DE102014108995A DE102014108995A1 DE 102014108995 A1 DE102014108995 A1 DE 102014108995A1 DE 102014108995 A DE102014108995 A DE 102014108995A DE 102014108995 A1 DE102014108995 A1 DE 102014108995A1
Authority
DE
Germany
Prior art keywords
metal plate
layer
distribution layer
vias
current distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014108995.2A
Other languages
English (en)
Inventor
Jayong Koo
Suzanne L. Huh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102014108995A1 publication Critical patent/DE102014108995A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Metall-Isolator-Metall-Kondensator auf der Chiplage wird mit partiellen Vias beschrieben. Bei einem Beispiel werden erste und zweite Stromverteilungsschichten in einer Halbleiter-Chiplage gebildet. Die Stromverteilungsschichten weisen Stromschienen auf. Erste und zweite Metallplatten werden in Metallschichten der Chiplage zwischen den Stromverteilungsschichten gebildet. Volle Vias erstrecken sich von einer Stromschiene der ersten Polarität der ersten Stromverteilungsschicht zu einer ersten Seite der zweiten Metallplatte und von einer zweiten Seite der zweiten Metallplatte gegenüber der ersten Seite der Metallplatte zu einer Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht. Partielle Vias erstrecken sich von der Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht und enden an der zweiten Seite der zweiten Metallplatte.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf das Gebiet von Kondensatoren in der Chiplage und insbesondere auf elektrische Anschlüsse für solche Kondensatoren.
  • HINTERGRUND
  • Halbleiter-Chiplagen schließen eine Stromverteilungsschicht in der Chiplage ein, die externen Strom empfängt und den Strom zu den verschiedenen Schaltungen in einer oder mehreren Routings und Schaltungsschichten der Chiplage verteilt. Der durch die Stromverteilung zugeführte Strom ist einer Vielzahl von unterschiedlichen Rauschquellen unterworfen, die den normalen Betrieb der Schaltungen stören können. Das Rauschen kann in Form von Spannungs- und Stromschwankungen sowie in Form von zusätzlichen Signalen vorhanden sein. Da Taktungsaktivitäten in den digitalen Schaltungen die Mehrheit an Rauschen verursachen, kann das Rauschen durch Kondensatoren parallel zu den Stromleitungen gefiltert werden.
  • Wenn das Versorgungsrauschen höher ist als gewünscht, dann werden Entkopplungskondensatoren auf der Chiplage innerhalb der Schichten der Chiplage gefertigt. Ein Metall-Isolator-Metall-(MiM)-Kondensator ist ein Beispiel eines Entkopplungskondensators auf der Chiplage, der verwendet wird, weil er in den Metallschichten der Chiplage eingebettet wird und keine zusätzliche Chiplagenfläche erfordert.
  • Ein MiM-Kondensator erfordert eine Anzahl von Through Vias. Ein Through Via verbindet die MiM-Platten mit den angrenzenden Netzschichten auf beiden Seiten der Platten d. h., mit der oberen Schicht und der unteren Schicht. Das Through Via dient als ein Strompfad zwischen den MiM und dem Rest der Stromverteilung. Diese oder jede andere Art der Querverbindung kann die Verbindungen innerhalb der Chiplage herstellen, wo auch immer sich das Routing für diese oberen und unteren Schichten überlappt. Die Through Vias sind wie alle anderen verbindenden Vias eindeutig für jede Chiplagen-Topologie in die Chiplage konzipiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Erfindungsgemäße Ausführungsformen werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
  • 1 ist ein Diagramm eines Computergeräts, das eine Hauptplatine und eine gepackte Chiplage aufweist, das elektrische Eigenschaften des Systems zeigt.
  • 2A ist eine Perspektiveexplosionsdarstellung eines MiM-Kondensators gemäß einer Ausführungsform der Erfindung.
  • 2B ist ein Seiten-Querschnittsdiagramm des MiM-Kondensators von 2A.
  • 2C ist ein Seiten-Querschnittsdiagramm eines MiM-Kondensators gemäß einer weiteren Ausführungsform der Erfindung.
  • 3A ist eine Perspektiveexplosionsdarstellung des MiM-Kondensators von 2A, die elektrische Eigenschaften gemäß einer Ausführungsform der Erfindung zeigt.
  • 3B ist ein Schaltplan des MiM-Kondensators von 3A. 4A ist ein Oberseitendiagramm von mehreren Schichten eines MiM-Kondensators gemäß einer Ausführungsform der Erfindung.
  • 4B ist ein Prozessablaufdiagramm der Bildung eines MiM-Kondensators gemäß einer Ausführungsform der Erfindung.
  • 5 ist ein Blockdiagramm eines Computergeräts, das eine Metall-Isolator-Metall-Kondensatorstruktur gemäß einer Ausführungsform der Erfindung einbindet
  • AUSFÜHRLICHE BESCHREIBUNG
  • Das Stromlieferungsnetzwerk auf der Chiplage von vielen Chiplagen kann sich sehr auf MiM-Kondensatoren verlassen, um die Spannungen zu stabilisieren und Rauschen in der Chiplage zu reduzieren. Mit zunehmender Betriebsfrequenz und abnehmender Chipgröße werden die MiM-Kondensatoren für schwierigere Spezifikationen konzipiert, um die gewünschte Kapazität bei der gewünschten Frequenz zu liefern. Bei einer gegebenen Chiplagenfläche ist die effektive Hochfrequenzkapazität eines MiM-Kondensators durch Designrichtlinien für Via- und Routingabstände begrenzt. Zur gleichen Zeit nimmt die Anzahl an Schalttransistoren zu, und ihre Größe verringert sich mit aufeinanderfolgenden Designs. Dies begrenzt den verfügbaren Raum für die Vias, die Kondensatoren verbinden.
  • MiM-Kondensatoren weisen ein Abfallen gegenüber der Frequenz auf, sodass die wirksame Kapazität bei höheren Frequenzen aufgrund der Reihenwiderstandswirkung reduziert ist. Die Frequenzantwort eines MiM-Kondensators kann unter Verwendung von zwei Faktoren gesteuert werden. Der Erste ist die Kapazität bei Gleichstrom oder niedriger Frequenz. Der Zweite ist die 3 dB-Grenzfrequenz, d. h., die Frequenz, bei der die Kapazität um 3 dB verringert wird. Der Betrag an verfügbarer Kapazität bei Betriebsfrequenzen kann durch das Erhöhen der Anzahl oder der Größe der Kondensatoren vergrößert werden. Dies erhöht die Kapazität bei Gleichstrom. Der Betrag an verfügbarer Kapazität kann auch durch das Verschieben der 3 dB-Grenzfrequenz zu höheren Frequenzen erhöht werden.
  • Das Erhöhen des Wertes der Kapazität bei Gleichstrom und niedriger Frequenz erfordert mehr Chiplagenfläche und vorsichtigeres Routing der Vias, um die Kondensatorplatten mit den geeigneten zu filternden Spannungen zu verbinden. Das Erhöhen der 3 dB-Grenzfrequenz kann auf eine Vielzahl von unterschiedlichen Arten und Weise erfolgen. Eine Herangehensweise ist, die Anzahl an Through Vias zu erhöhen. Das Through Via verbindet die MiM-Platten mit den angrenzenden Netzschichten und dies dient als ein Strompfad zwischen dem MiM und dem Rest der Stromverteilung. Dies verringert die äquivalente ohmsche Komponente des MiM-Kondensators und bewegt deshalb die 3 dB-Grenzfrequenz zu einer höheren Frequenz.
  • Um die Zahl von Through Vias zu steigern, wird der überlappende Bereich der entsprechenden Schichten vergrößert, sodass ein vertikales Via durch den Kondensator mit den zwei Schichten auf beiden Seiten des Kondensators verbinden kann. Der überlappende Bereich muss für jede neue Chiplage neu gestaltet werden. Die Anforderung für Bereiche zum Überlappen erlegt Beschränkungen diesbezüglich auf, wie die zwei verbindenden Schichten geroutet werden müssen.
  • Die Hochfrequenzeigenschaften der MiM-Kondensatoren können auch verbessert werden, ohne die entsprechenden Schichten umzurouten, um Vias zwischen den zwei Schichten aufzunehmen. Zusätzlich zu einer Anzahl an Through Vias von einer Stromversorgungsschicht zu einer Schaltungsschicht können partielle Vias verwendet werden. Die partiellen Vias können als blinde Vias implementiert werden, indem sie nur die Innenschichten verbinden. Beispielsweise können die Vias eine Kondensatorplatte nur mit der nächsten Schicht in der Stromverteilung verbinden. Dies lässt auch signifikante Freiheit in der Anordnung der Vias zu, da die Schichten zwischen der Stromvereilung und den Kondensatorplatten gewöhnlich wenig Routing wenn überhaupt aufweisen, um ein partielles Via zu stören.
  • Die partiellen Vias zwischen dem Stromverteilung und den Kondensatorplatten verringern die äquivalente ohmsche Komponente des MiM-Kondensators. Die reduzierte ohmsche Komponente erhöht die Kapazität bei höheren Frequenzen, was die 3 dB-Grenzfrequenz zu einer höheren Frequenz bewegt.
  • 1 ist ein Diagramm einer Elektronik mit einer gepackten Chiplage auf einer Hauptplatine. Das System kann irgendeines aus einer Vielzahl von unterschiedlichen Arten sein und schließt eine Hauptplatine, Systemplatine oder Logikplatine 102 ein, die mit einem Spannungsregler 104 gekoppelt ist. Der Spannungsregler erhält Strom von einer Stromversorgung 110 und generiert die Spannungen, die erforderlich sind, um die Komponenten anzusteuern, die mit der Hauptplatine verbunden sind. Dies schließt normalerweise eine Vielzahl von unterschiedlichen Gleich- und Schaltspannungen ein. Der Spannungsregler ist normalerweise auf der Hauptplatine verlötet, kann aber alternativ mittels Drahtleitungen, Lötkontakthügel oder jeder anderen Art und Weise angeschlossen sein. Strom wird durch die Hauptplatine zu allen geeigneten Komponenten des Systems geroutet, die vom Strom von der Hauptplatine abhängig sind. Die Hauptplatine schließt die Entkopplungskondensatoren 112 ein, um den Strom zu filtern, der von der Stromversorgung empfangen und von der Hauptplatine zu geeigneten Komponenten übertragen wird.
  • Eine Chiplage 106 ist mit einem Paketsubstrat 108 unter Verwendung von beispielsweise C4-(Controlled Collapse Chip Connection)-Kontakthügeln gekoppelt, obwohl jede andere Art von Chiplagen-Technologie verwendet werden kann, einschließlich direkten Lötbefestigungen, Drahtleitungen und Sockelsystemen. Das Paketsubstrat 108 ist wiederum mit der Hauptplatine 102 unter Verwendung einer Kugelgitteranordnung oder jedes anderen geeigneten Anschlusssystems verbunden. Strom wird von der Stromversorgung 110 zum Spannungsregler 104 zur Hauptplatine 102 zum Paket 108 und von dort zur Chiplage 106 geliefert. Während dies eine übliche Herangehensweise für das Liefern von Strom zur Chiplage ist, kann eine Vielzahl von anderen Strompfaden verwendet werden. Die Chiplage weist aktive Schaltungen auf, die als mehrere Stromsenken 114 und Pfade zur Streukapazität gezeigt als die mehreren Kondensatoren 116 dargestellt sind.
  • 2A ist ein Diagramm einer Perspektiveexplosionsdarstellung von vier beispielhaften Schichten innerhalb der Chiplage 106 von 1, zwei Stromverteilungsschichten 240, 242 und zwei Metallplattenschichten 244, 246. Die vier Schichten werden als Beispiele bereitgestellt und können sich nicht den ganzen Weg durch die Chiplage als Stromverteilung oder Metallplatte erstrecken. Die Stromverteilungsschichten können auch Daten-, Befehls- und andere Arten des Routings einschließen. Die Metallplatten können auf kleine Bereiche eines speziellen Bereichs der Chiplage begrenzt sein. Während nur zwei Metallplattenschichten gezeigt sind, kann es Metallplatten auch in anderen Schichten geben. Während nur eine Stromverteilungsschicht auf jeder Seite der Metallplatten gezeigt ist, kann es noch viele Schichten auf jeder Seite geben. Während viele Chiplagen fünf oder zehn Schichten auf jeder Seite aufweisen, kann es mehr oder weniger geben. Die für diese Schichten verwendeten Bezeichnungen und Designs können für ein unterschiedliches Chiplagendesign oder ein unterschiedliches Nomenklatursystem vollständig unterschiedlich sein.
  • Die erste oder obere Stromverteilungsschicht ist ein Beispiel einer Metallschicht, die von dielektrischen Schichten umgegeben ist und dazu verwendet wird, Strom bei unterschiedlichen Spannungen und Polaritäten durch mehrere Stromschienen zu routen. Die Stromschienen werden durch die Schicht verteilt, um Strom an entsprechende Stellen in anderen Schichten bereitzustellen. Die obere Stromverteilungsschicht kann die erste Lage sein, die dem Paketsubstrat am nächsten ist und Strom direkt von den C4-Kontakthügeln erhält, es kann jedoch eine unterschiedliche Stromschicht verwendet werden. Die obere Stromverteilungsschicht unterstützt wie gezeigt Routing-Schichten für mindestens die Vcc- und Vss-Polaritäten, die an die Chiplage bereitgestellt werden. Andere Polaritäten und Spannungen können auch auf dieser und anderen Schichten unterstützt werden.
  • Ein Kondensator 204 ist durch zwei Metallplatten, eine Vss-Schicht 244 und eine Vcc-Schicht 246 gebildet. Diese Platten sind innerhalb der Chiplage eingebettet und durch eine dielektrische Schicht 206 getrennt, die nicht dargestellt ist. Die Platten sind als rechteckig gezeigt, sie können jedoch abhängig vom Routing, den Anforderungen für andere Strukturen und der gewünschten Leistung jede gewünschte Form aufweisen. Die zwei Platten bilden einen Kondensator durch eine Verbindung über der Vss-Schicht und unter der Vcc-Schicht. Vias verbinden die Platten mit Spannungen auf beiden Seiten der Platten, wie nachfolgend ausführlicher beschrieben. Bei diesem Beispiel wird dieser MiM-Kondensator zwischen Vcc- und Vss-Schienen auf beiden Seiten der Metallplatten platziert, um Rauschen und andere Elemente aus der Betriebsspannung für die Chiplage zu filtern.
  • Die Vcc-Stromschiene der oberen Schicht 240 ist mit einem vollen Via gekoppelt, das sich durch die Vss-Schicht erstreckt, zu einer ersten Seite der Vcc-Schicht verbindet, sich durch die andere Seite der Vcc-Schicht fortsetzt und zu einer Struktur in der unteren Stromverteilungsschicht 242 verbindet, die auch auf Vcc ist. Das volle Via stellt eine Verbindung mit einer Platte des Kondensators her, aber nicht mit der anderen Platte des Kondensators. Vcc verweist auf eine Spannung, die mit mehreren CMOS-(Complementary Metal Oxide Semiconductor; Komplementär-Metalloxid-Halbleiter)-Kollektoren gekoppelt ist und der positiven Spannung für diese Chiplage entspricht. Die untere Stromverteilungsschicht 242 ist eine von mehreren Stromverteilungsschichten von aktiven CMOS-Schaltungen und dem Routing für die Chiplage. Die untere Schicht ist durch das Via mit der oberen Schicht durch eine einzelne Platte des Kondensators verbunden
  • Die zweite Platte des Kondensators ist durch ein ähnliches volles Via (nicht dargestellt) gekoppelt, das an einem Ende mit Vss an der oberen Stromverteilungsschicht 240 verbunden ist, mit der ersten Platte, der Vss-Platte, verbindet, durch die zweite Platte, die Vcc-Platte ohne einem Verbinden, hindurchgeht und mit einem unterschiedlichen Teil der unteren Schicht 242, einem Teil, der bei Vss ist, verbindet. Vss verweist auf eine Spannung, die mit mehreren CMOS-Transistorquellen gekoppelt ist und der negativen oder Massespannung für diese Chiplage entspricht. Mit vollen Vias, die Vcc mit der ersten Platte und Vss mit der zweiten Platte verbinden, sind die zwei Platten jeweils mit einem entgegengesetzten Potenzial der Betriebsspannung ausgestattet.
  • Die untere Stromverteilungsschicht ist mit Strukturen bei Vss 208 und Strukturen bei Vcc 210 gezeigt. Normalerweise gibt es noch viel mehr Stromverteilungsschichten. In einigen Fällen werden die Schichten als M9 bis M1 bezeichnet, jedoch kann die Nomenklatur für andere Designs unterschiedlich sein. Es können obere Füll- und Isolationsschichten über der M1-Schicht aufgebracht werden und eine Paketabdeckung kann auch verwendet werden, um das Paket abzudichten, das die Chiplage enthält.
  • Zusätzlich zu den vollen Vias, die an der oberen und unteren Seite jeder Kondensatorplatte befestigt sind, sind partielle Vias 216 auch mit der ersten Kondensatorplatte gekoppelt. Die partiellen Vias erstrecken sich von einem Vcc-Abschnitt 208 der unteren Routingschicht 242 zur Vcc-Platte 246, aber nicht über diese Platte hinaus und nicht bis zur entgegengesetzten Stromverteilungsschicht 240. Diese Vias können platziert werden, wo immer eine gute Verbindung zur unteren Schicht 242 hergestellt werden kann, ohne Rücksicht auf die Position der entsprechenden Vcc-Schicht der oberen Schicht 240. Außerdem kann es abhängig vom Design viele andere Schichten zwischen der oberen Vss-Platte 244 und der oberen Stromverteilungsschicht 240 geben oder auch nicht. Die vollen Vias müssen so platziert werden, dass ein Konflikt mit irgendeiner von diesen Schichten vermieden wird. Das partielle Via erstreckt sich nicht von einer Metallplatte bis zur oberen Stromverteilungsschicht und daher beeinträchtigen die Bahnen irgendwelcher Schichten zwischen diesen zwei Schichten die Anordnung der partiellen Vias 216 nicht.
  • 2B ist ein Diagramm einer Seiten-Querschnittsexplosionsdarstellung der Vias und der vier Schichten von 2A. Die gleichen vier Schichten werden gezeigt. Die gleichen vollen Vias 202 und partiellen Vias 216 werden auch gezeigt. Diese Vias stellen Verbindungen mit den gleichen Vcc- und Vss-Teilen der Stromverteilungsschichten und der Metallplattenschichten her. Partielle Vss-Vias (nicht dargestellt) können auch zwischen der unteren Stromverteilungsschicht 242 und der Vss-Platte 244 angewandt werden. Außerdem oder statt dessen können partielle Vss-Vias zwischen der oberen Stromverteilungsschicht 240 und der metallischen Vss-Platte für die Vss-Netze wie gezeigt in 2C eingefügt werden.
  • Durch Hinzufügen dieser partiellen Vias zwischen einer einzelnen der Stromverteilungsschichten und einer Platte des MiM-Kondensators, erhöht sich die Gesamtzahl an Vias, die mit den MiM-Kondensatoren verbunden sind. Dies verringert die äquivalente ohmsche Komponente des MiM-Kondensators und bewegt deshalb die 3 dB-Grenzfrequenz zu einer höheren Frequenz. Die partiellen Vias stellen viele Vorteile bereit. Der Frequenzbereich der Kapazität des MiM kann erweitert werden. Die partiellen Vias können bei geringeren Kosten und in kürzerer Zeit in die Chiplage konzipiert werden als ein volles Via. Die Traces auf den Stromverteilungsschichten können mit anderen Prioritäten als das Bereitstellen für die MiM-Vias geroutet werden.
  • Während sich die Halbleitertechnologie mit jedem Projekt ändert, ändern sich die Netz-Layouts, und die MiM-Kondensatorschichtroutings müssen sich auch ändern. Die MiM-Kondensatoreigenschaften müssen dann neu beurteilt und die Kondensatoren erneut für jede neue Chiplage konzipiert werden. Die zunehmende Schaltfrequenz erfordert eine noch höhere Kapazität vom MiM-Kondensator\im HF-Bereich, was mehr Präzision im Kondensatordesign erfordert.
  • 2C zeigt ein Beispiel von partiellen und vollen Vias für die Vcc-Platte, bei der die partiellen Vias von der gegenüberliegenden Seite der Metallplatte verbinden. Solche partiellen Vias können anstatt oder zusätzlich zu den partiellen in 2B gezeigten Vias vorhanden sein. Eine ähnliche Herangehensweise kann für die Vss-Platte (nicht dargestellt) verwendet werden. Im Beispiel von 2C werden die gleichen vier Schichten, zwei Stromverteilungsschichten 240, 242 und zwei Metallplattenschichten 244, 246 gezeigt. Die Vcc-Metallplattenschicht 246 ist durch volle Vias 202 mit den Stromverteilungsschichten auf beiden Seiten der Platte verbunden. Die vollen Vias verbinden mit der Vcc-Platte 246, aber nicht mit der Vss-Platte 244.
  • Die partiellen Vias 226 verbinden mit Vcc-Stromschienen der oberen Stromverteilungsschicht 240, passieren die obere Vss-Metallplatte 244 und verbinden mit der Vcc-Schicht 246. Die gleichen partiellen Vias 216 wie gezeigt in 2B verbinden auch die untere Stromverteilungsschicht 242 mit der Vcc-Schicht. Dies lässt mehr Verbindungen zur Metallplatte zu, ohne dass die Vcc-Stromschienen ausgerichtet sein müssen. Wie in den 2A und 2B sind keine Verbindungen für das Vss-Netz gezeigt, diese können jedoch auf die gleiche Weise hergestellt werden.
  • 3A ist ein Diagramm einer perspektivischen Ansicht von vier der Schichten innerhalb der Chiplage von 1, das elektrisch äquivalente Modelle eines vollen Vias und eines partiellen Vias zeigt. Wie gezeigt in 3A, weist das volle Via zwischen der Vcc-Platte 246 und der oberen Stromverteilungsschicht 240 eine ohmsche Komponente 310 und eine induktive Komponente 312 auf. Ähnlich weist das volle Via zwischen der Vcc-Platte und der unteren Stromverteilungsschicht 242 auch eine ohmsche Komponente 314 und eine induktive Komponente 316 auf. Diese Komponenten sind auch im Schaltdiagramm von 3B als Kombination aus einem einfachen Widerstand und einem Induktor gezeigt. 3B ist ein Diagramm der vollen und partiellen Vias von 3A als ein Schaltdiagramm, das R-(Widerstand) und L-(Induktivität)-Komponenten von einem vollen und einem partiellen Via zeigt.
  • In den Verbindungen, die in den Diagrammen der 2A, 2B und 2C gezeigt sind, ist das partielle Via 216 parallel mit dem vollen Via 202 verbunden. Das partielle Via weist auch eine ohmsche Komponente 318 und eine induktive Komponente 320 auf, die parallel zu der des vollen Vias ist. Durch Hinzufügen partieller Vias ändern sich die ohmschen und induktiven Werte des Stromlieferungsnetzwerkes (PDN) auf der Chiplage. Wie gezeigt in 3B platzieren die zusätzlichen partiellen Vias zusätzliche ohmsche und induktive Komponenten parallel zu denjenigen der normalen Vias. Als Resultat sind die allgemeinen ohmschen und induktiven Werte der MiM-Kondensatoranschlüsse reduziert. Diese Eigenschaft bietet eine bessere Leistung für den MiM-Kondensator bei hoher Frequenz.
  • Die Grenzfrequenz ist umgekehrt proportional zur RC-Zeitkonstante. Das Hinzufügen von partiellen Vias reduziert den R-Wert für die Chiplage, sodass die RC-Zeitkonstante verringert wird, was die Grenzfrequenz erhöht. Außerdem wird das Abfallen der Frequenzantwort aufgrund des Übergangs des dominanten Faktors des Kondensators von Kapazität zu Widerstand reduziert. Deshalb erfolgt mit dem reduzierten Widerstandswert der Übergang zu einem Widerstand bei einer höheren Frequenz.
  • Das volle Via von einer Stromverteilungsschicht auf einer Seite einer Metallplatte zu einer anderen Stromverteilungsschicht auf der anderen Seite der Metallplatte kann nur an Stellen platziert werden, an denen sich das Routing der Stromschiene des gleichen Potenzials überlappt. Dies lässt die volle Querverbindung wie gezeigt in 2A zu. Gewöhnlich ist es sehr schwierig, Vias zu bilden, die nicht direkt vertikal sind. Deshalb können Verbindungen nur hergestellt werden, wenn eine Vcc-Bahn in der einen Schicht mit einem Vcc-Weg in der anderen vertikal ausgerichtet ist. Um mehr Vias zu ermöglichen, können die Routings der Stromverteilungsschichten geändert werden, sodass sie besser ausgerichtet sind und mehr Through Vias gewähren. Aufgrund der Beschränkungen durch die Bahn- und Schichtdesignrichtlinien wird der Abstand zwischen den Vias und der Abstand von einem Via zu einer Metallkante berücksichtigt, wenn die überlappenden Bereiche vergrößert werden. Dies macht es sehr schwierig, Bahnen um der Kondensatoren willen anzupassen.
  • Um die Hochfrequenzeigenschaft von MiM-Kondensatoren ohne hinzugefügte Kosten und anderen Beschränkungen, die durch das Umrouten der Stromverteilungsschichten auferlegt werden, zu verbessern, können partielle Vias verwendet werden. Die partiellen Vias können als blinde Vias implementiert werden, die die Innenschichten verbinden. Wie gezeigt in 2B verbleiben die partiellen Vias zwischen einer Metallplattenschicht und einer Stromverteilungsschicht auf einer Seite der Metallplatte und stören andere Schichten nicht. Deshalb beeinträchtigen die partiellen Vias die Routings auf der Stromverteilungsschicht oder jeder anderen Schicht auf der gegenüberliegenden Seite nicht.
  • 4A ist ein Diagramm einer partiellen Oberseitenansicht der vier Schichten von 2A, wobei die Schichten nebeneinander platziert sind. 4A zeigt auch die Stellen von möglichen vertikalen Vias, wie sie hier beschrieben werden. Bei der oberen Stromverteilungsschicht 402 gibt es die Vcc-Traces 404 und die Vss-Traces 406. Volle Vias werden als eine separate Draufsicht 414 gezeigt, als ob sie eine Schicht bilden würden. Stattdessen sind die Vias 414 vertikal und werden als Ansicht oder Querschnitt an irgendeinem Punkt in der Struktur gezeigt. Die Ansicht wäre die gleiche. Es gibt zwei Vcc-Traces 404 auf der oberen Schicht 402, sodass es zwei Reihen von Vcc-Vias auf der Via-Schicht 414 geben kann. Solch ein Via muss eine entsprechende Anschlussstelle an den Routings auf der unteren Stromverteilungsschicht 412 aufweisen. Wie in diesem Beispiel gezeigt, weist die obere Stromverteilungsschicht 402 die horizontalen Vcc-Routen 404 und die untere Stromverteilungsschicht 412 die horizontalen Routen 208 auf. Ein volles Via kann dort positioniert werden, wo sich diese zwei Routen kreuzen. Diese Vias sind als die Punkte 422 über der Schicht 414 gezeigt.
  • Während diese Vcc-Vias mit den Vcc-Platten 410 des Kondensators verbinden, erstrecken sie sich durch Löcher in die Vss-Platte 408 des Kondensators. Die Löcher in der Vss-Platte werden auch gezeigt. In ähnlicher Weise zeigt 4A die Vss-Vias 424 in der Via-Schicht 414, die sich zwischen Vss-Routing 210 in der unteren Stromverteilungsschicht 412 und durch Löcher in der Vcc-Platte 410 erstrecken, um zur Vss-Platte 408 zu verbinden, und sie erstrecken sich dann weiter nach oben zum Vss-Routing 406 in der oberen Stromverteilungsschicht 402.
  • Partielle Vcc-Vias können an noch vielen weiteren Orten hinzugefügt werden. Da die Vcc-Platte 410 des MiM fast den gesamten verfügbaren Bereich abdeckt, können zusätzliche partielle Vias irgendwo entlang den vertikalen Vcc-Routing-Leitungen 208 der unteren Stromverteilungsschicht 412 hinzugefügt werden. Die weiß gestrichelten Kästen 428 zeigen Beispiele der Anordnung für partielle Vias 426 auf der Via-Schicht 414. Wie gezeigt, kann die Anzahl an Vias um 50% oder mehr gesteigert werden. Die partiellen Vias verbinden die untere Stromverteilungsschicht und die Vcc-Metallplattenschicht und weisen keine Verbindung mit der oberen Stromverteilungsschicht 402 wie oben erklärt auf. Dies kann die Frequenz der 3 dB-Kapazitätsbegrenzung abhängig von den anderen Parameter der Schichten und vom Kondensator um 25% oder mehr erhöhen.
  • Wie gezeigt durch die Via-Schicht 414 kann die dichte Anordnung von partiellen Vias verwendet werden, um dichte Routings an den Stromverteilungsschichten aufzunehmen. Dies überwindet die Begrenzungen der Designrichtlinien, die eine minimale Trace-Breite und einen Abstand spezifizieren. Die partiellen Vias können ohne Einfluss auf Trace-Breite oder Abstand hinzugefügt werden und können die gleichen Hochfrequenz-MiM-Leistungsverbesserungen bereitstellen, die durch volle Vias bereitgestellt werden.
  • 4B ist ein Prozessablaufdiagramm des Bildens einer Chiplage mit einer Kondensatorstruktur, wie es oben beschrieben wird. Das Verfahren beginnt bei 450 mit einem Substrat oder einer Aufbauschicht. Diese Schicht kann später abhängig von der speziellen Implementierung entfernt werden. Nach einigen anfänglichen Schichten werden die elektronischen Transistorschaltungen auf der Chiplage bei 452 gebildet. Es kann viele Schaltungsroutingschichten geben oder eine. Außerdem kann es Halbleiterbauelemente wie CMOS-Transistoren und andere Komponenten geben, die innerhalb und neben diesen Routingschichten gebildet sind. Die speziellen Arten von Arbeitsvorgängen, die verwendet werden, um die Schaltungen und die damit verbundenen Routingschichten auf dem Substrat der Chiplage zu bilden, können basierend auf der Art der Chiplage und deren Anwendungszweck bestimmt werden. Diese Schichten können zusätzliche Routingschichten, Isolier-, Schutz- und Deckschichten einschließen. Bei 454 werden eine oder mehrere Stromverteilungsschichten mit Stromschienen gebildet. Die Stromschienen weisen wenigstens eine erste und zweite Polarität und abhängig von der speziellen Implementierung vielleicht mehr auf. Es kann auch eine Vielzahl von unterschiedlichen Spannungen geben. Mehrere solcher Schichten können unter Verwendung von Fotolithografie, Ablagerung, Metalldruck und anderen Techniken wie bei den Transistorschichten gebildet werden.
  • Bei 456 wird eine dielektrische Schicht gebildet, um die Stromschienen zu isolieren. Das Dielektrikum kann unter Verwendung irgendeiner aus einer Vielzahl von unterschiedlichen Beschichtungstechniken gebildet werden. Bei 458 werden die partiellen und vollen Vias durch Bohren, Ätzen, Lochen oder jede andere Technik gebildet, um Wege zwischen dem Oberteil der dielektrischen Schicht hindurch zu den entsprechenden Stromschienen der unteren Stromverteilungsschicht offenzulegen. Die Vias können dann plattiert oder mit Kupfer oder einem anderen leitfähigen Material gefüllt werden, um einen elektrischen Anschluss mit den Stromschienen herzustellen.
  • Bei 460 wird eine erste Metallplatte in einer ersten Metallschicht der Chiplage über den Vias, dem Dielektrikum und der Stromverteilungsschicht gebildet. Die Metallplatte bildet einen elektrischen Anschluss mit den Vias und stellt eine Verbindung für die partiellen Vias her. Während diese Metallplatte als die erste Metallplatte bezeichnet wird, verweist dies auf deren Position für die Kondensatorstruktur. Es kann andere Metallplatten geben, die für andere Zwecke in verschiedenen unterschiedlichen Schichten der Chiplage gebildet sind. Die spezielle Form, die Dicke und andere Parameter der Platte können basierend auf der gewünschten Kapazität bestimmt werden.
  • Bei 462 wird eine andere dielektrische Schicht über der ersten Metallplatte gebildet, und bei 464 werden die vollen Vias von der ersten Metallplatte bis zum Oberteil des Dielektrikums erweitert. Diese werden auch gefüllt oder plattiert, sodass sie zwischen der ersten Metallplatte und der zweiten Metallplatte, die über dem Dielektrikum gebildet wird, leitend sind.
  • Bei 466 wird eine zweite Metallplatte in einer zweiten Metallschicht der Chiplage über der dielektrischen Schicht gebildet. Die zweite Metallplatte ist dadurch die Zweite, dass sie die andere Platte des Kondensators gegenüber der bei 462 gebildeten dielektrischen Schicht bildet. Im Fall von den vollen Vias für die erste Metallplatte kann diese Platte mit Löchern gebildet werden, die dann mit dem Dielektrikum gefüllt werden, um die Vias von der Platte wie gezeigt z. B. in 2A zu isolieren. Für Vias, die mit der zweiten Platte und nicht mit der ersten Platte verbunden werden sollen, werden Durchgangslöcher in der ersten Metallplatte gebildet.
  • Bei 468 wird eine weitere dielektrische Schicht über der zweiten Metallplatte gebildet, um den Kondensator von allen anderen Komponenten der Chiplage zu isolieren. Bei 470 werden die vollen Vias abgeschlossen, um die Verbindungen zwischen der unteren Stromverteilungsschicht, einer der Metallplattenschichten und den oberen bei 472 gebildeten Stromverteilungsschichten herzustellen. Die vollen Vias werden gefüllt, um das Routing auf der ersten oder einer anderen der Stromverteilungsschichten zur geeigneten Metallplatte wie oben zu verbinden.
  • Bei 472 werden die oberen Stromverteilungsschichten über dem Dielektrikum gebildet und Verbindungen mit den vollen Vias, irgendwelchen partiellen Vias hergestellt, und jegliche Datenverbindungs-Vias, die mit den externen Anschlüssen mit dem Paketsubstrat verbunden werden sollen, hergestellt. Es kann abhängig von der speziellen Chiplage eine oder viele obere Stromverteilungsschichten geben.
  • Als eine Alternative zum Bilden der Vias, nachdem jede Schicht gebildet wurde, ist es eventuell möglich, eine Vielzahl von vollen Vias durch Bohren von Vias durch alle Zwischenschichten einschließlich der beiden Metallplatten zu einer Stromschiene der ersten Polarität der unteren Stromverteilungsschicht zu bilden. Die spezielle Technik für das Bilden der Vias kann modifiziert werden, sodass sie sich für unterschiedliche Arten von Chiplagen und unterschiedliche Herstellungsmethoden eignet.
  • Während die vollen Vias sich durch beide Metallplatten erstrecken, erstrecken sich die partiellen Vias von einer der Stromverteilungsschichten, die mit einer Stromschiene der ersten Polarität verbindet und an der entsprechenden Metallplatte der Metallplatten endet, ohne elektrisch mit der anderen Stromverteilungsschicht zu verbinden.
  • Bei 474 können für die beschriebenen Ausführungsformen nicht wichtige zusätzliche Schichten zur Chiplage hinzugefügt werden, und bei 476 wird die Chiplage dann abgeschlossen. Die speziellen Arten von Arbeitsvorgängen, die verwendet werden, um die Chiplage abzuschließen, können basierend auf der Art der Chiplage und deren Anwendungszweck bestimmt werden. Bei diesem Beispiel werden zusätzliche Schichten auf der Chiplage gebildet. Diese können zusätzliche Routingschichten, Isolier-, Schutz- und Deckschichten einschließen. Bei 478 wird die Chiplage für die Installation in einem elektronischen Gerät gepackt. Die fertiggestellte Chiplage zeigt dichtere Routingschichten und eine höhere Frequenzkapazität, wie es hier beschrieben wird.
  • 5 veranschaulicht ein Computergerät 500 gemäß eine Implementierung der Erfindung. Das Computergerät 500 enthält eine Platine 502, wie die Hauptplatine 102 von 1. Die Platine 502 kann eine Anzahl von Komponenten einschließen, einschließlich, aber nicht beschränkt auf, einen Prozessor 504 und wenigstens einen Kommunikationschip 506. Der Prozessor 504 ist physikalisch und elektrisch mit der Platine 502 gekoppelt. Bei einigen Implementierungen ist der wenigstens eine Kommunikationschip 506 auch physikalisch und elektrisch mit der Platine 502 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 506 Teil des Prozessors 504.
  • Abhängig von seinen Anwendungen kann Computergerät 500 andere Komponenten einschließen, die physikalisch und elektrisch mit der Platine 502 gekoppelt sein können oder nicht. Diese anderen Komponenten, schließen ein, sind aber nicht beschränkt auf, flüchtigen Speicher (z. B. DRAM) 508, nicht flüchtigen Speicher (z. B. ROM) 509, Flash-Speicher (nicht dargestellt), ein Grafikprozessor 512, ein Digitalsignal-Prozessor (nicht dargestellt), ein Krypto-Prozessor (nicht dargestellt), ein Chipsatz 514, eine Antenne 516, ein Display 518 wie ein Touchscreen-Display, ein Touchscreen-Controller 520, eine Batterie 522, ein Audiocodec (nicht dargestellt), ein Videocodec (nicht dargestellt), ein Leistungsverstärker 524, ein globales Positionsbestimmungssystem-(GPS-)-Gerät 526, ein Kompass 528, ein Beschleunigungsmesser (nicht dargestellt), ein Gyroskop (nicht dargestellt), ein Lautsprecher 530, eine Kamera 532 und ein Massenspeichergerät (wie ein Festplattenlaufwerk) 510, Compact-Disc (CD) (nicht dargestellt), Digital Versatile Disk (DVD) (nicht dargestellt) und so weiter). Diese Komponenten können mit der Hauptplatine 502 verbunden, auf die Hauptplatine montiert oder mit irgendwelchen der anderen Komponenten kombiniert werden.
  • Der Kommunikationschip 506 ermöglicht drahtlose und/oder verdrahtete Kommunikationen für die Datenübertragung von und zu Computergerät 500. Der Begriff „drahtlos” und seine Ableitungen kann verwendet sein, um Schaltungen, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff deutet nicht an, dass die verbundenen Geräte nicht irgendwelche Drähte enthalten, obwohl sie in einigen Ausführungsformen keine enthalten könnten. Der Kommunikationschip 506 kann jegliche von einer Anzahl von drahtlosen oder verdrahteten Standards oder Protokollen implementieren, einschließlich, aber nicht beschränkt auf, Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ethernet, Ableitungen davon sowie irgendwelche anderen drahtlosen und verdrahteten Protokolle, die als 3G, 4G, 5G bezeichnet werden, und darüber hinaus. Das Computergerät 500 kann eine Vielzahl von Kommunikationschips 506 einschließen. Zum Beispiel kann ein erster Kommunikationschip 506 für drahtlose Kommunikationen mit kürzerer Reichweite wie WiFi und Bluetooth zugeordnet sein, und ein zweiter Kommunikationschip 506 kann zu drahtlosen Kommunikationen mit größerer Reichweite wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere zugeordnet sein.
  • Der Prozessor 504 des Computergeräts 500 schließt eine IC-Chiplage ein, die innerhalb des Prozessors 504 gepackt ist. Bei einigen Implementierungen der Erfindung schließen die IC-Chiplage des Prozessors, Speicherbauelemente, Kommunikationsgeräte oder anderen Komponenten eine oder mehrere Chiplagen ein, die unter Verwendung von MiM-Kondensatoren gepackt sind, die unter Verwendung von vollen und partiellen Vias verbunden sind, wenn dies gewünscht ist. Der Begriff „Prozessor” kann auf jedes Bauelement oder jeden Teil eines Bauelementes verweisen, der elektronische Daten von Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können.
  • Bei verschiedenen Implementierungen kann das Computergerät 500 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultra-mobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikwiedergabegerät oder ein digitaler Videorekorder sein. Bei weiteren Implementierungen kann das Computergerät 500 jedes andere elektronische Gerät sein, das Daten verarbeitet.
  • Ausführungsformen können als ein Teil von einem oder mehreren Speicherbausteinen, Controller, CPUs (Hauptprozessor), Mikrochips oder integrierten Schaltungen, die unter Verwendung einer Hauptplatine verbunden sind, einer anwendungsspezifischen integrierten Schaltung (ASIC) und/oder einem feldprogrammierbaren Gate-Array (FPGA) implementiert werden.
  • Bezugnahmen auf „eine Ausführungsform”, „bestimmte Ausführungsformen”, „verschiedene Ausführungsformen” usw. haben die Bedeutung, dass die Ausführungsform(en) bestimmte Merkmale, Strukturen oder Eigenschaften umfassen können, aber dass nicht unbedingt jede Ausführungsform die besonderen Merkmale, Strukturen oder Eigenschaften umfassen muss. Weiter können einige Ausführungsformen einige, alle oder keine der Merkmale aufweisen, die für andere Ausführungsformen beschrieben sind.
  • In der folgenden Beschreibung und den Ansprüchen kann der Begriff „gekoppelt” gemeinsam mit seinen Ableitungen verwendet sein. „Gekoppelt” wird verwendet, um anzuzeigen, dass zwei oder mehr Elemente zusammenarbeiten oder interagieren, jedoch nicht unbedingt durch physische oder elektrische Komponenten dazwischen verbunden sind.
  • Wie in den Ansprüchen verwendet, zeigt die Verwendung der Ordnungsadjektive „erste”, „zweite”, „dritte” usw. zur Beschreibung eines allgemeinen Elements nur an, dass unterschiedliche Fälle von ähnlichen Elementen bezeichnet werden, und dass sie nicht dazu beabsichtigt sind, anzudeuten, dass die so beschriebenen Elemente in einer gegebenen Sequenz, entweder zeitlich, räumlich, in der Rangfolge oder in irgendeiner anderen Weise sein müssen, es sei denn, es ist anderweitig angegeben.
  • Die Zeichnungen und die vorstehende Beschreibung führen Beispiele von Ausführungsformen an. Für den Fachmann ist es selbstverständlich, dass ein oder mehrere solcher Elemente sehr wohl in ein einzelnes funktionales Element kombiniert werden können. Alternativ können bestimmte Elemente in mehrere funktionale Elemente geteilt werden. Elemente aus einer Ausführungsform können einer weiteren Ausführungsform hinzugefügt werden. Beispielsweise können hierin beschriebene Reihenfolgen von Prozessen verändert werden und sind nicht auf die hierin beschriebene Art und Weise beschränkt. Außerdem müssen die Handlungen eines jeden Ablaufdiagramms weder in der gezeigten Reihenfolge implementiert sein, noch müssen alle Vorgänge unbedingt ausgeführt werden. Ebenfalls können diejenigen Vorgänge, die nicht von anderen Vorgängen abhängen, parallel mit den anderen Vorgängen ausgeführt werden. Der Umfang von Ausführungsformen wird durch diese speziellen Beispiele keineswegs begrenzt. Zahlreiche Variationen, entweder ausdrücklich in der Beschreibung gegeben oder nicht, wie z. B. Unterschiede in Struktur, Abmessung und Verwendung von Material, sind möglich. Der Umfang der Ausführungsformen ist zumindest so breit, wie von den folgenden Ansprüchen gegeben.
  • Die folgenden Beispiele gehören zu weiteren Ausführungsformen. Die verschiedenen Merkmale der unterschiedlichen Ausführungsformen können verschiedenartig mit einigen Merkmalen eingeschlossen und anderen ausgeschlossen kombiniert werden, sodass sie sich für eine Vielzahl von unterschiedlichen Anwendungen eignen. Einige Ausführungsformen betreffen eine Halbleiter-Chiplage, die eine erste Stromverteilungsschicht mit Stromschienen einer ersten und einer zweiten Polarität und eine zweite Stromverteilungsschicht mit Stromschienen der ersten und der zweiten Polarität aufweist. Eine Kondensatorstruktur schließt eine erste Metallplatte in einer ersten Metallschicht der Chiplage zwischen den Stromverteilungsschichten, eine zweite Metallplatte in einer zweiten Metallschicht der Chiplage zwischen der ersten Metallplatte und der zweiten Stromverteilungsschicht, ein Dielektrikum zwischen der ersten Metallplatte und der ersten Stromverteilungsschicht, ein Dielektrikum zwischen der zweiten Metallplatte und der zweiten Stromverteilungsschicht, eine Vielzahl von vollen Vias, die sich von einer Stromschiene der ersten Polarität der ersten Stromverteilungsschicht zu einer ersten Seite der zweiten Metallplatte und von einer zweiten Seite der zweiten Metallplatte gegenüber der ersten Seite der Metallplatte zu einer Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht erstrecken, und eine Vielzahl von partiellen Vias, die sich von der Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht erstrecken und an der zweiten Seite der zweiten Metallplatte enden.
  • Bei weiteren Ausführungsformen erstreckt sich jede der Vielzahl von vollen Vias durch die erste Metallplatte, ohne elektrisch mit der ersten Metallplatte zu verbinden. Weitere Ausführungsformen schließen eine dielektrische Schicht zwischen den ersten und zweiten Metallplatten ein, um einen Metall-Isolator-Metall-Kondensator in der Chiplage zu bilden. Bei weiteren Ausführungsformen ist jede der Vielzahl von partiellen Vias blinde Vias. Bei weiteren Ausführungsformen ist die erste Polarität Vcc. Bei weiteren Ausführungsformen ist die zweite Stromverteilungsschicht mit CMOS-Schaltungen gekoppelt und die zweite Polarität ist Vss.
  • Weitere Ausführungsformen schließen eine zweite Vielzahl von vollen Vias ein, die sich von einer Stromschiene der zweiten Polarität der ersten Stromverteilungsschicht zu einer ersten Seite der ersten Metallplatte und von einer zweiten Seite der ersten Metallplatte gegenüber der ersten Seite der ersten Metallplatte zur ersten Stromverteilungsschicht erstrecken.
  • Weitere Ausführungsformen schließen eine zweite Vielzahl von partiellen Vias ein, die sich von Routings der zweiten Polarität der ersten Stromverteilungsschicht erstrecken und an der ersten Metallplatte enden.
  • Einige Ausführungsformen betreffen eine Vorrichtung, die eine erste Stromverteilungsschicht einschließt, die in einer Halbleiter-Chiplage gebildet ist, wobei die erste Stromverteilungsschicht Stromschienen mit einer ersten und einer zweiten Polarität aufweist, eine zweite Stromverteilungsschicht, die in der Halbleiter-Chiplage gebildet ist, wobei die zweite Stromverteilungsschicht Stromschienen der ersten und der zweiten Polarität aufweist, eine erste Metallplatte in einer ersten Metallschicht der Chiplage zwischen den Stromverteilungsschichten, eine zweite Metallplatte in einer zweiten Metallschicht der Chiplage zwischen der ersten Metallplatte und der zweiten Stromverteilungsschicht, ein Dielektrikum zwischen der ersten Metallplatte und der ersten Stromverteilungsschicht, ein Dielektrikum zwischen der zweiten Metallplatte und der zweiten Stromverteilungsschicht, eine Vielzahl von vollen Vias, die sich von einer Stromschiene der ersten Polarität der ersten Stromverteilungsschicht zu einer ersten Seite der zweiten Metallplatte und von einer zweiten Seite der zweiten Metallplatte gegenüber der ersten Seite der Metallplatte zu einer Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht erstrecken, und eine Vielzahl von partiellen Vias, die sich von der Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht erstrecken und an der zweiten Seite der zweiten Metallplatte enden.
  • Weitere Ausführungsformen schließen eine dielektrische Schicht zwischen den ersten und zweiten Metallplatten ein, um einen Metall-Isolator-Metall-Kondensator in der Chiplage zu bilden. Bei weiteren Ausführungsformen ist die erste Polarität Vcc. Weitere Ausführungsformen schließen eine Schicht von CMOS-Schaltungen ein, die mit der zweiten Stromverteilungsschicht gekoppelt sind, und wobei die zweite Polarität Vss ist. Weitere Ausführungsformen schließen ein Paketsubstrat ein, das mit der ersten Stromverteilungsschicht durch eine Vielzahl von Lötkugeln gekoppelt ist. Weitere Ausführungsformen schließen eine zweite Vielzahl von partiellen Vias ein, die sich von der Stromschiene der zweiten Polarität der ersten Stromverteilungsschicht erstrecken und an der ersten Seite der ersten Metallplatte enden. Weitere Ausführungsformen schließen eine zweite Vielzahl von partiellen Vias ein, die sich von der Stromschiene der ersten Polarität der ersten Stromverteilungsschicht erstrecken und an der ersten Seite der zweiten Metallplatte enden.
  • Bei einigen Ausführungsformen schließt ein Verfahren zur Bildung einer Kondensatorstruktur in einem Halbleiter das Bilden einer ersten Stromverteilungsschicht mit Stromschienen einer ersten und zweiten Polarität, das Bilden eines Dielektrikums über der ersten Stromverteilungsschicht, das Bilden einer ersten Vielzahl von leitenden Vias durch das Dielektrikum zur ersten Stromverteilungsschicht, das Bilden einer ersten Metallplatte in einer ersten Metallschicht der Chiplage über dem Dielektrikum und das Verbinden zu den leitenden Vias, das Bilden einer zweiten dielektrischen Schicht über der ersten Metallplatte, das Bilden einer zweiten Vielzahl von leitenden Vias durch das zweite Dielektrikum, um zu einem Teil der ersten Vielzahl von leitenden Vias zu verbinden, das Bilden einer zweiten Metallplatte in einer zweiten Metallschicht der Chiplage über der dielektrischen Schicht und das Verbinden zu den leitenden Vias der zweiten Vielzahl, das Bilden einer dritten dielektrischen Schicht über der zweiten Metallplatte, das Bilden einer zweiten Stromverteilungsschicht über der zweiten dielektrischen Schicht und das Verbinden der leitenden Vias der zweiten Vielzahl zur zweiten Stromverteilungsschicht ein.
  • Bei weiteren Ausführungsformen umfasst das Bilden von Vias der zweiten Vielzahl das Bilden von Vias, die sich von der ersten Stromverteilungsschicht zu einer ersten Seite der ersten Metallplatte und von einer zweiten Seite der ersten Metallplatte gegenüber der ersten Seite der Metallplatte zu der zweiten Stromverteilungsschicht erstrecken, ohne elektrisch mit der zweiten Metallplatte zu verbinden.
  • Bei weiteren Ausführungsformen umfasst das Bilden der ersten Vielzahl von Vias das Bilden von Vias, um mit der ersten Stromverteilungsschicht und der ersten Metallplatte zu verbinden, und ein Teil der ersten Vielzahl von Vias endet an der ersten Metallplatte, ohne elektrisch mit der zweiten Stromverteilungsschicht zu verbinden.
  • Bei weiteren Ausführungsformen umfasst das Bilden einer ersten Vielzahl von leitenden Vias das Bohren von Vias durch das Dielektrikum zu Stromschienen der ersten Stromverteilungsschicht. Bei weiteren Ausführungsformen umfasst das Bilden einer ersten Vielzahl von leitenden Vias das Plattieren der Vias nach dem Bohren.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.11-Familie [0055]
    • IEEE 802.16-Familie [0055]
    • IEEE 802.20 [0055]

Claims (20)

  1. In einer Halbleiter-Chiplage mit einer ersten Stromverteilungsschicht mit Stromschienen einer ersten und einer zweiten Polarität und einer zweiten Stromverteilungsschicht mit Stromschienen, die die erste und zweite Polarität aufweisen, eine Kondensatorstruktur umfassend: eine erste Metallplatte in einer ersten Metallschicht der Chiplage zwischen den Stromverteilungsschichten; eine zweite Metallplatte in einer zweiten Metallschicht der Chiplage zwischen der ersten Metallplatte und der zweiten Stromverteilungsschicht; ein Dielektrikum zwischen der ersten Metallplatte und der ersten Stromverteilungsschicht; ein Dielektrikum zwischen der zweiten Metallplatte und der zweiten Stromverteilungsschicht; eine Vielzahl von vollen Vias, die sich von einer Stromschiene der ersten Polarität der ersten Stromverteilungsschicht zu einer ersten Seite der zweiten Metallplatte und von einer zweiten Seite der zweiten Metallplatte gegenüber der ersten Seite der Metallplatte zu einer Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht erstrecken; und eine Vielzahl von partiellen Vias, die sich von der Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht erstrecken und an der zweiten Seite der zweiten Metallplatte enden.
  2. Kondensatorstruktur nach Anspruch 1, wobei sich jede der Vielzahl von vollen Vias durch die erste Metallplatte erstreckt, ohne elektrisch mit der ersten Metallplatte zu verbinden.
  3. Kondensatorstruktur nach Anspruch 1, weiter umfassend eine dielektrische Schicht zwischen den ersten und den zweiten Metallplatten, um einen Metall-Isolator-Metall-Kondensator in der Chiplage zu bilden.
  4. Kondensatorstruktur nach Anspruch 1, wobei jede der Vielzahl von partiellen Vias blinde Vias ist.
  5. Kondensatorstruktur nach Anspruch 1, wobei die erste Polarität Vcc ist.
  6. Kondensatorstruktur nach Anspruch 5, wobei die zweite Stromverteilungsschicht mit CMOS-Schaltungen gekoppelt ist und die zweite Polarität Vss ist.
  7. Kondensatorstruktur nach Anspruch 1, weiter umfassendeine zweite Vielzahl von vollen Vias, die sich von einer Stromschiene der zweiten Polarität der ersten Stromverteilungsschicht zu einer ersten Seite der ersten Metallplatte und von einer zweiten Seite der ersten Metallplatte gegenüber der ersten Seite der ersten Metallplatte zur ersten Stromverteilungsschicht erstrecken.
  8. Kondensatorstruktur nach Anspruch 1, weiter umfassend eine zweite Vielzahl von partiellen Vias, die sich von Routings der zweiten Polarität der ersten Stromverteilungsschicht erstrecken und an der ersten Metallplatte enden.
  9. Vorrichtung, umfassend: eine erste Stromverteilungsschicht, die in einer Halbleiter-Chiplage gebildet ist, wobei die erste Stromverteilungsschicht Stromschienen von einer ersten und einer zweiten Polarität aufweist; eine zweite Stromverteilungsschicht, die in der Halbleiter-Chiplage gebildet ist, wobei die zweite Stromverteilungsschicht Stromschienen von der ersten und der zweiten Polarität aufweist; eine erste Metallplatte in einer ersten Metallschicht der Chiplage zwischen den Stromverteilungsschichten; eine zweite Metallplatte in einer zweiten Metallschicht der Chiplage zwischen der ersten Metallplatte und der zweiten Stromverteilungsschicht; ein Dielektrikum zwischen der ersten Metallplatte und der ersten Stromverteilungsschicht; ein Dielektrikum zwischen der zweiten Metallplatte und der zweiten Stromverteilungsschicht; eine Vielzahl von vollen Vias, die sich von einer Stromschiene der ersten Polarität der ersten Stromverteilungsschicht zu einer ersten Seite der zweiten Metallplatte und von einer zweiten Seite der zweiten Metallplatte gegenüber der ersten Seite der Metallplatte zu einer Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht erstrecken; und eine Vielzahl von partiellen Vias, die sich von der Stromschiene der ersten Polarität der zweiten Stromverteilungsschicht erstrecken und an der zweiten Seite der zweiten Metallplatte enden.
  10. Vorrichtung nach Anspruch 9, weiter umfassend eine dielektrische Schicht zwischen den ersten und den zweiten Metallplatten, um einen Metall-Isolator-Metall-Kondensator in der Chiplage zu bilden.
  11. Vorrichtung nach Anspruch 9, wobei die erste Polarität Vcc ist.
  12. Vorrichtung nach Anspruch 11, weiter umfassend eine Schicht von CMOS-Schaltungen, die mit der zweiten Stromverteilungsschicht gekoppelt sind, und wobei die zweite Polarität Vss ist.
  13. Vorrichtung nach Anspruch 12, weiter umfassend ein Paketsubstrat, das mit der ersten Stromverteilungsschicht durch eine Vielzahl von Lötkugeln gekoppelt ist.
  14. Vorrichtung nach Anspruch 12, weiter umfassend eine zweite Vielzahl von partiellen Vias, die sich von der Stromschiene der zweiten Polarität der ersten Stromverteilungsschicht erstrecken und an der ersten Seite der ersten Metallplatte enden.
  15. Vorrichtung nach Anspruch 9, weiter umfassend eine zweite Vielzahl von partiellen Vias, die sich von der Stromschiene der ersten Polarität der ersten Stromverteilungsschicht erstrecken und an der ersten Seite der zweiten Metallplatte enden.
  16. Verfahren zur Bildung einer Kondensatorstruktur in einem Halbleiter, wobei das Verfahren umfasst: das Bilden einer ersten Stromverteilungsschicht mit Stromschienen einer ersten und zweiten Polarität; das Bilden eines Dielektrikums über der ersten Stromverteilungsschicht; das Bilden einer ersten Vielzahl von leitenden Vias durch das Dielektrikum zur ersten Stromverteilungsschicht; das Bilden einer ersten Metallplatte in einer ersten Metallschicht der Chiplage über dem Dielektrikum und das Verbinden zu den leitenden Vias; das Bilden einer zweiten dielektrischen Schicht über der ersten Metallplatte; das Bilden einer zweiten Vielzahl von leitenden Vias durch das zweite Dielektrikum, um zu einem Teil der ersten Vielzahl von leitenden Vias zu verbinden; das Bilden einer zweiten Metallplatte in einer zweiten Metallschicht der Chiplage über der dielektrischen Schicht und das Verbinden zu den leitenden Vias der zweiten Vielzahl; das Bilden einer dritten dielektrischen Schicht über der zweiten Metallplatte; das Bilden einer zweiten Stromverteilungsschicht über der zweiten dielektrischen Schicht; und das Verbinden der leitenden Vias der zweiten Vielzahl zur zweiten Stromverteilungsschicht.
  17. Verfahren nach Anspruch 16, wobei das Bilden von Vias der zweiten Vielzahl das Bilden von Vias umfasst, die sich von der ersten Stromverteilungsschicht zu einer ersten Seite der ersten Metallplatte und von einer zweiten Seite der ersten Metallplatte gegenüber der ersten Seite der Metallplatte zu der zweiten Stromverteilungsschicht erstrecken, ohne elektrisch mit der zweiten Metallplatte zu verbinden.
  18. Verfahren nach Anspruch 16, wobei das Bilden der ersten Vielzahl von Vias das Bilden von Vias umfasst, um zur ersten Stromverteilungsschicht und der ersten Metallplatte zu verbinden, wobei ein Teil der ersten Vielzahl von Vias an der ersten Metallplatte endet, ohne elektrisch mit der zweiten Stromverteilungsschicht zu verbinden.
  19. Verfahren nach Anspruch 16, wobei das Bilden einer ersten Vielzahl von leitenden Vias das Bohren von Vias durch das Dielektrikum zu Stromschienen der ersten Stromverteilungsschicht umfasst.
  20. Verfahren nach Anspruch 19, wobei das Bilden einer ersten Vielzahl von leitenden Vias das Plattieren der Vias nach dem Bohren umfasst.
DE102014108995.2A 2013-06-26 2014-06-26 Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias Ceased DE102014108995A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IBPCT/US2013/047944 2013-06-26
PCT/US2013/047944 WO2014209302A1 (en) 2013-06-26 2013-06-26 Metal-insulator-metal on-die capacitor with partial vias

Publications (1)

Publication Number Publication Date
DE102014108995A1 true DE102014108995A1 (de) 2014-12-31

Family

ID=52017526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014108995.2A Ceased DE102014108995A1 (de) 2013-06-26 2014-06-26 Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias

Country Status (5)

Country Link
US (1) US10090239B2 (de)
KR (1) KR101626656B1 (de)
CN (1) CN104253106B (de)
DE (1) DE102014108995A1 (de)
WO (1) WO2014209302A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900197B (zh) * 2014-01-28 2019-09-13 瑞典爱立信有限公司 电容器结构和使用该电容器结构的电容器
WO2018190836A1 (en) * 2017-04-13 2018-10-18 Intel Corporation Power delivery using connected fill metal
US10497702B2 (en) 2017-04-14 2019-12-03 Qualcomm Incorporated Metal-oxide semiconductor (MOS) standard cells employing electrically coupled source regions and supply rails to relax source-drain tip-to-tip spacing between adjacent MOS standard cells
US10621387B2 (en) 2018-05-30 2020-04-14 Seagate Technology Llc On-die decoupling capacitor area optimization
US20220013555A1 (en) * 2020-07-13 2022-01-13 Drs Network & Imaging Systems, Llc High-density capacitor for focal plane arrays

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501327B2 (ja) * 1995-12-28 2004-03-02 株式会社村田製作所 Ｌｃ共振部品
JP3106942B2 (ja) * 1995-12-28 2000-11-06 株式会社村田製作所 Ｌｃ共振部品
JP2000058581A (ja) 1998-08-17 2000-02-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6191479B1 (en) * 1999-02-13 2001-02-20 Advanced Micro Devices, Inc. Decoupling capacitor configuration for integrated circuit chip
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6737728B1 (en) * 2000-10-12 2004-05-18 Intel Corporation On-chip decoupling capacitor and method of making same
JP2003124387A (ja) 2001-10-10 2003-04-25 Sony Corp 半導体装置及び該半導体装置に使用されるプリント基板
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
KR20040004809A (ko) 2002-07-05 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 구리배선 및 캐패시터 제조방법
US6624040B1 (en) 2002-09-20 2003-09-23 Chartered Semiconductor Manufacturing Ltd. Self-integrated vertical MIM capacitor in the dual damascene process
WO2006126621A1 (ja) 2005-05-23 2006-11-30 Ibiden Co., Ltd. プリント配線板
EP1729552A3 (de) * 2005-06-03 2009-01-07 Ngk Spark Plug Co., Ltd. Leiterplatte und Verfahren zu deren Herstellung
US7602068B2 (en) 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7880310B2 (en) * 2007-09-28 2011-02-01 Intel Corporation Direct device attachment on dual-mode wirebond die
US8466060B2 (en) * 2010-04-30 2013-06-18 Alpha & Omega Semiconductor, Inc. Stackable power MOSFET, power MOSFET stack, and process of manufacture
US9385079B2 (en) * 2014-01-29 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming stacked capacitors with fuse protection

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE 802.11-Familie
IEEE 802.16-Familie
IEEE 802.20

Also Published As

Publication number Publication date
CN104253106A (zh) 2014-12-31
CN104253106B (zh) 2017-04-12
KR101626656B1 (ko) 2016-06-01
KR20150001654A (ko) 2015-01-06
US20160155698A1 (en) 2016-06-02
WO2014209302A1 (en) 2014-12-31
US10090239B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
DE102015119892B4 (de) Passive Komponenten in Durchkontaktierungen in einer gestapelten integrierten Schaltungsbaugruppe
DE202014104574U1 (de) Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente
DE102013114594B4 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen und Verfahren zum Ausbilden der Paketstruktur und System die Paketstruktur umfassend
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE102014108995A1 (de) Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias
DE112021000867T5 (de) Hochdichte 3d-verbindungs-konfiguration
DE112013002916T5 (de) Hochleitende, hochfrequente Durchkontaktierung für elektronische Anlagen
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE112013000419T5 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
DE112015007234T5 (de) Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen
DE102020133243A1 (de) Skalierbare und interoperable phy-freie die-zu-die-ea-lösung
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE102016102955A1 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon
DE112017008031T5 (de) Aktive silizium-brücke
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE112016000500T5 (de) Verfahren zum bilden integrierter packungsstrukturen mit 3d-kamera geringer z-höhe
DE112014000546T5 (de) Verfahren zum Bilden von Verschaltungsstrukturen unter der Vorrichtung
DE112017008139T5 (de) Dünnfilmtransistoren mit relativ erhöhter Breite und gemeinschaftlich verwendeten Bitleitungen
DE102019129642A1 (de) Halbleiterpakete
DE112017008087T5 (de) Energie-gemeinsame zellenarchitektur
DE102013221157A1 (de) Leistungsfähige vertikale Durchverbindung
DE102020133728A1 (de) Emib-architektur mit dedizierten metallschichten zur verbesserung der leistungslieferung
DE112017008115T5 (de) Leistungslieferung für eingebetteten brücken-die unter verwendung von grabenstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MAUCHER BOERJES JENKINS, DE

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final