CN104517953A - 用于无源部件的具有叠置体基板的管芯封装 - Google Patents

用于无源部件的具有叠置体基板的管芯封装 Download PDF

Info

Publication number
CN104517953A
CN104517953A CN201410502983.9A CN201410502983A CN104517953A CN 104517953 A CN104517953 A CN 104517953A CN 201410502983 A CN201410502983 A CN 201410502983A CN 104517953 A CN104517953 A CN 104517953A
Authority
CN
China
Prior art keywords
tube core
substrate
part substrate
encapsulation
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410502983.9A
Other languages
English (en)
Other versions
CN104517953B (zh
Inventor
T·卡姆嘎因
V·R·拉奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104517953A publication Critical patent/CN104517953A/zh
Application granted granted Critical
Publication of CN104517953B publication Critical patent/CN104517953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]

Abstract

本发明涉及用于无源部件的具有叠置体基板的管芯封装，具体而言，描述了一种管芯封装，所述管芯封装包括用以承载无源部件的基板。在一个例子中，所述封装具有：半导体管芯，所述半导体管芯具有在所述管芯的正面附近的有源电路，并且具有与所述正面相反的背面；以及部件基板，所述部件基板在所述管芯的所述背面附近。多个无源电气部件在所述部件基板上，并且导电路径将无源部件连接至所述有源电路。所述管芯具有在所述正面与所述背面之间的硅基板，并且所述导电路径是从所述背面穿过所述管芯至所述有源电路的穿硅过孔。

Description

用于无源部件的具有叠置体基板的管芯封装
技术领域
本公开内容涉及半导体封装，并且具体地，涉及具有至无源电气部件的连接的封装。
背景技术
RF(射频)系统和高速数字系统需要高Q(品质因子)无源部件，例如电容器、电感器、和变压器。这些部件用于部分地确保芯片的模拟RF和电源电路提供诸如滤波、放大、解调、上变频等的各种RF功能中的任一功能和数字处理所必需的准确度。对于蜂窝电话、计算机、以及各种各样的其它装备了无线电的设备，RF芯片用于处理模拟和基带无线电信号。封装这些芯片，以便于保护并且以便使这些芯片更容易安装至电路板。
因为在硅半导体芯片中生产足够高Q的无源部件是困难的或者昂贵的，所以常常与芯片分离地制造无源部件，并且通过外部连接来将无源部件连接到芯片。然后将部件放置在封装基板上的封装内部或者在一些情况下放置在封装的外部。
附图说明
在附图的图中通过例子的方式而非限制的方式示例了本发明的实施例，其中，相似的附图标记指类似的元件。
图1A是根据本发明的实施例的使用用于无源部件的叠置体(superposer)而形成的封装的截面侧视图。
图1B是根据本发明的实施例的使用用于无源部件的叠置体而形成的可选的封装的截面侧视图。
图2是根据本发明的实施例的使用用于无源部件的两个层叠的管芯和一个叠置体而形成的封装的截面侧视图。
图3是根据本发明的实施例的使用用于无源部件的叠置体而形成的使用两个层叠的管芯的可选的封装的截面侧视图。
图4是根据本发明的实施例的使用用于无源部件的叠置体而形成的使用两个层叠的管芯的另一个可选的封装的截面侧视图。
图5是根据本发明的实施例的使用用于无源部件的叠置体而形成的使用两个层叠的管芯的另一个可选的封装的截面侧视图。
图6是在封装中使用的透明基板中的无源部件的等距视图。
图7A是根据本发明的实施例的形成封装的一部分的工艺流程图。
图7B是根据本发明的实施例的形成封装的一部分的可选的工艺流程图。
图7C是根据本发明的实施例的形成封装的一部分的另一个可选的工艺流程图。
图7D是根据本发明的实施例的形成封装的一部分的另一个可选的工艺流程图。
图8是根据本发明的实施例的并入封装的计算设备的框图。
具体实施方式
随着更多不同类型的电子系统、电气系统、以及RF系统集成至更少的封装中，将无源电气部件放置为接近于半导体芯片封装或者在半导体芯片封装内部变得更加困难。具有集成的无线电装置(radio)、功率管理、以及电压调节的SoC(片上系统)使用许多无源部件，尤其是电感器和变压器。对于一些RF应用，或者在高电阻率硅上制造电感器和变压器，或者划分电路，使得关键的RF无源部件在封装上。
在高电阻率硅上形成平面无源部件需要管芯总面积的相当大的部分。这对于管芯上无线电装置是昂贵的。另外，RF无源部件的性能随着基板的电阻率减小而劣化。当以倒装芯片法装配SoC管芯时，无源部件非常接近于封装基板，封装基板需要连续的电源和接地平面，以用于数字电路和用于适当的信号参考。在精细间距组件和嵌入式管芯技术的情况下，劣化变得更为明显。
对于功率管理电路，电感器的品质因子不如其AC(交流电流)和DC(直流电流)串联电阻关键。为了降低DC串联电阻，使用了超厚导体，但是超厚导体不能容易地容纳在SoC芯片上。出于该原因，完全集成的片上电压调节器使用在封装基板中装配或嵌入的片外电感器。该部件典型地作为分立或嵌入式部件被装配在封装上。
具有高性能无源部件的叠置体基板可以放置在诸如SoC管芯或模拟RF管芯之类的管芯的背面上或背面附近。叠置在管芯之上的分离基板可以用于RF和功率传输性能增强两者。与通常夹置在封装基板与管芯第一级互连之间的传统内插件不同，此基板可以是附接在所装配的管芯的背面上或背面附近的叠置体。叠置基板可以使用TSV(穿硅过孔)、TBV(穿体过孔)、TMV(穿模过孔)、引线或这些连接类型的组合来电连接至管芯。
承载无源部件的基板可以由玻璃、高电阻率硅、陶瓷、或包括有机和无机的其它封装基板制成。基板可以承载并且并入许多无源部件。不同基板材料具有不同属性，并且对于每一种基板材料，无源部件将是不同的。取决于特定应用，可以选择不同材料，以便适应不同封装应用或者以便为无源部件提供特定特性。对于玻璃基板，可以使用垂直电感器和变压器，垂直电感器和变压器呈现出优越的电气性能并且占据更小的芯片面积。垂直部件可以与水平部件和分离放置的部件相组合。部件还可以在将基板连接至管芯的过孔中形成。
图1A是在管芯之上的使用叠置体来承载无源部件的例子的截面视图。将例如具有电压调节或射频电路104或两者的SoC或RF管芯102的管芯装配在倒装芯片或嵌入式有机封装基板106上。如所示例的，将管芯嵌入在模制化合物108中，并且然后在有源电路104之上的管芯的正面上形成封装或管芯布线层。基板106、管芯102、部件基板110、以及模制化合物108与连接和过孔相组合，以便形成封装100。管芯具有模拟电路或数字电路或两者。管芯可以在诸如硅、砷化镓、或陶瓷之类的各种不同类型基板中的任一基板上形成。
其中包括诸如电感器、变压器、电容器、以及电阻器之类的无源部件112的叠置体基板110被装配在SoC管芯102的背面114上。包括在叠置体基板中的无源部件被电连接至主SoC管芯的电路。对于硅基板上的管芯，使用穿硅过孔(TSV)116构成连接。对于其它类型的管芯基板，过孔将通过管芯背面的其它类型的基板材料。TSV可以首先被钻为穿过管芯基板(以便得到预期的连接)，内衬有电绝缘的抗迁移层，并且然后以铜进行填充。
叠置体基板可以由各种不同材料中的任一材料形成。玻璃基板无需抗迁移层，并且可以包括平面无源部件和基于穿玻璃过孔的垂直部件。在一个例子中，SCHOTT生态薄玻璃(eco Thin Glass)与和管芯的硅匹配的3.2ppm/K的CTE一起使用。此玻璃具有抛光表面，稳定于600℃并且介电性高。其能够容易地由能够切割硅管芯或晶圆的任何锯来切割。在另一个实施例中，可以使用诸如玻璃之类的光可限定的玻璃。此类型的陶瓷玻璃能够通过半导体工艺来曝光并且处理，得到超精细的导线和间隔以及超小的并且间距精细的铜过孔。
可选地，叠置体可以是具有或不具有其自身的穿体过孔的硅的、玻璃的、或基于氧化铝的集成无源器件(IPD)。可以使用是氧化物键合的、减薄的、或层传递的(layer transferred)IPD基板薄层。如图2所示出的，叠置体基板能够附接在3D叠层中的最顶部管芯的背面上，或者其可以装配在3D叠层内的管芯的背面上。
如所示出的，叠置体是用于无源部件112的基板。可以使用各种不同技术中的任一技术来在基板上或中形成无源部件。表面的上表面和下表面都可以具有以光刻法来印刷、沉积或形成的导电路径。表面路径可以用于连接通过基板的垂直路径，以便形成环路。表面路径还可以采用感应环路、用于电容器的叉指状线路以及其它配置的形式。表面路径还可以用于转换(transpose)垂直路径的位置，以便与管芯的连接焊盘、凸块、或TSV或者另一个连接通路对准。基板还可以由层叠的层来形成，该层叠的层具有用以连接叠层的不同层的水平表面路径。可以对垂直的铜填充的过孔进行组合或图案化，以便形成环路、电容器以及其它特征。
如所示出的，管芯102的正面具有互连区域118，诸如用以电气地并且物理地连接至基板106的焊料凸块或C4(受控熔塌芯片连接)连接区域。在RDL的情况下，管芯可以直接形成在管芯的连接焊盘之上。
类似地，管芯的背面114具有连接区域，该连接区域具有诸如至叠置体基板110的微凸块之类的焊料接点120。利用管芯背面与部件基板之间的底填料保护连接区域。这些连接将基板背面的无源部件连接至管芯的有源电路。
管芯可以在二氧化硅层之上具有过孔焊盘，将二氧化硅层抛光平齐以便形成与铜焊盘平齐的表面。还可以在抛光平整后以氮化物涂覆连接表面。然后取决于管芯的特定类型和其预期应用，这随后可以是氧化物涂覆。
管芯中的TSV可以被设计为还为往来于有源电路的路径提供电感、电容、或电阻的元件。取决于特定实现方式，可以在图1中所示出的管芯的上面、下面和旁边添加另外的管芯。
图1B是在管芯之上使用叠置体来承载无源部件的更详细例子的截面视图。管芯103具有被嵌入在有机封装基板内建层109中的电压调节或射频电路105。诸如铜凸块之类的管芯凸块119形成在管芯的正面上。管芯布线层109形成在管芯的正面上。其可以被直接镀覆在管芯凸块上，以便连接至有源电路105。下内建层107向BGA(球栅阵列)123或任何其它封装附接系统提供扇出和布线。
叠置体基板111附接在管芯的背面115上的RDL焊盘121之上。叠置体包括无源部件113，无源部件113被电连接至主SoC管芯的电路。从叠置体穿过管芯的背面的穿硅过孔(TSV)117将无源部件连接至有源电路。可以在管芯的背面与部件基板之间使用底填料。
嵌入式管芯封装101可以以各种不同方式中的任一种方式来形成。在一个例子中，基板形成为具有用于管芯的腔体。然后将包括其铜管芯凸块的管芯附接至基板。可以形成另外的内建层，并且将该另外的内建层连接至现有内建层或管芯凸块。然后可以利用与内建层相同的材料对腔体进行填充。在另一个例子中，将管芯嵌入模制化合物中，然后将模制化合物从管芯的正面抛光掉，以便露出接触区域。然后将管芯凸块附接在合适的位置中，以便容许形成内建层并且容许将该内建层连接至管芯凸块。
封装101可以具有另外的特征，以便容许另外的部件。在所示例的例子中，封装基板107包括POP过孔125，POP过孔125用以将内建层中的布线层连接至封装中的与BGA侧相对的POP焊盘129。POP过孔容许在叠置体基板之上或旁边层叠一个或多个另外的管芯或封装。
图2是具有多管芯叠层的封装200的截面视图。部件叠置体基板210向顶部管芯222和底部管芯202两者都提供无源部件212。部件基板210与顶部管芯的接近度降低了功率传输应用中的IR降和RF应用的插入损耗。将底部管芯202嵌入模制化合物208中，并且通过例如管芯凸块、焊料凸块、或C4阵列来以内建层、基板、或RDL 206的形式将管芯的正面附接至封装。通过另一个微凸块、焊料凸块、C4或其它连接220将管芯的背面附接至叠置在管芯之上的部件基板210。此被覆盖在底填料中，然而，可以改变特定连接和其保护，以便适合不同应用。
部件基板包括如期望的各种不同的无源电气部件，以便向顶部管芯和底部管芯提供高Q器件或隔离器件(isolated device)。所述部件可以包括RF变压器、电感器212以及电容器224，诸如金属-绝缘体-金属电容器，等等。使用TSV 216将部件耦合至底部管芯202的有源电路204。使用部件基板210的对面上的第二微凸块阵列228将部件耦合至顶部管芯222。
在所示例的例子中，顶部管芯具有有源区域，该有源区域具有直接连接至部件基板的连接区。通过延伸穿过部件基板的过孔226和延伸穿过底部管芯至封装基板的过孔230将顶部管芯连接至封装基板206。部件基板210还具有过孔232，在没有任何无源部件的情况下，过孔232在顶部管芯与底部管芯之间延伸。这容许部件基板起到两个功能，一个功能用于供应无源部件，以及另一个功能用于供应两个管芯之间的直接连接。部件基板还可以具有在顶部或底部或两者上的表面路径，以便将顶部管芯的特定微凸块转换至TSV中特定的一个或多个TSV。取决于封装的特定类型和两个管芯的性质，还可以使用其它连接。
底部管芯被覆盖在模制化合物208中，以便对管芯和其至基板的连接进行密封并且隔离。除了连接区域被底填料覆盖之外，部件基板和顶部管芯是暴露的。可选地，两个管芯都可以被覆盖在相同或另外的模制化合物中。封装盖还可以或者可选地用于覆盖管芯和部件基板。
图2的配置可以用作系统级封装(SIP)，其中，顶部管芯包含RF电路，并且底部管芯包含数字基带电路。部件基板承载用于顶部管芯的高Q无源部件和用于底部管芯的功率调节无源部件。能够通过部件基板并且通过封装基板将管芯连接在一起。取决于特定应用，还可以使用其它多管芯配置。
图3示出了对图2中的封装200的可选的封装300。部件基板在底部管芯之上在至少一个方向上横向延伸，以便容许部件基板在不通过管芯的情况下连接至封装基板。在所示例的例子中，部件基板在至少两个方向上延伸至图中的左侧和右侧。然而，基板还可以或者替代地在另外两个方向上延伸进出纸面。在此例子中，底部管芯302被焊接至封装基板306。底部管芯被覆盖在模制化合物308中。部件基板310被连接或焊接在底部管芯的顶部之上，并且顶部管芯322被连接或焊接在部件基板的顶部之上。部件基板承载：使用至顶部管芯的直接焊料凸块连接和至底部管芯的TSV连接至顶部管芯和底部管芯的嵌入式的或表面施加的电感器312、电容器324以及任何其它期望的无源部件。
如在图2中的例子中，可以存在通过过孔326从顶部管芯直接至底部管芯的连接，其中过孔326穿过叠置体。此连接可以包括或可以不包括任何无源部件。通过叠置体的过孔还可以连接到至TSV 330，以到达封装基板306或者到达底部管芯的有源电路。叠置体还容许至不包括底部管芯的封装基板306的路径332。
如所示出的，叠置体310宽于底部管芯302。叠置体310还宽于顶部管芯，尽管这对于本实现方式不是必需的。尽管在此截面图中仅仅示出了两个方向，但是叠置体在一个或多个方向上延伸越过底部管芯。延伸容许直接在叠置体310与封装基板306之间的垂直连接通路334。通路示出为穿过模制化合物308的穿模过孔(TMV)334。与TSV一样，可以将TMV形成为具有电感、电容、电阻或其它期望的特性，所述特性与叠置体上的无源部件的属性相组合。可选地，对于其它封装类型，引线可以用于将叠置体连接至基板或封装的另一部分。
直接连接可以首先连接至叠置体的一个或多个无源部件312、324。这对于RF和功率连接等可以是有用的。可选地，在不连接通过任何无源部件的情况下，连接可以从基板连接至穿体过孔326，穿体过孔326穿过直接连接至顶部管芯322的叠置体。穿过叠置体的过孔容许叠置体也为封装提供重新分布和连接功能。通过将叠置体用作集成无源器件和转换器，可以使得封装更紧凑、更简单、并且更便宜。
TMV至叠置体中的直接连接容许进行直接从封装基板至顶部管芯的信号传送、功率传输、以及其它类型的连接。虽然这对于在不使底部管芯过热的情况下改进功率传输特别有用，但是其还容许至外部部件的更短的连接，并且其容许实现穿过封装基板的从顶部管芯至底部管芯的连接。作为进一步的可选方案，可以在无顶部管芯的情况下实现封装300。至叠置体的TMV连接可以用作用于连接至底部管芯中的次级路径，该次级路径用于功率传输及其它目的。通过将顶部管芯的微凸块连接至底部管芯的TSV，还可以通过叠置体实现两个管芯之间的直接连接。
图4是具有底部管芯402的倒装芯片类型的封装400的截面图。将具有有源电路404的管芯的正面焊接至基板406，基板406包括叠置体和重新分布层。部件基板410叠置在管芯的背面之上，并且例如通过微凸块428附接。叠置体410包括通过TSV 416连接至有源电路414的各种无源部件412、414。
倒装芯片封装400类似于图1的嵌入式芯片封装100，因为其使用叠置体来为管芯承载无源部件。可以实现与图1的例子中相同类型的连接。管芯可以是SOC、RF管芯、或数字基带管芯。叠置体的嵌入式无源部件可以用于RF、电源、时钟，以及作为用于数字电路的参考源。在此例子及其它例子中，取决于如何使用并且连接无源部件，叠置体可以具有与如所示出的管芯大约相同的表面面积，或者其表面积可以更小或更大。叠置体可以如图3中那样地延伸，以用于至封装基板的引线、TMV或其它类型的连接。封装还可以包括金属、陶瓷、塑料、或模制化合物的盖(未示出)，以便保护管芯和叠置体。
图5是层叠的管芯倒装芯片封装500的截面图。在此例子中，底部管芯512附接至封装基板506。部件基板510被叠置在底部管芯之上，并且利用至穿过底部管芯的TSV 516的微凸块连接连接至管芯。顶部管芯522附接在部件基板之上，并且如以上在其它例子中所描述的那样地附接。通过部件基板的直接过孔532将两个管芯彼此连接。穿过部件基板和底部管芯的过孔526、530可以用于将顶部管芯连接至封装基板。取决于管芯和封装的性质，各种其它方式(未示出)也可以用于将顶部管芯连接至封装基板。
将两个管芯层叠至封装基板上，其间为部件基板。部件基板承载无源部件512、514、穿体过孔526，并且还可以包括在基板上或内的表面路径，以便获得两个管芯之间的连接以及至部件基板上的无源部件的连接。取决于管芯的预期使用，可以以各种不同方式中的任一种方式来覆盖封装。
如示例性封装中所示出的部件基板容许至片外无源部件的简单并且便宜的连接。这些部件比在硅管芯内所形成的部件具有更好的电气性能。例如，形成在玻璃基板上的电感器的Q是在典型的数字硅管芯上实现的电感器的Q的5至8倍。将无源部件划分至分离的基板容许即使在低电阻率硅中也可以制造RF电路。片外无源部件容许高性能，而低电阻率硅容许其它电路元件高效并且便宜。
通过在管芯叠层中装配叠置体，向上部管芯供应的任何大电流不必通过下部管芯。这降低了下部管芯的热应力。其还能够用于降低电源线路中的阻抗和电容。所描述的配置还容许将无源部件放置为非常接近于无源部件所用于的管芯。
在以上的例子中，将叠置体放置在底部管芯的背面上。这意指正面连接无需用于至片外无源部件的连接。正面连接已能够具有非常密集的至封装基板或RDL的电源、数据、信号、以及测试连接。通过将用于外部无源部件的连接移动至管芯的背面，可以使连接区域(在此情况下为第一级互连)中的更多区域可用于其它目的。
另外，如例如在图3中所示出的，部件基板还可以用于电源连接。从封装基板至部件基板的TMV可以耦合至电源轨。所接收的电力能够由部件基板中的无源部件来调节，并且然后通过至管芯背面中的TSV传输至管芯。部件基板上或中的水平表面路径在必要时能够根据部件基板的投影部分来转换连接，以便与合适的TSV对准。这容许将管芯正面上的连接区域中的更多区域用于其它目的。还可以通过无源部件向顶部管芯供应电力。
图6是变压器620的例子的透视立视图，能够使用诸如玻璃或硅之类的电介质和诸如铜之类的导电线路的多个层的叠层而在部件基板中形成变压器620。可以通过使用垂直过孔连接水平圆形图案来形成图案，所述垂直过孔穿过叠层中的层。与所示出的图案类似的图案可以用于在部件基板上或中形成电感器、变压器、电容器以及其它无源部件。
变压器620包括第一电感器，第一电感器包括第一线圈652和第三线圈672。第一线圈652位于例如图1的叠置体基板110的叠置体基板的第一级650处。第一线圈652包括第一外金属焊盘654和第一内金属焊盘656。第一中心过孔690在第一级650处和第一内金属焊盘656处与第一线圈652接触。第一电感器还包括在叠置体基板的第三级670处的第三线圈672。第三线圈672包括第三内金属焊盘676，第三内金属焊盘676与第一中心过孔690和第三外金属焊盘674接触。
变压器620包括第二电感器，第二电感器包括在叠置体基板的第二级660处的第二线圈662。第二级660在第一级650与第三级670之间。第二线圈662包括第二外金属焊盘664和与第二中心过孔692接触的第二内金属焊盘666。
第一电感器在第一外金属焊盘654处开始，并且在第三外金属焊盘674处终止。第二电感器在第二外金属焊盘664处开始，并且在第二内金属焊盘666处终止。该变压器620呈现出第一电感器与第二电感器之间的2:1的变换比(transformative ratio)。变压器620还被称为折叠式电感器620，因为两个线圈彼此横向折叠。变压器620还被称为三层、双电感器折叠式变压器620。
第一线圈652与第三线圈672可以串联或并联地电连接。当第一线圈652与第三线圈672串联连接时，电感是中间电感器或第二电感器的电感的两倍。当第一线圈652与第三线圈672并联连接时，电感是中间电感器的电感的一半。不同的连接配置容许针对阻抗匹配和信号平衡所需的不同电感比。
图7A是在诸如图1B的无芯基板107之类的无芯基板107上形成具有包覆模制的(overmolded)管芯103的封装101的工艺流程图。在第一分支中，在701处形成包括穿硅过孔的SoC管芯。该过孔将在管芯背面上的管芯凸块121连接至正面电路。在702处，利用模制化合物109对SoC管芯进行包覆模制，以及在703处，在模制过程中形成穿模过孔125。
在704处，取决于将如何使用封装，将内建材料107层合在包覆模制件上，以便形成扇出、重新分布、或连接图案。在705处，钻封装过孔以穿过内建层。这容许所述层与过孔彼此连接。在706处，利用诸如铜之类的导电材料来镀覆迹线和过孔。在707处重复此工艺，以便将内建层中的每一层层合在彼此之上。在708处，将焊球123附接至底部内建层，以便形成至系统板或其它设备的连接，封装将连接至所述系统版或所述其它设备。
在第二分支中，在711处，在叠置体的基板上或中制造具有无源部件113的叠置体111。然后在712处，对叠置体进行凸块处理，使得可以通过管芯背面上的焊盘将叠置体连接至过孔。在709处，将叠置体装配至包覆模制的管芯的背面。在图1B的例子中，仅仅将叠置体电连接至管芯背面上的过孔焊盘。如图3中所示出的，可以存在至其它过孔和至其它管芯的其它连接。在701处，完成封装。这可以包括在部件基板和管芯的背面之间添加底填料。取决于特定实现方式，其还可以包括：利用模制化合物来填充腔体，添加盖、另外的管芯、或期望的任何其它步骤。
图7B是在无芯基板上形成具有嵌入式管芯的封装的工艺流程图。该封装将看起来与图1B中所示出的封装非常相似。可以将本描述的广义的截面图应用于各种不同的封装类型。在721处的第一分支中，制造具有TSV的SoC或任何其它合适类型的管芯，以便将有源电路连接至背面叠置体。在702处，将管芯放置在无芯基板的基板腔体中。在723处，在封装基板中形成POP过孔，以便支撑在721处形成的第一管芯上方或旁边的另一个管芯或封装。
在724处，在无芯基板之上层合内建材料，以便直接连接至管芯的正面。通过在724处层合新的层，在725处钻过孔以穿过所述层，在725处利用导电金属来镀覆连接迹线和过孔，以及然后在727处重复这些操作直至在层合的内建层中形成期望的布线中的全部布线，来如图7A中那样地形成内建层。在728处，将焊球栅阵列或包括连接盘栅格阵列的任何其它类型的连接系统附接至最后的内建层。
在731处，在单独的工艺中制造叠置体或无源部件基板。如上所述，这可以利用单个玻璃层或者多个玻璃层来完成。无源部件可以使用玻璃作为铜线路和过孔的电介质。可以使用各种不同形状和材料中的任一种形状和材料，并且部件基板可以由可以更好地适合于期望的特定无源部件的其它材料制成。在732处，将连接焊盘应用于部件基板，以便容许将其附接至形成在管芯背面上的过孔焊盘。铜凸块或焊料凸块可以用于该目的，但是取决于特定实现方式也可以使用各种不同类型的连接器。
在729处，使用回流炉、压力、或者各种其它技术中的任一技术将管芯与叠置体放在一起并且对管芯与叠置体进行装配。在730处，完成封装。这可以包括管芯与叠置体之间的底填料，还可以包括盖、模制以及另外的部件。
图7C是形成诸如图4的倒装芯片封装400之类的具有管芯402和叠置体410的倒装芯片封装400的工艺流程图。在741处，制造具有TSV的管芯。与本文的例子中的任一例子一样，管芯可以是数字基带管芯、数字信号处理管芯、处理器或控制器管芯、模拟RF管芯、SoC管芯或各种其它类型中的任一类型的管芯。在742处，形成封装基板。这可以是硅、FR-4(玻璃纤维增强环氧层合体)、模制化合物、或任何其它期望的封装基板材料。在743处，在封装中形成包括第二级互连的互连。在744处，将管芯装配至封装上，并且在745处，可以在封装与基板之间应用底填料。
在751处，在叠置体基板上或中形成具有无源部件414的叠置体410。还形成过孔和焊盘，以便将无源部件连接至管芯。在752处，对焊盘进行凸块处理，以连接至管芯。在749处，利用将管芯附接至管芯背面和任何其它过孔或路径来装配叠置体和管芯。在750处，对部件基板与管芯背面之间的间隙进行底部填充，然后完成封装。
图7D是使用部件基板来形成如以上描述的封装和如以上描述的类型的广义的工艺流程图。在710处，在诸如玻璃或硅之类的电介质基板材料中形成无源部件。无源部件可以类似于图6中的无源部件，并且还可以包括其它类型的电感器、变压器、电容器、以及电阻器等其它部件。基板可以是单层，或者其可以由在有或者没有另外的水平表面连接的情况下夹置或层合在一起的多个层来形成。部件基板还可以具有通过基板和布线路径的垂直过孔，以便实现从一处至另一处的连接。
在712处，在硅或任何其它类型的基板上形成管芯。管芯具有在其上形成有源电路的正面和包括管芯基板(典型地但非必需地为硅基板)的背面。在714处，形成了穿过管芯背面至有源电路的过孔。
在716处，将管芯接合至一些类型的封装基板。对于嵌入式管芯，将管芯嵌入至模制化合物或类似的材料中，去除在管芯正面之上的模制化合物，并且在管芯正面之上形成重新分布层。对于倒装芯片封装，将管芯正面焊接至封装基板。
在718处，可以可选地形成穿过封装的另外的过孔，以便形成在部件基板与封装基板之间的连接。对于一些封装类型，可以形成穿过模制化合物的这些另外的过孔，或者对于其它封装类型，稍后可以使用引线。穿模过孔容许在不穿过管芯的情况下从封装基板直接连接至部件基板。在这之后，可以是通过穿硅过孔硅至管芯的连接、至另一个管芯的连接，或者为部件基板中的无源部件提供接地平面。
在720处，将部件基板附接至管芯背面，使得部件基板上的连接点与管芯的过孔对准。这将部件基板的无源部件连接至管芯的有源电路。在724处，可以然后以各种不同方式中的任一方式来完成管芯和无源部件，以便获得任何期望的封装类型。在722处，可以可选地将另外的管芯与第一管芯相反地附接至部件基板。这容许层叠的管芯配置。
图8示例了根据本发明的一个实现方式的计算设备800。计算设备800容纳有板802。板802可以包括若干部件，包括但不限于处理器804和至少一个通信芯片806。处理器804物理地并且电气地耦合至板802。在一些实现方式中，至少一个通信芯片806也物理地并且电气地耦合至板802。在进一步的实现方式中，通信芯片806是处理器804的部分。
取决于其应用，计算设备800可以包括可以或可以不物理地并且电气地耦合至板802地其它部件。这些其它部件包括但不限于易失性存储器(例如，DRAM)808、非易失性存储器(例如，ROM)809、闪存(未示出)、图形处理器812、数字信号处理器(未示出)、加密处理器(未示出)、芯片组814、天线816、诸如触摸屏显示器之类的显示器818、触摸屏控制器820、电池822、音频编码解码器(未示出)、视频编码解码器(未示出)、功率放大器824、全球定位系统(GPS)设备826、指南针828、加速度计(未示出)、陀螺仪(未示出)、扬声器830、相机832、以及大容量储存设备(诸如硬盘驱动器)810、压缩盘(CD)(未示出)、数字多功能盘(DVD)(未示出)等等。可以将这些部件连接至系统板802、安装至系统板、或与其它部件中的任何部件相组合。
通信芯片806使无线和/或有线通信能够用于往来于计算设备800的数据的传递。术语“无线”和其派生词可以用于描述可以通过使用通过非固态介质的调制电磁辐射来传输数据的电路、设备、系统、方法、技术、通信信道等。尽管在一些实施例中相关联的设备可以不包含任何线路，但是该术语并非暗示其不包含任何线路。通信芯片806可以实现若干无线或有线标准或协议中的任何一种，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其以太网派生物、以及被指定为3G、4G、5G及更高代的任何其它无线和有线协议。计算设备800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于诸如Wi-Fi和蓝牙之类的近距离无线通信，而第二通信芯片806可以专用于远距离无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它。
计算设备800的处理器804包括封装在处理器804内的集成电路管芯。在本发明的一些实施例中，如果期望的话，处理器的集成电路管芯、存储器设备、通信设备、或其它部件包括一个或多个管芯，使用叠置体或部件基板将所述一个或多个管芯封装在一起。术语“处理器”可以指任何设备或设备的部分，所述任何设备或设备的部分处理来自寄存器和/或存储器的电子数据，以便将该电子数据变换为可以存储在寄存器和/或存储器中的其它电子数据。
在各个实现方式中，计算设备800可以是膝上型计算机、上网本、笔记本计算机、超级本、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码视频录像机。在进一步的实现方式中，计算设备800可以是处理数据的任何其它电子设备。
实施例可以实现为一个或多个存储器芯片、控制器、CPU(中央处理单元)、使用母板互连的微芯片或集成电路、专用集成电路(ASIC)、和/或现场可编程门阵列(FPGA)中的一部分。
对“一个实施例”、“实施例”、“示例性实施例”、“多个实施例”等的提及指示如此描述的本发明的实施例可以包括特定特征、结构、或特性，但不是每一个实施例必定包括所述特定特征、结构、或特性。进一步地，一些实施例可以具有针对其它实施例所描述的一些、全部特征或者不具有所述特征。
在下面的描述和权利要求书中，可以使用术语“耦合”连同其派生词。“耦合”用于指示两个或更多个元件彼此协作或者交互，但是它们在其间可以具有或可以不具有居间的物理部件或电气部件。
在下面的描述和权利要求书中，可互换地使用术语“芯片”和“管芯”来指适合于封装并且在计算设备中使用的任何类型的微电子器件、微机械器件、模拟器件或者混合小型器件。
除非另外指明，如权利要求书中所用的，使用序数形容词“第一”、“第二”、“第三”等来描述共同的元件仅仅表明指代相似元件的不同实例，并非旨在暗示如此描述的元件必须在时间上、空间上、排序上或者以任何其它方式处于给定的顺序。
附图和前述描述给出了实施例的例子。本领域技术人员将意识到，可以很好地将所描述的元件中的一个或多个元件组合至单一功能元件中。可选地，可以将某些部件分为多个功能元件。可以将来自一个实施例的元件添加至另一个实施例。例如，本文所描述的工艺的顺序可以改变，而不限于本文所描述的方式。而且，任何流程图的动作都不需要以所示出的顺序来实现；也不必需要执行所有动作。此外，与其它动作无关的那些动作可以与其它动作并行执行。实施例的范围绝不由这些具体例子来限定。许多变动(不论说明书中是否明确给出，诸如结构、尺寸、以及材料的使用的差异)是可能的。实施例的范围至少如下面的权利要求给出的一样宽。
下面的例子涉及进一步的实施例。不同实施例的各个特征可以以不同方式与所包括的一些特征和所排除的其它特征组合，以便适合各种不同应用。一些实施例涉及用于半导体管芯的封装。该封装包括：半导体管芯，该半导体管芯具有在管芯正面附近的有源电路，并且具有与该正面相反的背面；部件基板，该部件基板在管芯背面附近；多个无源电气部件，所述多个无源电气部件在部件基板上；以及导电路径，该导电路径用以将无源部件连接至有源电路，其中，管芯在正面与背面之间具有硅基板，并且其中，导电路径是从背面穿过管芯至有源电路的穿硅过孔。
在进一步的实施例中，将部件基板连接至管芯的背面。进一步的实施例包括封装基板，将该封装基板连接至管芯的正面。
在进一步的实施例中，部件基板由玻璃、陶瓷、或硅中的至少一种来形成。在进一步的实施例中，部件基板包括硅基板，并且其中，将无源部件与硅基板集成。在进一步的实施例中，有源电路包括射频电路。在进一步的实施例中，无源部件包括电感器、变压器、电容器、以及电阻器中的至少一种。在进一步的实施例中，电容器包括金属-绝缘体-金属电容器，其中，部件基板充当绝缘体。在进一步的实施例中，电感器包括形成在部件基板中的垂直电感器。
一些实施例包括：内建层基板，该内建层基板在管芯的正面上；模制化合物，该模制化合物在部件基板与内建层基板之间；以及穿模过孔，该穿模过孔穿过模制化合物，以便将无源部件连接至内建层基板。
在进一步的实施例中，将半导体管芯嵌入至模制化合物中。进一步的实施例包括第二半导体管芯，将该第二半导体管芯在部件基板的与第一半导体管芯相反的一侧上连接至部件基板。进一步的实施例包括：封装基板，将该封装基板连接至管芯的正面；过孔，该过孔在部件基板与封装基板之间，以便与第一半导体管芯无关地将第二半导体管芯连接至封装基板。
在进一步的实施例中，部件基板在第一管芯之上横向延伸，封装还包括来自部件基板的过孔，该过孔用以在不通过第一管芯的情况下将电力传送至第二管芯。
一些实施例涉及一种方法，该方法包括：在部件基板上形成无源部件；形成通过管芯背面至管芯正面的电路的过孔；以及将部件基板附接至管芯的背面，使得通过过孔将无源部件连接至电路。
一些实施例包括：将管芯嵌入模制化合物中；以及在附接部件基板之前，在管芯的正面上形成封装基板。一些实施例包括：在附接部件基板之前，将管芯的正面附接至封装基板；以及在附接部件基板之后，将盖附接至管芯之上的封装基板。
一些实施例涉及一种计算系统，该计算系统包括用户接口、存储器以及封装的半导体管芯，该封装包括：部件基板，该部件基板在管芯的背面附近；多个无源电气部件，该多个无源电气部件在所述部件基板上；以及导电路径，该导电路径用以将无源部件连接至管芯的正面上的有源电路。在一些实施例中，管芯具有在正面与背面之间的硅基板，并且导电路径是从背面穿过管芯至有源电路的穿硅过孔。
进一步的实施例包括处理器，并且其中，封装的半导体管芯是通信管芯，并且有源电路是模拟射频电路。在一些实施例中，封装的半导体管芯是片上系统管芯，计算系统还包括触摸屏显示器，并且将用户接口集成至触摸屏显示器中。

Claims (20)

1.一种用于半导体管芯的封装，包括：
半导体管芯，所述半导体管芯具有在所述管芯的正面附近的有源电路，并且具有与所述正面相反的背面；
部件基板，所述部件基板在所述管芯的所述背面附近；
多个无源电气部件，所述多个无源电气部件在所述部件基板上；以及
导电路径，所述导电路径用以将无源部件连接至所述有源电路，
其中，所述管芯具有在所述正面与所述背面之间的硅基板，并且其中，所述导电路径是从所述背面穿过所述管芯至所述有源电路的穿硅过孔。
2.根据权利要求1所述的封装，其中，所述部件基板被连接至所述管芯的所述背面。
3.根据权利要求1或2所述的封装，还包括封装基板，所述封装基板被连接至所述管芯的所述正面。
4.根据权利要求1或2所述的封装，其中，所述部件基板由玻璃、陶瓷、或硅中的至少一种来形成。
5.根据权利要求1或2所述的封装，其中，所述部件基板包括硅基板，并且其中，将所述无源部件与所述硅基板集成。
6.根据权利要求1或2所述的封装，其中，所述有源电路包括射频电路。
7.根据权利要求1或2所述的封装，其中，所述无源部件包括电感器、变压器、电容器、以及电阻器中的至少一种。
8.根据以上权利要求1或2所述的封装，其中，所述电容器包括金属-绝缘体-金属电容器，其中，所述部件基板充当所述绝缘体。
9.根据权利要求8所述的封装，其中，所述电感器包括形成在所述部件基板中的垂直电感器。
10.根据权利要求1所述的封装，还包括：
内建层基板，所述内建层基板在所述管芯的所述正面上；
模制化合物，所述模制化合物在所述部件基板与所述内建层基板之间；以及
穿模过孔，所述穿模过孔穿过所述模制化合物，以便将无源部件连接至所述内建层基板。
11.根据权利要求10所述的封装，其中，所述半导体管芯被嵌入在所述模制化合物中。
12.根据权利要求1或2所述的封装，还包括第二半导体管芯，所述第二半导体管芯在所述部件基板的与所述第一半导体管芯相反的一侧上被连接至所述部件基板。
13.根据权利要求12所述的封装，还包括：
封装基板，所述封装基板被连接至所述管芯的所述正面；
过孔，所述过孔在所述部件基板与所述封装基板之间，以便与所述第一半导体管芯无关地将所述第二半导体管芯连接至所述封装基板。
14.根据权利要求12所述的封装，其中，所述部件基板在所述第一管芯之上横向延伸，所述封装还包括来自所述部件基板的过孔，所述过孔用以在不穿过所述第一管芯的情况下将电力传送至所述第二管芯。
15.一种方法，包括：
在部件基板上形成无源部件；
形成穿过管芯的背面至所述管芯的正面的电路的过孔；以及
将所述部件基板附接至所述管芯的所述背面，使得通过所述过孔将所述无源部件连接至所述电路。
16.根据权利要求15所述的方法，还包括：
将所述管芯嵌入模制化合物中；以及
在附接所述部件基板之前，在所述管芯的所述正面上形成封装基板。
17.根据权利要求15或16所述的方法，还包括：在附接所述部件基板之前，将所述管芯的正面附接至封装基板；以及在贴附所述部件基板之后，将盖附接至所述管芯之上的所述封装基板。
18.一种计算系统，包括：
用户接口；
存储器；以及
封装的半导体管芯，所述封装包括：部件基板，所述部件基板在所述管芯的所述背面附近；多个无源电气部件，所述多个无源电气部件在所述部件基板上；以及导电路径，所述导电路径用以将无源部件连接至所述管芯的正面上的有源电路，其中，所述管芯具有在所述正面与所述背面之间的硅基板，并且其中，所述导电路径是从所述背面穿过所述管芯至所述有源电路的穿硅过孔。
19.根据权利要求18所述的计算系统，还包括处理器，并且其中，所述封装的半导体管芯是通信管芯，并且所述有源电路是模拟射频电路。
20.根据权利要求18所述的计算系统，其中，所述封装的半导体管芯是片上系统管芯，所述计算系统还包括触摸屏显示器，并且其中，将所述用户接口集成至所述触摸屏显示器中。
CN201410502983.9A 2013-09-27 2014-09-26 用于无源部件的具有叠置体基板的管芯封装 Active CN104517953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2013/062388 WO2015047330A1 (en) 2013-09-27 2013-09-27 Die package with superposer substrate for passive components
USPCT/US2013/062388 2013-09-27

Publications (2)

Publication Number Publication Date
CN104517953A true CN104517953A (zh) 2015-04-15
CN104517953B CN104517953B (zh) 2018-12-18

Family

ID=51869674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410502983.9A Active CN104517953B (zh) 2013-09-27 2014-09-26 用于无源部件的具有叠置体基板的管芯封装

Country Status (9)

Country Link
US (1) US10615133B2 (zh)
EP (1) EP3050098B1 (zh)
JP (1) JP6464435B2 (zh)
KR (2) KR20160036666A (zh)
CN (1) CN104517953B (zh)
DE (1) DE202014104574U1 (zh)
GB (1) GB2520149B (zh)
TW (2) TWI575675B (zh)
WO (1) WO2015047330A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810553A (zh) * 2015-06-22 2018-03-16 英特尔公司 芯片上直通本体过孔电容器及其形成技术
CN110246836A (zh) * 2018-03-09 2019-09-17 钰桥半导体股份有限公司 具嵌埋式组件及加强层的线路板、其制法及半导体组体
CN112185919A (zh) * 2020-02-12 2021-01-05 谷歌有限责任公司 用于集成电路的背侧集成电压调节器
WO2022222131A1 (zh) * 2021-04-23 2022-10-27 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法
WO2022222133A1 (zh) * 2021-04-23 2022-10-27 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101940981B1 (ko) 2014-05-05 2019-01-23 3디 글래스 솔루션즈 인코포레이티드 2d 및 3d 인덕터 안테나 및 변압기 제작 광 활성 기판
US9613942B2 (en) * 2015-06-08 2017-04-04 Qualcomm Incorporated Interposer for a package-on-package structure
US10269767B2 (en) 2015-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same
CN107924899B (zh) * 2015-08-27 2023-05-02 英特尔公司 多管芯封装
US9935076B1 (en) * 2015-09-30 2018-04-03 Apple Inc. Structure and method for fabricating a computing system with an integrated voltage regulator module
US9870929B2 (en) * 2015-10-14 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Package structure, fan-out package structure and method of the same
WO2017111790A1 (en) 2015-12-23 2017-06-29 Manusharow Mathew J Improving size and efficiency of dies
JP7071609B2 (ja) 2016-02-25 2022-05-19 スリーディー グラス ソリューションズ，インク ３ｄキャパシタ、及び光活性基板を作製するキャパシタアレイ
US11161773B2 (en) 2016-04-08 2021-11-02 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
TWI708361B (zh) * 2017-03-15 2020-10-21 聯華電子股份有限公司 半導體封裝結構及其形成方法
KR102420212B1 (ko) 2017-04-28 2022-07-13 3디 글래스 솔루션즈 인코포레이티드 Ｒｆ 서큘레이터
US20190006331A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
CA3067812C (en) * 2017-07-07 2023-03-14 3D Glass Solutions, Inc. 2d and 3d rf lumped element devices for rf system in a package photoactive glass substrates
US10447274B2 (en) * 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
TWI632644B (zh) * 2017-08-30 2018-08-11 絡達科技股份有限公司 積體電路結構
US11646288B2 (en) * 2017-09-29 2023-05-09 Intel Corporation Integrating and accessing passive components in wafer-level packages
AU2018383659B2 (en) 2017-12-15 2021-09-23 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
US10957626B2 (en) 2017-12-19 2021-03-23 Thermo Electron Scientific Instruments Llc Sensor device with carbon nanotube sensor positioned on first and second substrates
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) * 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
JP7226832B2 (ja) * 2018-01-04 2023-02-21 スリーディー グラス ソリューションズ，インク 高効率ｒｆ回路のためのインピーダンス整合伝導構造
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
KR102626372B1 (ko) 2018-04-10 2024-01-16 3디 글래스 솔루션즈 인코포레이티드 Rf 집적형 전력 조절 커패시터
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US10903545B2 (en) 2018-05-29 2021-01-26 3D Glass Solutions, Inc. Method of making a mechanically stabilized radio frequency transmission line device
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages
US11424196B2 (en) 2018-06-01 2022-08-23 Analog Devices, Inc. Matching circuit for integrated circuit die
AU2019344542B2 (en) 2018-09-17 2022-02-24 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
US11417615B2 (en) 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
US11721677B2 (en) * 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor
EP3903347A4 (en) 2018-12-28 2022-03-09 3D Glass Solutions, Inc. HETEROGENEOUS INTEGRATION FOR RF, MICROWAVE AND MMWAVE SYSTEMS INTO PHOTOACTIVE GLASS SUBSTRATES
US11270843B2 (en) 2018-12-28 2022-03-08 3D Glass Solutions, Inc. Annular capacitor RF, microwave and MM wave systems
AU2020253553A1 (en) 2019-04-05 2021-10-28 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
JP7188825B2 (ja) 2019-04-18 2022-12-13 スリーディー グラス ソリューションズ，インク 高効率ダイダイシング及びリリース
CN111952268A (zh) 2019-05-15 2020-11-17 西部数据技术公司 多模块集成内插器和由此形成的半导体器件
US11350537B2 (en) 2019-05-21 2022-05-31 Analog Devices, Inc. Electrical feedthrough assembly
US11004783B2 (en) 2019-05-29 2021-05-11 Microsoft Technology Licensing, Llc Integrated circuit chip design for symmetric power delivery
US11264358B2 (en) 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
US11101211B2 (en) 2019-09-26 2021-08-24 International Business Machines Corporation Semiconductor device with backside inductor using through silicon vias
US10978419B1 (en) * 2019-10-14 2021-04-13 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
KR20210079005A (ko) 2019-12-19 2021-06-29 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20220164800A (ko) 2020-04-17 2022-12-13 3디 글래스 솔루션즈 인코포레이티드 광대역 인덕터
US11769768B2 (en) 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US11348884B1 (en) * 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same
US20230050400A1 (en) * 2021-08-13 2023-02-16 Mediatek Inc. Semiconductor package with reduced connection length
US20230082743A1 (en) * 2021-09-13 2023-03-16 RF360 Europe GmbH Integrated passive devices
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273938A (ja) * 2003-03-11 2004-09-30 Fujitsu Ltd 積層型半導体装置
US20070013080A1 (en) * 2005-06-29 2007-01-18 Intel Corporation Voltage regulators and systems containing same
CN101031862A (zh) * 2004-09-30 2007-09-05 英特尔公司 Cpu的三维封装和电压调节器/变换器模块
US20070235850A1 (en) * 2006-04-07 2007-10-11 Gerber Mark A Packaged system of semiconductor chips having a semiconductor interposer
CN102077344A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 穿硅通孔桥接互连件
KR20110118948A (ko) * 2010-04-26 2011-11-02 한국과학기술원 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지
US20110278741A1 (en) * 2010-05-14 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interconnect Structure and Mounting Semiconductor Die in Recessed Encapsulant
US20120032314A1 (en) * 2008-05-27 2012-02-09 Nan-Cheng Chen Package-on-package with fan-out wlcsp
CN102934227A (zh) * 2010-06-29 2013-02-13 高通股份有限公司 包括具有嵌入式无源装置的集成电压调节器的堆叠式ic
US20130181354A1 (en) * 2012-01-12 2013-07-18 Broadcom Corporation Semiconductor Interposer Having a Cavity for Intra-Interposer Die
TW201332075A (zh) * 2011-12-13 2013-08-01 Intel Corp 於晶片封裝體中之矽通孔共振器及其組裝方法
CN103283023A (zh) * 2010-12-20 2013-09-04 英特尔公司 封装衬底中具有集成无源器件的集成数字和射频片上系统器件及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219468A (ja) 1996-12-09 1997-08-19 Shinko Electric Ind Co Ltd 電子部品用基体
US6218729B1 (en) 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6711029B2 (en) * 2002-05-21 2004-03-23 Cts Corporation Low temperature co-fired ceramic with improved shrinkage control
JP4057921B2 (ja) 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
JP4509550B2 (ja) 2003-03-19 2010-07-21 日本特殊陶業株式会社 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
US7307331B2 (en) * 2004-03-31 2007-12-11 Intel Corporation Integrated radio front-end module with embedded circuit elements
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
JP2008166373A (ja) 2006-12-27 2008-07-17 Nec Electronics Corp 半導体装置およびその製造方法
KR100992344B1 (ko) * 2008-10-23 2010-11-04 삼성전기주식회사 반도체 멀티칩 패키지
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
JPWO2010101163A1 (ja) * 2009-03-04 2012-09-10 日本電気株式会社 機能素子内蔵基板及びそれを用いた電子デバイス
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
US20110050334A1 (en) 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
KR101134635B1 (ko) 2009-10-12 2012-04-09 금호석유화학 주식회사 액정 표시 소자용 실란트 조성물
KR20110137059A (ko) 2010-06-16 2011-12-22 주식회사 하이닉스반도체 적층 반도체 패키지
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8232173B2 (en) * 2010-11-01 2012-07-31 International Business Machines Corporation Structure and design structure for high-Q value inductor and method of manufacturing the same
KR101711045B1 (ko) 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
US9177944B2 (en) * 2010-12-03 2015-11-03 Xilinx, Inc. Semiconductor device with stacked power converter
US8773866B2 (en) * 2010-12-10 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Radio-frequency packaging with reduced RF loss
JP2012204631A (ja) 2011-03-25 2012-10-22 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP5536707B2 (ja) 2011-04-04 2014-07-02 日本電信電話株式会社 半導体装置およびその製造方法
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US8759950B2 (en) * 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
US8816906B2 (en) 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US8288209B1 (en) * 2011-06-03 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die
KR20130023104A (ko) 2011-08-26 2013-03-07 한국전자통신연구원 밀리미터파용 레이더 패키지
JP5547703B2 (ja) 2011-10-17 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8716859B2 (en) 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273938A (ja) * 2003-03-11 2004-09-30 Fujitsu Ltd 積層型半導体装置
CN101031862A (zh) * 2004-09-30 2007-09-05 英特尔公司 Cpu的三维封装和电压调节器/变换器模块
US20070013080A1 (en) * 2005-06-29 2007-01-18 Intel Corporation Voltage regulators and systems containing same
US20070235850A1 (en) * 2006-04-07 2007-10-11 Gerber Mark A Packaged system of semiconductor chips having a semiconductor interposer
US20120032314A1 (en) * 2008-05-27 2012-02-09 Nan-Cheng Chen Package-on-package with fan-out wlcsp
CN102077344A (zh) * 2008-06-30 2011-05-25 高通股份有限公司 穿硅通孔桥接互连件
KR20110118948A (ko) * 2010-04-26 2011-11-02 한국과학기술원 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지
US20110278741A1 (en) * 2010-05-14 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interconnect Structure and Mounting Semiconductor Die in Recessed Encapsulant
CN102934227A (zh) * 2010-06-29 2013-02-13 高通股份有限公司 包括具有嵌入式无源装置的集成电压调节器的堆叠式ic
CN103283023A (zh) * 2010-12-20 2013-09-04 英特尔公司 封装衬底中具有集成无源器件的集成数字和射频片上系统器件及其制造方法
TW201332075A (zh) * 2011-12-13 2013-08-01 Intel Corp 於晶片封裝體中之矽通孔共振器及其組裝方法
US20130181354A1 (en) * 2012-01-12 2013-07-18 Broadcom Corporation Semiconductor Interposer Having a Cavity for Intra-Interposer Die

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107810553A (zh) * 2015-06-22 2018-03-16 英特尔公司 芯片上直通本体过孔电容器及其形成技术
CN107810553B (zh) * 2015-06-22 2022-06-07 英特尔公司 芯片上直通本体过孔电容器及其形成技术
CN110246836A (zh) * 2018-03-09 2019-09-17 钰桥半导体股份有限公司 具嵌埋式组件及加强层的线路板、其制法及半导体组体
CN112185919A (zh) * 2020-02-12 2021-01-05 谷歌有限责任公司 用于集成电路的背侧集成电压调节器
WO2022222131A1 (zh) * 2021-04-23 2022-10-27 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法
WO2022222133A1 (zh) * 2021-04-23 2022-10-27 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法

Also Published As

Publication number Publication date
KR102052294B1 (ko) 2019-12-04
TWI575675B (zh) 2017-03-21
GB2520149A (en) 2015-05-13
EP3050098A4 (en) 2017-05-10
JP6464435B2 (ja) 2019-02-06
GB201416330D0 (en) 2014-10-29
GB2520149B (en) 2018-05-16
US20160181211A1 (en) 2016-06-23
JP2016528735A (ja) 2016-09-15
CN104517953B (zh) 2018-12-18
KR20160036666A (ko) 2016-04-04
TW201731041A (zh) 2017-09-01
DE202014104574U1 (de) 2014-11-13
EP3050098A1 (en) 2016-08-03
EP3050098B1 (en) 2021-05-19
KR20180120814A (ko) 2018-11-06
WO2015047330A1 (en) 2015-04-02
US10615133B2 (en) 2020-04-07
TWI671866B (zh) 2019-09-11
TW201519379A (zh) 2015-05-16

Similar Documents

Publication Publication Date Title
CN104517953A (zh) 用于无源部件的具有叠置体基板的管芯封装
CN105742270B (zh) 堆叠集成电路封装中的集成无源组件
US9013892B2 (en) Chip stacking structure
JP2018528620A (ja) 受動デバイスを備える低プロファイルパッケージ
CN104681457B (zh) 多芯片集成的多级重布线层
JP2015507360A (ja) 半導体装置及び半導体装置の製造方法
CN106165092A (zh) 具有穿桥导电过孔信号连接的嵌入式多器件桥
CN107667427A (zh) 用于将器件嵌入面朝上的工件中的系统、装置和方法
JP2021087007A (ja) 集積回路のメタライゼーションスタックの配線工程における選択的な相互接続
CN107735860A (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
TW201841314A (zh) 在晶粒堆疊中用以容納組件之凹入的半導體晶粒
US20220238402A1 (en) Stacked die cavity package
CN107768363A (zh) 可堆叠模制封装及其制造方法
CN105981166B (zh) 包括具有穿过封装层的侧势垒层的通孔的集成器件
JP2018532260A (ja) インダクタを有するガラスウェハを使用するアドバンスドノードシステムオンチップ（ｓｏｃ）によるインダクタの集積化およびウェハ間接合
CN110010556A (zh) 一种金属做密闭壳体的射频芯片系统级封装结构及工艺
US20140151892A1 (en) Three dimensional through-silicon via construction
US20230082743A1 (en) Integrated passive devices
CN109643701A (zh) 包括管芯的低剖面玻璃基无源(PoG)器件
JP2019033273A (ja) 受動素子用のスーパーポーザ基板を備えるダイパッケージ、半導体パッケージングのための方法、及びコンピューティングシステム
KR20240063884A (ko) 집적 수동 디바이스들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant