DE102020122929A1 - Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln - Google Patents

Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln Download PDF

Info

Publication number
DE102020122929A1
DE102020122929A1 DE102020122929.1A DE102020122929A DE102020122929A1 DE 102020122929 A1 DE102020122929 A1 DE 102020122929A1 DE 102020122929 A DE102020122929 A DE 102020122929A DE 102020122929 A1 DE102020122929 A1 DE 102020122929A1
Authority
DE
Germany
Prior art keywords
substrate
solder balls
solder
interconnects
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020122929.1A
Other languages
English (en)
Inventor
Xiao Lu
Jiongxin Lu
Christopher Combs
Alexander Huettis
John Harper
Jieping ZHANG
Nachiket R. Raravikar
Pramod Malatkar
Steven A. Klein
Carl Deppisch
Mohit Sood
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020122929A1 publication Critical patent/DE102020122929A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

Hier offenbarte Ausführungsformen beinhalten elektronische Gehäuse. Bei einer Ausführungsform umfasst das elektronische Gehäuse Folgendes: ein erstes Substrat; ein zweites Substrat; und eine Anordnung aus Zwischenverbindungen, die das erste Substrat elektrisch mit dem zweiten Substrat koppelt. Bei einer Ausführungsform umfasst die Anordnung von Zwischenverbindungen Folgendes: erste Zwischenverbindungen, wobei die ersten Zwischenverbindungen ein erstes Volumen und eine erste Materialzusammensetzung aufweisen, und zweite Zwischenverbindungen, wobei die zweiten Zwischenverbindungen ein zweites Volumen und eine zweite Materialzusammensetzung aufweisen, und wobei das erste Volumen verschieden von dem zweiten Volumen ist und/oder die erste Materialzusammensetzung verschieden von der zweiten Materialzusammensetzung ist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Offenbarung betreffen Halbleitervorrichtungen und insbesondere Zwischenverbindungsarchitekturen, die erste Lötkugeln und zweite Lötkugeln beinhalten, um eine verbesserte Ausbeute in Montageprozessen bereitzustellen.
  • HINTERGRUND
  • Die dynamische Wölbung von Flip-Chip-Kugelgitteranordnung(BGA: Ball Grid Array)-Gehäusen induziert eine Vielzahl von Defekten während Oberflächenmontagetechnologie(SMT: Surface Mount Technology)-Prozessen. 1 ist eine Querschnittsveranschaulichung eines BGA-Gehäuses 100, die Beispiele für manche typischen Defekte veranschaulicht. Das BGA-Gehäuse 100 kann eine Platine 105 mit einem Gehäusesubstrat 115 beinhalten, das durch Zwischenverbindungen 125 zwischen Pads 107 und 117 an der Platine 105 angebracht ist. Ein Die 120 kann an dem Gehäusesubstrat 115 angebracht sein. Wie gezeigt, kann eine Wölbung des Gehäusesubstrats 115 zu einigen der Defekte führen. Defekt 126 veranschaulicht eine Lötkugelüberbrückung (SBB: Solder Ball Bridging). SBB-Defekte treten auf, wenn die Lötkugeln komprimiert werden, was dazu führt, dass die Zwischenverbindungsbreite jenseits von Toleranzen liegt und mit einer benachbarten Zwischenverbindung zusammenwächst. Eine Kompression kann das Ergebnis einer erhöhten Wölbung aufgrund der Anzahl dünnerer Substratschichten, einer Gehäuseformvariation aufgrund der Anwesenheit großer und dicker Versteifungen und/oder eines erhöhten Gewichts pro Kontakthügel aufgrund der erhöhten Die-Größe und des erhöhten Gehäuseformfaktors sein. Eine Wölbung kann auch zu anderen Defekten führen. Zum Beispiel ist ein Defekt 127 ein Head-on-Pillow(HoP - Kopf auf Kissen)-Defekt, der daraus resultiert, dass die Lötkugel nicht mit der Lötpaste zusammenwächst. Ein Defekt 128 ist ein Non-Contact Open (NCO - kontaktlos offen) und ein Defekt 129 ist ein Non-Wet Open (nicht benetzt offen).
  • Eine Krümmung kann durch das Hinzufügen von Versteifungen auf dem Gehäusesubstrat behandelt werden. Jedoch belegen Versteifungen (und ihre notwendigen Sicherheitszonen) wertvolle Nutzfläche auf der Oberseite des Gehäuses. Um die Wölbung zu berücksichtigen, wurde eine Schablonengestaltungsoptimierung zum Maßschneidern von Pastenvolumina vorgeschlagen, um Lotvolumina an unterschiedlichen Stellen zu steuern. Jedoch nähern sich Schablonengestaltungen den Druckprozessgrenzen zum weiteren Reduzieren des Pastenvolumens an, um SBBs zu verhindern. Eine andere vorgeschlagene Möglichkeit ist das Verwenden von Kontaktfleckseitenkomponenten (LSCs: Land Side Components) auf der Rückseite des Gehäuses als Abstandselement während SMT, um SBBs zu verhindern. Jedoch ist die Wahl der LSC-Höhe begrenzt und ist oft zu kurz, um als ein Abstandselement zu fungieren, oder ist zu hoch und induziert NCO-Defekte. Außerdem sind Höhenvariationen von LSCs zwischen Zulieferern groß und nicht einfach steuerbar. Eine andere Option ist das Verwenden von Kupferkontakthügeln oder -säulen auf der Hauptplatine, um als ein Abstandelement während der SMT zu dienen. Jedoch erfordert dies SMT-Prozessänderungen, um die Säulen unter Verwendung von Pick-and-Place-Ausrüstung anzubringen sowie eine Belegung der begrenzten Nutzfläche des Gehäuses und der Hauptplatine.
  • Figurenliste
    • 1 ist eine Querschnittsveranschaulichung eines elektronischen Gehäuses mit mehreren Defekten, die von der Wölbung des Gehäusesubstrats stammen.
    • 2A ist eine Querschnittsveranschaulichung eines Gehäusesubstrats mit ersten Lötkugeln und zweiten Lötkugeln gemäß einer Ausführungsform.
    • 2B ist eine Querschnittsveranschaulichung des Gehäusesubstrats, das an einer Platine angebracht ist, gemäß einer Ausführungsform.
    • 2C ist eine Querschnittsveranschaulichung eines elektronischen Gehäuses mit Zwischenverbindungen, die aus ersten Lötkugeln und zweiten Lötkugeln gebildet sind, gemäß einer Ausführungsform.
    • 3A ist eine Querschnittsveranschaulichung einer ersten Lötkugel und einer zweiten Lötkugel nach einem Wiederaufschmelzen zur Kugelbefestigung (BA: Ball Attach) gemäß einer Ausführungsform.
    • 3B ist eine Querschnittsveranschaulichung einer ersten Zwischenverbindung und einer zweiten Zwischenverbindung nach SMT gemäß einer Ausführungsform.
    • 4A ist eine Draufsichtsveranschaulichung eines Gehäusesubstrats, die die Pin-Karte mit zweiten Lötkugeln an den Ecken des Gehäusesubstrats veranschaulicht, gemäß einer Ausführungsform.
    • 4B ist eine Draufsichtsveranschaulichung eines Gehäusesubstrats, die die Pin-Karte mit zweiten Lötkugeln an den Ecken und in dem Zentrum des Gehäusesubstrats veranschaulicht, gemäß einer Ausführungsform.
    • 4C ist eine Draufsichtsveranschaulichung eines Gehäusesubstrats, die die Pin-Karte mit zweiten Lötkugeln an den Ecken, dem Inneren und in dem Zentrum des Gehäusesubstrats veranschaulicht, gemäß einer Ausführungsform.
    • 4D ist eine Draufsichtsveranschaulichung des Gehäusesubstrats, die die Pin-Karte mit den zweiten Lötkugeln entlang eines Perimeters und in dem Zentrum des Gehäusesubstrats veranschaulicht, gemäß einer Ausführungsform.
    • 5A ist eine Querschnittsveranschaulichung einer ersten Lötkugel und einer zweiten Lötkugel, wobei die erste Lötkugel und die zweite Lötkugel unterschiedliche Materialzusammensetzungen aufweisen, gemäß einer Ausführungsform.
    • 5B ist eine Querschnittsveranschaulichung einer ersten Lötkugel und einer zweiten Lötkugel, wobei die erste Lötkugel und die zweite Lötkugel unterschiedliche Volumina aufweisen, gemäß einer Ausführungsform.
    • 5C ist eine Querschnittsveranschaulichung einer ersten Lötkugel und einer zweiten Lötkugel, wobei die zweite Lötkugel einen Kern aufweist, gemäß einer Ausführungsform.
    • 5D ist eine Querschnittsveranschaulichung einer ersten Lötkugel und einer zweiten Lötkugel, wobei die zweite Lötkugel einen Kern und eine andere Lotzusammensetzung als die Lotzusammensetzung der ersten Lötkugel aufweist, gemäß einer Ausführungsform.
    • 6 ist eine Querschnittsveranschaulichung eines elektronischen Systems, das Zwischenverbindungen erster Ebene und Zwischenverbindungen zweiter Ebene umfasst, wobei die Zwischenverbindungen erster Ebene und die Zwischenverbindungen zweiter Ebene beide erste und zweite Lötkugeln umfassen, gemäß einer Ausführungsform.
    • 7 ist ein Schaubild einer Rechenvorrichtung, die gemäß einer Ausführungsform gebaut ist.
  • AUSFÜHRUNGSFORMEN DER VOERLIEGENDEN OFFENBARUNG
  • Hier sind elektronische Gehäuse mit Zwischenverbindungsarchitekturen gemäß Ausführungsformen beschrieben, die erste Lötkugeln und zweite Lötkugeln beinhalten, um eine verbesserte Ausbeute in Montageprozessen bereitzustellen. In der folgenden Beschreibung werden verschiedene Aspekte der veranschaulichenden Implementierungen unter Verwendung von Begriffen beschrieben, die üblicherweise von einem Fachmann eingesetzt werden, um einem anderen Fachmann den Inhalt ihrer Arbeit zu vermitteln. Es wird für einen Fachmann jedoch offensichtlich sein, dass die vorliegende Erfindung mit nur manchen der beschriebenen Aspekte umsetzbar ist. Zu Erklärungszwecken sind spezielle Zahlen, Materialien und Konfigurationen dargelegt, um ein umfassendes Verständnis der veranschaulichenden Implementierungen bereitzustellen. Es wird jedoch für den Fachmann offensichtlich sein, dass die vorliegende Erfindung auch ohne die speziellen Details umsetzbar ist. In anderen Fällen werden wohlbekannte Merkmale weggelassen oder vereinfacht, um die veranschaulichenden Implementierungen nicht zu verschleiern.
  • Verschiedene Vorgänge sind wiederum als mehrere diskrete Vorgänge auf eine Weise beschrieben, die für das Verständnis der vorliegenden Erfindung am hilfreichsten ist, aber die Reihenfolge der Beschreibung sollte nicht derart ausgelegt werden, dass sie impliziert, dass diese Vorgänge notwendigerweise reihenfolgeabhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Präsentation durchgeführt werden.
  • Wie oben angemerkt, ist Wölbung ein signifikantes Problem bei der Montage von Gehäusen. Insbesondere führt eine Wölbung des Gehäusesubstrats zu einer Vielzahl von Zwischenverbindungsdefekten während Oberflächenmontagetechnologie(SMT)-Prozessen. Einer der typischen beobachteten Defekte ist eine Lötkontakthügelüberbrückung (SBB), die stattfindet, wenn die Lötkugeln jenseits von Toleranzen kollabieren. Entsprechend verwenden hier offenbarte Ausführungsformen Architekturen mit variablen Kugeln, um SMT-Defekte zu reduzieren oder zu beseitigen.
  • Ausführungsformen beinhalten die Verwendung erster Lötkugeln für den Großteil der Zwischenverbindungen und zweiter Lötkugeln, die strategisch platziert werden, um Defekte zu minimieren. Die zweiten Lötkugeln können sich von den ersten Lötkugeln hinsichtlich des Volumens und/oder der Zusammensetzung unterscheiden. Zusammensetzungsunterschiede können verschiedene Lote (für unterschiedliche Wiederaufschmelztemperaturen) sowie die Verwendung von Lötkugeln mit Kern (d. h. einem Kern, der während des Wiederaufschmelzens im Wesentlichen fest verbleibt und der durch ein wiederaufschmelzbares Lot umgeben ist) einschließen. Zweite Lötkugeln, die eine verschiedene Lotmetallurgie mit unterschiedlichem Schmelz- und Zusammenbruchverhalten während eines SMT-Wiederaufschmelzens beinhaltet, fungieren als eine Zusammenbruchbegrenzung, um verbesserte SBB-Margen bereitzustellen, während Head-On-Pillow(HoP)-, Non-Contact-Open(NCO)- und Non-Wet-Open(NWO)-Margen beibehalten werden.
  • Die Verwendung solcher Architekturen mit variierten Kugeln stellt signifikante SMT-Vorteile bereit. Zum Beispiel wird eine Ausbeute verbessert und ist der Prozess toleranter gegenüber Montage-/Testvariationen und durch die Handhabung induzierter Gehäusewölbungsvariationen. Außerdem werden weniger Lötpastenschablonenrevisionen benötigt, um Prozesse mit hoher Ausbeute bereitzustellen. Bei Ausführungsformen, die Lötkugeln mit Kern verwenden, kann die Größe des Kerns so gewählt werden, dass Abstandselemente mit engen Toleranzen bereitgestellt werden. Das Variieren der Größe des Kerns kann auch verwendet werden, um die Abstandselementhöhe zu steuern, die für unterschiedliche Gehäusearchitekturen notwendig sind. Des Weiteren belegt die Verwendung von Lötkugeln mit Kern keine zusätzliche Nutzfläche des Gehäuses und der Hauptplatine, da die Kugeln mit Kern elektrisch arbeiten können, solange Zuverlässigkeits- und Leistungsfähigkeitsanforderungen erfüllt werden. Alternativ dazu können die Lötkugeln mit Kern an Non-Critical-To-Function(NCTF - nicht funktionskritischen)-Stellen, redundanten Leistungs-/Massestellen und/oder verbindungslosen Stellen, die für jedes Gehäuse vorgesehen sind, platziert werden. Des Weiteren können hier offenbarte Ausführungsformen aufgrund der verbesserten Behandlung der Wölbung die Notwendigkeit von Versteifungen beseitigen (oder die Versteifungsabmessungen lockern), um eine Gehäusewölbung zum Behandeln von SMT-Herausforderungen zu steuern.
  • Nun unter Bezugnahme auf 2A-2C zeigt eine Reihe von Querschnittsveranschaulichungen einen Prozess zum Befestigen eines ersten Substrats an einem zweiten Substrat unter Verwendung einer Architektur mit variablen Kugeln gemäß einer Ausführungsform. Bei einer speziellen Ausführungsform kann der Prozess ein SMT-Prozess sein. Das heißt, das erste Substrat kann ein Gehäusesubstrat sein und das zweite Substrat kann eine Platine (z. B. eine Leiterplatte (PCT: Printed Circuit Board)) sein. Jedoch versteht es sich, dass ähnliche Befestigungsprozesse, die eine Anordnung aus Lötzwischenverbindungen mit Architekturen mit variablen Kugeln verwendet, zum Befestigen von zwei beliebigen Substraten aneinander verwendet werden können.
  • Nun unter Bezugnahme auf 2A ist eine Querschnittsveranschaulichung eines ersten Substrats 215 gemäß einer Ausführungsform gezeigt. Bei einer speziellen Ausführungsform kann das erste Substrat 215 ein organisches Gehäusesubstrat sein. Zum Beispiel kann das erste Substrat 215 mehrere laminierte organische Schichten mit (oder ohne) einem Kern umfassen. Bei einer Ausführungsform können (nicht gezeigte) leitfähige Merkmale in dem ersten Substrat 215 eingebettet sein, um eine elektrische Kopplung zwischen Pads 217 und einer Komponente 220 bereitzustellen. Zum Beispiel kann die Komponente 220 ein Halbleiter-Die (z. B. ein Prozessor-Die, ein Speicher-Die usw.) sein. Obwohl eine einzige Komponente 220 auf dem ersten Substrat 215 gezeigt ist, versteht es sich, dass eine beliebige Anzahl an Komponenten 220 mit dem ersten Substrat 215 gekoppelt sein kann.
  • Bei einer Ausführungsform kann das erste Substrat 215 eine Wölbung aufzeigen. Zum Beispiel können die Ecken des ersten Substrats 215 von der Komponente 220 weg gebogen sein. Das heißt, die Oberfläche des ersten Substrats 215, auf der sich die Pads 217 befinden, kann konkav sein und die Oberfläche des ersten Substrats 215, auf der sich die Komponente 220 befindet, kann konvex sein.
  • Bei einer Ausführungsform kann eine Lötkugel 231/232 auf jedem der Pads 217 positioniert sein. Ausführungsformen beinhalten variierte Lötkugeln 231/232. Zum Beispiel kann eine erste Lötkugel 231 oder eine zweite Lötkugel 232 über jedem der Pads 217 angeordnet sein. Die erste Lötkugeln 231 sind verschieden von den zweiten Lötkugeln 232. Zum Beispiel können die ersten Lötkugeln 231 ein erstes Volumen und eine erste Zusammensetzung aufweisen und können die zweiten Lötkugeln 232 ein zweites Volumen und eine zweite Zusammensetzung aufweisen. Bei einer Ausführungsform ist das erste Volumen verschieden von dem zweiten Volumen, ist die erste Zusammensetzung verschieden von der zweiten Zusammensetzung, oder sind das erste und zweite Volumen verschieden voneinander und sind die erste und zweite Zusammensetzung verschieden voneinander.
  • Bei der in 2A veranschaulichten Ausführungsform umfassen die ersten Lötkugeln 231 eine einheitliche Zusammensetzung und sind die zweiten Lötkugeln 232 Lötkugeln mit Kern. Das heißt, die zweiten Lötkugeln 232 umfassen einen Kern 233 und ein Lot 234, das den Kern 233 umgibt. Der Kern 233 kann ein Material sein, das während eines Wiederaufschmelzvorgangs, der das Lot 234 schmilzt, im Wesentlichen fest verbleibt. Bei einer Ausführungsform kann der Kern 233 ein metallisches Material, wie etwa Kupfer oder Nickel, sein. Andere Ausführungsformen können einen Kern 233 beinhalten, der ein polymeres Material ist. Die Verwendung eines polymeren Kerns 233 kann eine Konformität der zweiten Lötkugeln 232 verbessern und eine verbesserte Zuverlässigkeit ermöglichen.
  • Da der Kern 233 im Wesentlichen nicht schmilzt, kann der Kern 233 als ein Abstandselement während eines SMT-Prozesses (oder eines beliebigen anderen Wiederaufschmelzprozesses) dienen. Entsprechend kann der Durchmesser des Kerns 233 so gewählt werden, dass er eine gewünschte Abstandselementhöhe während eines SMT-Prozesses bereitstellt. Bei einer Ausführungsform kann der Kern 233 einen Durchmesser haben, der näherungsweise 300 µm oder weniger, näherungsweise 250 µm oder weniger oder näherungsweise 100 µm oder weniger beträgt.
  • Bei einer Ausführungsform kann die Kugelbefestigung der ersten Lötkugeln 231 und der zweiten Lötkugeln 232 auf die Pads 217 des ersten Substrats 215 mit einem Pick-and-Place-Werkzeug implementiert werden. Bei einer speziellen Ausführungsform ist das Pick-and-Place-Werkzeug dazu konfiguriert, sowohl die ersten Lötkugeln 231 als auch die zweiten Lötkugeln 232 abzugeben. Nach der Kugelbefestigung der ersten Lötkugeln 231 und der zweiten Lötkugeln 232 kann ein Kugelbefestigungswiederaufschmelzvorgang implementiert werden.
  • Bei einer Ausführungsform können die zweiten Lötkugeln 232 selektiv an Stellen platziert werden, die eine verbesserte Montageausbeute bereitstellen werden. Allgemein können die zweiten Lötkugeln 232 an Stellen platziert werden, an denen das Risiko für SBB hoch ist. Zum Beispiel tritt ein hohes Risiko für SBB typischerweise an Ecken des ersten Substrats 215 und in dem Zentrum des ersten Substrats 215 auf. Jedoch können andere Stellen für zweite Lötkugeln 232 in Abhängigkeit von der Form des ersten Substrats 215 und dem dynamischen Wölbungsverhalten während einer Befestigung an einem zweiten Substrat gewählt werden. Eine ausführlichere Beschreibung der Stellen, an denen die zweiten Lötkugeln 232 positioniert werden können, ist unten mit Bezug auf 4A-4D bereitgestellt.
  • Nun unter Bezugnahme auf 2B ist eine Querschnittsveranschaulichung eines elektronischen Gehäuses 200 gemäß einer Ausführungsform gezeigt. Das elektronische Gehäuse 200 ist während eines Befestigungsprozesses gezeigt, wenn die Lötkugeln 231/232 des ersten Substrats 215 in Kontakt mit dem zweiten Substrat 205 gebracht werden, wie durch den Pfeil angegeben ist. Insbesondere werden die Lötkugeln 231/232 in Kontakt mit Lötpaste 208 gebracht, die sich über Pads 207 auf dem zweiten Substrats 205 befindet. Bei einer Ausführungsform kann das zweite Substrat 205 eine Platine (z. B. eine Hauptplatine, PCB oder dergleichen) sein. Bei solchen Ausführungsformen kann der Befestigungsprozess ein SMT-Prozess sein.
  • Bei manchen Ausführungsformen kann der Befestigungsprozess auch das Ausüben von Kraft beinhalten (die z. B. durch das Pick-and-Place-Werkzeug ausgeübt wird, das zum Befestigen des ersten Substrats 215 an dem zweiten Substrat 205 verwendet wird). Das Ausüben von Kraft kann verwendet werden, um eine Wölbung während des SMT-Prozesses zu verringern. Ohne die Einbindung zweiter Lötkugeln 232 würde das Ausüben von Kraft die Lötkugeln 231 jenseits der Toleranzen kollabieren lassen und zu SBB-Defekten führen. Bei hier offenbarten Ausführungsformen wird jedoch die Ausübung von Kraft ermöglicht, weil die zweiten Lötkugeln 232 eine einheitliche Abstandselementhöhe bereitstellen und verhindern, dass die Lötkugeln 231/232 kollabieren.
  • Nun unter Bezugnahme auf 2C ist eine Querschnittsveranschaulichung des elektronischen Gehäuses 200, nachdem ein Wiederaufschmelzen während des Befestigungsprozesses abgeschlossen wurde, gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform bewirkt der Wiederaufschmelzprozess, dass die ersten Lötkugeln 231 mit der Paste 208 zusammenwachsen, um erste Zwischenverbindungen 225 zu bilden, und bewirkt, dass das Lot 234 der zweiten Kugeln 232 mit der Paste 208 zusammenwächst, um zweite Zwischenverbindungen 235 zu bilden. Da die ersten Zwischenverbindungen 225 und die zweiten Zwischenverbindungen 235 mit unterschiedlichen Lötkugeln 231/232 gebildet werden, sind die ersten Zwischenverbindungen 225 verschieden von den zweiten Zwischenverbindungen 235. Falls zum Beispiel die zweiten Lötkugeln 232 Lötkugeln mit Kern beinhalten, kann ein gesamtes Volumen der ersten Zwischenverbindungen 225 im Wesentlichen Lot sein und kann ein Volumen der zweiten Zwischenverbindungen 235 den Kern 233 und das Lot 234 beinhalten.
  • Nun unter Bezugnahme auf 3A ist eine hereingezoomte Querschnittsveranschaulichung des Profils einer ersten Lötkugel 331 und einer zweiten Lötkugel 332 nach einem Wiederaufschmelzen zur Kugelbefestigung gemäß einer Ausführungsform gezeigt. Die erste Lötkugel 331 und die zweite Lötkugel 332 können über den Pads 317 auf einem ersten Substrat 315 wiederaufgeschmolzen werden. Bei der veranschaulichten Ausführungsform ist die zweite Lötkugel 332 eine Lötkugel mit Kern, die einen Kern 333 und ein Lot 334, das den Kern 333 umgibt, umfasst.
  • Wie gezeigt, ist das Profil der zweiten Lötkugel 332 anschließend an das Wiederaufschmelzen klar von jenem der ersten Lötkugel 331 unterscheidbar. Ein Unterschied zwischen der ersten Lötkugel 331 und der zweiten Lötkugel 332 kann sein, dass die erste Lötkugel 331 eine erste Höhe H1 aufweist, die größer als eine zweite Höhe H2 der zweiten Lötkugel 332 ist. Bei einer Ausführungsform kann die erste Lötkugel 331 einen im Wesentlichen kreisförmigen Querschnitt mit einer flachen Unterseite, die an das Pad 317 angrenzt, umfassen. Im Gegensatz dazu kann die zweite Lötkugel 332 eine Verrundung 336 aufweisen, die sich von einer abgerundeten oberen Oberfläche zu dem Pad 317 erstreckt. Das Lot 334 kann daher eine nichteinheitliche Dicke um den Kern 333 herum aufweisen. Zum Beispiel kann eine erste Dicke T1 des Lots 334 oberhalb des Kerns 333 kleiner als eine zweite Dicke T2 des Lots 334 auf der Seite des Kerns 333 sein. Bei einer speziellen Ausführungsform kann die erste Dicke T1 zwischen näherungsweise 1 µm oder mehr betragen.
  • Nun unter Bezugnahme auf 3B ist eine hereingezoomte Querschnittsveranschaulichung einer ersten Zwischenverbindung 325 und einer zweiten Zwischenverbindung 335 nach einem Wiederaufschmelzen zum Befestigen eines ersten Substrats 315 an einem zweiten Substrat 305 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann die erste Zwischenverbindung 325 eine im Wesentlichen einheitliche Zusammensetzung (z. B. Lot) aufweisen und kann die zweite Zwischenverbindung 335 eine Zusammensetzung aufweisen, die Lot 334 umfasst, das einen Kern 333 umgibt. Bei einer Ausführungsform kann die zweite Zwischenverbindung 335 ein Lot 334 umfassen, das alle Oberflächen des Kerns 333 umgibt. Jedoch können sich bei anderen Ausführungsformen Teile des Kerns 333 in direktem Kontakt mit dem Pad 317 des ersten Substrats 315 und/oder dem Pad 307 des zweiten Substrats 305 befinden. Da der Kern 333 während des Wiederaufschmelzens nicht schmilzt, kann der Kern 333 eine sehr einheitliche Abstandselementhöhe zwischen dem ersten Substrat 315 und dem zweiten Substrat 305 bereitstellen. Entsprechend kann der Kern 333 in den zweiten Zwischenverbindungen 335 einen übermäßigen Zusammenbruch der zweiten Lötkugeln 332 (sowie der ersten Lötkugeln 331) verhindern, was ansonsten zu SBB-Defekten führen würde.
  • Nun unter Bezugnahme auf 4A-4D sind Draufsichtsveranschaulichungen beispielhafter Pin-Karten eines ersten Substrats 415 gemäß einer Ausführungsform gezeigt. Es versteht sich, dass die Anzahl an Pins in den in 4A-4D gezeigten Pin-Karten reduziert ist, um die Figuren zu vereinfachen. Das heißt, Ausführungsformen können Lötkugelanordnungen beinhalten, die in Abhängigkeit von dem speziellen Gehäuse hunderte Lötkugeln oder tausende Lötkugeln beinhalten. Bei den veranschaulichten Ausführungsformen ist die Anzahl an ersten Lötkugeln 431 größer als die Anzahl an zweiten Lötkugeln 432. In Anhängigkeit von der Gehäusearchitektur kann die Anzahl an ersten Lötkugeln 431 mehrere zehn, hunderte oder tausende Male größer als die Anzahl an zweiten Lötkugeln 432 sein. Die zweiten Lötkugeln 432 sind verschieden von den ersten Lötkugeln 431. Zum Beispiel können die zweiten Lötkugeln 432 Lötkugeln mit Kern sein, können ein anderes Volumen als die ersten Lötkugeln 431 aufweisen oder können eine andere Lotzusammensetzung als die ersten Lötkugeln beinhalten.
  • Nun unter Bezugnahme auf 4A ist eine Draufsichtsveranschaulichung einer Pin-Karte eines ersten Substrats 415 gemäß einer Ausführungsform gezeigt. Bei der veranschaulichten Ausführungsform befinden sich die zweiten Lötkugeln 432 nahe der Ecke der Anordnung erster Lötkugeln 431. Insbesondere sind die zweiten Lötkugeln 432 als die absoluten Ecken der Anordnung erster Lötkugeln 431 gezeigt. Jedoch versteht es sich, dass sich die zweiten Lötkugeln 432 in einem Eckgebiet der Anordnung erster Lötkugeln 431 befinden können. Das heißt, die zweiten Lötkugeln 432 sind möglicherweise nicht die absolute Ecke der Anordnung erster Lötkugeln 431. Bei der veranschaulichten Ausführungsform befindet sich eine zweite Lötkugel 432 an jeder Ecke der Anordnung erster Lötkugeln 431. Jedoch versteht es sich, dass bei manchen Ausführungsformen nicht alle Eckgebiete eine zweite Lötkugel 432 beinhalten. Des Weiteren beinhaltet die Anordnung erster Lötkugeln 431 in 4A vier Eckgebiete. Jedoch versteht es sich, dass die Anordnung Formen außer Rechtecken umfassen kann und daher mehr als vier Eckgebiete beinhalten kann. Bei einer solchen Ausführungsform kann es mehr als vier zweite Lötkugeln 432 geben. Obwohl sich eine einzige zweite Lötkugel 432 in jedem Eckgebiet befindet, versteht es sich außerdem, dass sich bei manchen Ausführungsformen mehrere zweite Lötkugeln 432 in einem oder mehreren der Eckgebiete der Anordnung erster Lötkugeln 431 befinden können.
  • Nun unter Bezugnahme auf 4B ist eine Draufsichtsveranschaulichung einer Pin-Karte eines ersten Substrats 415 gemäß einer zusätzlichen Ausführungsform gezeigt. Wie gezeigt, können zweite Lötkugeln 432 in den Eckgebieten und der Mitte der Anordnung erster Lötkugeln 431 platziert sein. Zum Beispiel befinden sich zweite Lötkugeln 432C bei den Eckgebieten und zweite Lötkugeln 432M in der Mitte der Anordnung erster Lötkugeln 431. Obwohl vier mittlere zweite Lötkugeln 432M gezeigt sind, versteht es sich, dass eine beliebige Anzahl (d. h. eine oder mehrere) mittlerer zweiter Lötkugeln 432M in der Anordnung erster Lötkugeln 431 enthalten sein kann. Obwohl auf „mittlere“ zweite Lötkugeln 432M verwiesen wird, versteht es sich des Weiteren, dass sich die mittleren zweiten Lötkugeln 432M nahe einer Mitte der Anordnung befinden können und nicht genau in der Mitte der Anordnung erster Lötkugeln 431 zentriert sein müssen. Obwohl sowohl mittlere zweite Lötkugeln 432M als auch zweite Ecklötkugeln 432C gezeigt sind, versteht es sich, dass bei manchen Ausführungsformen die zweiten Ecklötkugeln 432C optional weggelassen werden können und möglicherweise nur mittlere zweite Lötkugeln 432M enthalten sind.
  • Nun unter Bezugnahme auf 4C ist eine Draufsichtsveranschaulichung einer Pin-Karte eines ersten Substrats 415 gemäß einer zusätzlichen Ausführungsform gezeigt. Die Pin-Karte in 4C kann im Wesentlichen ähnlich der Pin-Karte in 4B sein, mit der Ausnahme, dass innere zweite Lötkugeln 432I ebenfalls enthalten sind. Die inneren zweiten Lötkugeln 432I können an Stellen innerhalb der Anordnung platziert werden, die für SBB-Defekte empfänglicher sind. Zum Beispiel können die inneren Ecken der Anordnung erster Lötkugeln 431 durch innere zweite Lötkugeln 432I belegt sein. Obwohl vier innere zweite Lötkugeln 432I gezeigt sind, versteht es sich, dass Ausführungsformen eine beliebige Anzahl (d. h. eine oder mehrere) innerer zweiter Lötkugeln 432I beinhalten können.
  • Nun unter Bezugnahme auf 4D ist eine Draufsichtsveranschaulichung einer Pin-Karte eines ersten Substrats 415 gemäß einer zusätzlichen Ausführungsform gezeigt. Die Pin-Karte in 4D kann im Wesentlichen der Pin-Karte in 4B ähnlich sein, mit der Ausnahme, dass der gesamte äußere Perimeter der Anordnung erster Lötkugeln 431 durch äußere zweite Lötkugeln 432O belegt ist. Obwohl der gesamte äußere Perimeter zweite Lötkugeln 432O in 4D beinhaltet, versteht es sich, dass ein beliebiger Teil des äußeren Perimeters der Anordnung erster Lötkugeln 431 durch die äußeren zweiten Lötkugeln 432O belegt sein kann.
  • Bei den in 4A-4D veranschaulichten Ausführungsformen sind die zweiten Lötkugeln 432 innerhalb der Anordnung erster Lötkugeln 431 ohne Berücksichtigung von Änderungen der elektrischen Leistungsfähigkeit positioniert. Die Positionierung und Anzahl zweiter Lötkugeln 432 ist nicht beschränkt, wenn die zweiten Lötkugeln 432 Zuverlässigkeits- und Leistungsfähigkeitsanforderungen erfüllen können. Das heißt, bei manchen Ausführungsformen können die zweiten Lötkugeln 432 eine elektrische Leistungsfähigkeit haben, die ähnlich genug zu den ersten Lötkugeln 431 ist, so dass sie austauschbar sein können. Alternativ dazu können, wenn die zweiten Lötkugeln 432 nicht die gleichen Zuverlässigkeits- und/oder Leistungsfähigkeitscharakteristiken wie die ersten Lötkugeln 431 haben, die zweiten Lötkugeln 432 an Not-Critical-To-Function(NCTF)-Stellen, redundanten Leistungs-/Massestellen und/oder nichtverbundenen Stellen, die für jedes Gehäuse vorgesehen sind, platziert werden.
  • Nun unter Bezugnahme auf 5A-5D ist eine Reihe von Querschnittsveranschaulichungen, die erste Lötkugeln 531 und zweite Lötkugeln 532 darstellen, gemäß einer Ausführungsform gezeigt.
  • Nun unter Bezugnahme auf 5A ist eine Querschnittsveranschaulichung einer ersten Lötkugel 531 und einer zweiten Lötkugel 532 auf Pads 517 auf einem ersten Substrat 515 gemäß einer Ausführungsform gezeigt. Die erste Lötkugel 531 kann einen ersten Radius R1 aufweisen und die zweite Lötkugel 532 kann einen zweiten Radius R2 aufweisen, der im Wesentlichen gleich dem ersten Radius R1 ist. Bei einer Ausführungsform kann die erste Lötkugel 531 eine erste Materialzusammensetzung aufweisen und kann die zweite Lötkugel 532 eine zweiten Materialzusammensetzung aufweisen, die verschieden von der ersten Materialzusammensetzung ist. Entsprechend kann die Wiederaufschmelztemperatur (und das Zusammenbruchverhalten) der ersten Lötkugel 531 verschieden von jener der zweiten Lötkugel 532 sein. Bei einer speziellen Ausführungsform kann die erste Lötkugel 531 ein SnAgCu(SAC)-Lot sein und kann die zweite Lötkugel 532 ein Niedertemperaturlot (z. B. SnBi-Lot oder dergleichen) sein.
  • Nun unter Bezugnahme auf 5B ist eine Querschnittsveranschaulichung einer ersten Lötkugel 531 und einer zweiten Lötkugel 532 gemäß einer anderen Ausführungsform gezeigt. Bei der veranschaulichten Ausführungsform können die erste Lötkugel 531 und die zweite Lötkugel 532 unterschiedliche Zusammensetzungen und unterschiedliche Volumina aufweisen. Zum Beispiel kann die erste Lötkugel 531 ein Volumen aufweisen, das durch einen ersten Radius R1 definiert ist, der größer als ein zweiter Radius R2 der zweiten Lötkugel 532 ist. Obwohl sie als unterschiedliche Zusammensetzungen aufweisend gezeigt sind, (d. h. die Schraffuren sind unterschiedlich), kann die erste Lötkugel 531 optional die gleiche Zusammensetzung wie die zweite Lötkugel 532 haben, so lange es wenigstens irgendeinen Unterschied gibt (z. B. sind die Volumina unterschiedlich).
  • Nun unter Bezugnahme auf 5C ist eine Querschnittsveranschaulichung einer ersten Lötkugel 531 und einer zweiten Lötkugel 532 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann die erste Lötkugel 531 eine Zusammensetzung aufweisen, die im Wesentlichen ausschließlich Lot ist, und die zweite Lötkugel 532 kann eine Lötkugel mit Kern sein, die einen Kern 533 und ein Lot 534 um den Kern 533 herum umfasst. Bei einer Ausführungsform kann der Kern 533 ein Nichtlotmaterial sein. Zum Beispiel kann der Kern 533 Kupfer, Nickel, polymere Materialien oder ein mit Kupfer oder Nickel beschichtetes polymeres Material sein. Bei einer Ausführungsform kann das Lot 534 um den Kern 533 herum im Wesentlichen die gleiche Lotzusammensetzung wie das Lot in der ersten Lötkugel 531 sein.
  • Nun unter Bezugnahme auf 5D ist eine Querschnittsveranschaulichung einer ersten Lötkugel 531 und einer zweiten Lötkugel 532 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann die zweite Lötkugel 532 in 5D im Wesentlichen ähnlich der zweiten Lötkugel 532 in 5C sein, mit der Ausnahme, dass das Lot 534 eine andere Materialzusammensetzung als das Lot der ersten Lötkugel 531 ist.
  • Nun unter Bezugnahme auf 6 ist eine Querschnittsveranschaulichung eines elektronischen Systems 670 gemäß einer Ausführungsform gezeigt. Das elektronische System 670 kann mehrere Substrate umfassen, die durch unterschiedliche Ebenen von Zwischenverbindungen miteinander gekoppelt sind. Zum Beispiel kann das elektronische System 670 ein erstes Substrat 605, ein zweites Substrat 615 und ein drittes Substrat 620 umfassen. Erstebenenzwischenverbindungen 661 können das dritte Substrat 620 mit dem zweiten Substrat 615 koppeln und Zweitebenenzwischenverbindungen 662 können das zweite Substrat 615 mit dem ersten Substrat 605 koppeln. Bei einer Ausführungsform kann jede Zwischenverbindungsebene 661/662 Architekturen mit variablen Zwischenverbindungen umfassen. Zum Beispiel umfasst die erste Zwischenverbindungsebene 661 erste Zwischenverbindungen 691 und zweite Zwischenverbindungen 692 und umfasst die zweite Zwischenverbindungsebene 662 dritte Zwischenverbindungen 681 und vierte Zwischenverbindungen 682. Die ersten Zwischenverbindungen 691 sind verschieden von den zweiten Zwischenverbindungen 692 und die dritten Zwischenverbindungen 681 sind verschieden von den vierten Zwischenverbindungen 682.
  • Bei einer spezielle Ausführungsform ist das dritte Substrat 620 ein Halbleiter-Die, ist das zweite Substrat 615 ein Gehäusesubstrat und ist das erste Substrat 605 eine Platine. Es versteht sich jedoch, dass Architekturen mit variablen Lötkugeln/Zwischenverbindungen für eine beliebige Zwischenverbindungsarchitektur in vielen verschiedenen elektronischen Systemen verwendet werden können. Zum Beispiel können Architekturen mit variablen Lötkugeln/Zwischenverbindungen in Die-an-Gehäusesubstrat-Befestigungen (z. B. Erstebenenzwischenverbindungen (FLIs), wie etwa der ersten Zwischenverbindungsebene 661), Die-an-Patch-Befestigungen (z. B. Gehäuse-auf-Interposer(PoINT)-Architekturen), Die-an-Die-Befestigungen (z. B. Logik-zu-Speicher-Zwischenverbindungen (LMI) oder Speicher-zu-Speicher-Zwischenverbindungen (MMI)) oder Die-an-Interposer-Befestigungen (z. B. Architekturen, die manchmal als „2,5-Stapelung“ bezeichnet werden) verwendet werden. Obwohl eine Liste unterschiedlicher Architekturen, für die solche Architekturen mit variablen Lötkugeln/Zwischenverbindungen vorteilhaft sein können, bereitgestellt ist, versteht es sich, dass solche Zwischenverbindungsarchitekturen für viele unterschiedliche Elektroniksystemarchitekturen geeignet sein können, die Lötkugeln beinhalten oder die zum Verwenden von Lötkugeln modifiziert werden können.
  • Bei der Beschreibung oben sind die Lötkugeln mit Kern als einen nichtschmelzenden Kern aufweisend beschrieben, über dem ein wiederaufschmelzbares Lot angeordnet ist. Es versteht sich jedoch, dass bei manchen Ausführungsformen das wiederaufschmelzbare Lot modifiziert sein kann. Zum Beispiel kann das Lot um den Kern herum während eines oder mehrerer Wiederaufschmelzprozesse durch Diffusion mit dem Kern und/oder dem Pad in eine intermetallische Phase (IMC: Intermetallic Compound) umgewandelt werden. Bei solchen Ausführungsformen kann der Kern entweder mit einem Niedertemperaturlot (LTS: Low-Temperature Solder) (z. B. Sn-BI, Sn-In) oder bleifreiem Standardloten (z. B. SAC, SnAg oder SnCu) bedeckt sein, wobei das gesamte Lot nach dem Kugelbefestigungswiederaufschmelzen oder während des anfänglichen SMT-Prozesses vollständig in ein IMC umgewandelt wäre. Alternative Ausführungsformen können Hochtemperaturlot (z. B. Sn-Sb) beinhalten, das die Verbindung durch Festkörperdiffusion bilden wird, aber durch ein Wiederaufschmelzen bei 260 °C nicht schmelzen wird. Die starre IMC-Cu-Struktur (oder ein Lot mit hohem Schmelzpunkt) wird das Gehäusesubstrat fest an der Platine angebracht halten und auch die Gehäuseform wird mit jener der Platine synchronisiert. Bei hohen Temperaturen (z. B. 200 °C bis 260 °C) würden die IMC-bedeckten Verbindungen verhindern, dass sich das Gehäuse von der Platine weg zu einer konkaven Form biegt, wodurch NCO-Defekte in Eckbereichen und SBB-Defekte in dem Zentrum verhindert werden. Von daher wird eine Ausbeute verbessert.
  • 7 veranschaulicht eine Rechenvorrichtung 700 gemäß einer Implementierung der vorliegenden Erfindung. Die Rechenvorrichtung 700 beherbergt eine Platine 702. Die Platine 702 kann eine Anzahl an Komponenten, einschließlich unter anderem eines Prozessors 704 und wenigstens eines Kommunikationschips 706, beinhalten. Der Prozessor 704 ist physisch und elektrisch mit der Platine 702 gekoppelt. Bei manchen Implementierungen ist der wenigstens eine Kommunikationschip 706 auch physisch und elektrisch mit der Platine 702 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 706 Teil des Prozessors 704.
  • Diese anderen Komponenten beinhalten unter anderem flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Globales-Positionierungssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter).
  • Der Kommunikationschip 706 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 700. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 706 kann beliebige einer Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE-802.11-Familie), WiMAX (IEEE-802.16-Familie), IEEE-802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 700 kann mehrere Kommunikationschips 706 beinhalten. Beispielsweise kann ein erster Kommunikationschip 706 kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und kann ein zweiter Kommunikationschip 706 längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein.
  • Der Prozessor 704 der Rechenvorrichtung 700 beinhaltet einen Integrierter-Schaltkreis-Die, der innerhalb des Prozessors 704 gekapselt ist. Bei manchen Implementierungen der Erfindung kann der Integrierter-Schaltkreis-Die des Prozessors 704 Teil eines elektronischen Gehäuses sein, das eine Architektur mit variablen Zwischenverbindungen gemäß hier beschriebenen Ausführungsformen umfasst. Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln.
  • Der Kommunikationschip 706 beinhaltet auch einen Integrierter-Schaltkreis-Die, der innerhalb des Kommunikationschips 706 gekapselt ist. Gemäß einer anderen Implementierung der Erfindung kann der Integrierter-Schaltkreis-Die des Kommunikationschips 706 Teil eines elektronischen Gehäuses sein, das eine Architektur mit variablen Zwischenverbindungen gemäß hier beschriebenen Ausführungsformen umfasst.
  • Die obige Beschreibung von veranschaulichten Implementierungen der Erfindung, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Erfindung auf die offenbarten genauen Formen beschränken. Obgleich spezielle Implementierungen und Beispiele für die Erfindung hier zu veranschaulichenden Zwecken beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Geltungsbereichs der Erfindung möglich, wie Fachleute auf dem betreffenden Gebiet erkennen werden.
  • Diese Modifikationen können im Hinblick auf die obige ausführliche Beschreibung an der Erfindung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Ausdrücke sollten nicht so ausgelegt werden, dass sie die Erfindung auf die speziellen Implementierungen, die in der Beschreibung und den Ansprüchen offenbart sind, beschränken. Vielmehr soll der Schutzumfang der Erfindung vollständig durch die folgenden Ansprüche bestimmt werden, die gemäß eingeführter Lehren für die Anspruchsinterpretation ausgelegt werden sollen.
  • Beispiel 1: ein elektronisches Gehäuse, das Folgendes umfasst: ein erstes Substrat; ein zweites Substrat; und eine Anordnung aus Zwischenverbindungen, die das erste Substrat elektrisch mit dem zweiten Substrat koppelt, wobei die Anordnung aus Zwischenverbindungen Folgendes umfasst: erste Zwischenverbindungen, wobei die ersten Zwischenverbindungen ein erstes Volumen und eine erste Materialzusammensetzung aufweisen; und zweite Zwischenverbindungen, wobei die zweiten Zwischenverbindungen ein zweites Volumen und eine zweite Materialzusammensetzung aufweisen, und wobei das erste Volumen verschieden von dem zweiten Volumen ist und/oder die erste Materialzusammensetzung verschieden von der zweiten Materialzusammensetzung ist.
  • Beispiel 2: das elektronische Gehäuse aus Beispiel 1, wobei eine Anzahl erster Zwischenverbindungen größer als eine Anzahl zweiter Zwischenverbindungen ist.
  • Beispiel 3: das elektronische Gehäuse aus Beispiel 2, wobei die Anzahl erster Zwischenverbindungen wenigstens hundertmal größer als die Anzahl zweiter Zwischenverbindungen ist.
  • Beispiel 4: das elektronische Gehäuse aus Beispielen 1-3, wobei eine oder mehrere Eckstellen in der Anordnung von Zwischenverbindungen jeweils mit zweiten Zwischenverbindungen belegt sind.
  • Beispiel 5: das elektronische Gehäuse aus Beispielen 1-4, wobei eine oder mehrere Zentrumsstellen in der Anordnung von Zwischenverbindungen jeweils mit zweiten Zwischenverbindungen belegt sind.
  • Beispiel 6: das elektronische Gehäuse aus Beispielen 1-5, wobei sich zweite Zwischenverbindungen bei einem Not-Critical-To-Function(NCTF)-Pin, einem Redundante-Leistung-Pin, einem Redundante-Masse-Pin oder einer nichtverbundenen Stelle des elektronischen Gehäuses befindet.
  • Beispiel 7: das elektronische Gehäuse aus Beispielen 1-6, wobei die zweiten Zwischenverbindungen jeweils Folgendes umfassen: einen Kern; und Lot um den Kern herum.
  • Beispiel 8: das elektronische Gehäuse aus Beispiel 7, wobei der Kern ein metallisches Material ist.
  • Beispiel 9: das elektronische Gehäuse aus Beispiel 8, wobei der Kern Kupfer oder Nickel umfasst.
  • Beispiel 10: das elektronische Gehäuse aus Beispiel 7, wobei der Kern ein polymeres Material ist.
  • Beispiel 11: das elektronische Gehäuse aus Beispielen 1-10, wobei das erste Substrat ein Gehäusesubstrat ist und wobei das zweite Substrat eine Platine ist.
  • Beispiel 12: das elektronische Gehäuse aus Beispielen 1-10, wobei das erste Substrat ein Gehäusesubstrat ist und wobei das zweite Substrat ein Interposer ist.
  • Beispiel 13: das elektronische Gehäuse aus Beispielen 1-10, wobei das erste Substrat ein Die ist und wobei das zweite Substrat ein Gehäusesubstrat ist.
  • Beispiel 14: ein elektronisches Gehäuse, das Folgendes umfasst: ein Gehäusesubstrat mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche; einen Die, der an der ersten Oberfläche des Gehäusesubstrats befestigt ist; eine Anordnung von Pads über der zweiten Oberfläche des Gehäusesubstrats; und mehrere Lötkugeln, wobei sich jede Lötkugel über einem der Pads in der Anordnung von Pads befindet, und wobei die mehreren Lötkugeln Folgendes umfassen: erste Lötkugeln; und zweite Lötkugeln, die verschieden von den ersten Lötkugeln sind.
  • Beispiel 15: das elektronische Gehäuse aus Beispiel 14, wobei die zweiten Lötkugeln jeweils Folgendes umfassen: einen Kern; und Lot um den Kern herum.
  • Beispiel 16: das elektronische Gehäuse aus Beispiel 15, wobei eine Dicke des Lots um den Kern herum nicht einheitlich ist.
  • Beispiel 17: das elektronische Gehäuse nach Anspruch 16, wobei das Lot um den Kern herum eine Verrundung aufweist.
  • Beispiel 18: das elektronische Gehäuse aus Beispielen 14-17, wobei eine Höhe der ersten Lötkugeln größer als eine Höhe der zweiten Lötkugeln ist.
  • Beispiel 19: das elektronische Gehäuse aus Beispielen 14-18, wobei ein oder mehrere Eckpads der Anordnung von Pads jeweils mit einer der zweiten Lötkugeln bedeckt sind.
  • Beispiel 20: das elektronische Gehäuse aus Beispielen 14-19, wobei ein oder mehrere Zentrumpads der Anordnung von Pads jeweils mit einer der zweiten Lötkugeln bedeckt sind.
  • Beispiel 21: das elektronische Gehäuse aus Beispielen 14-20, wobei die ersten Lötkugeln ein erstes Volumen und eine erste Materialzusammensetzung aufweisen, wobei die zweiten Lötkugeln ein zweites Volumen und eine zweite Materialzusammensetzung aufweisen, und wobei das erste Volumen verschieden von dem zweiten Volumen ist und/oder die erste Materialzusammensetzung verschieden von der zweiten Materialzusammensetzung ist.
  • Beispiel 22: ein elektronisches System, das Folgendes umfasst: ein erstes Substrat; ein zweites Substrat, das durch eine Anordnung einer ersten Ebene von Zwischenverbindungen an dem ersten Substrat befestigt ist; und ein drittes Substrat, das durch eine Anordnung einer zweiten Ebene von Zwischenverbindungen an dem zweiten Substrat befestigt ist, wobei die Anordnung von Zwischenverbindungen der ersten Ebene und/oder die Anordnung von Zwischenverbindungen der zweiten Ebene Folgendes umfasst: erste Zwischenverbindungen; und zweite Zwischenverbindungen, wobei eine Anzahl erster Zwischenverbindungen größer als eine Anzahl zweiter Zwischenverbindungen ist.
  • Beispiel 23: das elektronische System aus Beispiel 22, wobei das erste Substrat ein Die ist, wobei das zweite Substrat ein Gehäusesubstrat ist und wobei das dritte Substrat eine Leiterplatte (PCB) ist.
  • Beispiel 24: das elektronische System aus Beispiel 22 oder Beispiel 23, wobei die zweiten Zwischenverbindungen jeweils Folgendes umfassen: einen Kern; und Lot um den Kern herum.
  • Beispiel 25: das elektronische System aus Beispielen 22-23, wobei sich die zweiten Zwischenverbindungen an Eckstellen und/oder Zentrumsstellen der Anordnung von Zwischenverbindungen der ersten Ebene und/oder der Anordnung von Zwischenverbindungen der zweiten Ebene befinden.

Claims (25)

  1. Elektronisches Gehäuse, das Folgendes umfasst: ein erstes Substrat; ein zweites Substrat; und eine Anordnung aus Zwischenverbindungen, die das erste Substrat elektrisch mit dem zweiten Substrat koppelt, wobei die Anordnung aus Zwischenverbindungen Folgendes umfasst: erste Zwischenverbindungen, wobei die ersten Zwischenverbindungen ein erstes Volumen und eine erste Materialzusammensetzung aufweisen; und zweite Zwischenverbindungen, wobei die zweiten Zwischenverbindungen ein zweites Volumen und eine zweite Materialzusammensetzung aufweisen, und wobei das erste Volumen verschieden von dem zweiten Volumen ist und/oder die erste Materialzusammensetzung verschieden von der zweiten Materialzusammensetzung ist.
  2. Elektronisches Gehäuse nach Anspruch 1, wobei eine Anzahl erster Zwischenverbindungen größer als eine Anzahl zweiter Zwischenverbindungen ist.
  3. Elektronisches Gehäuse nach Anspruch 2, wobei die Anzahl erster Zwischenverbindungen wenigstens hundertmal größer als die Anzahl zweiter Zwischenverbindungen ist.
  4. Elektronisches Gehäuse nach Anspruch 1, 2 oder 3, wobei eine oder mehrere Eckstellen in der Anordnung von Zwischenverbindungen jeweils mit zweiten Zwischenverbindungen belegt sind.
  5. Elektronisches Gehäuse nach Anspruch 1, 2, 3 oder 4, wobei eine oder mehrere Zentrumsstellen in der Anordnung von Zwischenverbindungen jeweils mit zweiten Zwischenverbindungen belegt sind.
  6. Elektronisches Gehäuse nach Anspruch 1, 2, 3, 4 oder 5, wobei sich zweite Zwischenverbindungen bei einem Not-Critical-To-Function(NCTF)-Pin, einem Redundante-Leistung-Pin, einem Redundante-Masse-Pin oder einer nichtverbundenen Stelle des elektronischen Gehäuses befindet.
  7. Elektronisches Gehäuse nach Anspruch 1, 2, 3, 4, 5 oder 6, wobei die zweiten Zwischenverbindungen jeweils Folgendes umfassen: einen Kern; und Lot um den Kern herum.
  8. Elektronisches Gehäuse nach Anspruch 7, wobei der Kern ein metallisches Material ist.
  9. Elektronisches Gehäuse nach Anspruch 7 oder 8, wobei der Kern Kupfer oder Nickel umfasst.
  10. Elektronisches Gehäuse nach Anspruch 7, wobei der Kern ein polymeres Material ist.
  11. Elektronisches Gehäuse nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9 oder 10, wobei das erste Substrat ein Gehäusesubstrat ist und wobei das zweite Substrat eine Platine ist.
  12. Elektronisches Gehäuse nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9 oder 10, wobei das erste Substrat ein Gehäusesubstrat ist und wobei das zweite Substrat ein Interposer ist.
  13. Elektronisches Gehäuse nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8, 9 oder 10, wobei das erste Substrat ein Die ist und wobei das zweite Substrat ein Gehäusesubstrat ist.
  14. Elektronisches Gehäuse, das Folgendes umfasst: ein Gehäusesubstrat mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche; einen Die, der an der ersten Oberfläche des Gehäusesubstrats befestigt ist; eine Anordnung von Pads über der zweiten Oberfläche des Gehäusesubstrats; und mehrere Lötkugeln, wobei sich jede Lötkugel über einem der Pads in der Anordnung von Pads befindet, und wobei die mehreren Lötkugeln Folgendes umfassen: erste Lötkugeln; und zweite Lötkugeln, die verschieden von den ersten Lötkugeln sind.
  15. Elektronisches Gehäuse nach Anspruch 14, wobei die zweiten Lötkugeln jeweils Folgendes umfassen: einen Kern; und Lot um den Kern herum.
  16. Elektronisches Gehäuse nach Anspruch 15, wobei eine Dicke des Lots um den Kern herum nicht einheitlich ist.
  17. Elektronisches Gehäuse nach Anspruch 15 oder 16, wobei das Lot um den Kern herum eine Verrundung aufweist.
  18. Elektronisches Gehäuse nach Anspruch 14, 15, 16 oder 17, wobei eine Höhe der ersten Lötkugeln größer als eine Höhe der zweiten Lötkugeln ist.
  19. Elektronisches Gehäuse nach Anspruch 14, 15, 16, 17 oder 18, wobei ein oder mehrere Eckpads der Anordnung von Pads jeweils mit einer der zweiten Lötkugeln bedeckt sind.
  20. Elektronisches Gehäuse nach Anspruch 14, 15, 16, 17, 18 oder 19, wobei ein oder mehrere Zentrumpads der Anordnung von Pads jeweils mit einer der zweiten Lötkugeln bedeckt sind.
  21. Elektronisches Gehäuse nach Anspruch 14, 15, 16, 17, 18, 19 oder 20, wobei die ersten Lötkugeln ein erstes Volumen und eine erste Materialzusammensetzung aufweisen, wobei die zweiten Lötkugeln ein zweites Volumen und eine zweite Materialzusammensetzung aufweisen, und wobei das erste Volumen verschieden von dem zweiten Volumen ist und/oder die erste Materialzusammensetzung verschieden von der zweiten Materialzusammensetzung ist.
  22. Elektronisches System, das Folgendes umfasst: ein erstes Substrat; ein zweites Substrat, das durch eine Anordnung einer ersten Ebene von Zwischenverbindungen an dem ersten Substrat befestigt ist; und ein drittes Substrat, das durch eine Anordnung einer zweiten Ebene von Zwischenverbindungen an dem zweiten Substrat befestigt ist, wobei die Anordnung von Zwischenverbindungen der ersten Ebene und/oder die Anordnung von Zwischenverbindungen der zweiten Ebene Folgendes umfasst: erste Zwischenverbindungen; und zweite Zwischenverbindungen, wobei eine Anzahl erster Zwischenverbindungen größer als eine Anzahl zweiter Zwischenverbindungen ist.
  23. Elektronisches System nach Anspruch 22, wobei das erste Substrat ein Die ist, wobei das zweite Substrat ein Gehäusesubstrat ist und wobei das dritte Substrat eine Leiterplatte (PCB) ist.
  24. Elektronisches System nach Anspruch 22 oder 23, wobei die zweiten Zwischenverbindungen jeweils Folgendes umfassen: einen Kern; und Lot um den Kern herum.
  25. Elektronisches System nach Anspruch 22, 23 oder 24, wobei sich die zweiten Zwischenverbindungen an Eckstellen und/oder Zentrumsstellen der Anordnung von Zwischenverbindungen der ersten Ebene und/oder der Anordnung von Zwischenverbindungen der zweiten Ebene befinden.
DE102020122929.1A 2019-09-18 2020-09-02 Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln Pending DE102020122929A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/575,307 US11916003B2 (en) 2019-09-18 2019-09-18 Varied ball ball-grid-array (BGA) packages
US16/575,307 2019-09-18

Publications (1)

Publication Number Publication Date
DE102020122929A1 true DE102020122929A1 (de) 2021-03-18

Family

ID=74686696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020122929.1A Pending DE102020122929A1 (de) 2019-09-18 2020-09-02 Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln

Country Status (7)

Country Link
US (2) US11916003B2 (de)
JP (1) JP2021048383A (de)
KR (1) KR20210033403A (de)
CN (2) CN112530897A (de)
DE (1) DE102020122929A1 (de)
SG (1) SG10202007831TA (de)
TW (1) TW202114104A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210229222A1 (en) * 2018-06-26 2021-07-29 Showa Denko Materials Co., Ltd. Solder particles and method for producing solder particles
US11664300B2 (en) * 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same
CN113692115B (zh) * 2021-07-09 2023-01-10 平头哥(上海)半导体技术有限公司 封装结构和电子装置
TWI825804B (zh) * 2022-06-23 2023-12-11 創意電子股份有限公司 電子裝置、其電路板及電子裝置之製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US6350669B1 (en) * 2000-10-30 2002-02-26 Siliconware Precision Industries Co., Ltd. Method of bonding ball grid array package to circuit board without causing package collapse
US6550665B1 (en) * 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping
TW586199B (en) * 2002-12-30 2004-05-01 Advanced Semiconductor Eng Flip-chip package
US20060272850A1 (en) * 2005-06-06 2006-12-07 Matsushita Electric Industrial Co., Ltd. Interlayer connection conductor and manufacturing method thereof
TWI292614B (en) * 2006-01-20 2008-01-11 Advanced Semiconductor Eng Flip chip on leadframe package and method of making the same
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
US7700476B2 (en) * 2006-11-20 2010-04-20 Intel Corporation Solder joint reliability in microelectronic packaging
JP4965989B2 (ja) * 2006-12-19 2012-07-04 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
US20090080169A1 (en) * 2007-09-24 2009-03-26 Webster Mark E Method for forming BGA package with increased standoff height
US8426251B2 (en) * 2010-01-07 2013-04-23 Infineon Technologies Ag Semiconductor device
KR101128645B1 (ko) * 2010-07-01 2012-03-26 삼성전기주식회사 솔더 볼 실장용 마스크 프레임 장치
WO2013121732A1 (ja) * 2012-02-15 2013-08-22 パナソニック株式会社 無線モジュール
US8809181B2 (en) * 2012-11-07 2014-08-19 Intel Corporation Multi-solder techniques and configurations for integrated circuit package assembly
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
US8969191B2 (en) * 2013-07-16 2015-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US20170012081A1 (en) * 2015-07-06 2017-01-12 Xintec Inc. Chip package and manufacturing method thereof
US9721919B2 (en) * 2015-12-14 2017-08-01 International Business Machines Corporation Solder bumps formed on wafers using preformed solder balls with different compositions and sizes
US10468578B2 (en) * 2018-02-20 2019-11-05 Intel Corporation Package substrates with top superconductor layers for qubit devices
US11508648B2 (en) * 2018-06-29 2022-11-22 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards

Also Published As

Publication number Publication date
JP2021048383A (ja) 2021-03-25
KR20210033403A (ko) 2021-03-26
TW202114104A (zh) 2021-04-01
CN112530897A (zh) 2021-03-19
US11916003B2 (en) 2024-02-27
US20240162134A1 (en) 2024-05-16
CN118248665A (zh) 2024-06-25
US20210082798A1 (en) 2021-03-18
SG10202007831TA (en) 2021-04-29

Similar Documents

Publication Publication Date Title
DE102020122929A1 (de) Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102020116319A1 (de) Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen
DE102012104731B4 (de) Halbleitervorrichtungsbaugruppe und Verfahren zum Ausbilden dieser
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE102012109374A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE112011105977B4 (de) Raster-Interposer und Fügeverfahren
DE102014109091A1 (de) Lösung zum Umgang mit Chipverformung beim 3D-Stapeln von Chip auf Chip
DE102013019280A1 (de) Lothökerstrukturen mit variabler Grösse für das Einbringen einer integrierten Schaltung in ein Gehäuse
DE112015007232T5 (de) Auf eplb/ewlb basierendes pop für hbm oder kundenspezifischer gehäusestapel
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE112016005168T5 (de) Durchkontaktierte package-on-package-zwischenverbindungen
DE3234744C2 (de) Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE102013018518A1 (de) IC-Modul für unterschiedliche Verbindungstechniken
DE102021121892A1 (de) Chip-scale-package-architekturen mit einem die-rückseiten-metall und einem lötthermischen grenzflächenmaterial
DE102010045649A1 (de) Elektronische Vorrichtung und Verfahren zum direkten Montieren passiver Komponenten
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112016005922T5 (de) Buchsen und Verbinder mit kleinem Formfaktor
DE102022210695A1 (de) Elektronisches package und verfahren zur herstellung eines elektronischen package
DE112015006844T5 (de) Robuste Intermetallische-Verbindung-Schicht-Grenzfläche für ein Gehäuse in einer Gehäuseeinbettung

Legal Events

Date Code Title Description
R130 Divisional application to

Ref document number: 102020008285

Country of ref document: DE