DE112015007232T5 - Auf eplb/ewlb basierendes pop für hbm oder kundenspezifischer gehäusestapel - Google Patents

Auf eplb/ewlb basierendes pop für hbm oder kundenspezifischer gehäusestapel Download PDF

Info

Publication number
DE112015007232T5
DE112015007232T5 DE112015007232.2T DE112015007232T DE112015007232T5 DE 112015007232 T5 DE112015007232 T5 DE 112015007232T5 DE 112015007232 T DE112015007232 T DE 112015007232T DE 112015007232 T5 DE112015007232 T5 DE 112015007232T5
Authority
DE
Germany
Prior art keywords
substrate
mold layer
molding
layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015007232.2T
Other languages
English (en)
Inventor
Thorsten Meyer
Klaus Reingruber
Georg Seidemann
Andreas Wolter
Christian Geissler
Sven Albers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of DE112015007232T5 publication Critical patent/DE112015007232T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Abstract

Ausführungsformen der Erfindung weisen eine auf eWLB oder ePLB basierende Vorrichtung und Verfahren zum Bilden solcher Vorrichtungen auf. Gemäß einer Ausführungsform kann eine solche Vorrichtung ein innerhalb einer Formschicht eingebettetes Die aufweisen. Ein Substrat kann eine Oberfläche der Formschicht direkt kontaktieren. Außerdem können Ausführungsformen der Erfindung eine Durchkontaktierung in der Formmasse aufweisen, die durch die Formschicht hindurch gebildet wurde und die elektrisch an einen auf einer Oberfläche des Substrats, die die Formschicht kontaktiert, gebildeten Kontakt gekoppelt ist. Um eine solche Vorrichtung zu bilden, können Ausführungsformen das Abgeben eines Formungsmaterials auf ein auf einem Formträger positioniertes Die aufweisen. Danach kann ein Substrat in das Formungsmaterial gepresst werden. Nach dem Aushärten des Formungsmaterials kann eine Formschicht gebildet werden, die das Die einkapselt und an das Substrat geklebt ist.

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung beziehen sich allgemein auf die Herstellung von Halbleitervorrichtungen. Insbesondere beziehen sich Ausführungsformen der vorliegenden Erfindung auf Gehäuse-auf-Gehäuse-Vorrichtungen („PoP-Vorrichtungen“ - „Package-on-Package-Vorrichtungen“) und Verfahren zum Herstellen dieser Vorrichtungen.
  • HINTERGRUND DER ERFINDUNG
  • Gehäuse-auf-Gehäuse-Stapeln (PoP-Stapeln) ist eine wichtige System-in-Package-Lösung (SiP-Lösung) im Bereich der mobilen Anwendungen. In der Welt der mobilen Anwendungen ist die Höhe der gestapelten Gehäuse ein wichtiger Erfolgsfaktor für neue Anwendungen. Das Reduzieren der Gehäusehöhe kann es ihnen ermöglichen, in flachere mobile Vorrichtungen zu passen oder an neue Stellen innerhalb der mobilen Vorrichtung (z. B. unter die Batterie, beidseitige Bestückung einer Platine etc.). Dementsprechend treiben zukünftige Systemintegrationsanwendungen derzeit eine weitere Reduzierung der Dicke von PoP-Lösungen voran.
  • Eine aktuelle PoP-Lösung kann die Verwendung von Embedded Wafer Level Ball Grid Array-Technologie (eWLB-Technologie) oder Embedded Panel Level Ball Grid Array-Technologie (ePLB-Technologie) aufweisen. Solch eine auf eWLB-Technologie basierende PoP-Vorrichtung wird in der Querschnittsansicht in 1 veranschaulicht. Die PoP-Vorrichtung weist ein Die 110 auf, das innerhalb einer Formschicht 115 und eines über der Formschicht 115 gestapelten Substrats 135 eingebettet ist. Eine Redistribution-Layer 130 kann auf der unteren Oberfläche der Formschicht 115 gebildet werden. Typischerweise kann eine Redistribution-Layer 130 leitfähige Leitungen und Durchkontaktierungen 132, die in einer oder mehreren dielektrischen Schicht(en) 134 gebildet wurden, aufweisen. Durchkontaktierungen 125 können durch die Formschicht 115 hindurch gebildet werden, um Leiterbahnen zwischen den oberen und unteren Oberflächen der Formschicht 115 bereitzustellen.
  • Das Substrat 135, das über der Formschicht 115 montiert wurde, kann eine beliebige Anzahl aktiver oder passiver Komponenten 140 aufweisen. In einigen Fällen kann eine zweite Formschicht 116 die Komponenten auch einkapseln. Ein zweites Die 120 kann auch an das zweite Substrat 135 montiert werden. Das zweite Die 120 kann ein beliebiges Die sein, wie beispielsweise eine integrierte Stromüberwachungsschaltung („PMIC“ - „power management integrated circuit“) oder eine Speicherkomponente, wie beispielsweise ein Speicher mit hoher Bandbreite („HBM“ - „high bandwidth memory“). Das Montieren des Substrats 135 an die Formschicht 115 erhöht jedoch die Dicke der PoP-Vorrichtung. Das Substrat 135 muss zum Beispiel durch die Lötkontakthügel 126 elektrisch und mechanisch an die Durchkontaktierungen 125 in der Formschicht 115 gekoppelt werden. Die Lötkontakthügel 126 haben eine Abstandshöhe T, die die Dicke des Gehäuses vergrößert. Die Lötkontakthügel 126 können zum Beispiel eine Abstandshöhe T, die etwa 50 µm hoch oder höher ist, haben. Neben der Höhenvergrößerung durch die Lötkontakthügel 126 bietet der Bestückungsprozess zusätzliche Nachteile, die eine weitere Reduzierung der Dicke von auf eWLB/ePLB basierenden PoP-Vorrichtungen verhindern. Insbesondere das Substrat 135 muss nach Bildung des unteren Gehäuses an die Lötkontakthügel 126 angebracht werden. Folglich muss die Formschicht 115 der eWLB/ePLB (die auch als wiederhergestellter Wafer oder Panel bezeichnet werden kann) den Belastungen der Gehäusebestückung standhalten können. Dementsprechend muss die Formschicht 115 relativ dick sein. Daher muss die Gesamtdicke des Gehäuses vergrößert werden, um die PoP-Vorrichtung zu bestücken.
  • Dementsprechend besteht im Fachgebiet ein Bedarf an Packaging-Technologien, die die Bildung von dünnen PoP-Vorrichtungen ermöglichen.
  • Figurenliste
    • 1 ist eine Querschnittsveranschaulichung einer auf eWLB/ePLB basierenden PoP-Vorrichtung.
    • 2A ist eine Querschnittsveranschaulichung eines Halbleitergehäuses, das eine Formschicht aufweist, die Durchkontaktierungen in der Formmasse aufweist, die gemäß einer Ausführungsform der Erfindung direkt an einem Substrat ohne Lötkontakthügel montiert ist.
    • 2B ist eine Querschnittsveranschaulichung eines Halbleitergehäuses, das eine Formschicht mit Durchkontaktierungen in der Formmasse aufweist, die leitfähige Kugeln aufweisen, und die gemäß einer Ausführungsform der Erfindung direkt an einem Substrat ohne Lötkontakthügel montiert ist.
    • 2C ist eine Querschnittsveranschaulichung eines Halbleitergehäuses, das eine Formschicht mit Durchkontaktierungen in der Formmasse und eingebetteten Komponenten aufweist, die gemäß einer Ausführungsform der Erfindung direkt an einem Substrat ohne Lötkontakthügel montiert ist.
    • 2D ist eine Querschnittsveranschaulichung eines Halbleitergehäuses, das eine Formschicht mit Durchkontaktierungen in der Formmasse und einem Die, das leitfähige Stützen aufweist, aufweist, und die gemäß einer Ausführungsform der Erfindung direkt an einem Substrat ohne Lötkontakthügel montiert ist.
    • 3A ist eine Querschnittsansicht mehrerer Dice auf einem Formträger in einem Formungswerkzeug, das verwendet wird, um gleichzeitig eine Formschicht zu bilden und ein Substrat anzubringen, gemäß einer Ausführungsform der Erfindung.
    • 3B ist eine Querschnittsansicht eines Teils der Formschicht und des Substrats, nachdem der Substratträger von dem Formungswerkzeug entfernt wurde, gemäß einer Ausführungsform der Erfindung.
    • 3C ist eine Querschnittsansicht des Gehäuses, nachdem das Trägersubstrat und der Klebstoff von der Formschicht entfernt wurden, gemäß einer Ausführungsform der Erfindung.
    • 3D ist eine Querschnittsansicht des Gehäuses, nachdem Durchkontaktierungsöffnungen durch die Formschicht hindurch gebildet wurden, gemäß einer Ausführungsform der Erfindung.
    • 3E ist eine Querschnittsansicht des Gehäuses, nachdem Durchkontaktierungen in der Formmasse in den Durchkontaktierungsöffnungen gebildet wurden, gemäß einer Ausführungsform der Erfindung.
    • 3F ist eine Querschnittsansicht des Gehäuses, nachdem eine Redistribution-Layer auf der Oberfläche der Formschicht gebildet wurde, gemäß einer Ausführungsform der Erfindung.
    • 3G ist eine Querschnittsansicht des Gehäuses, nachdem Komponenten und Lötkontakthügel an das Gehäuse montiert wurden, gemäß einer Ausführungsform der Erfindung.
    • 4A ist eine Querschnittsansicht eines Dies auf einem Formträger in einem Formungswerkzeug, das verwendet wird, um gleichzeitig eine Formschicht zu bilden und ein Substrat mit leitfähigen Kugeln an der Formschicht anzubringen, gemäß einer Ausführungsform der Erfindung.
    • 4B ist eine Querschnittsansicht des Gehäuses, nachdem es von dem Formungswerkzeug entfernt wurde, gemäß einer Ausführungsform der Erfindung.
    • 4C ist eine Querschnittsansicht des Gehäuses, nachdem Durchkontaktierungsöffnungen durch die Formschicht hindurch gebildet wurden, um leitfähige Kugeln freizulegen, gemäß einer Ausführungsform der Erfindung.
    • 4D ist eine Querschnittsansicht des Gehäuses, nachdem Durchkontaktierungen in der Formmasse in den Durchkontaktierungsöffnungen gebildet wurden, gemäß einer Ausführungsform der Erfindung.
    • 5A ist eine Querschnittsansicht eines Dies auf einem Formträger in einem Formungswerkzeug, das verwendet wird, um gleichzeitig eine Formschicht zu bilden und ein Substrat mit Komponenten an der Formschicht anzubringen, gemäß einer Ausführungsform der Erfindung.
    • 5B ist eine Querschnittsansicht des Gehäuses, nachdem es von dem Formungswerkzeug entfernt wurde, gemäß einer Ausführungsform der Erfindung.
    • 6A ist eine Querschnittsansicht eines Dies, das an einem Substrat angebracht wurde und in eine Formschicht eingebettet wird, gemäß einer Ausführungsform der Erfindung.
    • 6B ist eine Querschnittsansicht des Gehäuses, nachdem es von dem Formungswerkzeug entfernt wurde und der Klebstoff von dem Gehäuse entfernt wurde, gemäß einer Ausführungsform der Erfindung.
    • 6C ist eine Querschnittsveranschaulichung des Gehäuses, nachdem die Formschicht zurückgesetzt wurde, um leitfähige Stützen freizulegen, und die Durchkontaktierungen in der Formmasse gebildet wurden, gemäß einer Ausführungsform der Erfindung.
    • 7 ist ein Schema einer Datenverarbeitungsvorrichtung, die gemäß einer Ausführungsform der Erfindung hergestellt wurde.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Hierin werden Systeme beschrieben, die ein Halbleitergehäuse und Verfahren zum Bilden solcher Halbleitergehäuse aufweisen. In der nachfolgenden Beschreibung werden verschiedene Aspekte der veranschaulichenden Umsetzungen beschrieben, wobei Begriffe verwendet werden, die Fachleute häufig benutzen, um anderen Fachleuten den Inhalt ihrer Arbeit zu vermitteln. Für Fachleute wird es jedoch offensichtlich sein, dass die vorliegende Erfindung mit nur einigen der beschriebenen Aspekte ausgeführt werden kann. Aus Erläuterungsgründen werden spezifische Anzahlen, Materialien und Konfigurationen dargelegt, um ein umfassendes Verständnis der veranschaulichenden Umsetzungen zu ermöglichen. Für einen Fachmann wird es jedoch offensichtlich sein, dass die vorliegende Erfindung ohne die spezifischen Details ausgeführt werden kann. In anderen Fällen werden bekannte Merkmale ausgelassen oder vereinfacht, um die veranschaulichenden Umsetzungen nicht zu verunklaren.
  • Verschiedene Funktionsweisen werden wiederrum als mehrere separate Funktionsweisen erklärt werden, und zwar auf eine Art und Weise, die für das Verständnis der vorliegenden Erfindung am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht dahingehend ausgelegt werden, dass diese Funktionsweisen zwingend von ihrer Reihenfolge abhängig sind. Genauer gesagt müssen diese Funktionsweisen nicht in der Reihenfolge ihrer Darstellung ausgeführt werden.
  • Um die Gesamtdicke des Gehäuses zu verringern, weisen Ausführungsformen der Erfindung eine Formschicht und ein Substrat auf, die aufeinandergestapelt sind, ohne dass sie durch Lötkontakthügel elektrisch oder mechanisch miteinander gekoppelt werden müssen. Anstatt einen neu konfigurierten Wafer oder Panel zu bilden und anschließend das Substrat mit Lötkontakthügeln an die Formschicht anzubringen, montieren Ausführungsformen der Erfindung das Substrat während des Formungsprozesses direkt an die Formschicht. Somit wird die zusätzliche Abstandshöhe, die für die Lötkontaktstellen benötigt wird, eliminiert. Die Eliminierung der Lötkontaktstellen kann die Dicke des Gehäuses beispielsweise um etwa 50 µm oder mehr reduzieren. Zusätzlich ermöglicht das direkte Montieren des Substrats an die Formschicht, dass eine dünnere Formschicht gebildet wird. Da das Substrat während der Weiterverarbeitung (z.B. während der Handhabung und der Bildung von Durchkontaktierungen in der Formmasse) mechanische Stabilität bereitstellt, kann die Dicke der Formschicht im Vergleich zu den bei typischen eWLB/ePLB-Prozessen verwendeten Formschichten verringert werden. Folglich können Ausführungsformen der Erfindung PoP-Vorrichtungen bereitstellen, die eine reduzierte Dicke haben, da die Lötkontaktstellen zwischen der Formschicht und dem Substrat eliminiert werden, und da die Dicke der Formschicht reduziert werden kann.
  • Ausführungsformen der Erfindung weisen mehrere verschiedene Konfigurationen auf, die die je nach Bedarf der Vorrichtung separat oder in Kombination miteinander verwendet werden können. Einige exemplarische Konfigurationen werden gemäß Ausführungsformen der Erfindung in den 2A-2D veranschaulicht.
  • Bezugnehmend nun auf 2A wird eine Querschnittsveranschaulichung eines Gehäuses gemäß einer Ausführungsform der Erfindung gezeigt. Das Gehäuse kann ein Die 210 aufweisen, das innerhalb einer Formschicht 215 eingekapselt ist. Gemäß einer Ausführungsform kann die Formschicht 215 ein beliebiges geeignetes Formungsmaterial sein. Beispielsweise kann die Formschicht 215 ein Polymermaterial oder ein Epoxid sein. In einer Ausführungsform kann die Formschicht 215 mit Füllerpartikeln aus Silikon, Glas oder dergleichen gefüllt sein. Das Die 210 kann eine beliebige gewünschte Komponente sein, wie beispielsweise eine integrierte Schaltung („IC“ - „Integrated Circuit“) (z. B. ein Mikroprozessor, ein Grafikprozessor oder dergleichen). Obwohl ein einzelnes Die 210 als in der Formschicht 215 eingebettet dargestellt ist, beschränken sich Ausführungsformen nicht auf derartige Konfigurationen. Zum Beispiel kann eine beliebige Anzahl an Dice 210 in die Formschicht 215 eingebettet werden.
  • Gemäß einer Ausführungsform kann eine Redistribution-Layer 230 auf der Oberfläche der Formschicht 215 gebildet werden. Die Redistribution-Layer 230 kann eine oder mehrere Schichten dielektrischer Folie 234 und leitfähige Spuren und Durchkontaktierungen 232 aufweisen. Zusätzliche Ausführungsformen können auch Lötresists (nicht gezeigt) aufweisen, die auf einer Oberfläche der Redistribution-Layer 230 gebildet werden, um ein Kurzschließen der Lötkontakthügel 219 zwischen Kontakten zu verhindern. Die leitfähigen Spuren und Durchkontaktierungen 232 stellen elektrische Leitungsführung von dem Die 210 zu den Lötkontakthügeln bereit. Die leitfähigen Spuren können auch Durchkontaktierungen in der Formmasse 225 elektrisch an das Die 210 und/oder die Lötkontakthügel 219 koppeln.
  • Gemäß einer Ausführungsform der Erfindung können die Durchkontaktierungen in der Formmasse 225 ein leitfähiges Material sein, das sich durch eine Dicke der Formschicht 215 hindurch erstreckt. In einer veranschaulichten Ausführungsform werden die Durchkontaktierungen in der Formmasse 225 mit kegelförmigen Seitenwänden gezeigt. Ausführungsformen der Erfindung können kegelförmige Seitenwände aufweisen, wenn ein Laserbohrprozess verwendet wird, um die Öffnungen, in denen die Durchkontaktierungen in der Formmasse 225 gebildet werden, zu bilden. Es sollte jedoch beachtet werden, dass die Gestalt der Durchkontaktierungen in der Formmasse keine durchgehend kegelförmigen Seitenwände aufweisen muss. Wie nachfolgend ausführlicher beschrieben, können alternativen Herstellungsprozesse verwendet werden, die Durchkontaktierungen in der Formmasse produzieren, die alternative Seitenwandgestalten haben. Die Durchkontaktierungen in der Formmasse 225 stellen elektrische Pfade von einer Oberfläche der Formschicht 215 zu der gegenüberliegenden Oberfläche der Formschicht 215 bereit. Dies ermöglicht es dem Substrat 250, auf die Formschicht 215 montiert zu werden. Gemäß einer Ausführungsform kann die aktive Seite des eingebetteten Dies 210 so ausgerichtet sein, dass sie von dem Substrat 250 abgewandt ist.
  • Gemäß einer Ausführungsform wird das Substrat 250 direkt an eine Oberfläche der Formschicht 215 montiert, ohne dass Lötkontakthügel benötigt werden. Wie veranschaulicht, können Kontakte 227 in dem Substrat 250 in direktem Kontakt mit einer Oberfläche der Durchkontaktierungen in der Formmasse 225 stehen. Gemäß einer Ausführungsform ist die Haftung zwischen dem Substrat 250 und der Formschicht 215 ausreichend stark, um einen mechanischen Verbund zwischen den beiden Schichten bereitzustellen. Die Haftung zwischen den beiden Schichten ist ausreichend stark, da das Substrat 250 während des Formungsprozesses, der verwendet wird, um die Formschicht zu bilden, mit der Formschicht 215 verbunden werden kann, wie nachstehend ausführlicher beschrieben. Zusätzliche Ausführungsformen der Erfindung können die Haftung zwischen dem Substrat 250 und der Formschicht 215 weiter verstärken, indem sie mechanische Verankerungen (nicht gezeigt) auf dem Substrat 250 aufweisen. Zum Beispiel kann das Substrat 250 auch Erhöhungen, Nuten, Löcher oder dergleichen aufweisen, um die Haftung zwischen den zwei Schichten weiter zu verstärken.
  • Gemäß einer Ausführungsform kann das Substrat 250 leitfähige Spuren und Durchkontaktierungen 257, die in einer oder mehreren dielektrischen Schicht(en) 252 gebildet wurden, aufweisen. Die dielektrischen Schichten können beispielsweise ein auf Polyimid, Polybenzoxazol (PBO), ABF oder Epoxid basierendes Material sein. Die leitfähigen Spuren und Durchkontaktierungen 257 können elektrische Leitungsführung von den Kontakten 227 zu einer oder mehreren Komponente(n) 220/240, die an das Substrat 250 montiert wurden, bereitstellen. Die Komponenten 220 werden so veranschaulicht, dass sie mit Lötkontakthügeln 221 an die leitfähigen Spuren montiert sind. Die Komponenten 220 können zum Beispiel durch Flip-Chip an das Substrat 250 montiert werden. In einer Ausführungsform können die Komponenten 220 ein Die oder dergleichen sein. Die Komponenten können zum Beispiel eine Speichervorrichtung sein, wie beispielsweise eine Speichervorrichtung mit hoher Bandbreite („HBM“-Vorrichtung - „high bandwidth memory device“), eine integrierte Stromüberwachungsschaltung („PMIC“ - „power management integrated circuit“) oder dergleichen. Andere Komponenten 240 werden so veranschaulicht, dass sie ohne Lötkontakthügel direkt an dem Substrat 250 montiert sind. Die zusätzlichen Komponenten 240 können aktive oder passive Komponenten sein. Aktive elektronische Komponenten können zum Beispiel ein oder mehrere halbleitende Dice mit integrierten Schaltungssystemen aufweisen, wie beispielsweise Transistoren, Dioden oder dergleichen, und passive elektronische Komponenten können Widerstandsgeräte, Kondensatoren, integrierte passive Vorrichtungen („IPDs“ - „integrated passive devices“) oder dergleichen aufweisen.
  • Dementsprechend kann die gehäuste Vorrichtung gemäß der in 2A veranschaulichten Ausführungsform relativ dünner als die anderen auf ePLB/eWLB basierenden PoP-Vorrichtungen sein, wie beispielsweise die mit Bezug auf 1 beschriebenen Vorrichtungen, da kein Bedarf an Lötkontakthügeln zwischen der Formschicht 215 und dem Substrat 250 des zweiten Gehäuses besteht. Gemäß einer Ausführungsform kann die Gesamtdicke der PoP-Vorrichtung um 50 µm oder mehr reduziert werden, im Gegensatz zu standardmäßigen auf ePLB/eWLB basierenden PoP-Vorrichtungen.
  • Wie oben erwähnt, können zusätzliche Ausführungsformen der Erfindung auch Durchkontaktierungen in der Formmasse aufweisen, die keine durchgehend kegelförmigen Seitenwände in der gesamten Dicke der Formschicht 215 haben. Ein Gehäuse gemäß einer solchen Ausführungsform wird in Bezug auf 2B veranschaulicht und beschrieben.
  • Wie in 2B veranschaulicht, erstrecken sich die Durchkontaktierungen in der Formmasse 225 nicht vollständig durch die Formschicht 215 hindurch. Stattdessen können Ausführungsformen der Erfindung auch leitfähige Kugeln 228 aufweisen. Die leitfähigen Kugeln 228 können die Durchkontaktierungen in der Formmasse 225 elektrisch an die Pads 227 des Substrats 250 koppeln. Die leitfähigen Kugeln 228 können ein beliebiges geeignetes leitfähiges Material sein. Die leitfähigen Kugeln 228 können zum Beispiel Lötkugeln sein. Zusätzliche Ausführungsformen der Erfindung können leitfähige Kugeln 228 aufweisen, die einen Kern 229 haben, wie in 2B gezeigt. Der Kern 229 kann ein leitfähiges oder nicht-leitfähiges Material sein. Eine Lötkugel 228 kann zum Beispiel einen Kupferkern oder einen Polymerkern haben. Außerdem sollte beachtet werden, dass, obwohl die leitfähigen Kugeln 228 als weitgehend rund veranschaulicht werden, leitfähige Elemente von einer beliebigen Gestalt verwendet werden können. Zusätzliche Ausführungsformen können die leitfähigen Kugeln 228 durch leitfähige Stützen (z. B. Kupferstützen) ersetzen. In einigen Ausführungsformen können leitfähige Stützen weitgehend dieselbe Dicke haben wie die Formschicht 215. In derartigen Ausführungsformen kann es sein, dass die lasergebohrten Durchkontaktierungsöffnungen nicht notwendig sind.
  • Die Verwendung von leitfähigen Kugeln 228 stellt mehrere Vorteile bereit. Ein Vorteil ist, dass lasergebohrte Öffnungen für die Durchkontaktierungen 225 nicht so tief sein müssen. Somit kann der Durchsatz erhöht werden, da die reduzierte Bohrdicke die zum Bilden der Durchkontaktierungsöffnungen benötigte Zeit reduziert. Außerdem sind die flacheren Öffnungen leichter mit leitfähigem Material zu füllen. Dementsprechend kann der Ertrag erhöht werden, da es wahrscheinlicher ist, dass die Öffnungen fachgemäß mit leitfähigem Material gefüllt werden. Außerdem ermöglicht die flachere Bohrtiefe, dass die Durchkontaktierungen 225 mit einem engeren Abstand gebildet werden können. Das Reduzieren des Abstands ermöglicht eine Abnahme der Gehäusegröße.
  • Bezugnehmend nun auf 2C wird eine Querschnittsveranschaulichung einer zusätzlichen Ausführungsform der Erfindung gezeigt. Gemäß einer Ausführungsform können eine oder mehrere zusätzliche Komponenten 240 in die Formschicht 215 eingebettet werden. Die zusätzlichen Komponenten 240 können elektrisch an die auf einer unteren Oberfläche des Substrats 250 gebildeten Pads gekoppelt sein. Die zusätzlichen Komponenten können beispielsweise passive Vorrichtungen oder aktive Vorrichtungen sein. Das Positionieren der Komponenten auf der unteren Oberfläche des Substrats 250, sodass sie in die Formschicht eingebettet werden, stellt einen zusätzlichen Oberflächenbereich auf dem Substrat zum Anbringen benötigter Komponenten bereit. Somit können mehr Komponenten mit inbegriffen werden, als dies sonst möglich wäre. Zusätzliche Ausführungsformen der Erfindung können ein Gehäuse umfassen, dessen gesamte Komponenten 240 auf der unteren Oberfläche des Substrats 250 gebildet und in die Formschicht 215 eingebettet wurden. Durch das Verlegen der Komponenten 240/220 von der oberen Oberfläche des Substrats 250 auf die untere Oberfläche des Substrats 250 kann die Gesamtdicke des Gehäuses verringert werden.
  • Bezugnehmend nun auf 2D wird eine Querschnittsveranschaulichung einer weiteren Ausführungsform der Erfindung gezeigt. Wie veranschaulicht, kann das Die 210 an das Substrat 250 angebracht werden. Gemäß einer Ausführungsform kann das Die 210 mit einer Klebstoffschicht 260 an das Substrat 250 angebracht werden. Das Die 210 kann so an das Substrat 250 angebracht werden, dass die aktive Seite des Dies 210 von dem Substrat 250 abgewandt ist. In derartigen Ausführungsformen kann das Die 210 vor dem Bilden der Formschicht an das Substrat 250 angebracht werden, wie nachstehend ausführlicher beschrieben. Um es elektrischen Verbindungen zu ermöglichen, von dem Die 210 bis zur unteren Oberfläche der Formschicht 215 zu reichen, können Stützen 262 an das Die 210 angebracht werden. Gemäß einer Ausführungsform können die Stützen 262 Kupferstützen sein.
  • Das Vermögen, Gehäuse gemäß Ausführungsformen der Erfindung zu bilden, wird durch Verwenden eines Formungsprozesses, der das Substrat an die Formschicht montiert, während die Formschicht gebildet wird, möglich gemacht. Ein Prozessablauf zum Bilden derartiger Gehäuse gemäß einer Ausführungsform der Erfindung wird in Bezug auf 3A-3G veranschaulicht und beschrieben.
  • Bezugnehmend nun auf 3A wird eine Querschnittsveranschaulichung eines Formungswerkzeugs, das verwendet wird, um die Formschicht zu bilden und gleichzeitig das Substrat an die Formschicht zu montieren, gemäß einer Ausführungsform der Erfindung gezeigt. Ausführungsformen der Erfindung weisen das Platzieren mehrerer Dice 310 auf einem Formträger 394 auf. Die Dice 310 können mit einer Klebstoffschicht 396 an den Formträger 394 geklebt werden. In einer Ausführungsform werden die Dice 310 an den Formträger 394 geklebt, wobei eine aktive Seite der Dice 310 dem Formträger 394 zugewandt ist. Während in 3A drei Dice veranschaulicht werden, sollte beachtet werden, dass eine beliebige Anzahl an Dice 310 auf den Formträger 394 montiert werden können. Gemäß einer Ausführungsform können die Dice 310 mit einem Bestückungswerkzeug auf den Formträger 394 montiert werden.
  • Nachdem die Dice 310 auf den Formträger 394 montiert wurden, kann der Formträger 394 in dem Formungswerkzeug platziert werden. In einer Ausführungsform kann das Formungswerkzeug einen abstützenden Teil 392 zum Abstützen des Formträgers 394 und einen oberen Teil 391 zum Halten des Substrats 350 aufweisen. Das Substrat 350 kann zum Beispiel durch ein Vakuum fixiert werden. Obwohl die veranschaulichte Ausführungsform ein Formungswerkzeug mit zwei Komponenten abbildet, sollte beachtet werden, dass ein beliebiges geeignetes Formungswerkzeug, das den Formträger 394 abstützen und das Substrat anbringen kann, verwendet werden kann. Es sollte beachtet werden, dass das in 3A veranschaulichte Substrat 350 ohne leitfähige Spuren oder Pads gezeigt wird, um die Figur nicht unnötigerweise zu verunklaren. Wie in vergrößerten Teilen in weiteren Figuren gezeigt, weisen Ausführungsformen ein Substrat 350 auf, das bereits vor dem Montieren gebildete leitfähige Spuren und Pads hat.
  • Gemäß einer Ausführungsform kann eine Formungsmischung 315 auf den Formträger 394 und die Dice 310 abgegeben werden. Die Formungsmischung 315 kann beispielsweise eine beliebige geeignete Mischung (z. B. Flüssig-, Granulär-, Pellet-, Sheet- etc.) sein. Nachdem die Formungsmischung 315 abgegeben wurde, kann der obere Teil 391 des Formungswerkzeugs in die Formungsmischung 315 gepresst werden, wie durch den Pfeil angezeigt. Das Pressen des oberen Teils 391 des Formungswerkzeugs bringt das Substrat 350 in Kontakt mit der Formungsmischung. Nach dem Aushärtungsprozess kann das Substrat 350 an die erstarrte Formschicht 315 geklebt werden.
  • Bezugnehmend nun auf 3B wird eine Querschnittsveranschaulichung eines Steckplatzes des mit der Formschicht 315 kombinierten Substrats 350 vor dem Trennen des Gehäuses von der Formschicht 394 gezeigt, gemäß einer Ausführungsform der Erfindung. Es sollte beachtete werden, dass der gezeigte Steckplatz ein einzelner Steckplatz in einem Wafer (d. h. eWLB) oder einem Panel (ePLB) sein kann.
  • Bezugnehmend nun auf 3C wird eine Querschnittsveranschaulichung des Gehäuses, nachdem der Formträger 394 und der Klebstoff 396 entfernt wurden, gezeigt, gemäß einer Ausführungsform der Erfindung. Im Gegensatz zu standardmäßigen eWLB- oder ePLB-Gehäusen wird die Formschicht 315 mit zusätzlicher mechanischer Stabilität durch das Substrat 350 bereitgestellt. Dementsprechend kann weiteres Verarbeiten (z. B. Handhaben des Gehäuses und Bilden von Durchkontaktierungen in der Formmasse) umgesetzt werden, ohne das Gehäuse zu beschädigen, selbst wenn die Formschicht 315 eine relativ dünne Dicke hat. Zum Beispiel muss die Formschicht, wenn ein Substrat 350 nicht an der Formschicht 315 angebracht ist, typischerweise etwa 400 µm dick oder dicker sein.
  • Bezugnehmend nun auf 3D wird eine Querschnittsveranschaulichung des Gehäuses, nachdem Durchkontaktierungsöffnungen 324 gebildet wurden, gezeigt, gemäß einer Ausführungsform der Erfindung. Die Durchkontaktierungsöffnungen 324 können durch die gesamte Dicke der Formschicht 315 hindurch gebildet werden, um Pads 327 auf der unteren Seite des Substrats 350 freizulegen. Die Durchkontaktierungsöffnungen 324 können beispielsweise durch einen Laserbohrprozess gebildet werden. An dieser Stelle werden Fachleute erkennen, dass die Formschicht 315 jede Sicht auf die während des Laserbohrprozesses auf dem Substrat 350 gebildeten Pads 327 behindern kann, da die Formschicht undurchsichtig sein kann. Um präzise ausgerichtete Durchkontaktierungsöffnungen 324 zu bilden, kann die Position des Dies 310 als Referenz zum Ausrichten des Lasers verwendet werden. Dementsprechend sollte die Ausrichtung des Dies 310 auf das Substrat 350 präzise sein, ansonsten können die Durchkontaktierungsöffnungen 324 falsch ausgerichtet werden und das gewünschte Pad nicht freilegen. Typische Bestückungswerkzeuge, die verwendet werden, um die Dice 310 an den Formträger zu montieren, haben eine Präzision von +/- 50 µm, was allgemein ausreichend ist, um die gewünschte Ausrichtung bereitzustellen. Gemäß einer zusätzlichen Ausführungsform kann optisches Ausrichten im Infrarotspektrum (IR-Spektrum) verwendet werden, um die Durchkontaktierungsöffnungen 324 auszurichten.
  • Bezugnehmend nun auf 3E wird eine Querschnittsveranschaulichung des Gehäuses, nachdem die Durchkontaktierungsöffnungen 324 mit leitfähigem Material gefüllt wurden, um die Durchkontaktierungen in der Formmasse 325 zu bilden, gezeigt, gemäß einer Ausführungsform der Erfindung. Zum Beispiel können die Durchkontaktierungsöffnungen durch einen beliebigen geeigneten, im Fachgebiet bekannten Auftragungsprozess gefüllt werden, wie beispielsweise Elektroplattieren, Galvanisieren, Sputtern, Drucken, Einspritzen oder eine Kombination daraus.
  • Bezugnehmend nun auf 3F wird eine Querschnittsveranschaulichung des Gehäuses, nachdem die Redistribution-Layer 330 gebildet wurde, gezeigt, gemäß einer Ausführungsform der Erfindung. Ausführungsformen der Erfindung können Auftragen und Strukturieren eines dielektrischen Materials 334 alternierend mit einem Metallauftragungsprozess zum Bilden der leitfähigen Spuren und Durchkontaktierungen 332 aufweisen. In einer Ausführungsform kann das Strukturieren durch Fotolithographie (z. B. Mask Aligner oder Stepperlitographie) oder Laser (z. B. Laser Direct Imaging (LDI) oder Laserentfernung) erfolgen. Diese Prozesse können auch adaptives Strukturieren der Redistribution-Layer aufweisen, um die Ausrichtung von Kontakten auf die Durchkontaktierungen in der Formmasse 325 zu verbessern. In einer Ausführungsform können die leitfähigen Spuren und Durchkontaktierungen 332 durch im Fachgebiet bekannte Prozesse gebildet werden, wie beispielsweise Elektroplattieren, Galvanisieren, Sputtern, Drucken, Einspritzen oder eine Kombination daraus. Gemäß einer Ausführungsform kann ein Lötresist (nicht gezeigt) auch auf Teilen des dielektrischen Materials 334 und der leitfähigen Spuren 332 gebildet werden. Obwohl der Plattierungsprozess zum Bilden der Durchkontaktierungen in der Formmasse 325 und Bilden der Redistribution-Layer 330 als verschiedene Verarbeitungsschritte veranschaulicht und beschrieben wird, beschränken sich Ausführungsformen der Erfindung nicht auf derartige Konfigurationen. Zum Beispiel kann ein Elektroplattierprozess verwendet werden, um gleichzeitig die Durchkontaktierungen in der Formmasse 325 und die leitfähigen Merkmale 332 der Redistribution-Layer 330 zu plattieren.
  • Bezugnehmend nun auf 3G wird eine Querschnittsveranschaulichung des Gehäuses, nachdem Komponenten 340/320 und Lötkontakthügel 319 angebracht wurden, gezeigt, gemäß einer Ausführungsform der Erfindung. Die Komponenten 320 können zum Beispiel mit Lötkontakthügeln 321 durch Flip-Chip an das Substrat 350 montiert werden. In einer Ausführungsform können die Komponenten 320 ein Die oder dergleichen sein. Die Komponenten können zum Beispiel eine Speichervorrichtung, wie beispielsweise eine HBM-Vorrichtung, eine PMIC oder dergleichen sein. Andere Komponenten 340 werden so veranschaulicht, dass sie ohne Lötkontakthügel direkt an dem Substrat 350 montiert sind. Die zusätzlichen Komponenten 340 können aktive oder passive Komponenten sein. Aktive elektronische Komponenten können zum Beispiel ein oder mehrere halbleitende Dice mit integrierten Schaltungssystemen aufweisen, wie beispielsweise Transistoren, Dioden oder dergleichen, und passive elektronische Komponenten können Widerstandsgeräte, Kondensatoren, integrierte passive Vorrichtungen IPDs oder dergleichen aufweisen.
  • Gemäß zusätzlichen Ausführungsformen der Erfindung kann der Formungsprozess auch verwendet werden, um leitfähige Kugeln in die Formschicht einzubetten, wenn das Substrat angebracht wird. Ein Prozess gemäß einer solchen Ausführungsform wird in Bezug auf 4A-4D veranschaulicht und beschrieben.
  • Bezugnehmend nun auf 4A, wird eine Querschnittsveranschaulichung eines Formungswerkzeugs, das verwendet wird, um ein Substrat während des Bildens der Formschicht anzubringen, gemäß einer Ausführungsform der Erfindung gezeigt. Das Formungswerkzeug kann dem in 3A veranschaulichten und beschriebenen Formungswerkzeug weitgehend ähneln und wird deshalb hier nicht ausführlich beschrieben werden. Allerdings sollte beachtete werden, dass das Substrat 450, das am oberen Teil 491 des Formungswerkzeugs gehalten wird, auch mehrere leitfähige Kugeln 428 aufweisen kann, die an den auf der unteren Oberfläche des Substrats 450 gebildeten Kontakten 427 angebracht sind. Die leitfähigen Kugeln 428 können ein beliebiges geeignetes leitfähiges Material sein. Die leitfähigen Kugeln 428 können zum Beispiel Lötkugeln sein. Zusätzliche Ausführungsformen der Erfindung können leitfähige Kugeln 428 aufweisen, die einen Kern 429 haben, wie in 4A gezeigt. Der Kern 429 kann ein leitfähiges oder nicht-leitfähiges Material sein. Eine Lötkugel kann zum Beispiel einen Kupferkern oder einen Polymerkern haben. Außerdem sollte beachtet werden, dass, obwohl die leitfähigen Kugeln 429 als weitgehend rund veranschaulicht werden, leitfähige Elemente von einer beliebigen Gestalt verwendet werden können. Zusätzliche Ausführungsformen können die leitfähigen Kugeln 429 durch leitfähige Stützen (z. B. Kupferstützen) ersetzen. In einigen Ausführungsformen können leitfähige Stützen weitgehend dieselbe Dicke haben wie die Formschicht 415, die während des Formprozesses gebildet wird. In derartigen Ausführungsformen kann es sein, dass die lasergebohrten Durchkontaktierungsöffnungen nicht notwendig sind.
  • Bezugnehmend nun auf 4B wird eine Querschnittsveranschaulichung des Gehäuses, nachdem das Substrat 450 an der Formschicht 415 angebracht wurde, gezeigt, gemäß einer Ausführungsform der Erfindung. Wie veranschaulicht können die leitfähigen Kugeln 428 in die Formschicht 415 eingebettet werden.
  • Bezugnehmend nun auf 4C wird eine Querschnittsveranschaulichung des Gehäuses, nachdem der Formträger 494 und der Klebstoff 496 entfernt wurden und Durchkontaktierungsöffnungen 424 geformt wurden, gezeigt, gemäß einer Ausführungsform der Erfindung. Die Verwendung von leitfähigen Kugeln 428 stellt mehrere Vorteile bereit. Ein Vorteil ist, dass die lasergebohrten Durchkontaktierungsöffnungen 424 nicht so tief sein müssen. Somit kann der Durchsatz erhöht werden, da die reduzierte Bohrdicke die zum Bilden der Durchkontaktierungsöffnungen benötigte Zeit reduziert. Außerdem sind die flacheren Öffnungen leichter mit leitfähigem Material zu füllen. Dementsprechend kann der Ertrag erhöht werden, da es wahrscheinlicher ist, dass die Öffnungen fachgemäß mit leitfähigem Material gefüllt werden. Außerdem ermöglicht die flachere Bohrtiefe, dass die Durchkontaktierungsöffnungen 424 mit einem engeren Abstand gebildet werden können. Das Reduzieren des Abstands ermöglicht eine Abnahme der Gehäusegröße.
  • Bezugnehmend nun auf 4D wird eine Querschnittsveranschaulichung des Gehäuses, nachdem die Durchkontaktierungsöffnungen mit leitfähigem Material gefüllt wurden, um Durchkontaktierungen 425 zu bilden, gezeigt, gemäß einer Ausführungsform der Erfindung. Zum Beispiel können die Durchkontaktierungsöffnungen 424 durch einen beliebigen geeigneten, im Fachgebiet bekannten Auftragungsprozess gefüllt werden, wie beispielsweise Elektroplattieren, Galvanisieren, Sputtern, Drucken, Einspritzen oder eine Kombination daraus. Nach dem Bilden der Durchkontaktierungen 425 kann das Verarbeiten weitgehend auf dieselbe oben in Bezug auf 3F-3G beschriebene Art und Weise fortgesetzt werden und wird deshalb hier nicht wiederholt werden. Es sollte beachtet werden, dass nach dem Bilden der Redistribution-Layer auf der unteren Oberfläche der Formschicht 415 und dem Anbringen einer oder mehrerer Komponente(n) und Lötkontakthügel(n) eine Vorrichtung, die der in 2B veranschaulichten weitgehend ähnelt, gebildet werden kann.
  • Gemäß zusätzlichen Ausführungsformen der Erfindung kann der Formungsprozess auch verwendet werden, um eine oder mehrere Komponente(n) in die Formschicht einzubetten, wenn das Substrat angebracht wird. Ein Prozess gemäß einer solchen Ausführungsform wird in Bezug auf 5A-5B veranschaulicht und beschrieben.
  • Bezugnehmend nun auf 5A wird eine Querschnittsveranschaulichung eines Formungswerkzeugs, das verwendet wird, um ein Substrat während des Bildens der Formschicht anzubringen, gemäß einer Ausführungsform der Erfindung gezeigt. Das Formungswerkzeug kann dem in 3A veranschaulichten und beschriebenen Formungswerkzeug weitgehend ähneln und wird deshalb hier nicht ausführlich beschrieben werden. Allerdings sollte beachtet werden, dass das Substrat 550, das an dem oberen Teil 591 des Formungswerkzeugs gehalten wird, auch eine oder mehrere zusätzliche Komponenten 540 aufweisen kann. Die zusätzlichen Komponenten 540 können elektrisch an die auf einer unteren Oberfläche des Substrats 550 gebildeten Pads gekoppelt sein. Die zusätzlichen Komponenten können beispielsweise passive Vorrichtungen oder aktive Vorrichtungen sein.
  • Bezugnehmend nun auf 5B wird eine Querschnittsveranschaulichung des Gehäuses, nachdem das Substrat 550 an der Formschicht 515 angebracht wurde, gezeigt, gemäß einer Ausführungsform der Erfindung. Wie veranschaulicht können die zusätzlichen Komponenten 540 in die Formschicht 515 eingebettet werden. Das Positionieren der Komponenten auf der unteren Oberfläche des Substrats 550, sodass sie in die Formschicht eingebettet werden, stellt einen zusätzlichen Oberflächenbereich auf der oberen Oberfläche des Substrats zum Anbringen benötigter Komponenten bereit. Somit können mehr Komponenten mit inbegriffen werden, als dies sonst möglich wäre. Zusätzliche Ausführungsformen der Erfindung können ein Gehäuse umfassen, dessen gesamte Komponenten 540 auf der unteren Oberfläche des Substrats 550 gebildet und in die Formschicht 515 eingebettet wurden. Durch das Verlegen der Komponenten 540 von der oberen Oberfläche des Substrats 550 auf die untere Oberfläche des Substrats 550 kann die Gesamtdicke des Gehäuses verringert werden.
  • Nach dem Bilden der Formschicht 515 mit den zusätzlichen darin eingebetteten Komponenten 540 kann das Verarbeiten weitgehend auf dieselbe oben in Bezug auf 3C-3G beschriebene Art und Weise fortgesetzt werden und wird deshalb hier nicht wiederholt werden. Es sollte beachtet werden, dass nach dem Bilden der Redistribution-Layer auf der unteren Oberfläche der Formschicht 515 und dem Anbringen einer oder mehrerer Komponente(n) und Lötkontakthügel(n) eine Vorrichtung, die der in 2C veranschaulichten weitgehend ähnelt, gebildet werden kann.
  • Gemäß zusätzlichen Ausführungsformen der Erfindung kann auch ein Formungsprozess, der ein vor dem Formungsprozess an der unteren Oberfläche des Substrats angebrachtes Die aufweist, verwendet werden. Ein Prozess gemäß einer solchen Ausführungsform wird in Bezug auf 6A-6C veranschaulicht und beschrieben.
  • Bezugnehmend nun auf 6A, wird eine Querschnittsveranschaulichung eines Formungswerkzeugs, das verwendet wird, um ein Substrat während des Bildens der Formschicht anzubringen, gemäß einer Ausführungsform der Erfindung gezeigt. Das Formungswerkzeug kann dem in 3A veranschaulichten und beschriebenen Formungswerkzeug weitgehend ähneln und wird deshalb hier nicht ausführlich beschrieben werden. Es sollte jedoch beachtet werden, dass das Die 610 vor dem Bilden der Formschicht 615 an das Substrat 650 montiert werden kann. In einer Ausführungsform kann das Die 610 mit einem Klebstoff 660 an das Substrat 650 montiert werden. In einer Ausführungsform wird das Die 610 an das Substrat 650 geklebt, wobei eine aktive Seite des Dies 610 von dem Substrat 650 abgewandt ist. Außerdem können Ausführungsformen der Erfindung ein Die 610 aufweisen, das auch mehrere leitfähige Stützen 662 aufweist. Die leitfähigen Stützen können beispielsweise Kupferstützen sein. Die leitfähigen Stützen 662 können verwendet werden, um elektrische Verbindungen zu den aktiven Schaltungssystemen innerhalb des Dies 610 bereitzustellen. Zusätzliche Ausführungsformen der Erfindung können auch mehrere leitfähige Stützen 675, die an den auf der unteren Oberfläche des Substrats 650 gebildeten Kontakten 627 angebracht sind, aufweisen. Die leitfähigen Stützen 675 können ein beliebiges geeignetes leitfähiges Material sein. Die leitfähigen Stützen 675 und 662 können zum Beispiel beide durch Elektroplattieren oder dergleichen gebildet werden. Zusätzlich können einige Ausführungsformen einen oder mehrere Durchkontaktierungsblöcke 676, die durch Lötkontakthügel 679 an Pads 627 gekoppelt sind, aufweisen. Die Durchkontaktierungsblöcke 676 können zum Beispiel dielektrische Interposer oder Silikoninterposer 678 mit leitfähigen, durch die Dicke des Interposers 678 hindurch gebildeten Durchkontaktierungen 677 sein. Da das Die 610 an dem Substrat 650 montiert ist, können Ausführungsformen der Erfindung einen Formträger 694 aufweisen, an dem vor dem Bilden der Formschicht 615 keinerlei Komponenten angebracht sind.
  • Bezugnehmend nun auf 6B wird eine Querschnittsveranschaulichung des Gehäuses, nachdem die Formschicht 615 geformt und von dem Formträger 694 entfernt wurde, gezeigt, gemäß einer Ausführungsform der Erfindung. In einigen Ausführungsformen kann die Formschicht 615 eine Dicke haben, die die leitfähigen Stützen 662, 675 und die leitfähigen Durchkontaktierungsblöcke 676 vollständig einbettet. Ausführungsformen der Erfindung, die eine Formschicht 615 haben, die die leitfähigen Stützen 662,675 und die leitfähigen Durchkontaktierungsblöcke 676 vollständig einbettet, können einen Formschichtzurücksetzungsprozess aufweisen, der einen unteren Teil der Formschicht 615 entfernt, um eine Oberfläche der leitfähigen Spuren 662, 675 und die Oberfläche der leitfähigen Durchkontaktierungsblöcke 676 freizulegen. Die Formschicht 615 kann zum Beispiel durch einen Glanzschleifschritt zurückgesetzt werden oder die Formschicht 615 kann durch einen Laserbohrprozess zurückgesetzt werden.
  • Bezugnehmend nun auf 6C wird eine Querschnittsveranschaulichung des Gehäuses, nachdem die Formschicht zurückgesetzt wurde, gezeigt, gemäß einer Ausführungsform der Erfindung. Obwohl die 6A-6C Durchkontaktierungen veranschaulichen, die mit leitfähigen Durchkontaktierungsblöcken 676 und Stützen 675 gebildet wurden, können Ausführungsformen der Erfindung die Durchkontaktierungsstützen 676, die Stützen 675 oder beide Merkmale auslassen. In einer derartigen Ausführungsform können die Durchkontaktierungen in der Formmasse durch einen beliebigen geeigneten Bohr- oder Plattierungsprozess, der den oben beschriebenen ähnelt, gebildet werden.
  • Nach dem Bilden der leitfähigen Durchkontaktierungsblöcke 676 und dem Freilegen der leitfähigen Stützen 662, 675 kann das Verarbeiten weitgehend auf dieselbe oben in Bezug auf 3F-3G beschriebene Art und Weise fortgesetzt werden und wird deshalb hier nicht wiederholt werden. Es sollte beachtet werden, dass nach dem Bilden der Redistribution-Layer auf der unteren Oberfläche der Formschicht 615 und dem Anbringen einer oder mehrerer Komponente(n) und Lötkontakthügel(n) eine Vorrichtung, die der in 2D veranschaulichten weitgehend ähnelt, gebildet werden kann.
  • 7 veranschaulicht eine Datenverarbeitungsvorrichtung 700 gemäß einer Umsetzung der Erfindung. Die Datenverarbeitungsvorrichtung 700 nimmt eine Platine 702 auf. Die Platine 702 kann eine Vielzahl von Komponenten aufweisen, einschließlich (jedoch nicht ausschließlich) eines Prozessors 704 und mindestens eines Kommunikationschips 706. Der Prozessor 704 ist physikalisch und elektrisch an die Platine 702 gekoppelt. In einigen Umsetzungen ist der mindestens eine Kommunikationschip 702 auch physikalisch und elektrisch an die Platine 702 gekoppelt. In weiteren Umsetzungen ist der Kommunikationschip 706 Teil des Prozessors 704.
  • In Abhängigkeit von seinen Anwendungen kann die Datenverarbeitungsvorrichtung 700 andere Komponenten aufweisen, die physikalisch und elektrisch an die Platine 702 gekoppelt sein können oder dies nicht sein können. Diese anderen Komponenten weisen einen flüchtigen Speicher (z. B. DRAM), nicht-flüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digital Signal Prozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, ein Display, ein Touchscreen-Display, einen Touchscreen-Controller, eine Batterie, ein Audiocodec, ein Videocodec, einen Leistungsverstärker, eine globale Positionsbestimmungssystem-Vorrichtung (GPS-Vorrichtung), einen Kompass, einen Beschleunigungssensor, ein Gyroskop, einen Lautsprecher, eine Kamera, eine Massenspeichervorrichtung (wie beispielsweise Festplattenlaufwerk, Compact Disk (DC), Digital Versatile Disks (DVD) und so weiter) auf, sind jedoch nicht beschränkt darauf.
  • Der Kommunikationschip 706 ermöglicht drahtlose Kommunikation zur Übertragung von Daten auf die und aus der Datenverarbeitungsvorrichtung 700. Der Begriff „drahtlos“ und seine Derivate können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Methoden, Verfahren, Kommunikationskanäle etc., die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können, zu beschreiben. Der Begriff impliziert nicht, dass die dazugehörigen Vorrichtungen keinerlei Drähte enthalten, obwohl es sein kann, dass sie dies in einigen Ausführungsformen nicht tun. Der Kommunikationschip 706 kann j ede(n/s) aus einer Vielzahl von drahtlosen Standards oder Protokollen umsetzen, einschließlich, jedoch nicht ausschließlich, Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Derivate davon, sowie beliebige andere Drahtlosprotokolle, die als 3G, 4G, 5G usw. bezeichnet werden. Die Datenverarbeitungsvorrichtung 700 kann mehrere Kommunikationschips 706 aufweisen. Zum Beispiel kann ein erster Kommunikationschip 706 drahtloser Kommunikation mit kurzer Reichweite wie beispielsweise Wi-Fi und Bluetooth vorbehalten sein und ein zweiter Kommunikationschip 706 kann drahtloser Kommunikation mit größerer Reichweite wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen vorbehalten sein.
  • Der Prozessor 704 der Datenverarbeitungsvorrichtung 700 weist ein innerhalb des Prozessors gehäustes integriertes Schaltungsdie auf. In einigen Umsetzungen der Erfindung weist das integrierte Schaltungsdie des Prozessors eine oder mehrere Vorrichtung(en) auf, die in einem auf ePLB oder eWLB basierendem PoP-Gehäuse, das eine Formschicht aufweist, die das Substrat direkt kontaktiert, angeordnet sind, gemäß Umsetzungen der Erfindung. Der Begriff „Prozessor“ kann sich auf jede Vorrichtung oder Teil einer Vorrichtung beziehen, die elektronische Daten aus Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder Speichern abgespeichert sein können, umzuwandeln.
  • Der Kommunikationschip 706 weist auch einen integrierten Schaltungsdie auf, der innerhalb des Kommunikationschips 706 gehäust ist. Gemäß einer anderen Umsetzung der Erfindung weist das integrierte Schaltungsdie des Kommunikationschips eine oder mehrere Vorrichtung(en) auf, die in einem auf ePLB oder eWLB basierendem PoP-Gehäuse, das eine Formschicht aufweist, die das Substrat direkt kontaktiert, angeordnet sind, gemäß Umsetzungen der Erfindung.
  • Die obige Beschreibung der veranschaulichten Umsetzungen der Erfindung, einschließlich dessen, was in der Zusammenfassung beschrieben wird, soll nicht erschöpfend sein oder die Erfindung auf die konkreten offenbarten Formen beschränken. Obwohl spezifische Umsetzungen und Beispiele der Erfindung hierin zu veranschaulichenden Zwecken beschrieben werden, sind zahlreiche gleichwertige Änderungen innerhalb des Umfangs der Erfindung möglich, wie entsprechende Fachleute erkennen werden.
  • Diese Änderungen können unter Berücksichtigung der obigen ausführlichen Beschreibung an der Erfindung vorgenommen werden. Die in den nachfolgenden Ansprüchen verwendeten Begriffe sollten nicht dahingehend ausgelegt werden, dass sie die Erfindung auf die in der Patentschrift und den Ansprüchen offenbarten spezifischen Umsetzungen beschränken. Vielmehr sollte der vollständige Umfang der Erfindung durch die nachfolgenden Ansprüche bestimmt werden, die gemäß den etablierten Lehren der Anspruchsinterpretation ausgelegt werden sollen.
  • Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, das Folgendes umfasst: ein innerhalb einer Formschicht eingebettetes Die; ein auf der Formschicht positioniertes Substrat, wobei eine Oberfläche des Substrats eine Oberfläche der Formschicht direkt kontaktiert und wobei eine aktive Seite des Dies von dem Substrat abgewandt ist; und eine Durchkontaktierung in der Formmasse, die durch die Formschicht hindurch gebildet wurde, wobei die Durchkontaktierung in der Formmasse elektrisch an einen Kontakt, der auf der Oberfläche des Substrats, das die Formschicht kontaktiert, gekoppelt ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, das ferner Folgendes umfasst: eine leitfähige Struktur, die die Durchkontaktierung in der Formmasse elektrisch an den Kontakt koppelt und wobei die leitfähige Struktur in die Formschicht eingebettet ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei die leitfähige Struktur eine Lötkugel ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei die Lötkugel einen Kern hat.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei der Kern ein Polymerkern oder ein Kupferkern ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei eine oder mehrere Komponenten an der Oberfläche des Substrats, das die Formschicht kontaktiert, montiert sind und wobei die eine oder die mehreren Komponenten in die Formschicht eingebettet sind.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei das Die mit einer Klebstoffschicht an dem Substrat montiert ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei das Die eine oder mehrere Stützen umfasst, die eine elektrische Verbindung von dem Die zu einer Oberfläche der Formschicht, die von dem Substrat abgewandt ist, bereitstellen.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei eine oder mehrere Komponenten an einer Oberfläche des Substrats, die von der Formschicht abgewandt ist, montiert sind und wobei mindestens eine der Komponenten durch leitfähige Spuren und Durchkontaktierungen, die in dem Substrat gebildet wurden, elektrisch an die Durchkontaktierung in der Formmasse gekoppelt ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei mindestens eine der Komponenten ein Speicher mit hoher Bandbreite ist.
  • Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, das Folgendes umfasst: Abgeben eines Formungsmaterials auf ein auf einem Formträger positioniertes Die; Pressen eines Substrats in das Formungsmaterial und Aushärten des Formungsmaterials, um eine Formschicht um das Die herum zu bilden, wobei das Substrat an die Formschicht geklebt wird; Entfernen des Formträgers von der Formschicht; Bilden einer Durchkontaktierungsöffnung in der Formschicht; und Auftragen eines leitfähigen Materials in der Durchkontaktierungsöffnung, um eine Durchkontaktierung in der Formmasse zu bilden, die elektrisch an einen auf dem Substrat gebildeten Kontakt gekoppelt ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei die Durchkontaktierungsöffnung den auf dem Substrat gebildeten Kontakt freilegt.
  • Zusätzliche Ausführungsformen der Erfindung wiesen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei eine leitfähige Struktur vor dem Pressen des Substrats in das Formungsmaterial an dem auf dem Substrat gebildeten Kontakt angebracht wird und wobei die leitfähige Struktur in die Formschicht eingebettet wird, nachdem das Formmaterial ausgehärtet ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei die Durchkontaktierungsöffnung die leitfähige Struktur freilegt und wobei die leitfähige Struktur die Durchkontaktierung elektrisch an den auf dem Substrat gebildeten Kontakt koppelt.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei die leitfähige Struktur eine Lötkugel ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei eine oder mehrere Komponenten vor dem Pressen des Substrats in das Formungsmaterial an dem Substrat angebracht werden und wobei die einen oder die mehreren Komponenten in die Formschicht eingebettet werden, nachdem das Formungsmaterial ausgehärtet ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei die Durchkontaktierungsöffnung mit einem Laserbohrprozess gebildet wird.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei der Laser für den Bohrprozess ausgerichtet wird, indem das Die als Referenz verwendet wird.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, das ferner Folgendes umfasst: Anbringen einer Komponente an einer Oberfläche des Substrats gegenüber dem an die Formschicht geklebten Substrat, wobei die Komponente durch leitfähige Spuren und Durchkontaktierungen, die in dem Substrat gebildet wurden, elektrisch an die Durchkontaktierung in der Formmasse gekoppelt ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei die Komponente ein Speicher mit hoher Bandbreite ist.
  • Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, das Folgendes umfasst: Abgeben eines Formungsmaterials auf einen Formträger; Pressen eines Substrats, an dessen Oberfläche ein Die angebracht ist, in das Formungsmaterial und Aushärten des Formungsmaterials, um eine Formschicht um das Die herum zu bilden, wobei das Substrat an die Formschicht geklebt wird und wobei das Die in die Formschicht eingebettet wird; Entfernen des Formträgers von der Formschicht; Bilden einer Durchkontaktierungsöffnung in der Formschicht; und Auftragen eines leitfähigen Materials in der Durchkontaktierungsöffnung, um eine Durchkontaktierung in der Formmasse zu bilden, die elektrisch an einen auf dem Substrat gebildeten Kontakt gekoppelt ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, wobei mehrere leitfähige Stützen an einer Oberfläche des Dies, die von dem Substrat abgewandt ist, montiert werden.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Verfahren zum Bilden eines Halbleitergehäuses auf, das ferner Folgendes umfasst: Zurücksetzen der Formschicht, um eine Oberfläche der leitfähigen Stützen freizulegen.
  • Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, das Folgendes umfasst: ein innerhalb einer Formschicht eingebettetes Die; ein auf der Formschicht positioniertes Substrat, wobei eine Oberfläche des Substrats eine Oberfläche der Formschicht direkt kontaktiert und wobei eine aktive Seite des Dies von dem Substrat abgewandt ist; eine Durchkontaktierung in der Formmasse, die durch die Formschicht hindurch gebildet wurde, wobei die Durchkontaktierung in der Formmasse durch eine leitfähige Struktur, die die Formschicht kontaktiert, elektrisch an einen auf der Oberfläche des Substrats gebildeten Kontakt gekoppelt ist; und eine oder mehrere, an der Oberfläche des Substrats, das die Formschicht kontaktiert, montierte Komponenten und wobei die eine oder mehreren Komponenten in die Formschicht eingebettet sind.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, wobei die leitfähige Struktur eine Lötkugel ist mit einem Kern, der aus Kupfer oder Polymer ist.
  • Zusätzliche Ausführungsformen der Erfindung weisen ein Halbleitergehäuse auf, das ferner Folgendes umfasst: eine oder mehrere an einer Oberfläche des Substrats, die von der Formschicht abgewandt ist, montierte Komponenten und wobei mindestens eine der Komponenten durch leitfähige Spuren und Durchkontaktierungen, die in dem Substrat gebildet wurden, elektrisch an die Durchkontaktierung in der Formmasse gekoppelt ist und wobei mindestens eine der Komponenten ein Speicher mit hoher Bandbreite ist.

Claims (26)

  1. Halbleitergehäuse, das Folgendes umfasst: ein innerhalb einer Formschicht eingebettetes Die; ein auf der Formschicht positioniertes Substrat, wobei eine Oberfläche des Substrats eine Oberfläche der Formschicht direkt kontaktiert und wobei eine aktive Seite des Dies von dem Substrat abgewandt ist; und eine Durchkontaktierung in der Formmasse, die durch die Formschicht hindurch gebildet wurde, wobei die Durchkontaktierung in der Formmasse elektrisch an einen Kontakt, der auf der Oberfläche des Substrats, das die Formschicht kontaktiert, gekoppelt ist.
  2. Halbleitergehäuse nach Anspruch 1, das ferner Folgendes umfasst: eine leitfähige Struktur, die die Durchkontaktierung in der Formmasse elektrisch an den Kontakt koppelt und wobei die leitfähige Struktur in die Formschicht eingebettet ist.
  3. Halbleitergehäuse nach Anspruch 2, wobei die leitfähige Struktur eine Lötkugel ist.
  4. Halbleitergehäuse nach Anspruch 3, wobei die Lötkugel einen Kern hat.
  5. Halbleitergehäuse nach Anspruch 4, wobei der Kern ein Polymerkern oder ein Kupferkern ist.
  6. Halbleitergehäuse nach Anspruch 1, wobei eine oder mehrere Komponenten an der Oberfläche des Substrats, das die Formschicht kontaktiert, montiert sind und wobei die eine oder die mehreren Komponenten in die Formschicht eingebettet sind.
  7. Halbleitergehäuse nach Anspruch 1, wobei das Die mit einer Klebstoffschicht an dem Substrat montiert ist.
  8. Halbleitergehäuse nach Anspruch 7, wobei das Die eine oder mehrere Stützen umfasst, die eine elektrische Verbindung von dem Die zu einer Oberfläche der Formschicht, die von dem Substrat abgewandt ist, bereitstellen.
  9. Halbleitergehäuse nach Anspruch 1, wobei eine oder mehrere Komponenten an einer Oberfläche des Substrats, die von der Formschicht abgewandt ist, montiert sind und wobei mindestens eine der Komponenten durch leitfähige Spuren und Durchkontaktierungen, die in dem Substrat gebildet wurden, elektrisch an die Durchkontaktierung in der Formmasse gekoppelt ist.
  10. Halbleitergehäuse nach Anspruch 1, wobei mindestens eine der Komponenten ein Speicher mit hoher Bandbreite ist.
  11. Verfahren zum Bilden eines Halbleitergehäuses, das Folgendes umfasst: Abgeben eines Formungsmaterials auf ein auf einem Formträger positioniertes Die; Pressen eines Substrats in das Formungsmaterial und Aushärten des Formungsmaterials, um eine Formschicht um das Die herum zu bilden, wobei das Substrat an die Formschicht geklebt wird; Entfernen des Formträgers von der Formschicht; Bilden einer Durchkontaktierungsöffnung in der Formschicht; und Auftragen eines leitfähigen Materials in der Durchkontaktierungsöffnung, um eine Durchkontaktierung in der Formmasse zu bilden, die elektrisch an einen auf dem Substrat gebildeten Kontakt gekoppelt ist.
  12. Verfahren nach Anspruch 11, wobei die Durchkontaktierungsöffnung den auf dem Substrat gebildeten Kontakt freilegt.
  13. Verfahren nach Anspruch 11, wobei eine leitfähige Struktur vor dem Pressen des Substrats in das Formungsmaterial an dem auf dem Substrat gebildeten Kontakt angebracht wird und wobei die leitfähige Struktur in die Formschicht eingebettet wird, nachdem das Formmaterial ausgehärtet ist.
  14. Verfahren nach Anspruch 13, wobei die Durchkontaktierungsöffnung die leitfähige Struktur freilegt und wobei die leitfähige Struktur die Durchkontaktierung elektrisch an den auf dem Substrat gebildeten Kontakt koppelt.
  15. Verfahren nach Anspruch 14, wobei die leitfähige Struktur eine Lötkugel ist.
  16. Verfahren nach Anspruch 11, wobei eine oder mehrere Komponenten vor dem Pressen des Substrats in das Formungsmaterial an dem Substrat angebracht werden und wobei die einen oder die mehreren Komponenten in die Formschicht eingebettet werden, nachdem das Formungsmaterial ausgehärtet ist.
  17. Verfahren nach Anspruch 11, wobei die Durchkontaktierungsöffnung durch einen Laserbohrprozess gebildet wird.
  18. Verfahren nach Anspruch 17, wobei der Laser für den Bohrprozess ausgerichtet wird, indem das Die als Referenz verwendet wird.
  19. Verfahren nach Anspruch 11, das ferner Folgendes umfasst: Anbringen einer Komponente an einer Oberfläche des Substrats gegenüber dem an die Formschicht geklebten Substrat, wobei die Komponente durch leitfähige Spuren und Durchkontaktierungen, die in dem Substrat gebildet wurden, elektrisch an die Durchkontaktierung in der Formmasse gekoppelt wird.
  20. Verfahren nach Anspruch 19, wobei die Komponente ein Speicher mit hoher Bandbreite ist.
  21. Verfahren zum Bilden eines Halbleitergehäuses, das Folgendes umfasst: Abgeben eines Formungsmaterials auf einen Formträger; Pressen eines Substrats, an dessen Oberfläche ein Die angebracht ist, in das Formungsmaterial und Aushärten des Formungsmaterials, um eine Formschicht um das Die herum zu bilden, wobei das Substrat an die Formschicht geklebt wird und wobei das Die in die Formschicht eingebettet wird; Entfernen des Formträgers von der Formschicht; Bilden einer Durchkontaktierungsöffnung in der Formschicht; und Auftragen eines leitfähigen Materials in der Durchkontaktierungsöffnung, um eine Durchkontaktierung in der Formmasse zu bilden, die elektrisch an einen auf dem Substrat gebildeten Kontakt gekoppelt ist.
  22. Verfahren nach Anspruch 21, wobei mehrere leitfähige Stützen an einer Oberfläche des Dies, die von dem Substrat abgewandt ist, montiert werden.
  23. Verfahren nach Anspruch 21, das ferner Folgendes umfasst: Zurücksetzen der Formschicht, um eine Oberfläche der leitfähigen Stützen freizulegen.
  24. Halbleitergehäuse, das Folgendes umfasst: ein innerhalb einer Formschicht eingebettetes Die; ein auf der Formschicht positioniertes Substrat, wobei eine Oberfläche des Substrats eine Oberfläche der Formschicht direkt kontaktiert und wobei eine aktive Seite des Dies von dem Substrat abgewandt ist; eine Durchkontaktierung in der Formmasse, die durch die Formschicht hindurch gebildet wurde, wobei die Durchkontaktierung in der Formmasse durch eine leitfähige Struktur, die die Formschicht kontaktiert, elektrisch an einen auf der Oberfläche des Substrats gebildeten Kontakt gekoppelt ist; und eine oder mehrere, an der Oberfläche des Substrats, das die Formschicht kontaktiert, montierte Komponenten und wobei die eine oder die mehreren Komponenten in die Formschicht eingebettet sind.
  25. Halbleitergehäuse nach Anspruch 24, wobei die leitfähige Struktur eine Lötkugel ist mit einem Kern, der aus Kupfer oder Polymer ist.
  26. Halbleitergehäuse nach Anspruch 24, das ferner Folgendes umfasst: eine oder mehrere an einer Oberfläche des Substrats, die von der Formschicht abgewandt ist, montierte Komponenten und wobei mindestens eine der Komponenten durch leitfähige Spuren und Durchkontaktierungen, die in dem Substrat gebildet wurden, elektrisch an die Durchkontaktierung in der Formmasse gekoppelt ist und wobei mindestens eine der Komponenten ein Speicher mit hoher Bandbreite ist.
DE112015007232.2T 2015-12-23 2015-12-23 Auf eplb/ewlb basierendes pop für hbm oder kundenspezifischer gehäusestapel Pending DE112015007232T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/000291 WO2017111789A1 (en) 2015-12-23 2015-12-23 Eplb/ewlb based pop for hbm or customized package stack

Publications (1)

Publication Number Publication Date
DE112015007232T5 true DE112015007232T5 (de) 2019-02-28

Family

ID=59090989

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015007232.2T Pending DE112015007232T5 (de) 2015-12-23 2015-12-23 Auf eplb/ewlb basierendes pop für hbm oder kundenspezifischer gehäusestapel

Country Status (4)

Country Link
US (1) US20190206833A1 (de)
DE (1) DE112015007232T5 (de)
TW (1) TWI720064B (de)
WO (1) WO2017111789A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
US11005155B2 (en) * 2018-03-08 2021-05-11 Sony Corporation Microwave antenna apparatus and package
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10741534B2 (en) 2018-09-28 2020-08-11 Intel Corporation Multi-die microelectronic device with integral heat spreader
US11626448B2 (en) 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11621173B2 (en) 2019-11-19 2023-04-04 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
CN116417353B (zh) * 2023-04-07 2023-11-03 江苏中科智芯集成科技有限公司 一种半导体封装结构的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
TW407485U (en) 1998-12-24 2000-10-01 Chen Ching Jen Bath band
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP4274290B2 (ja) * 2006-11-28 2009-06-03 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
TWM407485U (en) * 2007-08-03 2011-07-11 Powertech Technology Inc Device of stackable semiconductor package having whole surface molding
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US9397050B2 (en) * 2009-08-31 2016-07-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8822281B2 (en) * 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US8313982B2 (en) * 2010-09-20 2012-11-20 Texas Instruments Incorporated Stacked die assemblies including TSV die
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
US9443797B2 (en) * 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US9978654B2 (en) * 2012-09-14 2018-05-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in Fo-WLCSP
KR20150033937A (ko) * 2013-09-25 2015-04-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
US9412714B2 (en) * 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming

Also Published As

Publication number Publication date
TW201732973A (zh) 2017-09-16
TWI720064B (zh) 2021-03-01
WO2017111789A1 (en) 2017-06-29
US20190206833A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
DE112015007232T5 (de) Auf eplb/ewlb basierendes pop für hbm oder kundenspezifischer gehäusestapel
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102020116319A1 (de) Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen
DE112005003862B4 (de) Vorrichtung mit einer Schablone für einen Siebdruckprozess
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102020106782A1 (de) Neue kernlose architektur und verarbeitungsstrategie für emib-basierte substrate mit hoher genauigkeit und hoher dichte
DE112015007213T5 (de) Halbleiter-Package mit Durchgangsbrücken-Die-Verbindungen
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102019115952A1 (de) Halbleiter-packages
DE102014104989A1 (de) Integrierte Schaltungs-Gehäusebaugruppen, die eine Glas-Lötstoppmaskenschicht enthalten
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102020131442A1 (de) Offener-hohlraum-brücken-koplanare-anordnung-architekturen und -prozesse
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102009042920A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE102018125372B4 (de) Elektromagnetischer abschirmungsaufbau in einem info-package und verfahren zu dessen herstellung
DE102019105020A1 (de) Mechanisches anbringungsverfahrensgebiet für fan-out-packaging-pop

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R073 Re-establishment requested
R074 Re-establishment allowed
R074 Re-establishment allowed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INTEL CORPORATION, SANTA CLARA, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE