DE102020116319A1 - Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen - Google Patents

Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen Download PDF

Info

Publication number
DE102020116319A1
DE102020116319A1 DE102020116319.3A DE102020116319A DE102020116319A1 DE 102020116319 A1 DE102020116319 A1 DE 102020116319A1 DE 102020116319 A DE102020116319 A DE 102020116319A DE 102020116319 A1 DE102020116319 A1 DE 102020116319A1
Authority
DE
Germany
Prior art keywords
substrate
glass
glass substrate
pads
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020116319.3A
Other languages
English (en)
Inventor
Srinivas V. Pietambaram
Robert L. Sankman
Rahul N. Manepalli
Gang Duan
Debendra Mallik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020116319A1 publication Critical patent/DE102020116319A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Hierin offenbarte Ausführungsbeispiele umfassen elektronische Packages und Verfahren zur Bildung solcher Packages. Bei einem Ausführungsbeispiel umfasst das elektronische Package ein Glassubstrat, mit einer Mehrzahl von ersten Anschlussflächen auf einer ersten Oberfläche des Glassubstrats, einer Mehrzahl von zweiten Anschlussflächen auf einer zweiten Oberfläche des Glassubstrats, die der ersten Oberfläche gegenüberliegend ist, einer Mehrzahl von Durch-Glas-Vias (TGVs), wobei jedes TGV eine erste Anschlussfläche mit einer zweiten Anschlussfläche elektrisch koppelt, wobei die Mehrzahl von ersten Anschlussflächen einen ersten Abstand aufweist, und wobei die Mehrzahl von zweiten Anschlussflächen einen zweiten Abstand aufweist, der größer als der erste Abstand ist, einem Brückensubstrat über dem Glassubstrat, einem ersten Die, der mit ersten Anschlussflächen und dem Brückensubstrat elektrisch gekoppelt ist, und einem zweiten Die, der mit ersten Anschlussflächen und dem Brückensubstrat elektrisch gekoppelt ist, wobei das Brückensubstrat den ersten Die mit dem zweiten Die elektrisch koppelt.

Description

  • TECHNISCHES GEBIET
  • Ausführungsbeispiele der vorliegenden Offenbarung beziehen sich auf Halbleiterbauelemente, und insbesondere auf ein Multi-Die-Package mit einem Glaskern-Patch, das eine in situ hergestellte Fan-Out- (Ausfächer-) Schicht umfasst.
  • HINTERGRUND
  • Der Bedarf nach Miniaturisierung des Formfaktors und erhöhten Integrationsgraden für hohe Performance treiben anspruchsvolle Packaging-Ansätze in der Halbleiterindustrie an. Ein solcher Ansatz ist die Verwendung von Die-Partitionierung, um eine Miniaturisierung des kleinen Formfaktors und hohe Performance zu ermöglichen. Solche Architekturen sind auf feine Die-zu-Die-Verbindungen angewiesen, um die unterteilten Dies miteinander zu koppeln. Eingebettete Multi-Die-Verbindungsbrücken (EMIBs; embedded multi-die interconnect bridges) wurden verwendet, um die feinen Die-zu-Die-Verbindungen bereitzustellen. Allerdings haben EMIBs auch ihre eigenen Integrationsherausforderungen.
  • Eine Herausforderung besteht darin, dass EMIBs unter einer hohen kumulativen Höcker-Dicken-Variation (BTV; bump thickness variation) leiden. BTV wird zu einer noch größeren technischen Hürde, da mehr EMIBs in einem Package umfasst sind und die Größen der EMIBs zunehmen. Es wurde vorgeschlagen, die EMIBs auf ein Glas-Patch zu platzieren, um die BTV zu reduzieren und die Durchbiegung zu verbessern. Das Glas-Patch ist jedoch ein dickes Substrat, das eine geringe thermische Leitfähigkeit hat. Dementsprechend ist Thermokompressionsbonden (TCB; thermocompression bonding) nicht für die Mittlere-Ebene-Verbindungen (MLIs; mid-level interconnects) geeignet. Dementsprechend muss der Abstand der MLIs erhöht werden, um alternative Bondtechniken, wie z.B. den traditionellen Chip-Anbringungs-Modul- (CAM; chip attach module) Prozess, unterzubringen. Die Erhöhung des Abstands der MLIs erfordert die Verwendung einer oder mehrerer Redistributionsschichten, die über dem Glas-Patch angeordnet sind. Die Redistributionsschichten machen die BTV-Vorteile zunichte, die durch das Glas bereitgestellt werden, und sind keine wünschenswerte Lösung.
  • Figurenliste
    • 1A ist eine Querschnittsdarstellung eines elektronischen Packages mit einem Glas-Patch mit einer integrierten Fan-Out-Schicht gemäß einem Ausführungsbeispiel.
    • 1B ist eine Querschnittsdarstellung eines elektronischen Packages mit einer Mehrzahl von Dies und einem Glas-Patch mit einer integrierten Fan-Out-Schicht gemäß einem Ausführungsbeispiel.
    • 2A ist eine Draufsichtdarstellung einer Mehrzahl von eingebetteten Multi-Die-Verbindungsbrücken (EMIBs), die an einem Glas-Patch angebracht sind, gemäß einem Ausführungsbeispiel.
    • 2B ist eine Draufsichtdarstellung einer Mehrzahl von aktiven EMIBs, die an einem Glas-Patch angebracht sind, gemäß einem Ausführungsbeispiel.
    • 3A ist eine Querschnittsdarstellung eines Glas-Patchs mit einer Mehrzahl von Durch-Glas-Via- (TGV; through glass via) Öffnungen gemäß einem Ausführungsbeispiel.
    • 3B ist eine Querschnittsdarstellung des Glas-Patchs, nachdem eine integrierte Fan-Out-Schicht in das Glas-Patch strukturiert wird, gemäß einem Ausführungsbeispiel.
    • 3C ist eine Querschnittsdarstellung des Glas-Patchs, nachdem leitfähiges Material in die Öffnungen des Glas-Patchs angeordnet wird, gemäß einem Ausführungsbeispiel.
    • 4A ist eine Draufsichtdarstellung eines Trägersubstrats mit einem Klebemittel gemäß einem Ausführungsbeispiel.
    • 4B ist eine Querschnittsdarstellung des Trägersubstrats von 4A gemäß einem Ausführungsbeispiel.
    • 4C ist eine Draufsichtdarstellung einer Mehrzahl von Glas-Patches, die über dem Trägersubstrat angeordnet sind, gemäß einem Ausführungsbeispiel.
    • 4D ist eine Querschnittsdarstellung des Trägers von 4C gemäß einem Ausführungsbeispiel.
    • 4E ist eine Draufsichtdarstellung des Trägers, nachdem eine Formmasseschicht um die Glas-Patches herum angeordnet wird, gemäß einem Ausführungsbeispiel.
    • 4F ist eine Querschnittsdarstellung des Trägers von 4E gemäß einem Ausführungsbeispiel.
    • 5A ist eine Querschnittsdarstellung eines Glas-Patchs auf einem Träger gemäß einem Ausführungsbeispiel.
    • 5B ist eine Querschnittsdarstellung des Glas-Patchs, nachdem Säulen über freiliegenden Anschlussflächen des Glas-Patchs angeordnet werden, gemäß einem Ausführungsbeispiel.
    • 5C ist eine Querschnittsdarstellung des Glas-Patchs, nachdem eine EMIB an das Glas-Patch angebracht ist, gemäß einem Ausführungsbeispiel.
    • 5D ist eine Querschnittsdarstellung des Glas-Patchs, nachdem eine dielektrische Schicht über dem Glas-Patch und der EMIB angeordnet wird, gemäß einem Ausführungsbeispiel.
    • 5E ist eine Querschnittsdarstellung des Glas-Patchs, nachdem Anschlussflächen über der dielektrischen Schicht gebildet werden, gemäß einem Ausführungsbeispiel.
    • 5F ist eine Querschnittsdarstellung, nachdem eine Lötresistschicht über der dielektrischen Schicht angeordnet wird, gemäß einem Ausführungsbeispiel.
    • 5G ist eine Querschnittsdarstellung, nachdem eine Mehrzahl von Dies an dem Glas-Patch angebracht ist, gemäß einem Ausführungsbeispiel.
    • 5H ist eine Querschnittsdarstellung des Glas-Patchs, nachdem das Trägersubstrat entfernt wird, gemäß einem Ausführungsbeispiel.
    • 51 ist eine Querschnittsdarstellung des Glas-Patchs, nachdem eine Lötresistschicht über der unteren Oberfläche des Glas-Patchs angeordnet wird, gemäß einem Ausführungsbeispiel.
    • 5J ist eine Querschnittsdarstellung, nachdem leitfähige Schichten durch das Lötresist angeordnet werden, gemäß einem Ausführungsbeispiel.
    • 6 ist eine Querschnittsdarstellung eines elektronischen Systems, das ein Glas-Patch mit einer integrierten Fan-Out-Schicht umfasst, gemäß einem Ausführungsbeispiel.
    • 7 ist ein Schaltbild einer Rechenvorrichtung, die gemäß einem Ausführungsbeispiel gebaut ist.
  • AUSFÜHRUNGSBEISPIELE DER VORLIEGENDEN OFFENBARUNG
  • Beschrieben werden hierin Multi-Die-Packages mit einem Glaskern-Patch, das eine in situ hergestellte Fan-Out-Schicht gemäß verschiedenen Ausführungsbeispielen umfasst. In der nachfolgenden Beschreibung werden verschiedene Aspekte der darstellenden Implementierungen unter Verwendung von Begriffen beschrieben, die gemeinhin von Fachleuten auf dem Gebiet verwendet werden, um die Substanz ihrer Arbeit anderen Fachleuten auf dem Gebiet zu übermitteln. Für Fachleute auf dem Gebiet ist es jedoch offensichtlich, dass die vorliegende Erfindung mit nur einigen der beschriebenen Aspekte ausgeführt werden kann. Zu Erklärungszwecken werden spezifische Nummern, Materialien und Konfigurationen ausgeführt, um ein tiefgreifendes Verständnis der darstellenden Implementierungen bereitzustellen. Für einen Fachmann auf dem Gebiet ist es jedoch offensichtlich, dass die vorliegende Erfindung ohne diese spezifischen Details ausgeführt werden kann. In anderen Fällen werden bekannte Merkmale weggelassen oder vereinfacht, um die darstellenden Implementierungen nicht zu verunklaren.
  • Verschiedene Operationen sind wiederum als mehrere diskrete Operationen beschrieben, in einer Weise, die für das Verständnis der vorliegenden Erfindung am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass sie impliziert, dass diese Operationen zwingend von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der vorliegenden Reihenfolge ausgeführt werden.
  • Wie oben erwähnt, sind die Architekturen unterteilter Dies zumindest teilweise durch die Verbindungsarchitekturen begrenzt, die zum miteinander Koppeln der unterteilten Dies verwendet werden. Beispielsweise ist die Verwendung von eingebetteten Multi-Die-Verbindungsbrücken- (EMIB-) Architekturen durch Überlegungen zur Höcker-Dicken-Variation (BTV) begrenzt. Versuche, die BTV in EMIB-Architekturen durch die Verwendung eines Glas-Patchs zu verbessern, waren bisher erfolglos. Insbesondere erfordert das Glas-Patch den Einsatz von CAM-Techniken für Mittlere-Ebene-Verbindungen (MLIs). Da CAM größere Höcker-Abstände erfordert, muss eine Redistributionsschicht (RDL; redistribution layer) dem Glas-Patch hinzugefügt werden, um die Abstands-Übersetzung (pitch translation) unterzubringen. Die RDL wirkt sich negativ auf die Dickengleichmäßigkeit aus, wodurch die Vorteile der Verwendung eines Glas-Patchs zunichte gemacht werden.
  • Dementsprechend umfassen die hierin offenbarten Ausführungsbeispiele ein elektronisches Package, das ein Glas-Patch mit einer integrierten Fan-Out-Schicht umfasst. Die integrierte Fan-Out-Schicht ist vollständig innerhalb des Glassubstrats des Patchs. Als solche trägt die Fan-Out-Schicht nicht zur Dickenungleichmäßigkeit bei. Bei einem Ausführungsbeispiel kann die Fan-Out-Schicht unter Verwendung eines lithographischen Prozesses gebildet werden, der das Glassubstrat direkt strukturiert. Zum Beispiel kann das Glas-Patch ein photodefinierbares Glassubstrat sein.
  • Die Verwendung eines solchen Glas-Patchs ermöglicht es, dass die BTV-Vorteile eines Glassubstrats realisiert werden, ohne ebenfalls die negativen Auswirkungen einer RDL zu erfahren. Das heißt, dass Glas-Patches gemäß den hierin offenbarten Ausführungsbeispielen eine integrierte Fan-Out-Struktur bereitstellen, die eine Abstands-Übersetzung ermöglicht, um den größeren MLI-Abstand, der für die in Verbindung mit dem dicken Glas-Patch erforderliche CAM-Verarbeitung benötigt wird, unterzubringen. Insbesondere die Reduzierungen der BTV des elektronischen Packages ermöglicht es, dass eine Mehrzahl von EMIBs in das elektronische Package integriert werden und/oder größere EMIBs verwendet werden. Beispielsweise können die größeren EMIBs aktive EMIB-Vorrichtungen umfassen (d.h. EMIBs, die passive Zwischenverbindungen und aktive Regionen mit Transistoren oder ähnlichem umfassen).
  • Bezug nehmend nun auf 1A ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines elektronischen Packages 100 gezeigt. Bei einem Ausführungsbeispiel umfasst das elektronische Package 100 ein Glas-Patch 110. Das Glas-Patch 110 dient als eine Basis, die eine Mehrzahl von Dies 140 stützt. Bei einem Ausführungsbeispiel kann die Mehrzahl von Dies 140 durch eine oder mehrere Brücken 130 elektrisch miteinander gekoppelt sein. Die Brücke 130 kann an einer Oberfläche des Glas-Patchs 110 angebracht sein. Bei dem dargestellten Ausführungsbeispiel ist die Brücke 130 direkt an dem Glas-Patch 110 angebracht, aber es wird darauf hingewiesen, dass bei einigen Ausführungsbeispielen ein Klebemittel die Brücke 130 an dem Glas-Patch 110 anbringen kann. Bei einem Ausführungsbeispiel kann die Mehrzahl von Dies 140 irgendeine Art von Dies sein. Die Dies 140 können beispielsweise Prozessor-Dies, Speicher-Dies, Graphik-Dies oder ähnliches sein. Bei einem Ausführungsbeispiel können die Dies 140 in eine Formmasseschicht 148 eingebettet sein. Eine Unterfüllschicht 147 kann die Dies 140 ebenfalls teilweise einbetten und Verbindungen unterhalb der Dies 140 umgeben.
  • Bei einem Ausführungsbeispiel können die Dies 140 Erste-Ebene-Verbindungen (FLIs; first level interconnects) haben, die sich mit der Brücke 130 und dem Glas-Patch 110 verbinden. Zum Beispiel können Die-Anschlussflächen 141 an Anschlussflächen 143 durch eine FLI 142 angebracht sein. Die FLI 142 kann zum Beispiel ein Kupfer-Höcker, ein Lötmittel oder irgendeine andere geeignete FLI-Verbindungsarchitektur sein. Die Anschlussflächen 143 können über einem Lötresist 132 sein. Vias 134 durch das Lötresist 132 können mit Anschlussflächen 151 verbunden werden. Die Anschlussflächen 151 können über einer dielektrischen Schicht 133 angeordnet sein, in die die Brücke 130 eingebettet ist. Bei einem Ausführungsbeispiel können die Anschlussflächen 151 über Säulen 131 und Säulen 137 sein. Die Säulen 131 können mit ersten Anschlussflächen 117 des Glas-Patchs 110 gekoppelt sein, und die Säulen 137 können mit Anschlussflächen 139 der Brücke 130 gekoppelt sein.
  • Bei einem Ausführungsbeispiel kann das Glas-Patch 110 eine Dicke T haben. Bei einem Ausführungsbeispiel kann die Dicke T größer als ungefähr 50 µm sein. Bei einigen Ausführungsbeispielen kann die Dicke T zwischen ungefähr 50 µm und 300 µm sein. Bei einigen anderen Ausführungsbeispielen kann die Dicke T zwischen ungefähr 300 µm und 600 µm sein. Die relativ große Dicke des Glas-Patchs 110 ermöglicht Verbesserungen der Durchbiegungskontrolle und stellt somit eine verbesserte BTV bereit.
  • Das Glas-Patch 110 kann erste Anschlussflächen 117 entlang einer ersten Oberfläche des Glas-Patchs 110 und zweite Anschlussflächen 115 entlang einer zweiten (gegenüberliegenden) Oberfläche des Glas-Patchs 110 umfassen. Bei einem Ausführungsbeispiel können die ersten Anschlussflächen 117 einen ersten Abstand P1 aufweisen und die zweiten Anschlussflächen 115 können einen zweiten Abstand P2 aufweisen. Der zweite Abstand P2 ist größer als der erste Abstand P1. Die zweiten Anschlussflächen 115 können einen Abstand P2 aufweisen, der für MLI-Verbindungen geeignet ist, die mit einem CAM-Prozess gebildet wurden. Beispielsweise kann der zweite Abstand P2 größer als 100 µm sein. Bei einem bestimmten Ausführungsbeispiel kann der zweite Abstand P2 ungefähr 160 µm oder größer sein. Bei einem Ausführungsbeispiel kann der erste Abstand P1 zum Bereitstellen von FLI-Verbindungen geeignet sein. Beispielsweise kann der erste Abstand P1 im Wesentlichen gleich dem Abstand der FLIs 142 sein, die Verbindungen zu den Dies 140 bereitstellen. Bei einem Ausführungsbeispiel sind die ersten Anschlussflächen 117 jeweils mit unterschiedlichen der zweiten Anschlussflächen 115 durch Durch-Glas-Vias (TGVs) 112 elektrisch gekoppelt.
  • Bei einem Ausführungsbeispiel können die zweiten Anschlussflächen 115 bei einigen Ausführungsbeispielen als eine Fan-Out-Schicht bezeichnet werden. Das heißt, die zweiten Anschlussflächen 115 erstrecken sich lateral weg von den TGVs 112, um eine Abstands-Übersetzung bereitzustellen. Da die Abstands-Übersetzung vollständig innerhalb des Glas-Patchs 110 implementiert ist, sind keine zusätzlichen RDL-Schichten erforderlich. Zum Beispiel stellt eine Lötresistschicht 118 mit Vias 119 und Anschlussflächen 120 keine zusätzliche Abstands-Übersetzung bereit. Ferner erfordern die Verbindungen zwischen dem Die 140 und den ersten Anschlussflächen 117 keine Abstands-Übersetzung. Beispielsweise sind die Säulen 131, Anschlussflächen 151, Vias 134, Anschlussflächen 143 und FLIs 142 im Wesentlichen übereinander ausgerichtet, ohne dass eine horizontale Translation erforderlich ist. Das heißt, bei einigen Ausführungsbeispielen wird keine Abstands-Übersetzung durch Schichten über oder unter dem Glas-Patch 110 implementiert. Dementsprechend besteht keine Notwendigkeit, zusätzliche RDL-Schichten aufzunehmen, die sich negativ auf die BTV auswirken.
  • Bei einem Ausführungsbeispiel kann das Glas-Patch 110 mit einer Formmasseschicht 114 ausgekleidet sein. Die Formmasseschicht 114 kann ein Rest-Artefakt aus den Verarbeitungsoperationen sein, die zum Anordnen des elektronischen Packages 100 verwendet wurden, und wird im Folgenden ausführlicher beschrieben. Insbesondere ermöglicht die Formmasseschicht 114 die Vereinzelung einzelner elektronischer Packages 100 aus einem Panel, ohne dass ein Glassubstrat durchschnitten werden muss.
  • Bezug nehmend nun auf 1B ist gemäß einem zusätzlichen Ausführungsbeispiel eine Querschnittsdarstellung eines elektronischen Packages 100 gezeigt. Bei einem Ausführungsbeispiel kann das elektronische Package 100 in 1B im Wesentlichen ähnlich zu dem elektronischen Package 100 in 1A sein, mit der Ausnahme, dass eine Mehrzahl von Dies 150 an jedem der Dies 140 angebracht sein kann. Bei einem Ausführungsbeispiel können die Dies 150 Transistoren umfassen, die an einem ersten Prozessknoten hergestellt wurden, und die Dies 140 können Transistoren umfassen, die an einem zweiten Prozessknoten hergestellt wurden, der weniger fortgeschritten als der erste Prozessknoten ist. Bei einigen Ausführungsbeispielen sind die Dies 140 aktive Dies. Bei anderen Ausführungsbeispielen sind die Dies 140 passive Dies und dienen nur dazu, die Dies 150 miteinander zu verbinden. Bei einem Ausführungsbeispiel können die Dies 150 mit den Dies 140 durch Verbindungen 149 elektrisch gekoppelt sein. Die Verbindungen 149 können durch eine Unterfüllung (underfill) 146 umgeben sein.
  • Bezug nehmend nun auf 2A ist eine Draufsichtdarstellung eines Glas-Patchs 210 mit einer Mehrzahl von Brücken 230 auf dem Glas-Patch 210 gezeigt, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel können die Brücken 230 zwischen ersten Anschlussflächen 217 des Glas-Patchs 210 angeordnet sein. Bei einem Ausführungsbeispiel können die Brücken 230 Säulen 237 umfassen. Da das Glas-Patch 210 eine ausreichende Dicke hat, um eine hochgradig formstabile Plattform mit geringer Durchbiegung bereitzustellen, kann bei einem Ausführungsbeispiel die Anzahl der Brücken 230 relativ zu elektronischen Package-Architekturen ohne einen Glas-Kern erhöht werden. Während in 2A vier Brücken 230 dargestellt sind, wird darauf hingewiesen, dass Ausführungsbeispiele 10 oder mehr Brücken 230, oder 25 oder mehr Brücken 230 umfassen können.
  • Bezug nehmend nun auf 2B ist eine Draufsichtdarstellung eines Glas-Patchs 210 mit einer Mehrzahl von Brücken 230 auf dem Glas-Patch 210 gezeigt, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel sind die Brücken 230 in 2B relativ größer als die Brücken 230 in 2A. Die Größenzunahme ist das Ergebnis des Vorliegens aktiver Regionen 238 in den Brücken 230. Die aktiven Regionen 238 können Schaltungsanordnung, Transistoren oder ähnliches umfassen, die zur Verarbeitung von Signalen geeignet sind. Da das Glas-Patch 210 eine formstabile Basis mit geringer Durchbiegung bereitstellt, können die Brücken 230 größer sein, als dies bei bestehenden Packaging-Architekturen möglich ist, bei denen die Brücke vollständig mit einer dielektrischen Schicht eingebettet ist.
  • Bezug nehmend nun auf 3A-3C ist gemäß einem Ausführungsbeispiel eine Reihe von Querschnittsdarstellungen, die einen Prozess zum Bilden eines Glas-Patchs 310 darstellen, gezeigt. In den 3A-3C ist das Glas-Patch 310 ein photodefinierbares Glasmaterial. Das heißt, das Glas kann unter Verwendung einer strukturierten Maske belichtet werden. Die freiliegenden Abschnitte des Glas-Patchs können dann strukturiert werden.
  • Bezug nehmend nun auf 3A ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des Glas-Patchs 310 gezeigt, nachdem TGV-Öffnungen 309 gebildet werden. Bei einem Ausführungsbeispiel kann das Glas-Patch 310 durch eine strukturierte Maske belichtet werden. Die Maske kann erlauben, dass Strahlung passiert, wo eine TGV-Öffnung 309 gewünscht ist. Nach der Belichtung kann das Glas-Patch 310 ausgeheizt werden. Durch das Ausheizen werden die freiliegenden Abschnitte des Glas-Patchs 310 in ein lösliches Material umgewandelt. Beispielsweise können die freiliegenden Abschnitte des Glas-Patchs 310 durch Ausheizen in eine Keramik umgewandelt werden, die ätzselektiv zu dem Rest des Glas-Patchs 310 ist. Bei einem Ausführungsbeispiel können sich die TGV-Öffnungen 309 vollständig durch die Dicke T des Glas-Patchs 310 erstrecken.
  • Bezug nehmend nun auf 3B ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des Glas-Patchs 310 gezeigt, nachdem erste Anschlussflächen-Öffnungen 308 und zweite Anschlussflächen-Öffnungen 307 in das Glas-Patch 310 gebildet werden. Bei einem Ausführungsbeispiel können die ersten Anschlussflächen-Öffnungen 308 und die zweiten Anschlussflächen-Öffnungen 307 durch Freilegen jeder Oberfläche unter Verwendung einer unterschiedlichen Maske gebildet werden. Die Tiefe, mit der sich die erste Anschlussflächen-Öffnung 308 und die zweite Anschlussflächen-Öffnung 307 in das Glas-Patch 310 erstrecken, kann durch Verringerung der Dosis der Belichtung gesteuert werden. Zum Beispiel ist die Dosis zur Bildung der TGV-Öffnungen 309 größer als die Dosis zur Bildung der ersten Anschlussflächen-Öffnungen 308 und der zweiten Anschlussflächen-Öffnungen 307. Nach der Belichtung kann das Glas-Patch 310 ausgeheizt und geätzt werden, ähnlich wie bei der Verarbeitung, die zum Bilden der TGV - Öffnungen 309 verwendet wird.
  • Bezug nehmend nun auf 3C ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des Glas-Patchs 310 gezeigt, nachdem die Öffnungen mit einem leitfähigen Material gefüllt werden. Bei einem Ausführungsbeispiel ist das leitfähige Material Kupfer oder ähnliches. Das leitfähige Material bildet erste Anschlussflächen 317, TGVs 312 und zweite Anschlussflächen 315. Wie gezeigt, sind die ersten Anschlussflächen 317 und die zweiten Anschlussflächen 315 in das Glas-Patch 310 eingesetzt. Das heißt, die freiliegenden Oberflächen der ersten Anschlussflächen 317 und die freiliegenden Oberflächen der zweiten Anschlussflächen sind im Wesentlichen koplanar mit den oberen bzw. unteren Oberflächen des Glas-Patchs 310. Ferner stellen die zweiten Anschlussflächen 315 eine horizontale Komponente zu dem leitfähigen Pfad zwischen der oberen Oberfläche und der unteren Oberfläche des Glas-Patchs 310 bereit. Dementsprechend kann die Abstands-Übersetzung zum Unterbringen einer Verbindung mit größerem Abstand vollständig innerhalb des Glas-Patchs 310 implementiert werden.
  • Bezug nehmend nun auf 4A-4F sind eine Reihe von Draufsichtdarstellungen und entsprechende Querschnittsdarstellungen gemäß einem Ausführungsbeispiel gezeigt, die die Anfangsstufen des Anordnens eines elektronischen Packages darstellen.
  • Bezug nehmend nun auf 4A und 4B ist eine Draufsichtdarstellung und eine Querschnittsdarstellung eines Trägersubstrats 401 gemäß einem Ausführungsbeispiel gezeigt. Bei einem Ausführungsbeispiel kann das Trägersubstrat 401 ein Glasträger oder Ähnliches sein. Bei einem Ausführungsbeispiel kann eine Klebemittelschicht 402 über dem Trägersubstrat 401 angeordnet sein.
  • Bezug nehmend nun auf 4C und 4D ist gemäß einem Ausführungsbeispiel eine Draufsichtdarstellung und eine Querschnittsdarstellung eines Trägersubstrats 401 gezeigt, nachdem eine Mehrzahl von Glas-Patches 410 auf dem Trägersubstrat 401 befestigt sind. Bei einem Ausführungsbeispiel können die Glas-Patches 410 unter Verwendung eines Nehmen-und-Platzieren- (pick-and-place) Werkzeugs oder dergleichen an der Klebemittelschicht 402 befestigt werden. Bei dem dargestellten Ausführungsbeispiel sind vier Glas-Patches 410 auf dem Trägersubstrat 401 befestigt. Jedoch wird darauf hingewiesen, dass irgendeine Anzahl von Glas-Patches 410 an dem Trägersubstrat 401 angebracht sein kann. Das Trägersubstrat 401 kann zum Beispiel ein Substrat in Panel-Größe, ein Viertel-Panel-Substrat, ein Wafer-Ebene-Substrat oder irgendeine andere gewünschte Größe sein.
  • Bei einem Ausführungsbeispiel können die Glas-Patches 410 den oben beschriebenen Glas-Patches 110, 210 und 310 im Wesentlichen ähnlich sein. Zum Beispiel können die Glas-Patches 410 TGVs und Anschlussflächen umfassen. Zum Beispiel sind die ersten Anschlussflächen 417 auf der oberen Oberfläche der Glas-Patches 410 gezeigt.
  • Bezug nehmend nun auf 4E und 4F ist gemäß einem Ausführungsbeispiel eine Draufsichtdarstellung und eine Querschnittsdarstellung davon gezeigt, nachdem eine Formmasseschicht 414 um die Glas-Patches 410 herum angeordnet ist. Bei einem Ausführungsbeispiel kann die Formmasseschicht 414 über eine obere Oberfläche der Glas-Patches 410 überformt und zurückpoliert werden (z.B. mit einem Polierprozess), um die ersten Anschlussflächen 417 freizulegen. Die Formmasseschicht 414 kann die Räume zwischen den Glas-Patches 410 füllen. Das heißt, die Seitenwandoberflächen der Glas-Patches 410 können durch die Formmasseschicht 414 abgedeckt sein.
  • Bezug nehmend nun auf 5A-5J ist gemäß einem Ausführungsbeispiel eine Reihe von Querschnittsdarstellungen, die einen Prozess zum Anordnen eines elektronischen Packages 500 mit einem Glas-Patch darstellen, gezeigt. Die in 5A beginnende Struktur ist der in 4F gezeigten Struktur ähnlich, mit der Ausnahme, dass nur ein einzelnes Glas-Patch 510 gezeigt ist. Während in 5A-5J der Einfachheit halber ein einzelnes Glas-Patch 510 dargestellt ist, wird darauf hingewiesen, dass irgendeine Anzahl von elektronischen Packages im Wesentlichen parallel angeordnet werden kann (z.B. unter Verwendung von Fertigungsprozessen auf Panel-Ebene).
  • Bezug nehmend nun auf 5A ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines Glas-Patchs 510, das an ein Trägersubstrat 501 durch ein Klebemittel 502 gehaftet ist, gezeigt. Bei einem Ausführungsbeispiel kann das Glas-Patch 510 eine Mehrzahl von ersten Anschlussflächen 517, eine Mehrzahl von TGVs 512 und eine Mehrzahl von zweiten Anschlussflächen 515 umfassen. Bei einem Ausführungsbeispiel können die zweiten Anschlussflächen 515 in Kontakt mit dem Klebemittel 502 sein. Bei einem Ausführungsbeispiel können die zweiten Anschlussflächen 515 blankes Kupfer sein. Bei anderen Ausführungsbeispielen können die zweiten Anschlussflächen 515 ein Oberflächenfinish umfassen (z.B. Stromlos-Nickel-Stromlos-Palladium-Immersion-Gold (ENEPIG; electroless nickel electroless palladium immersion gold) oder ähnliches). Die Seitenwände des Glas-Patchs 510 können durch eine Formmasseschicht 514 ausgekleidet sein.
  • Bezug nehmend nun auf 5B ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des Glas-Patchs 510, nachdem Säulen 531 über den ersten Anschlussflächen 517 angeordnet sind, gezeigt. Bei einem Ausführungsbeispiel stellen die Säulen 531 einen vertikalen leitfähigen Pfad bereit, die durch eine nachfolgend angeordnete dielektrische Schicht verläuft, in die die Brücke eingebettet ist (in 5B nicht dargestellt). Das heißt, die Säulen 531 können eine Dicke haben, die größer ist als die Dicke der nachfolgend angebrachten Brücke.
  • Bezug nehmend nun auf 5C ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des Glas-Patchs 510 gezeigt, nachdem eine Brücke 530 angebracht ist. Bei einem Ausführungsbeispiel kann die Brücke 530 direkt an dem Glas-Patch 510 angebracht sein. Bei anderen Ausführungsbeispielen kann ein Klebemittel die Brücke 530 mit dem Glas-Patch 510 koppeln. Bei einem Ausführungsbeispiel kann die Brücke 530 Säulen 537 umfassen, die sich von den Anschlussflächen 539 nach oben erstrecken.
  • Bezug nehmend nun auf 5D ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des Glas-Patchs 510 gezeigt, nachdem eine dielektrische Schicht 533 über und um die Säulen 531 und die Brücke 530 angeordnet ist. Bei einem Ausführungsbeispiel kann die dielektrische Schicht 533 eine laminierte Schicht, eine geformte Schicht, oder mit irgendeinem anderen geeigneten Prozess abgeschieden sein. Die dielektrische Schicht kann ein Aufbaufilm, ein photoabbildbares Dielektrikum (PID; photo-imageable dielectric), ein Epoxid-Formmaterial oder irgendein anderes dielektrisches Material sein. Bei einem Ausführungsbeispiel ist die dielektrische Schicht 533 über oberen Oberflächen der Säulen 531 und der Säulen 537 angeordnet und wird anschließend zurückpoliert, um obere Oberflächen der Säulen 531 und obere Oberflächen der Säulen 537 freizulegen. Dementsprechend können obere Oberflächen der Säulen 537, der Säulen 531 und der dielektrischen Schicht 533 alle im Wesentlichen koplanar zueinander sein.
  • Bezug nehmend nun auf 5E ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des Glas-Patchs 510 gezeigt, nachdem Anschlussflächen 551 über den Säulen 537 und Säulen 531 angeordnet sind. Bei einem Ausführungsbeispiel können die Anschlussflächen 551 mit einem standardmäßigen lithographischen Strukturierungsprozess angeordnet werden.
  • Bezug nehmend nun auf 5F ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des Glas-Patchs 510 gezeigt, nachdem eine FLI-gemischte-Höcker-Plattierung implementiert wird. Bei einem Ausführungsbeispiel wird ein Lötresist 532 über den Anschlussflächen 551 laminiert. Dann werden Verbindungen durch das Lötresist 532 gebildet. Bei einem Ausführungsbeispiel wird das Lötresist 532 über den Säulen 531 freigelegt und entwickelt, um große Öffnungen zu erzeugen. Kleinere Öffnungen durch das Lötresist 532 werden über den Säulen 537 gebildet (z.B. mit Laserbohren). Vias 534 und zusätzliche Anschlussflächen 543 können dann plattiert werden. Bei einem Ausführungsbeispiel kann ein Oberflächenfinish (nicht abgebildet) über die Anschlussflächen 543 aufgebracht werden. Zum Beispiel kann das Oberflächenfinish ein ENEPIG-Oberflächenfinish oder ähnliches umfassen.
  • Bezug nehmend nun auf 5G ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des elektronischen Packages 500 gezeigt, nachdem Dies 540 an das Glas-Patch 510 angebracht sind. Bei einem Ausführungsbeispiel können die Dies 540 an Anschlussflächen 543 durch FLIs 542 und Die-Höcker 541 angebracht sein. Die Dies 540 können mit einem TCB-Prozess an dem Glas-Patch 510 angebracht werden. Bei einem Ausführungsbeispiel sind die FLIs 542 durch eine Unterfüllschicht 547 umgeben. Eine Formmasseschicht 548 kann über den Dies 540 angeordnet und zurückpoliert werden, um die Rückseitenoberflächen der Dies 540 freizulegen. Gemäß einem Ausführungsbeispiel kann die Brücke 530 einen ersten Die 540 mit einem zweiten Die 540 elektrisch koppeln. Die Dies 540 können auch mit dem Glas-Patch 510 elektrisch gekoppelt sein. Bei einem Ausführungsbeispiel stellen die zweiten Anschlussflächen 515 des Glas-Patchs 510 eine Abstand-Übersetzung für die FLIs 542 bereit.
  • In 5G sind die Dies 540 als ein Paar von Dies 540 dargestellt. Es wird jedoch darauf hingewiesen, dass Ausführungsbeispiele irgendeine Anzahl und Konfiguration von Dies 540 umfassen können. Beispielsweise kann die Mehrzahl von Dies gestapelte Dies umfassen, ähnlich der in 1B gezeigten Konfiguration mit gestapelten Dies. Das heißt, die Dies 540 können Basissubstrate sein, auf die eine Mehrzahl von Dies gestapelt sind.
  • Bezug nehmend nun auf 5H ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des elektronischen Packages 500 gezeigt, nachdem das Trägersubstrat 501 entfernt wird. Bei einem Ausführungsbeispiel wird das Trägersubstrat 501 entfernt, indem das Klebemittel 502 UV-Strahlung ausgesetzt wird, die verursacht, dass sich das Klebemittel 502 verschlechtert und das Glas-Patch 510 freigibt. Bei einem Ausführungsbeispiel kann irgendein restliches Klebemittel 502 von dem Glas-Patch 510 mit irgendeinem geeigneten Reinigungsprozess gereinigt werden. Als solche werden die zweiten Anschlussflächen 515 des Glas-Patchs 510 freigelegt.
  • Bezug nehmend nun auf 51 ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des elektronischen Packages 500, nachdem eine Lötresistschicht 518 über den zweiten Anschlussflächen 515 angeordnet wird, gezeigt. Bei einem Ausführungsbeispiel kann die Lötresistschicht 518 strukturiert werden, um Öffnungen 504 zu bilden, um Abschnitte der zweiten Anschlussflächen 515 freizulegen.
  • Bezug nehmend nun auf 5J ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung des elektronischen Packages 500 gezeigt, nachdem Vias 519 und Mittlere-Ebene-Verbindungs- (MLI-) Anschlussflächen 520 in die Öffnungen 504 angeordnet werden. Bei einem Ausführungsbeispiel können die MLI-Anschlussflächen 520 mit typischen Lithographie-Verarbeitungsoperationen gebildet werden. Bei einem Ausführungsbeispiel kann ein Oberflächenfinish (nicht gezeigt) über den MLI-Anschlussflächen 520 angeordnet sein.
  • Bei einem Ausführungsbeispiel kann das elektronische Package 500 vereinzelt werden, nachdem die MLI-Anschlussflächen 520 gebildet sind. Es wird jedoch darauf hingewiesen, dass die Vereinzelung abhängig von dem Ausführungsbeispiel auch an irgendeinem anderen Punkt der Verarbeitung implementiert werden kann. Die Vereinzelung des elektronischen Packages 500 erfolgt mittels typischer Vereinzelungsprozesse. Insbesondere da das Glas-Patch 510 für ein einzelnes elektronisches Package 500 dimensioniert ist, ist es nicht notwendig, durch eine Glasschicht zu schneiden. Das heißt, die Vereinzelung kann durch die Formmasseschicht 514 benachbart zu den Seitenwänden des Glas-Patchs 510 hindurchgehen. Dementsprechend können Ausführungsbeispiele ein elektronisches Package 500 umfassen, das ein Glas-Patch 510 mit Seitenwandoberflächen umfasst, die durch eine Formmasseschicht 514 abgedeckt sind.
  • Bezug nehmend nun auf 6 ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines elektronischen Systems 680 gezeigt. Bei einem Ausführungsbeispiel kann das elektronische System 680 ein elektronisches Package 600 umfassen, das dem elektronischen Package 500 in 5H ähnlich ist. Zum Beispiel kann das elektronische Package 600 ein Glas-Patch 610 mit einer Brücke 630 und einer Mehrzahl von Dies 640 umfassen. Bei einem Ausführungsbeispiel kann die Brücke 630 in eine dielektrische Schicht 633 eingebettet sein. Das Glas-Patch 610 kann erste Anschlussflächen 617, TGVs 612 und zweite Anschlussflächen 615 umfassen.
  • Bei einem Ausführungsbeispiel sind die zweiten Anschlussflächen mit einem Substrat 681 durch MLIs 682 elektrisch gekoppelt. Bei einem Ausführungsbeispiel kann das Substrat 681 ein Interposer sein. Das Interposer-Substrat 681 kann elektrisch mit einer Platine (z.B. einer gedruckten Schaltungsplatine (PCB; printed circuit board), die der Einfachheit halber in 6 nicht dargestellt ist, gekoppelt sein. Bei einigen Ausführungsbeispielen kann das Substrat 681 eine Platine sein, wie beispielsweise eine PCB. Das heißt, das elektronische Package 600 kann direkt mit einer Platine gekoppelt sein.
  • Bei einem Ausführungsbeispiel kann das elektronische Package 600 unter Verwendung eines Reflow-Prozesses, wie z.B. CAM, mit dem Substrat 681 gekoppelt werden. Die Verwendung eines CAM-Prozesses vermeidet thermische Probleme (aufgrund des thermischen Widerstands des Glas-Patchs 610), die auftreten würden, wenn das Package 600 unter Verwendung von TCB an das Substrat 681 gebondet würde. Solche Reflow-Prozesse erfordern jedoch einen größeren Höcker-Abstand als an dem Die 640 erforderlich ist. Dementsprechend wird eine Abstands-Übersetzung durch eine Fan-Out-Schicht (d.h. die zweiten Anschlussflächen 615) des Glas-Patchs 610 implementiert. Als solche wird die Abstands-Übersetzung vollständig in dem Glas-Patch 610 implementiert, ohne dass zusätzliche RDLs erforderlich sind. Ohne zusätzliche RDLs kann der maximale Nutzen des Glas-Patchs 610 in Bezug auf die BTV erhalten werden.
  • 7 stellt eine Rechenvorrichtung 700 gemäß einer Implementierung der Erfindung dar. Die Rechenvorrichtung 700 häust eine Platine 702. Die Platine 702 kann eine Anzahl von Komponenten umfassen, umfassend, aber nicht beschränkt auf einen Prozessor 704 und zumindest einen Kommunikationschip 706. Der Prozessor 704 ist physisch und elektrisch mit der Platine 702 gekoppelt. Bei einigen Implementierungen ist der zumindest eine Kommunikationschip 706 ferner physisch und elektrisch mit der Platine 702 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 706 Teil des Prozessors 704.
  • Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf einen flüchtigen Speicher (z.B. DRAM), einen nichtflüchtigen Speicher (z.B. ROM), einen Flash-Speicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein GPS-Bauelement (GPS = global positioning system; globales Positionierungssystem), einen Kompass, einen Beschleunigungssensor, ein Gyroskop, einen Lautsprecher, eine Kamera, und eine Massenspeicherungsvorrichtung (wie beispielsweise Festplattenlaufwerk, CD (compact disk), DVD (digital versatile disk) usw.).
  • Der Kommunikationschip 706 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 700. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip 706 kann irgendeine Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend, aber nicht beschränkt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ableitungen davon, sowie irgendwelche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Die Rechenvorrichtung 700 kann eine Mehrzahl von Kommunikationschips 706 umfassen. Zum Beispiel kann ein erster Kommunikationschip 706 zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 706 kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere.
  • Der Prozessor 704 der Rechenvorrichtung 700 umfasst einen Integrierte-Schaltung-Die, der innerhalb des Prozessors 704 gepackaged ist. Bei einigen Implementierungen der Erfindung kann der Integrierte-Schaltung-Die des Prozessors 704 Teil eines elektronischen Packages sein, das ein Glas-Patch mit einer integrierten Fan-Out-Schicht gemäß hierin beschriebenen Ausführungsbeispielen umfasst. Der Ausdruck „Prozessor“ kann sich auf irgendein Bauelement oder Abschnitt eines Bauelements beziehen, das elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können.
  • Der Kommunikationschip 706 umfasst auch einen Integrierte-Schaltung-Die, der innerhalb des Kommunikationschips 706 gepackaged ist. Gemäß einer anderen Implementierung der Erfindung kann der Integrierte-Schaltung-Die des Kommunikationschip 706 Teil eines elektronischen Packages sein, das ein Glas-Patch mit einer integrierten Fan-Out-Schicht gemäß hierin beschriebenen Ausführungsbeispielen umfasst.
  • Die obige Beschreibung von dargestellten Implementierungen der Erfindung, umfassend was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Erfindung auf die offenbarten genauen Formen begrenzen. Während bestimmte Implementierungen von und Beispiele für die Erfindung hierin zu Veranschaulichungszwecken beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Schutzbereichs der Erfindung möglich, wie Fachleute auf dem relevanten Gebiet erkennen können.
  • Diese Modifikationen können an der Erfindung im Hinblick auf die obige, detaillierte Beschreibung vorgenommen werden. Die Ausdrücke, die in den folgenden Ansprüchen verwendet werden, sollten nicht derart betrachtet werden, dass sie die Erfindung auf die spezifischen Implementierungen einschränken, die in der Beschreibung und den Ansprüchen offenbart sind. Stattdessen soll der Schutzbereich der Erfindung vollständig durch die nachfolgenden Ansprüche bestimmt sein, die gemäß etablierten Vorgaben der Anspruchsinterpretation ausgelegt werden sollen.
  • Beispiel 1: Ein elektronisches Package, umfassend: ein Glassubstrat, umfassend: eine Mehrzahl von ersten Anschlussflächen auf einer ersten Oberfläche des Glassubstrats; eine Mehrzahl von zweiten Anschlussflächen auf einer zweiten Oberfläche des Glassubstrats, die der ersten Oberfläche gegenüberliegend ist; eine Mehrzahl von Durch-Glas-Vias (TGVs), wobei jedes TGV eine erste Anschlussfläche mit einer zweiten Anschlussfläche elektrisch koppelt, wobei die Mehrzahl von ersten Anschlussflächen einen ersten Abstand aufweist, und wobei die Mehrzahl von zweiten Anschlussflächen einen zweiten Abstand aufweist, der größer als der erste Abstand ist; ein Brückensubstrat über dem Glassubstrat; einen ersten Die, der mit ersten Anschlussflächen und dem Brückensubstrat elektrisch gekoppelt ist; und einen zweiten Die, der mit ersten Anschlussflächen und dem Brückensubstrat elektrisch gekoppelt ist, wobei das Brückensubstrat den ersten Die mit dem zweiten Die elektrisch koppelt.
  • Beispiel 2: Das elektronische Package gemäß Beispiel 1, wobei die zweiten Anschlussflächen Teil einer Fan-Out-Schicht sind, die direkt in die zweite Oberfläche des Glassubstrats strukturiert wird.
  • Beispiel 3: Das elektronische Package gemäß Beispiel 1 oder Beispiel 2, wobei der erste Abstand kleiner als ungefähr 100 µm und der zweite Abstand größer als ungefähr 100 µm ist.
  • Beispiel 4: Das elektronische Package gemäß Beispiel 3, wobei der zweite Abstand 160 µm oder größer ist.
  • Beispiel 5: Das elektronische Package gemäß den Beispielen 1-4, wobei das Glassubstrat eine Dicke aufweist, die ungefähr 50 µm oder größer ist.
  • Beispiel 6: Das elektronische Package gemäß den Beispielen 1-5, wobei das Brückensubstrat ein aktives Bauelement ist.
  • Beispiel 7: Das elektronische Package gemäß den Beispielen 1-6, ferner umfassend: eine Mehrzahl von Brückensubstraten.
  • Beispiel 8: Das elektronische Package gemäß den Beispielen 1-7, ferner umfassend: eine Formmasseschicht über Seitenwandoberflächen des Glassubstrats.
  • Beispiel 9: Das elektronische Package gemäß den Beispielen 1-8, wobei das Glassubstrat ein photodefinierbares Glasmaterial ist.
  • Beispiel 10: Das elektronische Package gemäß den Beispielen 1-9, ferner umfassend: eine Mehrzahl von dritten Dies, die mit einer oberen Oberfläche des ersten Dies gekoppelt sind; und eine Mehrzahl von vierten Dies, die mit einer oberen Oberfläche des zweiten Dies gekoppelt sind.
  • Beispiel 11: Das elektronische Package gemäß Beispiel 10, wobei der erste Die und der zweite Die Transistoren an einem ersten Prozessknoten umfassen, und wobei die Mehrzahl von dritten Dies und die Mehrzahl von vierten Dies Transistoren an einem zweiten Prozessknoten umfassen, der fortgeschrittener als der erste Prozessknoten ist.
  • Beispiel 12: Ein Patch-Substrat, umfassend: ein Glassubstrat, das eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist, wobei das Glassubstrat ein photodefinierbares Glasmaterial ist; eine Mehrzahl von ersten Anschlussflächen auf der ersten Oberfläche, wobei die Mehrzahl von ersten Anschlussflächen einen ersten Abstand umfasst; eine Mehrzahl von zweiten Anschlussflächen auf der zweiten Oberfläche, wobei die Mehrzahl von zweiten Anschlussflächen einen zweiten Abstand umfasst, der größer als der erste Abstand ist; und eine Mehrzahl von Durch-Glas-Vias (TGVs) zwischen der ersten Oberfläche und der zweiten Oberfläche.
  • Beispiel 13: Das Patch-Substrat gemäß Beispiel 12, wobei jede der ersten Anschlussflächen in die erste Oberfläche eingebettet ist und wobei jede der zweiten Anschlussflächen in die zweite Oberfläche eingebettet ist.
  • Beispiel 14: Das Patch-Substrat gemäß Beispiel 12 oder Beispiel 13, wobei die zweiten Anschlussflächen eine Fan-Out-Schicht umfassen.
  • Beispiel 15: Das Patch-Substrat gemäß den Beispielen 12-14, wobei der zweite Abstand ungefähr 160 µm oder größer ist.
  • Beispiel 16: Das Patch-Substrat gemäß den Beispielen 12-15, wobei eine Abstands-Übersetzung von dem ersten Abstand zu dem zweiten Abstand vollständig innerhalb des Glassubstrats bereitgestellt wird.
  • Beispiel 17: Das Patch-Substrat gemäß den Beispielen 12-16, wobei das Glassubstrat eine Dicke zwischen der ersten Oberfläche und der zweiten Oberfläche aufweist, die ungefähr 400 µm oder größer ist.
  • Beispiel 18: Ein Verfahren zum Anordnen eines elektronischen Packages, umfassend: Anbringen eines Glassubstrats an einem Trägersubstrat, wobei das Glassubstrat eine Fan-Out-Schicht vollständig innerhalb des Glassubstrats umfasst; Anbringen eines Brückensubstrats an dem Glassubstrat; Aufbringen einer Formmasseschicht über dem Glassubstrat und dem Brückensubstrat; Anbringen eines ersten Dies und eines zweiten Dies an dem Glassubstrat und dem Brückensubstrat; und Entfernen des Trägersubstrats.
  • Beispiel 19: Das Verfahren gemäß Beispiel 18, wobei das Glassubstrat ein photodefinierbares Glasmaterial ist, und wobei die Fan-Out-Schicht mit einem lithographischen Prozess gebildet wird.
  • Beispiel 20: Das Verfahren gemäß Beispiel 17 oder Beispiel 19, ferner umfassend: Anbringen des elektronischen Packages an einem Interposer.
  • Beispiel 21: Das Verfahren gemäß Beispiel 20, wobei das elektronische Package mit einem Chip-Anbringungs-Modul- (CAM-) Prozess an dem Interposer angebracht wird.
  • Beispiel 22: Ein elektronisches System, umfassend: eine Platine; und ein elektronisches Package, das mit der Platine elektrisch gekoppelt ist, wobei das elektronische Package umfasst: eine Mehrzahl von Dies, wobei zwei oder mehr Dies durch ein Brückensubstrat elektrisch miteinander gekoppelt sind; und ein Glassubstrat, das die Mehrzahl von Dies stützt, wobei das Glassubstrat umfasst: eine Fan-Out-Schicht, wobei die Fan-Out-Schicht vollständig innerhalb des Glassubstrats ist.
  • Beispiel 23: Das elektronische System gemäß Beispiel 22, wobei das Glassubstrat ein photodefinierbares Glasmaterial umfasst.
  • Beispiel 24: Das elektronische System gemäß Beispiel 22 oder Beispiel 23, wobei das Glassubstrat erste Anschlussflächen mit einem ersten Abstand, und zweite Anschlussflächen mit einem zweiten Abstand umfasst, wobei die Fan-Out-Schicht eine Abstands-Übersetzung zwischen dem ersten Abstand und dem zweiten Abstand bereitstellt.
  • Beispiel 25: Das elektronische System gemäß Beispiel 24, wobei der zweite Abstand ungefähr 160 µm oder größer ist.

Claims (25)

  1. Ein elektronisches Package, umfassend: ein Glassubstrat, umfassend: eine Mehrzahl von ersten Anschlussflächen auf einer ersten Oberfläche des Glassubstrats; eine Mehrzahl von zweiten Anschlussflächen auf einer zweiten Oberfläche des Glassubstrats, die der ersten Oberfläche gegenüberliegend ist; eine Mehrzahl von Durch-Glas-Vias (TGVs), wobei jedes TGV eine erste Anschlussfläche mit einer zweiten Anschlussfläche elektrisch koppelt, wobei die Mehrzahl von ersten Anschlussflächen einen ersten Abstand aufweist, und wobei die Mehrzahl von zweiten Anschlussflächen einen zweiten Abstand aufweist, der größer als der erste Abstand ist; ein Brückensubstrat über dem Glassubstrat; einen ersten Die, der mit ersten Anschlussflächen und dem Brückensubstrat elektrisch gekoppelt ist; und einen zweiten Die, der mit ersten Anschlussflächen und dem Brückensubstrat elektrisch gekoppelt ist, wobei das Brückensubstrat den ersten Die mit dem zweiten Die elektrisch koppelt.
  2. Das elektronische Package gemäß Anspruch 1, wobei die zweiten Anschlussflächen Teil einer Fan-Out-Schicht sind, die direkt in die zweite Oberfläche des Glassubstrats strukturiert wird.
  3. Das elektronische Package gemäß Anspruch 1 oder 2, wobei der erste Abstand kleiner als ungefähr 100 µm und der zweite Abstand größer als ungefähr 100 µm ist.
  4. Das elektronische Package gemäß Anspruch 1, 2 oder 3, wobei der zweite Abstand 160 µm oder größer ist.
  5. Das elektronische Package gemäß Anspruch 1, 2, 3 oder 4, wobei das Glassubstrat eine Dicke aufweist, die ungefähr 50 µm oder größer ist.
  6. Das elektronische Package gemäß Anspruch 1, 2, 3, 4 oder 5, wobei das Brückensubstrat ein aktives Bauelement ist.
  7. Das elektronische Package gemäß Anspruch 1, 2, 3, 4, 5 oder 6, ferner umfassend: eine Mehrzahl von Brückensubstraten.
  8. Das elektronische Package gemäß Anspruch 1, 2, 3, 4, 5, 6 oder 7, ferner umfassend: eine Formmasseschicht über Seitenwandoberflächen des Glassubstrats.
  9. Das elektronische Package gemäß Anspruch 1, 2, 3, 4, 5, 6, 7 oder 8, wobei das Glassubstrat ein photodefinierbares Glasmaterial ist.
  10. Das elektronische Package gemäß Anspruch 1, 2, 3, 4, 5, 6, 7, 8 oder 9, ferner umfassend: eine Mehrzahl von dritten Dies, die mit einer oberen Oberfläche des ersten Dies gekoppelt sind; und eine Mehrzahl von vierten Dies, die mit einer oberen Oberfläche des zweiten Dies gekoppelt sind.
  11. Das elektronische Package gemäß Anspruch 10, wobei der erste Die und der zweite Die Transistoren an einem ersten Prozessknoten umfassen, und wobei die Mehrzahl von dritten Dies und die Mehrzahl von vierten Dies Transistoren an einem zweiten Prozessknoten umfassen, der fortgeschrittener als der erste Prozessknoten ist.
  12. Ein Patch-Substrat, umfassend: ein Glassubstrat, das eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist, wobei das Glassubstrat ein photodefinierbares Glasmaterial ist; eine Mehrzahl von ersten Anschlussflächen auf der ersten Oberfläche, wobei die Mehrzahl von ersten Anschlussflächen einen ersten Abstand umfasst; eine Mehrzahl von zweiten Anschlussflächen auf der zweiten Oberfläche, wobei die Mehrzahl von zweiten Anschlussflächen einen zweiten Abstand umfasst, der größer als der erste Abstand ist; und eine Mehrzahl von Durch-Glas-Vias (TGVs) zwischen der ersten Oberfläche und der zweiten Oberfläche.
  13. Das Patch-Substrat gemäß Anspruch 12, wobei jede der ersten Anschlussflächen in die erste Oberfläche eingebettet ist und wobei jede der zweiten Anschlussflächen in die zweite Oberfläche eingebettet ist.
  14. Das Patch-Substrat gemäß Anspruch 12 oder 13, wobei die zweiten Anschlussflächen eine Fan-Out-Schicht umfassen.
  15. Das Patch-Substrat gemäß Anspruch 12, 13 oder 14, wobei der zweite Abstand ungefähr 160 µm oder größer ist.
  16. Das Patch-Substrat gemäß Anspruch 12, 13, 14 oder 15, wobei eine Abstands-Übersetzung von dem ersten Abstand zu dem zweiten Abstand vollständig innerhalb des Glassubstrats bereitgestellt wird.
  17. Das Patch-Substrat gemäß Anspruch 12, 13, 14, 15 oder 16, wobei das Glassubstrat eine Dicke zwischen der ersten Oberfläche und der zweiten Oberfläche aufweist, die ungefähr 400 µm oder größer ist.
  18. Ein Verfahren zum Anordnen eines elektronischen Packages, umfassend: Anbringen eines Glassubstrats an einem Trägersubstrat, wobei das Glassubstrat eine Fan-Out-Schicht vollständig innerhalb des Glassubstrats umfasst; Anbringen eines Brückensubstrats an dem Glassubstrat; Aufbringen einer Formmasseschicht über dem Glassubstrat und dem Brückensubstrat; Anbringen eines ersten Dies und eines zweiten Dies an dem Glassubstrat und dem Brückensubstrat; und Entfernen des Trägersubstrats.
  19. Das Verfahren gemäß Anspruch 18, wobei das Glassubstrat ein photodefinierbares Glasmaterial ist, und wobei die Fan-Out-Schicht mit einem lithographischen Prozess gebildet wird.
  20. Das Verfahren gemäß Anspruch 18 oder 19, ferner umfassend: Anbringen des elektronischen Packages an einem Interposer.
  21. Das Verfahren gemäß Anspruch 20, wobei das elektronische Package mit einem Chip-Anbringungs-Modul- (CAM-) Prozess an dem Interposer angebracht wird.
  22. Ein elektronisches System, umfassend: eine Platine; und ein elektronisches Package, das mit der Platine elektrisch gekoppelt ist, wobei das elektronische Package umfasst: eine Mehrzahl von Dies, wobei zwei oder mehr Dies durch ein Brückensubstrat elektrisch miteinander gekoppelt sind; und ein Glassubstrat, das die Mehrzahl von Dies stützt, wobei das Glassubstrat umfasst: eine Fan-Out-Schicht, wobei die Fan-Out-Schicht vollständig innerhalb des Glassubstrats ist.
  23. Das elektronische System gemäß Anspruch 22, wobei das Glassubstrat ein photodefinierbares Glasmaterial umfasst.
  24. Das elektronische System gemäß Anspruch 22 oder 23, wobei das Glassubstrat erste Anschlussflächen mit einem ersten Abstand, und zweite Anschlussflächen mit einem zweiten Abstand umfasst, wobei die Fan-Out-Schicht eine Abstands-Übersetzung zwischen dem ersten Abstand und dem zweiten Abstand bereitstellt.
  25. Das elektronische System gemäß Anspruch 24, wobei der zweite Abstand ungefähr 160 µm oder größer ist.
DE102020116319.3A 2019-07-25 2020-06-21 Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen Pending DE102020116319A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/522,494 2019-07-25
US16/522,494 US11978685B2 (en) 2019-07-25 2019-07-25 Glass core patch with in situ fabricated fan-out layer to enable die tiling applications

Publications (1)

Publication Number Publication Date
DE102020116319A1 true DE102020116319A1 (de) 2021-01-28

Family

ID=74098708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020116319.3A Pending DE102020116319A1 (de) 2019-07-25 2020-06-21 Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen

Country Status (3)

Country Link
US (2) US11978685B2 (de)
CN (1) CN112310032A (de)
DE (1) DE102020116319A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4105983A1 (de) * 2021-06-17 2022-12-21 INTEL Corporation Matrizenkopplung unter verwendung eines substrats mit einem glaskern
EP4345895A1 (de) * 2022-09-27 2024-04-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Ic-substrat mit eingebettetem brückenelement, anordnung und herstellungsverfahren

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11878388B2 (en) * 2018-06-15 2024-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing pad, polishing apparatus and method of manufacturing semiconductor package using the same
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11780210B2 (en) * 2019-09-18 2023-10-10 Intel Corporation Glass dielectric layer with patterning
US11282716B2 (en) * 2019-11-08 2022-03-22 International Business Machines Corporation Integration structure and planar joining
DE102020128855A1 (de) * 2020-05-21 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chiplets-3d-soic-systemintegrations- und herstellungsverfahren
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) * 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11404379B2 (en) * 2020-11-17 2022-08-02 International Business Machines Corporation Structure and method for bridge chip assembly with capillary underfill
US11664315B2 (en) * 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same
TW202245212A (zh) * 2021-05-11 2022-11-16 群創光電股份有限公司 電子裝置
US20230089096A1 (en) * 2021-09-21 2023-03-23 Intel Corporation Multiple dies coupled with a glass core substrate
US20230094820A1 (en) * 2021-09-22 2023-03-30 Rahul N. Manepalli Microelectronic packages with embedded interposers
US20230093258A1 (en) * 2021-09-23 2023-03-23 Intel Corporation Glass patch integration into an electronic device package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220803A (ja) * 2006-02-15 2007-08-30 Shinko Electric Ind Co Ltd 多層配線基板及びその接続方法
US8546955B1 (en) * 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
JP6308007B2 (ja) * 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
US10157766B2 (en) * 2014-03-19 2018-12-18 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device
US10249590B2 (en) * 2017-06-06 2019-04-02 Globalfoundries Inc. Stacked dies using one or more interposers
US10964652B2 (en) * 2019-04-18 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4105983A1 (de) * 2021-06-17 2022-12-21 INTEL Corporation Matrizenkopplung unter verwendung eines substrats mit einem glaskern
EP4345895A1 (de) * 2022-09-27 2024-04-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Ic-substrat mit eingebettetem brückenelement, anordnung und herstellungsverfahren
WO2024068295A1 (en) * 2022-09-27 2024-04-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Ic substrate with embedded bridge element, arrangement, and manufacture method

Also Published As

Publication number Publication date
CN112310032A (zh) 2021-02-02
US20240234225A1 (en) 2024-07-11
US11978685B2 (en) 2024-05-07
US20210028080A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
DE102020116319A1 (de) Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102019115952A1 (de) Halbleiter-packages
DE102020106782A1 (de) Neue kernlose architektur und verarbeitungsstrategie für emib-basierte substrate mit hoher genauigkeit und hoher dichte
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020131442A1 (de) Offener-hohlraum-brücken-koplanare-anordnung-architekturen und -prozesse
DE102010000269A1 (de) Halbleiter-Bauelement
DE112015007232T5 (de) Auf eplb/ewlb basierendes pop für hbm oder kundenspezifischer gehäusestapel
DE102005002631A1 (de) Mehrchippackung, Halbleiterbauelement und Herstellungsverfahren
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019123780B4 (de) Verfahren zum herstellen eines halbleiter-package und halbleiter-package
DE102020132368A1 (de) Offener-hohlraum-brücke-leistungslieferungs-architekturen und prozesse
DE112016004298T5 (de) Hybrid-Pitch-Package mit Fähigkeit zur Ultra High Density-Verbindung
DE102019105020A1 (de) Mechanisches anbringungsverfahrensgebiet für fan-out-packaging-pop
DE112011105848T5 (de) Kontrollierte Anlötchip-Integrationen an Baugruppen und Verfahren zur Montage derselben
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102022120948A1 (de) Halbleiterbauelement mit lötfreier die-verbindung zur distributionsschicht
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE112022001262T5 (de) Verschachtelter interposer mit einem brücken-die mit silicium-durchkontaktierungen
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung