DE102022210695A1 - Elektronisches package und verfahren zur herstellung eines elektronischen package - Google Patents

Elektronisches package und verfahren zur herstellung eines elektronischen package Download PDF

Info

Publication number
DE102022210695A1
DE102022210695A1 DE102022210695.4A DE102022210695A DE102022210695A1 DE 102022210695 A1 DE102022210695 A1 DE 102022210695A1 DE 102022210695 A DE102022210695 A DE 102022210695A DE 102022210695 A1 DE102022210695 A1 DE 102022210695A1
Authority
DE
Germany
Prior art keywords
mold
substrate
mold structure
electronic package
connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022210695.4A
Other languages
English (en)
Inventor
Hoang Mong Nguyen
Anthony James LoBianco
Howard E. Chen
Ki Wook Lee
Yi Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of DE102022210695A1 publication Critical patent/DE102022210695A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Es wird ein elektronisches Package bereitgestellt. Das elektronische Package umfasst: ein Substrat, das eine erste Seite und eine zweite Seite aufweist, wobei das Substrat dafür ausgebildet ist, eine oder mehrere elektronische Komponenten aufzunehmen; eine erste elektronische Komponente, die auf der ersten Seite des Substrats montiert ist; eine erste Formstruktur, die sich über mindestens einen Teil der ersten Seite des Substrats erstreckt; eine Gruppe von Formdurchgangsverbindungen, die auf der ersten Seite des Substrats angeordnet sind, wobei die Formdurchgangsverbindungen im Wesentlichen aus einem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet sind; wobei die erste Formstruktur die Gruppe von Formdurchgangsverbindungen im Wesentlichen verkapselt; wobei die Gruppe von Formdurchgangsverbindungen durch die erste Formstruktur hindurch frei liegt. Eine elektronische Vorrichtung, die ein solches elektronisches Package umfasst, wird ebenfalls bereitgestellt. Ein Verfahren zum Herstellen eines solchen elektronischen Package wird ebenfalls bereitgestellt.

Description

  • HINTERGRUND
  • Gebiet
  • Die vorliegende Offenbarung betrifft elektronische Packages, die mit einer Leiterplatte koppelbar sind. Die vorliegende Offenbarung betrifft außerdem eine elektronische Vorrichtung, die ein solches elektronisches Package umfasst. Die vorliegende Offenbarung betrifft außerdem ein Verfahren zur Herstellung eines solchen elektronischen Package.
  • Beschreibung des Standes der Technik
  • Herkömmliche elektronische Packages weisen ein Substrat auf, wobei eine oder mehrere elektronische Komponenten oder ein oder mehrere elektronische Module auf mindestens einer Seite des Substrats montiert sind. Die elektronischen Komponenten/Module werden mittels bekannter Verfahren der Oberflächenmontagetechnologie auf dem Substrat montiert.
  • Eine Gruppierung von Lötperlen ist auf einer ersten Seite des Substrats so angeordnet, dass sie eine elektronische Komponente oder ein elektronisches Modul umgeben, die bzw. das auf dem Substrat montiert ist. Eine Formstruktur wird über die erste Seite des Substrats gelegt, um die Gruppierung von Lötperlen und die elektronische Komponente oder das elektronische Modul unter einer Außenfläche der Formstruktur vollständig zu verkapseln. Anschließend wird an der Außenfläche der Formstruktur ein Schleif- oder ähnlicher Vorgang ausgeführt, um die Gruppierung von Lötperlen freizulegen. Außerdem wird Laserablation oder ein ähnlicher Prozess durchgeführt, um Formmaterial lokal in der Nähe jeder der Gruppierung von Lötperlen zu entfernen, um einen Graben oder Kanal zu definieren, der jede der Lötperlen umfängt. Durch die Schleif- und Ablationsvorgänge können die Lötperlen verformt und/oder Material von den Lötperlen entfernt werden. Das resultierende elektronische Package kann dann mit einer Leiterplatte gekoppelt werden, indem die Gruppierung von Lötperlen des elektronischen Package an entsprechende Montagestellen auf der Leiterplatte gelötet wird.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform wird ein elektronisches Package bereitgestellt, das umfasst: ein Substrat, das eine erste Seite und eine zweite Seite aufweist, wobei das Substrat dafür ausgebildet ist, eine oder mehrere elektronische Komponenten aufzunehmen; eine erste elektronische Komponente, die auf der ersten Seite des Substrats montiert ist; eine erste Formstruktur, die sich über mindestens einen Teil der ersten Seite des Substrats erstreckt; eine Gruppe von Formdurchgangsverbindungen, die auf der ersten Seite des Substrats angeordnet sind, wobei die Formdurchgangsverbindungen im Wesentlichen aus einem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet sind; wobei die erste Formstruktur die Gruppe von Formdurchgangsverbindungen im Wesentlichen verkapselt; wobei die Gruppe von Formdurchgangsverbindungen durch die erste Formstruktur hindurch frei liegt.
  • In einem Beispiel verkapselt die erste Formstruktur mindestens einen Teil der ersten elektronischen Komponente.
  • In einem Beispiel umfasst das elektronische Package des Weiteren eine zweite elektronische Komponente, die auf der zweiten Seite des Substrats montiert ist, und eine zweite Formstruktur, die sich über mindestens einen Teil der zweiten Seite des Substrats erstreckt. In einem Beispiel verkapselt die zweite Formstruktur mindestens einen Teil der zweiten elektronischen Komponente.
  • In einem Beispiel hat das nicht-aufschmelzbare, elektrisch leitfähige Material einen Schmelzpunkt von mehr als 400 Grad Celsius oder mehr als 500 Grad Celsius oder mehr als 600 Grad Celsius oder mehr als 700 Grad Celsius oder mehr als 800 Grad Celsius oder mehr als 900 Grad Celsius. In einem Beispiel umfasst das nicht-aufschmelzbare, elektrisch leitfähige Material eines oder mehrere von Kupfer, Nickel, Gold und Silber oder besteht daraus.
  • In einem Beispiel umfasst das nicht-aufschmelzbare, elektrisch leitfähige Material eines oder mehrere von Zinn, Antimon und Palladium oder besteht daraus.
  • In einem Beispiel wird das nicht-aufschmelzbare, elektrisch leitfähige Material aus einem Nicht-Lot-Material gebildet.
  • In einem Beispiel ist das nicht-aufschmelzbare, elektrisch leitfähige Material dafür ausgebildet, zum Verlöten verwendet zu werden.
  • In einem Beispiel ist mindestens eine der Gruppe von Formdurchgangsverbindungen hohl. In einem Beispiel ist im Inneren der hohlen Formdurchgangsverbindung ein Füllmaterial vorhanden. In einem Beispiel umfasst das Füllmaterial einen Kunststoff.
  • In einem Beispiel ist eine Außenfläche der ersten Formstruktur frei von einem Graben oder Kanal, der jede der Formdurchgangsverbindungen umfängt und an diese grenzt.
  • In einem Beispiel ist mindestens eine der Gruppe von Formdurchgangsverbindungen in einer entsprechenden, in der ersten Formstruktur definierten Mulde ausgespart, wobei eine Fläche der Formdurchgangsverbindung durch die Mulde frei gelegt wird, um eine frei liegende Fläche der Formdurchgangsverbindung zu definieren. In einem Beispiel weist die Mulde eine im Wesentlichen gleichmäßige Querschnittsfläche entlang einer Tiefe der Mulde auf, wobei die im Wesentlichen gleichmäßige Querschnittsfläche im Wesentlichen die gleiche ist wie der Bereich der frei liegenden Fläche der entsprechenden Formdurchgangsverbindung. In einem Beispiel umfasst das elektronische Package des Weiteren einen Lötabschnitt, der mit der frei liegenden Fläche mindestens einer der Gruppe von Formdurchgangsverbindungen gekoppelt ist, wobei der Lötabschnitt aus der entsprechenden Mulde herausragt.
  • In einem Beispiel ist eine frei liegende Fläche mindestens einer der Gruppe von Formdurchgangsverbindungen mit einer Außenfläche der ersten Formstruktur im Wesentlichen bündig. In einem Beispiel definieren die frei liegende Fläche mindestens einer der Gruppe von Formdurchgangsverbindungen und die Außenfläche der ersten Formstruktur gemeinsam eine planare Fläche. In einem Beispiel umfasst das elektronische Package des Weiteren einen Lötabschnitt, der mit der frei liegenden Fläche der mindestens einen der Gruppe von Formdurchgangsverbindungen gekoppelt ist, wobei der Lötabschnitt aus der ersten Formstruktur herausragt.
  • In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen eine Gruppe von Pfeilern, wobei sich jeder Pfeiler von der ersten Seite des Substrats fort erstreckt. In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen des Weiteren eine Gruppe von ersten Flanschen, wobei jeder erste Flansch an einem ersten Ende eines entsprechenden der Gruppe von Pfeilern angeordnet ist und auf der ersten Seite des Substrats so angeordnet ist, dass sich der Pfeiler von der ersten Seite des Substrats fort erstreckt. In einem Beispiel sind entsprechende der Gruppe von Pfeilern und der Gruppe von ersten Flanschen integral als ein einziges Stück ausgebildet. In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen des Weiteren eine Gruppe von zweiten Flanschen, wobei jeder zweite Flansch an einem zweiten Ende einer entsprechenden der Gruppe von Pfeilern gegenüber dem ersten Ende angeordnet ist, wobei der zweite Flansch durch die erste Formstruktur hindurch frei liegt. In einem Beispiel sind entsprechende der Gruppe von Pfeilern und der Gruppe von zweiten Flanschen integral als ein einziges Stück ausgebildet.
  • In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen eine Gruppe von Ellipsoiden, Kugeln oder einer Kombination davon.
  • In einem Beispiel ist mindestens eine der Gruppe von Durchgangsverbindungen mit einem entsprechenden elektrisch leitfähigen Knoten gekoppelt, der auf dem Substrat angeordnet oder darin eingebettet ist. In einem Beispiel umfasst der elektrisch leitfähige Knoten eine elektrisch leitfähige Kontaktfläche, die auf dem Substrat angeordnet oder darin eingebettet ist. In einem Beispiel ist die elektrisch leitfähige Kontaktfläche an die entsprechende Formdurchgangsverbindung gelötet. In einem Beispiel werden die elektrisch leitfähige Kontaktfläche und die entsprechende Durchgangsverbindung integral als ein einziges Stück aus dem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet.
  • In einem Beispiel umgibt die Gruppe von Formdurchgangsverbindungen im Wesentlichen die erste elektronische Komponente. In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen eine erste Untergruppe von Formdurchgangsverbindungen und eine zweite Untergruppe von Formdurchgangsverbindungen, wobei die erste Untergruppe die zweite Untergruppe im Wesentlichen umgibt.
  • Gemäß einer anderen Ausführungsform wird eine elektronische Vorrichtung bereitgestellt, die umfasst: eine Leiterplatte, die dafür ausgebildet ist, eine oder mehrere elektronische Komponenten aufzunehmen; und ein elektronisches Package, das auf der Leiterplatte montiert ist; wobei das elektronische Package umfasst: ein Substrat, das eine erste Seite und eine zweite Seite aufweist, wobei das Substrat dafür ausgebildet ist, eine oder mehrere elektronische Komponenten aufzunehmen; eine erste elektronische Komponente, die auf der ersten Seite des Substrats montiert ist; eine erste Formstruktur, die sich über mindestens einen Teil der ersten Seite des Substrats erstreckt; eine Gruppe von Formdurchgangsverbindungen, die auf der ersten Seite des Substrats angeordnet sind, wobei die Formdurchgangsverbindungen im Wesentlichen aus einem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet sind; wobei die erste Formstruktur die Gruppe von Formdurchgangsverbindungen im Wesentlichen verkapselt; wobei die Gruppe von Formdurchgangsverbindungen durch die erste Formstruktur hindurch frei liegt.
  • In einem Beispiel ist die elektronische Vorrichtung eine Drahtlos-Mobilvorrichtung.
  • Gemäß einer anderen Ausführungsform wird ein Verfahren zum Herstellen eines elektronischen Package bereitgestellt, wobei das Verfahren folgende Schritte umfasst: Bereitstellen eines Substrats, das eine erste Seite und eine zweite Seite aufweist, wobei das Substrat dafür ausgebildet ist, eine oder mehrere elektronische Komponenten aufzunehmen; Anordnen einer Gruppe von Formdurchgangsverbindungen auf der ersten Seite des Substrats, wobei die Formdurchgangsverbindungen im Wesentlichen aus einem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet werden; Montieren einer ersten elektronischen Komponente auf der ersten Seite des Substrats; Aufbringen einer ersten Formstruktur auf die erste Seite des Substrats, dergestalt, dass sich die erste Formstruktur über mindestens einen Teil der ersten Seite des Substrats erstreckt und die Gruppe von Formdurchgangsverbindungen im Wesentlichen verkapselt; und Entfernen eines Abschnitts der ersten Formstruktur, um die Gruppe von Formdurchgangsverbindungen frei zu legen.
  • In einem Beispiel umfasst der Schritt des Aufbringens einer ersten Formstruktur auf die erste Seite des Substrats das Verkapseln mindestens eines Teils der ersten elektronischen Komponente in der ersten Formstruktur.
  • In einem Beispiel umfasst das Verfahren des Weiteren die Schritte des Montierens einer zweiten elektronischen Komponente auf der zweiten Seite des Substrats; und des Aufbringens einer zweiten Formstruktur auf die zweite Seite des Substrats, dergestalt, dass sich die zweite Formstruktur über mindestens einen Teil der zweiten Seite des Substrats erstreckt. In einem Beispiel umfasst der Schritt des Aufbringens einer zweiten Formstruktur auf die zweite Seite des Substrats das Verkapseln mindestens eines Teils der zweiten elektronischen Komponente in der zweiten Formstruktur.
  • In einem Beispiel hat das nicht-aufschmelzbare, elektrisch leitfähige Material einen Schmelzpunkt von mehr als 400 Grad Celsius oder mehr als 500 Grad Celsius oder mehr als 600 Grad Celsius oder mehr als 700 Grad Celsius oder mehr als 800 Grad Celsius oder mehr als 900 Grad Celsius. In einem Beispiel umfasst das nicht-aufschmelzbare, elektrisch leitfähige Material eines oder mehrere von Kupfer, Nickel, Gold und Silber oder besteht daraus.
  • In einem Beispiel umfasst das nicht-aufschmelzbare, elektrisch leitfähige Material eines oder mehrere von Zinn, Antimon und Palladium oder besteht daraus.
  • In einem Beispiel wird das nicht-aufschmelzbare, elektrisch leitfähige Material aus einem Nicht-Lot-Material gebildet.
  • In einem Beispiel ist das nicht-aufschmelzbare, elektrisch leitfähige Material dafür ausgebildet, zum Verlöten verwendet zu werden.
  • In einem Beispiel ist mindestens eine der Gruppe von Formdurchgangsverbindungen hohl. In einem Beispiel ist im Inneren der hohlen Formdurchgangsverbindung ein Füllmaterial vorhanden. In einem Beispiel umfasst das Füllmaterial einen Kunststoff.
  • In einem Beispiel erfolgt der Schritt des Entfernens eines Abschnitts der ersten Formstruktur zum Freilegen der Gruppe von Formdurchgangsverbindungen dergestalt, dass eine Außenfläche der ersten Formstruktur frei von einem Graben oder Kanal ist, der jede der Formdurchgangsverbindungen umfängt und daran grenzt.
  • In einem Beispiel umfasst der Schritt des Entfernens eines Abschnitts der ersten Formstruktur das Abtragen einer Außenfläche der ersten Formstruktur. In einem Beispiel umfasst das Abtragen der Außenfläche der ersten Formstruktur eines oder mehrere von Laserabtragen und Schleifen.
  • In einem Beispiel umfasst der Schritt des Entfernens eines Abschnitts der ersten Formstruktur das Entfernen von Material der ersten Formstruktur, um mindestens eine Mulde in der ersten Formstruktur zu bilden, dergestalt, dass eine Fläche einer entsprechenden der Gruppe von Formdurchgangsverbindungen durch die Mulde frei gelegt wird und in dieser ausgespart ist. In einem Beispiel umfasst das Entfernen von Material der ersten Formstruktur, um die Mulde in der Formstruktur zu bilden, das Ausbilden der Mulde dergestalt, dass sie eine im Wesentlichen gleichmäßige Querschnittsfläche entlang einer Tiefe der Mulde aufweist, wobei die im Wesentlichen gleichmäßige Querschnittsfläche im Wesentlichen die gleiche ist wie der Bereich der frei liegenden Fläche der entsprechenden Formdurchgangsverbindung. In einem Beispiel umfasst das Verfahren des Weiteren einen Schritt des Koppelns eines Lötabschnitts mit der frei liegenden Fläche mindestens einer der Gruppe von Formdurchgangsverbindungen, dergestalt, dass der Lötabschnitt aus der Mulde herausragt.
  • In einem Beispiel umfasst der Schritt des Entfernens eines Abschnitts der ersten Formstruktur das Entfernen von Material der ersten Formstruktur, dergestalt, dass eine frei liegende Fläche mindestens einer der Gruppe von Formdurchgangsverbindungen mit einer Außenfläche der ersten Formstruktur im Wesentlichen bündig ist. In einem Beispiel erfolgt der Schritt des Entfernens eines Abschnitts der ersten Formstruktur dergestalt, dass die frei liegende Fläche der mindestens einen der Gruppe von Formdurchgangsverbindungen und die Außenfläche der ersten Formstruktur zusammen eine planare Fläche definieren. In einem Beispiel umfasst das Verfahren des Weiteren einen Schritt des Koppelns eines Lötabschnitts mit der frei liegenden Fläche mindestens einer der Gruppe von Formdurchgangsverbindungen, dergestalt, dass der Lötabschnitt aus der ersten Formstruktur herausragt.
  • In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen eine Gruppe von Pfeilern, wobei der Schritt des Anordnens einer Gruppe von Formdurchgangsverbindungen auf der ersten Seite des Substrats das Anordnen jedes Pfeilers der Gruppe von Pfeilern umfasst, dergestalt, dass er sich von der ersten Seite des Substrats fort erstreckt. In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen des Weiteren eine Gruppe von ersten Flanschen, wobei jeder erste Flansch an einem ersten Ende eines entsprechenden der Gruppe von Pfeilern angeordnet ist, wobei der Schritt des Anordnens einer Gruppe von Formdurchgangsverbindungen auf der ersten Seite des Substrats des Weiteren das Anordnen jedes ersten Flansches auf der ersten Seite des Substrats umfasst, dergestalt, dass sich der Pfeiler von der ersten Seite des Substrats fort erstreckt. In einem Beispiel sind entsprechende der Gruppe von Pfeilern und der Gruppe von ersten Flanschen integral als ein einziges Stück ausgebildet. In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen des Weiteren eine Gruppe von zweiten Flanschen, wobei jeder zweite Flansch an einem zweiten Ende eines entsprechenden der Gruppe von Pfeilern gegenüber dem ersten Ende angeordnet ist, wobei der Schritt des Entfernens eines Abschnitts der ersten Formstruktur zum Freilegen der Gruppe von Formdurchgangsverbindungen das Freilegen des zweiten Flansches durch die erste Formstruktur hindurch umfasst. In einem Beispiel sind entsprechende der Gruppen von Pfeilern und der Gruppe von zweiten Flanschen integral als ein einziges Stück ausgebildet.
  • In einem Beispiel umfasst die Gruppe von Formdurchgangsverbindungen eine Gruppe von Ellipsoiden, Kugeln oder einer Kombination davon.
  • In einem Beispiel umfasst der Schritt des Anordnens der Gruppe von Formdurchgangsverbindungen auf der ersten Seite des Substrats das Koppeln mindestens einer der Gruppe von Formdurchgangsverbindungen mit einem entsprechenden elektrisch leitfähigen Knoten, der auf dem Substrat angeordnet oder darin eingebettet ist. In einem Beispiel umfasst der elektrisch leitfähige Knoten eine elektrisch leitfähige Kontaktfläche, die auf dem Substrat angeordnet oder darin eingebettet ist. In einem Beispiel umfasst der Schritt des Anordnens der Gruppe von Formdurchgangsverbindungen auf der ersten Seite des Substrats des Weiteren das Löten der elektrisch leitfähigen Kontaktfläche an die entsprechende Formdurchgangsverbindung. In einem Beispiel werden die elektrisch leitfähige Kontaktfläche und die entsprechende Durchgangsverbindung integral als ein einziges Stück aus dem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet.
  • In einem Beispiel umgibt die Gruppe von Formdurchgangsverbindungen im Wesentlichen die erste elektronische Komponente.
  • Weitere Aspekte, Ausführungsformen und Vorteile dieser beispielhaften Aspekte und Ausführungsformen werden im Folgenden ausführlich besprochen. Die im vorliegenden Text offenbarten Ausführungsformen können mit anderen Ausführungsformen in jeder Weise kombiniert werden, die mit mindestens einem der im vorliegenden Text offenbarten Prinzipien vereinbar ist, und Verweise auf „eine Ausführungsform“, „einige Ausführungsformen“, „eine alternative Ausführungsform“, „verschiedene Ausführungsformen“, „eine konkrete Ausführungsform“ oder dergleichen schließen sich nicht unbedingt gegenseitig aus und sollen andeuten, dass ein bestimmtes beschriebenes Merkmal, eine bestimmte beschriebene Struktur oder eine bestimmte beschriebene Eigenschaft in mindestens einer Ausführungsform enthalten sein kann. Das Erscheinen solcher Begriffe im vorliegenden Text bedeutet nicht unbedingt, dass sich alle auf dieselbe Ausführungsform beziehen.
  • Figurenliste
  • Verschiedene Aspekte mindestens einer Ausführungsform werden im Folgenden unter Bezugnahme auf die beigefügten Figuren besprochen, die nicht maßstabsgetreu gezeichnet sein sollen. Die Figuren sollen der Veranschaulichung und dem besseren Verständnis der verschiedenen Aspekte und Ausführungsformen dienen; sie sind in diese Beschreibung aufgenommen und bilden einen Teil von ihr, sind aber nicht als Definition der Grenzen der Erfindung gedacht. In den Figuren ist jede identische oder nahezu identische Komponente, die in verschiedenen Figuren veranschaulicht ist, durch eine gleiche Zahl dargestellt. Aus Gründen der Übersichtlichkeit muss nicht jede Komponente in jeder Figur beschriftet sein. In den Figuren ist Folgendes dargestellt:
    • 1 A bis 1 D sind schematische Querschnittsansichten eines Streifens elektronischer Packages gemäß dem Stand der Technik auf verschiedenen Stufen der Fertigung.
    • 2 ist eine schematische Querschnittsansicht eines ersten Beispiels eines elektronischen Package gemäß Aspekten der vorliegenden Offenbarung.
    • 3 ist eine schematische Draufsicht auf das elektronische Package von 2.
    • 4 ist eine schematische Querschnittsansicht eines zweiten Beispiels eines elektronischen Package gemäß Aspekten der vorliegenden Offenbarung.
    • 5 ist eine schematische Querschnittsansicht des elektronischen Package der 2 oder 4, wenn es auf einer Leiterplatte einer elektronischen Vorrichtung montiert ist.
    • 6A und 6B sind schematische Detailansichten von Region „A“ des elektronischen Package, das auf einer in 5 gezeigten Leiterplatte montiert ist, und veranschaulichen zwei Beispiele des Koppelns einer Formdurchgangsverbindung mit einem Substratpaneel des elektronischen Package.
    • 7A bis 7D sind perspektivische, schematische Ansichten alternativer Konfigurationen von Formdurchgangsverbindungen.
    • 8A bis 8F veranschaulichen ein erstes Beispiel von Fertigungsschritten eines Verfahrens zum Herstellen eines elektronischen Package gemäß Aspekten der vorliegenden Offenbarung.
    • 9A bis 9E veranschaulichen ein zweites Beispiel von Fertigungsschritten eines Verfahrens zum Herstellen eines elektronischen Package gemäß Aspekten der vorliegenden Offenbarung.
    • 10 veranschaulicht ein elektronisches Package, das eine oder mehrere Vorrichtungen aufweist, die gemäß einer Oberflächenmontagetechnologie auf einem Substratpaneel montiert sind, gemäß Aspekten der vorliegenden Offenbarung.
    • 11 veranschaulicht ein weiteres elektronisches Package, das eine oder mehrere Vorrichtungen aufweist, die gemäß einer Oberflächenmontagetechnologie auf einem Substratpaneel montiert sind, gemäß Aspekten der vorliegenden Offenbarung.
    • 12 veranschaulicht ein weiteres elektronisches Package, das eine oder mehrere Vorrichtungen aufweist, die gemäß einer Oberflächenmontagetechnologie auf einem Substratpaneel montiert sind, gemäß Aspekten der vorliegenden Offenbarung.
    • 13 veranschaulicht ein elektronisches Package, das in einer Drahtlosvorrichtung implementiert ist, gemäß Aspekten der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Im vorliegenden Text beschriebenen Aspekte und Ausführungsformen betreffen ein elektronisches Package, bevorzugt ein doppelseitiges elektronisches Package, zum Koppeln mit einer separaten Leiterplatte. Insbesondere stellen im vorliegenden Text beschriebene Aspekte und Ausführungsformen eine Alternative zur Verwendung einer Gruppierung von Lötperlen bereit, um das Koppeln des elektronischen Package mit einer solchen separaten Leiterplatte zu ermöglichen. Die Alternative zur Verwendung einer Gruppierung von Lötperlen kann eine verbesserte Abmessungsstabilität beim Erwärmen sowie ein verbessertes mechanisches Verhalten ermöglichen, wenn das elektronische Packages Stoßkräften ausgesetzt wird, die während Validierungstests, beim Transport oder während des Betriebes des Package auftreten. Die Fertigung des elektronischen Package kann weniger diskrete Herstellungsschritte erfordern, wodurch die Zeit und die Kosten für die Herstellung jedes einzelnen elektronischen Package reduziert werden können.
  • Es versteht sich, dass Ausführungsformen der im vorliegenden Text besprochenen Packages, Vorrichtungen und Verfahren in ihrer Anwendung nicht auf die baulichen Details und die Anordnung von Komponenten beschränkt sind, die in der folgenden Beschreibung dargelegt oder in den beigefügten Zeichnungen veranschaulicht sind. Die Packages, Vorrichtungen und Verfahren können auch in anderen Ausführungsformen implementiert und auf verschiedene Weise praktiziert oder ausgeführt werden. Beispiele spezifischer Implementierungen werden im vorliegenden Text nur zu Veranschaulichungszwecken angeführt und sollen keine Einschränkung darstellen. Auch die im vorliegenden Text verwendete Phraseologie und Terminologie dient dem Zweck der Beschreibung und darf nicht als einschränkend angesehen werden. Die Verwendung von „enthalten“, „umfassen“, „haben“, „aufweisen“ und deren Variationen im vorliegenden Text soll die darauf folgenden Punkte und deren Äquivalente sowie zusätzliche Punkte umfassen. Verweise auf „oder“ können als inkludierend verstanden werden, so dass jegliche unter Verwendung von „oder“ beschriebenen Begriffe einen einzelnen, mehr als einen oder alle der beschriebenen Begriffe bezeichnen können.
  • 1 A bis 1 D zeigen eine Querschnittsansicht eines Streifens einzelner elektronischer Packages 10 gemäß dem Stand der Technik auf verschiedenen Stufen der Fertigung. Jeder Streifen umfasst mehrere elektronische Packages oder Einheiten 10. Die Strichlinie in den 1A bis 1D bezeichnet die Grenze zwischen benachbarten elektronischen Packages 10.
  • 1A zeigt einen Fertigungszustand, in dem ein Streifen 1 bereitgestellt wird, wobei der Streifen 1 ein Substratpaneel 2 mit einer nach oben weisenden Seite 21 und einer nach unten weisenden Seite 22 umfasst. Die nach oben weisende Seite und die nach unten weisende Seite 21, 22 bilden gegenüberliegende Flächen des Substratpaneels 2. Die Begriffe „oben“ und „unten“ werden hier nur verwendet, um die relative Anordnung der verschiedenen Seiten des in 1 A bis 1D gezeigten Substratpaneels 2 zu bezeichnen, wobei es sich versteht, dass der Streifen 1 während der Fertigung auch in anderen als den in 1 A bis 1D gezeigten Ausrichtungen angeordnet sein kann. In einem früheren Fertigungszustand (nicht gezeigt) wird die Formstruktur 32 über die nach unten weisende Seite 22 des Substratpaneels 2 aufgebracht. Für jedes der elektronischen Packages 10 wird eine elektronische Komponente 4 auf der nach oben weisenden Seite 21 des Substratpaneel 2 montiert. Für jedes der elektronischen Packages 10 wird eine Gruppierung von Lötperlen 5 auf der nach oben weisenden Seite 21 des Substratpaneels 2 angeordnet. Die Gruppierung von Lötperlen 5 umgibt im Wesentlichen die elektronische Komponente 4. Jede der Lötperlen 5 ist mit einer entsprechenden elektrisch leitfähigen Kontaktfläche (nicht gezeigt) gekoppelt, die auf dem Substratpaneel 2 angeordnet ist. Die elektrisch leitfähigen Kontaktflächen bilden einen Teil eines elektrisch leitfähigen Pfades des Substratpaneels 2 zu einer oder mehreren elektronischen Komponenten, die auf dem Substratpaneel 2 montiert sind, wie zum Beispiel der elektronischen Komponente 4.
  • 1B zeigt einen späteren Fertigungszustand als den in 1A gezeigten. In dem in 1B veranschaulichten Fertigungszustand wird eine Formstruktur 31 über die nach oben weisende Seite 21 des Substratpaneels 2 aufgebracht, um die Gruppierung von Lötperlen 5 und die elektronische Komponente 4 für jede der elektronischen Package-Einheiten 10 des Streifens 1 zu verkapseln. Das Aufbringen der Formstruktur 31 auf das Substratpaneel 2 führt dazu, dass die Lötperlen 5 und die elektronische Komponente 4 unter einer planaren Außenfläche 311 der Formstruktur 31 eingebettet werden.
  • 1C zeigt einen späteren Fertigungszustand als den in 1B gezeigten. In dem in 1C veranschaulichten Fertigungszustand wird ein Schleifvorgang an der planaren Außenfläche 311 der Formstruktur 31 durchgeführt, um Material von der Formstruktur zu entfernen und Lötperlen 5 frei zu legen. Der Schleifvorgang entfernt jedoch auch einen Teil des Materials der Lötperlen 5 und kann auch den ursprünglichen kugelförmigen Zustand der Lötperlen 5 verformen.
  • FIG. .1D zeigt einen späteren Fertigungszustand als den in 1C gezeigten. In dem in 1D veranschaulichten Fertigungszustand wird ein Graben oder Kanal 312 um jede der Lötperlen 5 durch Abtragen von Material aus der Formstruktur 31 gebildet. Der Abtragevorgang kann auch ein Teil des Materials der Lötperlen 5 entfernen und/oder die Lötperlen 5 verformen. Der Graben oder Kanal 312 bildet ein Reservoir für die Aufnahme flüchtiger Komponenten dar, die beim anschließenden Löten auf eine separate Leiterplatte aus der jeweiligen Lötperle 5 austreten. Allerdings vergrößert sich durch den Graben oder Kanal 312 der Mittenabstand oder die Beabstandung zwischen benachbarten der Lötperlen 5. Die mechanische Schnittstelle zwischen der Gruppierung von Lötperlen 5 und den jeweiligen elektrisch leitfähigen Kontaktflächen, die auf dem Substratpaneel 2 angeordnet sind, kann auch eine Region definieren, die rissanfällig ist, wenn einzelne der elektronischen Package-Einheiten 10 während Validierungstests (die einen oder mehrere Falltests umfassen können), während des Transports oder während des Betriebes Stoßkräften ausgesetzt werden.
  • In einem späteren Fertigungszustand (nicht gezeigt) werden einzelne der elektronischen Packages 10 entlang der in 1 A bis 1D veranschaulichten Strichlinien von dem Streifen 1 getrennt, wodurch ein diskretes elektronisches Package 10 gebildet wird.
  • Elektronisches Package und seine Merkmale
  • 2 zeigt eine schematische Querschnittsansicht eines ersten Beispiels eines elektronischen Package 100 gemäß Aspekten der vorliegenden Offenbarung. Das elektronische Package 100 weist ein Substratpaneel 2 auf, das allgemein eine planare Form hat. Das Substratpaneel 2 kann einen Laminataufbau aufweisen. Das Substratpaneel 2 kann ein Keramiksubstrat umfassen. Zu einem Keramiksubstrat kann ein keramisches Mehrlagenschaltungssubstrat (Low Temperature Co-Fired Ceramic) gehören. Es versteht sich jedoch, dass auch andere Materialien zum Bilden des Substratpaneels 2 verwendet werden können. Das Substratpaneel 2 weist eine erste und eine zweite Seite 21, 22 auf, die einander gegenüberliegen.
  • Ein Flip-Chip 41 ist durch eine Anordnung von Lötperlen (nicht gezeigt) an der ersten Seite 21 des Substratpaneels 2 montiert.
  • Eine Gruppe von Formdurchgangsverbindungen 50 umgibt im Wesentlichen den Flip-Chip 41. Für das in 2 gezeigte Beispiel sind die Formdurchgangsverbindungen 50 optional massive, aus Kupfer gebildete zylindrische Pfeiler. Es versteht sich jedoch, dass die Gruppe von Formdurchgangsverbindungen 50 stattdessen auch aus jedem anderen geeigneten, nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet werden kann. Beispielhaft und ohne Einschränkung sind Nickel, Silber und Gold Beispiele für andere geeignete in Frage kommende Materialien für das nicht-aufschmelzbare, elektrisch leitfähige Material der Formdurchgangsverbindungen 50. Mit „nicht-aufschmelzbarem, elektrisch leitfähigem Material“ ist ein elektrisch leitfähiges Material gemeint, dessen Schmelzpunkt unterhalb der Temperatur liegt, die zum Aufschmelzen eines Lötmaterials erforderlich ist. Kupfer, Nickel, Silber und Gold haben Schmelzpunkte von 1084 Grad Celsius, 1453 Grad Celsius, 961 Grad Celsius bzw. 1063 Grad Celsius. Im Gegensatz dazu beginnen bekannte Lötmaterialien je nach ihrer Zusammensetzung bei Temperaturen zwischen etwa 90 und etwa 400 Grad Celsius aufzuschmelzen.
  • 3 zeigt eine schematische Draufsicht auf das elektronische Package 100 von 2. Wie in 3 gezeigt, sind die Gruppen von Formdurchgangsverbindungen 50 in einem rechteckigen Muster um den Flip-Chip 41 herum in einer ersten und einer zweiten Untergruppe 50a, 50b angeordnet. Die erste Untergruppe 50a von Formdurchgangsverbindungen 50 umgibt die zweite Untergruppe 50b von Formdurchgangsverbindungen. Die rechteckige Anordnung der ersten und der zweiten Untergruppe 50a, 50b von Formdurchgangsverbindungen 50 entspricht dem rechteckigen Profil des Flip-Chips 41. Es versteht sich jedoch, dass das Profil und der Bereich, das bzw. der durch die Gruppe von Formdurchgangsverbindungen 50 umschlossen werden, gemäß der Größe der einen oder der mehreren elektronischen Komponenten (zum Beispiel des Flip-Chips 41), die durch die Gruppe von Formdurchgangsverbindungen umschlossen werden, variieren können.
  • Eine erste Formstruktur 31 erstreckt sich über die erste Seite 21 des Substratpaneels 2. Die erste Formstruktur 31 wird optional aus einem Epoxidmaterial gebildet. Es versteht sich jedoch, dass stattdessen auch andere Materialien zum Bilden der ersten Formstruktur 31 verwendet werden können. Die erste Formstruktur 31 verkapselt im Wesentlichen die Gruppe von Formdurchgangsverbindungen 50 und definiert eine allgemein planare Außenfläche 311. In dem in 2 gezeigten Beispiel wird die Gruppe von Formdurchgangsverbindungen 50 durch entsprechende Mulden 313 in der ersten Formstruktur 31 frei gelegt. Bei dem in 2 gezeigten Beispiel hat jede der Gruppe von Formdurchgangsverbindungen 50 eine entsprechende Mulde 313. Jeder der Pfeiler, welche die Gruppe von Formdurchgangsverbindungen 50 bilden, weist eine erste und eine zweite Endfläche 51, 52 auf, die einander gegenüberliegen. Die erste Endfläche 51 ist mit einem elektrisch leitfähigen Knoten (nicht gezeigt) gekoppelt, der auf oder in dem Substratpaneel 2 definiert ist. Jeder der Pfeiler der Gruppe von Formdurchgangsverbindungen 50 erstreckt sich von der ersten Seite 21 des Substratpaneels 2 fort. Die zweite Endfläche 52 jedes Pfeilers der Gruppe von Formdurchgangsverbindungen 50 wird durch die jeweilige Mulde 313 so frei gelegt und ist innerhalb der jeweiligen Mulde 313 so ausgespart, dass sie sichtbar ist. Jede Mulde 313 ist in der Draufsicht kreisförmig und weist eine Querschnittsfläche auf, die entlang der Tiefe „d“ der Mulde gleichmäßig ist. Die Querschnittsfläche der Mulde 312 ist im Wesentlichen die gleiche wie der Bereich der frei liegenden Endfläche 52 jedes der Pfeiler, welche die Gruppe von Formdurchgangsverbindungen 50 bilden. In einer alternativen Ausführungsform zu der in 2 veranschaulichten ist jede der Gruppe von Formdurchgangsverbindungen 50 mit der Außenfläche 311 der ersten Formstruktur 31 im Wesentlichen bündig.
  • Wie in 2 zu sehen, ist die Außenfläche 311 der ersten Formstruktur 31 frei von einem Graben oder Kanal, der jede der Formdurchgangsverbindungen 50 umfängt und an diese grenzt. Das Fehlen eines solchen Grabens oder Kanals kann eine geringere Beabstandung zwischen benachbarten der Formdurchgangsverbindungen 50 erlauben. Benachbarte der Formdurchgangsverbindungen 50 können einen Mittenabstand „p“ zwischen etwa 300 Mikrometern und etwa 450 Mikrometern haben. Das elektronische Package 100 kann eine Dicke „z“ in einem Bereich von etwa 0,6 Millimeter bis etwa 0,8 Millimeter haben.
  • In dem in 2 gezeigten Beispiel ist der Flip-Chip 41 unterhalb der planaren Außenfläche 311 der ersten Formstruktur 31 eingebettet. Es versteht sich jedoch, dass in anderen Ausführungsformen eine Außenfläche 411 des Flip-Chips 41 durch die erste Formstruktur 31 hindurch frei gelegt werden kann. Beispielhaft und ohne Einschränkung kann in einigen alternativen Ausführungsformen die Außenfläche 411 des Flip-Chips 41 mit der planaren Außenfläche 311 der ersten Formstruktur 31 im Wesentlichen bündig sein.
  • In dem elektronischen Package 100 von 2 ist ein Halbleiter-Die 42 auf der zweiten Seite 22 des Substratpaneels 2 unter Verwendung eines Gruppierung von Lötperlen (nicht gezeigt) montiert. Es versteht sich jedoch, dass in alternativen Ausführungsformen auch andere Formen einer Oberflächenmontagetechnologie zum Montieren des Halbleiter-Dies 42 an dem Substratpaneel 2 verwendet werden können, wie zum Beispiel Drahtbonden. Ein Filter 43 und andere elektronische Komponenten 44, 45 werden ebenfalls auf der zweiten Seite 22 des Substratpaneels 2 durch jede geeignete Form von Oberflächenmontagetechnologie montiert. Eine zweite Formstruktur 32 erstreckt sich über die zweite Seite 22 des Substratpaneels 2. Wie schon die erste Formstruktur 31 wird auch die zweite Formstruktur 32 optional aus einem Epoxidmaterial hergestellt. Der Halbleiter-Die 42, das Filter 43 und andere elektronische Komponenten 44, 45 sind vollständig unterhalb einer Außenfläche 321 der zweiten Formstruktur 32 verkapselt.
  • Die erste und die zweite Formstruktur 31, 32 können helfen, die elektronischen Komponenten (wie zum Beispiel den Flip-Chip 41, den Halbleiter-Die 42, das Filter 43), die auf dem Substratpaneel 2 montiert sind, vor Stoßbelastungen zu schützen, die bei Validierungstests, beim Transport oder während des Betriebes auftreten. Stoßbelastungen können durch die erste und die zweite Formstruktur 31, 32 hindurch abgeleitet werden, was hilft, die Kräfte, denen die elektronischen Komponenten ausgesetzt sind, zu reduzieren.
  • 4 zeigt eine Querschnittsansicht eines zweiten Beispiels eines elektronischen Package 100'. Gleiche Merkmale wie bei dem in 2 veranschaulichten elektronische Package 100 sind jeweils durch die gleichen Bezugszeichen dargestellt. Das elektronische Package 100' von 4 unterscheidet sich von dem elektronischen Package 100 von 2 dadurch, dass ein Abschnitt des Lots 7 mit der frei liegenden Endfläche 52 jedes der Pfeiler, welche die Gruppe von Formdurchgangsverbindungen 50 bilden, gekoppelt ist. In dem in 4 gezeigten Beispiel steht der Lötabschnitt 7 von der Außenfläche 311 der ersten Formstruktur 31 hervor. Es versteht sich jedoch, dass in anderen Ausführungsformen der Lötabschnitt 7 mit der Außenfläche 311 der ersten Formstruktur 31 im Wesentlichen bündig sein kann.
  • Wie in 4 zu sehen, ist die Außenfläche 311 der ersten Formstruktur 31 frei von einem Graben oder Kanal, der jede der Formdurchgangsverbindungen 50 umfängt und an diese grenzt. Das Fehlen eines solchen Grabens oder Kanals kann eine geringere Beabstandung zwischen benachbarten der Formdurchgangsverbindungen 50 erlauben, ähnlich wie oben in Bezug auf das Beispiel von 2 beschrieben.
  • Die in 2 bis 4 veranschaulichten elektronischen Packages 100, 100' können als doppelseitiges (DS) Package bezeichnet werden, da die elektronischen Komponenten (wie zum Beispiel der Flip-Chip 41, der Halbleiter-Die 42, das Filter 43) auf gegenüberliegenden Seiten 21, 22 des Substratpaneels 2 montiert sind.
  • Das elektronische Package 100, 100' von 2 und 4 kann an einen Kunden zur Montage auf einer Leiterplatte, wie zum Beispiel der in 5 gezeigten Leiterplatte 8, geliefert werden. Wie in den folgenden Abschnitten dieser Offenbarung noch ausführlicher besprochen wird, kann die Leiterplatte 8 selbst Teil einer elektronischen Vorrichtung, wie zum Beispiel einer Drahtlosvorrichtung, bilden. Beispielhaft und ohne Einschränkung kann die Drahtlosvorrichtung die Form eines Mobiltelefons, eines Tablet-Computers, einer Smartwatch und eines Laptop-Computers annehmen.
  • 5 zeigt eine Querschnittsansicht des elektronischen Package 100, 100', wenn es mit der Leiterplatte 8 gekoppelt ist. Das elektronische Package 100, 100' ist im Vergleich zu den Ansichten in 2 und 4 umgedreht veranschaulicht. Das elektronische Package 100, 100' ist mit der Leiterplatte 8 unter Verwendung von Lot 70 gekoppelt, um die zweite Endfläche 52 jedes der Pfeiler, welche die Gruppe von Formdurchgangsverbindungen 50 bilden, mit entsprechenden Montagestellen auf der Leiterplatte 8 zu koppeln. Bei dem elektronischen Package 100' von 4 entsprechen die Lötstellen 7 dem Lot 70. Das elektronische Package 100, 100' wird so auf der Leiterplatte 8 montiert, dass zwischen der Außenfläche 311 der ersten Formstruktur 31 und der Leiterplatte 8 ein Freiraum „y“ bleibt. Der Freiraum „y“ kann helfen, den Flip-Chip 41 vor Beschädigung aufgrund von Belastungen zu schützen, die durch Biegen oder Fallenlassen verursacht werden. Wenn der Flip-Chip 41 unterhalb der Außenfläche 311 der Formstruktur 31 eingebettet wird (wie in den 2 und 4 gezeigt), so kann das Material der ersten Formstruktur 31 zwischen der Außenfläche 311 und der Außenfläche 411 des Flip-Chips 41 den Flip-Chip zusätzlich vor Belastungen schützen, die durch Biegen oder Fallenlassen des elektronischen Package 100, 100' verursacht werden. Es versteht sich, dass die zweite Formstruktur 32, die den Halbleiter-Die 42, das Filter 43 und die anderen elektronischen Komponenten 44, 45 verkapselt, diese Komponenten in ähnlicher Weise vor Biegen oder Fallenlassen schützen kann.
  • Sobald das elektronische Package 100, 100' mit der Leiterplatte 8 gekoppelt ist, stellt jede der Gruppe von Formdurchgangsverbindungen 50 einen elektrisch leitfähigen Pfad zwischen dem elektronischen Package 100, 100' und der Leiterplatte 8 bereit. Des Weiteren kann die Gruppe von Formdurchgangsverbindungen 50 auch einen wärmeleitfähigen Pfad für das Passieren von Wärme zwischen dem elektronischen Package 100, 100' und der Leiterplatte 8 bereitstellen.
  • 6A und 6B zeigen eine schematische Detailansicht von Region „A“ (siehe 5) des elektronischen Package 100, 100', wenn es umgedreht und mit der Leiterplatte 8 gekoppelt ist, wobei jede Figur eine alternative Ausführungsform der Art und Weise veranschaulicht, wie die Gruppe von Formdurchgangsverbindungen 50 an der ersten Seite 21 des Substratpaneels 2 montiert werden kann.
  • Wie in 6A veranschaulicht, ist auf der ersten Seite 21 des Substratpaneels 2 eine elektrisch leitfähige Kontaktfläche 9 montiert. Die Lötmaske 91 kann die Kontaktfläche 9 umfangen. Die Formdurchgangsverbindung 50 ist auf der elektrisch leitfähigen Kontaktfläche 9 montiert, wobei die Lötmaske 91 die Formdurchgangsverbindung mit der Kontaktfläche koppelt. Genauer gesagt, ist die erste Endfläche 51 des Pfeilers, der die Formdurchgangsverbindung 50 bildet, auf der elektrisch leitfähigen Kontaktfläche 9 montiert. Die elektrisch leitfähige Kontaktfläche 9 wird optional aus Kupfer gebildet und hilft, eine elektrisch leitfähige Schnittstelle oder einen elektrisch leitfähigen Knoten zwischen dem elektronischen Package 100, 100' und der Leiterplatte 8 zu bilden. Es versteht sich jedoch, dass die elektrisch leitfähige Kontaktfläche 9 auch aus einem beliebigen anderen geeigneten Material gebildet werden kann, das einen gewünschten Grad an elektrischer und/oder thermischer Leitfähigkeit bereitstellt. Die Leiterplatte 8 umfasst in ähnlicher Weise eine elektrisch leitfähige Kontaktfläche 81. Das Lot 70 dient dazu, die Formdurchgangsverbindung 50 (über die zweite Endfläche 52) mit der elektrisch leitfähigen Kontaktfläche 81 zu koppeln. Auf diese Weise wird das elektronische Package 100, 100' physisch und elektrisch mit der Leiterplatte 8 verbunden.
  • 6B unterscheidet sich von der Ausführungsform von 6A dadurch, dass die elektrisch leitfähige Kontaktfläche 9 integral mit der jeweiligen Formdurchgangsverbindung 50 als ein einziges Stück ausgebildet ist. In der gezeigten Ausführungsform entfällt somit die Notwendigkeit einer mechanischen Schnittstelle oder Verbindung zwischen der Formdurchgangsverbindung 50 und der elektrisch leitfähigen Kontaktfläche 9. Die Integration der elektrisch leitfähigen Kontaktfläche 9 und der Formdurchgangsverbindung 50 als ein einziges Stück kann im Vergleich zur Verwendung einer gelöteten oder sonstigen mechanischen Schnittstelle zwischen der Kontaktfläche 9 und der Formdurchgangsverbindung 50 eine verbesserte Leistung bei Validierungstests, wie zum Beispiel Falltests, erbringen.
  • Obgleich in den Figuren nicht gezeigt, umfasst das Substratpaneel 2 elektrisch leitfähige Pfade zwischen der elektrisch leitfähigen Kontaktfläche 9 und den verschiedenen elektronischen Komponenten, die auf dem Substratpaneel 2 montiert sind, wie zum Beispiel der Flip-Chip 41, der Halbleiter-Die 42, das Filter 43 und andere elektronische Komponenten 44, 45. Zum Beispiel kann das Substratpaneel 2 eine gedruckte Leiterplatte sein, die eine Anordnung von Durchkontaktierungen und/oder Leiterbahnen umfasst.
  • Beispielhafte Formen und Profile von Formdurchgangsverbindungen:
  • 7A bis 7D veranschaulichen verschiedene Beispiele unterschiedlicher Konfigurationen für die Formdurchgangsverbindungen 50. 7A veranschaulicht eine Formdurchgangsverbindung 50', die einem I-Profil ähnelt, mit einem ersten und einem zweiten Flansch 511, 512, die an gegenüberliegenden Enden eines Verbindungspfeilers 513 angeordnet sind. Der erste und der zweite Flansch 511, 512 und der Verbindungspfeiler 513 sind integral als ein einziges Stück aus Kupfer oder einem anderen geeigneten, nicht-aufschmelzbaren, elektrisch leitfähigen Material (wie oben besprochen) gebildet. 7B veranschaulicht eine Formdurchgangsverbindung 50", die einem T-Profil ähnelt, mit einem ersten Flansch 511, der an einem Ende des Pfeilers 513 angeordnet ist. Der erste Flansch 511 und die Pfeiler 513 sind integral als ein einziges Stück aus Kupfer oder einem geeigneten, nicht-aufschmelzbaren, elektrisch leitfähigen Material (wie oben besprochen) gebildet. 7C veranschaulicht eine Formdurchgangsverbindung 50''', die derjenigen entspricht, die mit Bezug auf die Ausführungsformen von 2 und 4 veranschaulicht und beschrieben ist, in Form eines massiven zylindrischen Pfeilers 513, die aus Kupfer oder einem anderen geeigneten, nicht-aufschmelzbaren, elektrisch leitfähigen Material (wie oben besprochen) gebildet ist. 7D veranschaulicht eine Formdurchgangsverbindung 50"", die allgemein kugelförmig ist und aus Kupfer oder einem anderen geeigneten, nicht-aufschmelzbaren, elektrisch leitfähigen Material (wie oben besprochen) gebildet ist. Es versteht sich, dass auch Formdurchgangsverbindungen mit anderen Profilen als den in 7A bis 7D veranschaulichten verwendet werden können.
  • Verfahren zum Herstellen elektronischer Packages:
  • 8A bis 8F veranschaulichen Beispiele von Fertigungsschritten 1001, 1002, 1003, 1004, 1005, 1006 zur Verwendung bei der Herstellung eines elektronischen Package, wie zum Beispiel dem elektronischen Package 100, 100'. Bei den in diesen Figuren gezeigten Beispielen werden in vorangehenden Schritten (nicht gezeigt) elektronische Komponenten in Form von Halbleiter-Dies 42, Filtern 43 und anderen elektronischen Komponenten 44, 45 auf der zweiten Seite 22 des Substratpaneels 2 montiert. Der Die 42 wird durch eine Gruppierung von Lötperlen (nicht gezeigt) montiert, und das Filter 43 und andere elektronische Komponenten 44, 45 werden durch beliebige geeignete Mittel der Oberflächenmontagetechnologie, wie zum Beispiel Drahtbonden, montiert. Die zweite Formstruktur 32 wird über die zweite Seite 22 des Substratpaneels 2 aufgebracht, um den Halbleiter-Die 42, das Filter 43 und die anderen elektronischen Komponenten 44, 45 unterhalb der Außenfläche 321 der zweiten Formstruktur 32 zu verkapseln. Es versteht sich jedoch, dass in anderen Ausführungsformen die Montage des Halbleiter-Dies 42, des Filters 43 und anderer elektronischer Komponenten 44, 45 auf der zweiten Seite 22 des Substratpaneels 2 und das Aufbringen der zweiten Formstruktur 32 auch nach den in 8A bis 8F veranschaulichten Fertigungsschritten ausgeführt werden kann.
  • 8A veranschaulicht einen Fertigungsschritt 1001, in dem das Substratpaneel 2 bereitgestellt wird. Wie im vorangegangenen Abschnitt beschrieben, wird bei der in 8A gezeigten Ausführungsform das Substratpaneel 2 mit dem Halbleiter-Die 42, dem Filter 43 und anderen elektronischen Komponenten 44, 45 versehen, die zuvor auf dem Substratpaneel 2 montiert und innerhalb der zweiten Formstruktur 32 verkapselt wurden.
  • 8B veranschaulicht einen Fertigungsschritt 1002, in dem die Gruppe von Formdurchgangsverbindungen 50 auf der ersten Seite 21 des Substratpaneels 2 angeordnet wird. Die Gruppe von Formdurchgangsverbindungen 50 wird als eine Gruppe zylindrischer Pfeiler bereitgestellt, die aus Kupfer oder einem anderen elektrisch leitfähigen, nicht-aufschmelzbaren Material gebildet werden, wie zuvor beschrieben. Wie zuvor beschrieben, weist jeder der Pfeiler der Formdurchgangsverbindungen 50 eine erste und eine zweite Endfläche 51, 52 auf, die einander gegenüberliegen. Jeder der Pfeiler, welche die Formdurchgangsverbindungen 50 bilden, ist so angeordnet, dass die erste Endfläche 51 auf der ersten Seite 21 des Substratpaneels 2 montiert ist, wobei sich der Pfeiler von der ersten Seite des Paneels fort erstreckt. Die Gruppe von Formdurchgangsverbindungen 50 kann mit einer elektrisch leitfähigen Kontaktfläche 9 gekoppelt sein oder die Formdurchgangsverbindungen 50 sind integral mit einer jeweiligen elektrisch leitfähigen Kontaktfläche 9 als ein einziges Stück ausgebildet - wie oben in Bezug auf die 6A und 6B beschrieben. Die elektrisch leitfähige Kontaktfläche 9 ist in keiner von 8A bis 8F veranschaulicht.
  • 8C veranschaulicht einen Fertigungsschritt 1003, in dem der Flip-Chip 41 auf der ersten Seite 21 des Substratpaneels 2 unter Verwendung einer Gruppierung von Lötperlen (nicht gezeigt) montiert wird.
  • 8D veranschaulicht einen Fertigungsschritt 1004, in dem eine erste Formstruktur 31 über die erste Seite 21 des Substratpaneels 2 aufgebracht wird, um die Gruppe von Formdurchgangsverbindungen 50 und den Flip-Chip 41 zu verkapseln. In diesem Fertigungsschritt 1004 wird die Außenfläche 411 des Flip-Chips 41 unterhalb der Außenfläche 311 der ersten Formstruktur 31 eingebettet.
  • 8E veranschaulicht einen Fertigungsschritt 1005, in dem ein Abschnitt der ersten Formstruktur 31 entfernt wird, um eine Mulde 313 in der ersten Formstruktur 31 an der Stelle jeder der Gruppe von Formdurchgangsverbindungen 50 zu bilden. Die zweite Endfläche 52 jedes der Pfeiler, welche die Formdurchgangsverbindungen 50 bilden, wird durch die Mulde 313 frei gelegt und ist innerhalb der Mulde 313 ausgespart, dergestalt, dass die zweite Endfläche 52 beim Blick in die Mulde sichtbar ist. Laserablation oder ein ähnlicher Prozess kann verwendet werden, um Material der ersten Formstruktur 31 lokal zu entfernen, um jede Mulde 313 zu bilden und dadurch die Formdurchgangsverbindungen 50 frei zu legen. Die Vollendung dieses Fertigungsschrittes 1005 führt zu einem elektronischen Package 100, das dem in 2 gezeigten entspricht.
  • 8F veranschaulicht einen Fertigungsschritt 1006, in dem ein Abschnitt des Lots 7 mit der zweiten Endfläche 52 jedes der Pfeiler, welche die Gruppe von Formdurchgangsverbindungen 50 bilden, gekoppelt wird. Der Abschnitt des Lots 7 steht von der Außenfläche 311 der ersten Formstruktur 31 hervor. Der Teil des Lots 7 kann das anschließende Koppeln des elektronischen Package mit einer Leiterplatte, wie zum Beispiel der Leiterplatte 8, wie zuvor beschrieben, ermöglichen. Die Vollendung dieses Fertigungsschrittes 1006 führt zu einem elektronischen Package 100', das dem in 4 gezeigten entspricht.
  • Es versteht sich, dass der Fertigungsschritt 1003 dem Fertigungsschritt 1002 vorausgehen oder im Wesentlichen gleichzeitig mit dem Fertigungsschritt 1002 durchgeführt werden kann.
  • 9A bis 9E veranschaulichen weitere Beispiele von Fertigungsschritten 1001', 1002', 1003', 1004', 1005' zur Verwendung bei der Herstellung eines elektronischen Package 100'''. Die Fertigungsschritte 1001', 1002', 1003' und 1004' von 9A bis 9D entsprechen den Schritten 1001, 1002, 1003 bzw. 1004 von 8A bis 8D. Jedoch unterscheidet sich der in 9E veranschaulichte Fertigungsschritt 1005' von dem Fertigungsschritt 1005 von 8E dadurch, dass die gesamte planare Außenfläche 311 der ersten Formstruktur 31 durch Schleifen oder einen ähnlichen Prozess abgeschliffen wird, um eine dünne Materialschicht von der Außenfläche der ersten Formstruktur 31 nach und nach zu entfernen, dergestalt, dass nach Vollendung des Abschleifschrittes die planare Außenfläche 311 der ersten Formstruktur 31 mit der zweiten Endfläche 52 der Gruppe von Formdurchgangsverbindungen 50 im Wesentlichen bündig ist.
  • Das elektronische Package 100, 100', 100", das aus den in Bezug auf die 8A-F und 9A-E beschriebenen Fertigungsschritten resultiert, kann - wie zuvor beschrieben - mit der Leiterplatte 8 gekoppelt werden.
  • In anderen Ausführungsformen kann eine konforme Abschirmungsschicht (nicht gezeigt) angeordnet werden, die über der ersten Formstruktur 31 und/oder über der zweiten Formstruktur 32 liegt. Die Abschirmungsschicht bildet eine Abschirmung gegen elektromagnetische Störungen für das elektronische Package 100, 100', 100".
  • Beispielhafte Komponenten, die auf dem Substratpaneel eines elektronischen Package montiert sind:
  • Es versteht sich, dass das oben veranschaulichte und beschriebene elektronische Packages 100, 100', 100" eine Vielzahl verschiedener elektronischer Komponenten verwenden kann, die auf dem Substratpaneel 2 montiert sind. Zum Beispiel zeigt 10 eine Ausführungsform eines doppelseitigen elektronischen Package 1010, bei dem ein Halbleiter-Die auf der ersten Seite 21 des Substratpaneels 2 durch eine Gruppierung von Lötperlen montiert ist, während andere elektronische Komponenten auf der zweiten Seite 22 des Substratpaneels durch eine beliebige geeignete Oberflächenmontagetechnologie montiert sind. Als ein weiteres Beispiel zeigt 11 eine Ausführungsform eines doppelseitigen elektronischen Package 1012, bei dem ein oder mehrere Verstärker und/oder Schalter auf der ersten Seite 21 des Substratpaneels 2 und ein Filter/eine filterbasierte Vorrichtung auf der zweiten Seite 22 des Substratpaneels montiert sind. Als ein weiteres Beispiel zeigt 12 eine Ausführungsform eines doppelseitigen elektronischen Package 1013, bei dem ein oder mehrere rauscharme Verstärker (Low Noise Amplifier, LNA)-Module und Schalter auf der ersten Seite 21 des Substratpaneels 2 und ein Filter/eine filterbasierte Vorrichtung auf der zweiten Seite 22 des Substratpaneels montiert sind.
  • Beispielhafte Vorrichtungen, die ein elektronisches Package umfassen:
  • 13 veranschaulicht ein Beispiel dafür, wie ein doppelseitiges elektronisches Package 100 in einer elektronischen Vorrichtung, wie zum Beispiel der Drahtlosvorrichtung 500, implementiert werden kann. In der beispielhaften Drahtlosvorrichtung 500 von 13 kann das elektronische Package 100 ein LNA- oder ein LNA-bezogenes Modul sein, wie durch den gestrichelten Umriss in 13 veranschaulicht. Zum Beispiel kann das LNA-Modul 100 einen oder mehrere LNAs 104, einen Vorspann-/Logikschaltkreis 432 und einen Bandauswahlschalter 430 umfassen. Einige oder alle dieser Schaltkreise können in einem Halbleiter-Die implementiert sein, der auf einem Substratpaneel 2 des LNA-Moduls 100 montiert ist. In einem solchen LNA-Modul können einige oder alle Duplexer 400 auf dem Substratpaneel 2 montiert werden, um ein zweiseitiges Package mit einem oder mehreren der im vorliegenden Text beschriebenen Merkmale zu bilden.
  • 13 zeigt des Weiteren verschiedene Merkmale, die mit der beispielhaft Drahtlosvorrichtung 500 verbunden sind. Obgleich in 13 nicht ausdrücklich veranschaulicht, kann das elektronische Package 100 stattdessen die Form eines Diversitäts-Empfangs (RX)-Moduls anstelle des LNA-Moduls annehmen. Alternativ kann das elektronische Package 100 auch die Form einer Kombination aus einem Diversitäts-RX-Modul und einem LNA-Modul annehmen. Es versteht sich des Weiteren, dass ein zweiseitiges Package 100 mit einem oder mehreren im vorliegenden Text beschriebenen Merkmalen in der Drahtlosvorrichtung 500 als ein Nicht-LNA-Modul implementiert werden kann.
  • In der beispielhaften Drahtlosvorrichtung 500 kann ein Leistungsverstärker (Power Amplifier, PA)-Schaltkreis 518, der mehrere PAs aufweist, ein verstärktes HF-Signal an den Schalter 430 (über Duplexer 400) übermitteln, und der Schalter 430 kann das verstärkte HF-Signal zu einer Antenne 524 routen. Der PA-Schaltkreis 518 kann ein unverstärktes HF-Signal von einem Transceiver 514 empfangen, der auf bekannte Weise ausgebildet und betrieben werden kann.
  • Der Transceiver 514 kann auch so ausgebildet werden, dass er empfangene Signale verarbeitet. Solche empfangenen Signale können von der Antenne 524 über die Duplexer 400 zu dem LNA 104 geroutet werden. Es können verschiedene Operationen des LNA 104 durch den Vorspann-/Logikschaltkreis 432 ermöglicht werden.
  • Der Transceiver 914 ist so gezeigt, dass er mit einem Basisband-Teilsystem 510 interagiert, das so ausgebildet ist, dass es eine Umwandlung zwischen für einen Benutzer geeigneten Daten- und/oder Sprachsignalen und für den Transceiver 914 geeigneten HF-Signalen vornimmt. Der Transceiver 514 ist auch so gezeigt, dass er mit einer Energiemanagementkomponente 506 verbunden ist, die so ausgebildet ist, dass sie den Strom für den Betrieb der Drahtlosvorrichtung 500 managt. Eine solche Energiemanagementkomponente kann auch den Betrieb des Basisband-Teilsystems 510 steuern.
  • Das Basisband-Teilsystem 510 ist so gezeigt, dass es mit einer Benutzerschnittstelle 502 verbunden ist, um verschiedene Eingaben und Ausgaben von Sprache und/oder Daten zu ermöglichen, die an den Benutzer übermittelt und von dem Benutzer empfangen werden. Das Basisband-Teilsystem 510 kann auch mit einem Speicher 504 verbunden sein, der so ausgebildet ist, dass er Daten und/oder Instruktionen speichert, um den Betrieb der Drahtlosvorrichtung zu ermöglichen und/oder um die Speicherung von Informationen für den Benutzer bereitzustellen.
  • Eine Anzahl anderer Drahtlosvorrichtungskonfigurationen kann ein oder mehrere der im vorliegenden Text beschriebenen Merkmale nutzen. Zum Beispiel muss eine Drahtlosvorrichtung nicht unbedingt eine Multibandvorrichtung sein. In einem anderen Beispiel kann eine Drahtlosvorrichtung zusätzliche Antennen, wie zum Beispiel Diversitäts-Antennen, und zusätzliche Konnektivitätsmerkmale, wie zum Beispiel Wi-Fi, Bluetooth und GPS, umfassen.
  • Es ist anzumerken, dass die Figuren nur veranschaulichenden Zwecken dienen und nicht maßstabsgetreu sind.
  • Nachdem oben verschiedene Aspekte mindestens einer Ausführungsform beschrieben wurden, versteht es sich, dass dem Fachmann sofort verschiedene Änderungen, Modifizierungen und Verbesserungen in den Sinn kommen. Solche Änderungen, Modifizierungen und Verbesserungen sollen Teil dieser Offenbarung sein und sollen in den Schutzumfang der Erfindung fallen. Dementsprechend sind die obige Beschreibung und die Zeichnungen nur als beispielhaft zu verstehen.

Claims (20)

  1. Elektronisches Package (100, 100', 100"), umfassend: ein Substrat (2), das eine erste Seite (21) und eine zweite Seite (22) aufweist, und das dafür ausgebildet ist, eine oder mehrere elektronische Komponenten (41-45) aufzunehmen; eine erste elektronische Komponente (41), die auf der ersten Seite (21) des Substrats (2) montiert ist; eine erste Formstruktur (31), die sich über mindestens einen Teil der ersten Seite (21) des Substrats (2) erstreckt; und eine Gruppe von Formdurchgangsverbindungen (50), die auf der ersten Seite (21) des Substrats angeordnet sind, und die im Wesentlichen aus einem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet sind, so dass die erste Formstruktur (31) die Gruppe von Formdurchgangsverbindungen (50) im Wesentlichen verkapselt, und die Gruppe von Formdurchgangsverbindungen (50) durch die erste Formstruktur hindurch (31) hindurch frei liegt.
  2. Elektronisches Package (100, 100', 100") nach Anspruch 1, des Weiteren umfassend: eine zweite elektronische Komponente (42-45), die auf der zweiten Seite (22) des Substrats (2) montiert ist; und eine zweite Formstruktur (32), die sich über mindestens einen Teil der zweiten Seite (22) des Substrats (2) erstreckt.
  3. Elektronisches Package (100, 100', 100") nach Anspruch 1 oder 2, wobei das nicht-aufschmelzbare, elektrisch leitfähige Material einen Schmelzpunkt von mehr als 400 Grad Celsius oder mehr als 500 Grad Celsius oder mehr als 600 Grad Celsius oder mehr als 700 Grad Celsius oder mehr als 800 Grad Celsius oder mehr als 900 Grad Celsius hat.
  4. Elektronisches Package (100, 100', 100") nach Anspruch 3, wobei das nicht-aufschmelzbare, elektrisch leitfähige Material eines oder mehrere von Kupfer, Nickel, Gold und Silber umfasst oder daraus besteht.
  5. Elektronische Package (100, 100', 100") nach einem der Ansprüche 1 bis 4, wobei das nicht-aufschmelzbare, elektrisch leitfähige Material aus einem Nicht-Lot-Material gebildet ist.
  6. Elektronisches Package (100, 100', 100") nach einem der Ansprüche 1 bis 5, wobei eine Außenfläche der ersten Formstruktur (31) frei von einem Graben oder Kanal ist, der jede der Formdurchgangsverbindungen (50) umfängt und an diese grenzt.
  7. Elektronisches Package (100, 100', 100") nach einem der Ansprüche 1 bis 6, wobei mindestens eine der Gruppe von Formdurchgangsverbindungen (50) in einer entsprechenden Mulde (313), die in der ersten Formstruktur (31) definiert ist, ausgespart ist, wobei eine Fläche (52) der Formdurchgangsverbindung (50) durch die Mulde (313) frei gelegt wird, um eine frei gelegte Fläche der Formdurchgangsverbindung (50) zu definieren.
  8. Elektronisches Package (100, 100', 100") nach Anspruch 7, wobei die Mulde (313) eine im Wesentlichen gleichmäßige Querschnittsfläche entlang einer Tiefe der Mulde (313) aufweist, wobei die im Wesentlichen gleichmäßige Querschnittsfläche im Wesentlichen die gleiche ist wie der Bereich der frei liegenden Fläche der entsprechenden Formdurchgangsverbindung (50).
  9. Elektronisches Package (100, 100', 100") nach einem der Ansprüche 1 bis 8, wobei eine frei liegende Fläche mindestens einer der Gruppe von Formdurchgangsverbindungen (50) mit einer Außenfläche (311) der ersten Formstruktur (31) im Wesentlichen bündig ist.
  10. Elektronisches Package (100, 100', 100") nach einem der Ansprüche 1 bis 9, wobei mindestens eine der Gruppe von Formdurchgangsverbindungen (50) mit einem entsprechenden elektrisch leitfähigen Knoten gekoppelt ist, der auf dem Substrat (2) angeordnet oder darin eingebettet ist.
  11. Elektronisches Package (100, 100', 100") nach Anspruch 10, wobei der elektrisch leitfähige Knoten eine elektrisch leitfähige Kontaktfläche (9) umfasst, die auf dem Substrat (2) angeordnet oder darin eingebettet ist.
  12. Elektronisches Package (100, 100', 100") nach Anspruch 11, wobei die elektrisch leitfähige Kontaktfläche (9) und die entsprechende Formdurchgangsverbindung (50) integral als ein einziges Stück aus dem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet sind.
  13. Elektronische Vorrichtung (500), umfassend: eine Leiterplatte, die dafür ausgebildet ist, ein oder mehrere elektronische Packages (100, 100', 100") aufzunehmen; und ein elektronisches Package (100, 100', 100"), welches auf der Leiterplatte montiert ist, welches ein Substrat (2) umfasst, das eine erste Seite (21) und eine zweite Seite (22) aufweist, und das dafür ausgebildet ist, eine oder mehrere elektronische Komponenten (41-45) aufzunehmen, und welches des Weiteren eine erste elektronische Komponente (41), die auf der ersten Seite (21) des Substrats (2) montiert ist, eine erste Formstruktur (31), die sich über mindestens einen Teil der ersten Seite (21) des Substrats (2) erstreckt, und eine Gruppe von Formdurchgangsverbindungen (50), die auf der ersten Seite (21) des Substrats (2) angeordnet sind, umfasst, welche im Wesentlichen aus einem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet sind, so dass die erste Formstruktur (31) die Gruppe von Formdurchgangsverbindungen (50) im Wesentlichen verkapselt, und die Gruppe von Formdurchgangsverbindungen (50) durch die erste Formstruktur (31) hindurch frei liegt.
  14. Verfahren zum Herstellen eines elektronischen Package (100, 100', 100"), welches folgende Schritte umfasst: Bereitstellen (1001; 1001') eines Substrats (2), das eine erste Seite (21) und eine zweite Seite (22) aufweist, und das dafür ausgebildet ist, eine oder mehrere elektronische Komponenten (41-45) aufzunehmen; Anordnen (1002; 1002') einer Gruppe von Formdurchgangsverbindungen (50) auf der ersten Seite (21) des Substrats (2), welche im Wesentlichen aus einem nicht-aufschmelzbaren, elektrisch leitfähigen Material gebildet sind; Montieren (1003; 1003') einer ersten elektronischen Komponente auf der ersten Seite (21) des Substrats (2); Aufbringen (1004; 1004') einer ersten Formstruktur (31) auf der ersten Seite (21) des Substrats (2), dergestalt, dass sich die erste Formstruktur (31) über mindestens einen Teil der ersten Seite (21) des Substrats (2) erstreckt und die Gruppe von Formdurchgangsverbindungen (50) im Wesentlichen verkapselt; und Entfernen (1005; 1005') eines Abschnitts der ersten Formstruktur (31), um die Gruppe von Formdurchgangsverbindungen (50) frei zu legen.
  15. Verfahren nach Anspruch 14, des Weiteren umfassend folgende Schritte: Montieren einer zweiten elektronischen Komponente (42-45) auf der zweiten Seite (22) des Substrats (2); und Aufbringen einer zweiten Formstruktur (32) auf der zweiten Seite (22) des Substrats (2), dergestalt, dass sich die zweite Formstruktur (32) über mindestens einen Teil der zweiten Seite (22) des Substrats (2) erstreckt.
  16. Verfahren nach Anspruch 14 oder 15, wobei das nicht-aufschmelzbare, elektrisch leitfähige Material einen Schmelzpunkt von mehr als 400 Grad Celsius oder mehr als 500 Grad Celsius oder mehr als 600 Grad Celsius oder mehr als 700 Grad Celsius oder mehr als 800 Grad Celsius oder mehr als 900 Grad Celsius hat.
  17. Verfahren nach einem der Ansprüche 14 bis 16, wobei der Schritt des Entfernens eines Abschnitts der ersten Formstruktur (31) zum Freilegen der Gruppe von Formdurchgangsverbindungen (50) dergestalt erfolgt, dass eine Außenfläche der ersten Formstruktur (31) frei von einem Graben oder Kanal ist, der jede der Formdurchgangsverbindungen (50) umfängt und daran grenzt.
  18. Verfahren nach einem der Ansprüche 14 bis 17, wobei der Schritt des Entfernens eines Abschnitts der ersten Formstruktur das Entfernen von Material der ersten Formstruktur (31) umfasst, um mindestens eine Mulde (313) in der ersten Formstruktur (31) zu bilden, dergestalt, dass eine Fläche (52) einer entsprechenden der Gruppe von Formdurchgangsverbindungen (50) durch die Mulde (313) frei gelegt wird und in dieser ausgespart ist.
  19. Verfahren nach Anspruch 18, wobei das Entfernen von Material der ersten Formstruktur (31) zum Ausbilden der Mulde (313) in der ersten Formstruktur (31) das Ausbilden der Mulde (313) umfasst, dergestalt, dass sie eine im Wesentlichen gleichmäßige Querschnittsfläche entlang einer Tiefe der Mulde aufweist, wobei die im Wesentlichen gleichmäßige Querschnittsfläche im Wesentlichen die gleiche ist wie der Bereich der frei liegenden Fläche der entsprechenden Formdurchgangsverbindung (50).
  20. Verfahren nach einem der Ansprüche 14 bis 19, wobei der Schritt des Entfernens eines Abschnitts der ersten Formstruktur (31) das Entfernen von Material der ersten Formstruktur (31) umfasst, dergestalt, dass eine frei liegende Fläche mindestens einer der Gruppe von Formdurchgangsverbindungen (50) mit einer Außenfläche (311) der ersten Formstruktur (31) im Wesentlichen bündig ist.
DE102022210695.4A 2021-10-13 2022-10-11 Elektronisches package und verfahren zur herstellung eines elektronischen package Pending DE102022210695A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163255187P 2021-10-13 2021-10-13
US63/255,187 2021-10-13
US17/504,911 US20230115846A1 (en) 2021-10-13 2021-10-19 Electronic Package and Method for Manufacturing an Electronic Package
US17/504,911 2021-10-19

Publications (1)

Publication Number Publication Date
DE102022210695A1 true DE102022210695A1 (de) 2023-04-13

Family

ID=84000227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022210695.4A Pending DE102022210695A1 (de) 2021-10-13 2022-10-11 Elektronisches package und verfahren zur herstellung eines elektronischen package

Country Status (7)

Country Link
US (1) US20230115846A1 (de)
JP (1) JP2023058433A (de)
KR (1) KR20230052820A (de)
CN (1) CN115985898A (de)
DE (1) DE102022210695A1 (de)
GB (1) GB2613677A (de)
TW (1) TW202326988A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916119B2 (en) * 2021-11-03 2024-02-27 Globalfoundries U.S. Inc. Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105483B2 (en) * 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US10192796B2 (en) * 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
DE102016100523B4 (de) * 2015-11-10 2018-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Stack-Package-on-Package-Strukturen
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10297913B2 (en) * 2016-05-04 2019-05-21 Skyworks Solutions, Inc. Shielded radio frequency component with integrated antenna
KR20190067839A (ko) * 2016-10-04 2019-06-17 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조를 갖는 양면 라디오-주파수 패키지
US10515924B2 (en) * 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US20220319968A1 (en) * 2021-03-31 2022-10-06 Skyworks Solutions, Inc. Module having dual side mold with metal posts

Also Published As

Publication number Publication date
CN115985898A (zh) 2023-04-18
KR20230052820A (ko) 2023-04-20
US20230115846A1 (en) 2023-04-13
GB2613677A (en) 2023-06-14
TW202326988A (zh) 2023-07-01
GB202214604D0 (en) 2022-11-16
JP2023058433A (ja) 2023-04-25

Similar Documents

Publication Publication Date Title
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102010036678A1 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112009002155T5 (de) Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE19756185A1 (de) Verfahren zum Herstellen einer Anordnung aus Verbindungskontakten für IC-Chips
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE112011105977B4 (de) Raster-Interposer und Fügeverfahren
DE112007003208T5 (de) Ein Halbleitergehäuse
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE10238781A1 (de) Halbleitervorrichtung
DE112011105848T5 (de) Kontrollierte Anlötchip-Integrationen an Baugruppen und Verfahren zur Montage derselben
DE102020122929A1 (de) Kugelgitteranordnung(bga)-gehäuse mit variierten kugeln
DE102022210695A1 (de) Elektronisches package und verfahren zur herstellung eines elektronischen package
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE102013223500B4 (de) Hochfrequenzvorrichtung
DE19646476C2 (de) Verbindungsstruktur