CN115985898A - 一种电子封装及电子封装的制造方法 - Google Patents

一种电子封装及电子封装的制造方法 Download PDF

Info

Publication number
CN115985898A
CN115985898A CN202211242206.6A CN202211242206A CN115985898A CN 115985898 A CN115985898 A CN 115985898A CN 202211242206 A CN202211242206 A CN 202211242206A CN 115985898 A CN115985898 A CN 115985898A
Authority
CN
China
Prior art keywords
mold
substrate
molded
electronic package
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211242206.6A
Other languages
English (en)
Inventor
H·M·阮
A·J·洛比安科
H·E·陈
K·W·李
刘奕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN115985898A publication Critical patent/CN115985898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

提供了一种电子封装。所述电子封装包括：具有第一侧和第二侧的基板，所述基板配置为接纳一个或多个电子部件；安装在所述基板第一侧的第一电子部件；在所述基板第一侧的至少一部分上延伸的第一模制结构；在所述基板的第一侧上提供的贯穿模制连接件组，所述贯穿模制连接件基本上由不可回流导电材料形成；所述第一模制结构基本上包封所述贯穿模制连接件组；所述贯穿模制连接件组穿过第一模制结构暴露。还提供了一种包括这种电子封装的电子设备。还提供了一种制造这种电子封装的方法。

Description

一种电子封装及电子封装的制造方法
通过引用任何优先权申请并入
在本申请提交的申请数据表中确定了外国或国内优先权要求的任何和所有申请根据37CFR 1.57在此通过引用并入。
技术领域
本申请内容涉及适合耦接到电路板的电子封装。本申请还涉及一种包含这种电子封装的电子设备。本申请还涉及一种制造这种电子封装的方法。
背景技术
传统的电子封装具有基板，一个或多个电子部件或模块安装在基板的至少一侧。电子部件/模块通过已知的表面安装技术的方法安装到基板上。焊球阵列被布置在基板的第一侧，以围绕安装在基板上的电子部件/模块。在基板的第一侧施加模制结构，以将焊球阵列和电子部件/模块完全包封在模制结构的外表面下。随后在模制结构的外表面执行研磨或类似操作，以暴露出焊球阵列。还执行激光烧蚀或类似工艺以局部去除焊球阵列中的每个附近的模块材料，以定义环绕每个焊球的沟槽(moat)或沟道。研磨和烧蚀操作可以使焊球变形和/或从焊球上去除材料。然后，可以通过将电子封装的焊球阵列焊接到电路板上的对应安装位置，将得到的电子封装耦接到电路板。
发明内容
根据一个实施例，提供了一种电子封装，包括：具有第一侧和第二侧的基板，所述基板配置为接收一个或多个电子部件；安装在所述基板的第一侧的第一电子部件；在所述基板的第一侧的至少一部分上延伸的第一模制结构；在所述基板的第一侧上提供的贯穿模制连接件组，所述贯穿模制连接件基本上由不可回流导电材料形成；所述第一模制结构基本上包封所述贯穿模制连接件组；所述贯穿模制连接件组穿过所述第一模制结构而暴露。
在一个示例中，所述第一模制结构包封所述第一电子部件的至少一部分。
在一个示例中，所述电子封装进一步包括安装到所述基板的第二侧的第二电子部件；以及在所述基板的第二侧的至少一部分上延伸的第二模制结构。在一个示例中，所述第二模制结构包封所述第二电子部件的至少一部分。
在一个示例中，所述不可回流导电材料具有大于400摄氏度、或大于500摄氏度、或大于600摄氏度、或大于700摄氏度、或大于800摄氏度、或大于900摄氏度的熔点。在一个示例中，所述不可回流导电材料包括或由铜、镍、金和银中的任何一种或多种组成。
在一个示例中，所述不可回流导电材料包括锡、锑和钯中的任何一种或多种，或由锡、锑和钯中的任何一种或多种组成。
在一个示例中，所述不可回流导电材料由非焊接材料形成。
在一个示例中，所述不可回流导电材料被配置成焊接到其上。
在一个示例中，所述贯穿模制连接件组中的至少一个是中空的。在一个示例中，在所述中空的贯穿模制连接件内部设有填充物。在一个示例中，所述填充物包括塑料。
在一个示例中，所述第一模制结构的外表面没有包围和相邻于所述贯穿模制连接件中的每个的任何沟槽或沟道。
在一个示例中，所述贯穿模制连接件组中的至少一个嵌入所述第一模制结构中定义的对应阱中，所述贯穿模制连接件的表面由所述阱暴露，以定义所述贯穿模制连接件的暴露表面。在一个示例中，所述阱沿所述阱的深度具有基本均匀的横截面积，所述基本均匀的横截面积与所述对应的贯穿模制连接件的暴露表面的面积基本相同。在一个示例中，所述电子封装进一步包括耦接到所述贯穿模制连接件组中的至少一个的暴露表面的焊接部分，所述焊接部分从所述对应阱中伸出。
在一个示例中，所述贯穿模制连接件组中的至少一个的暴露表面与所述第一模制结构的外表面基本齐平。在一个示例中，所述贯穿模制连接件组中的至少一个的暴露表面和所述第一模制结构的外表面共同定义了平面表面。在一个示例中，所述电子封装进一步包括与所述贯穿模制连接件组中的至少一个的暴露表面耦接的焊接部分，所述焊接部分从所述第一模制结构突出。
在一个示例中，所述贯穿模制连接件组包括柱体组，每个柱体远离所述基板的第一侧延伸。在一个示例中，所述贯穿模制连接件组进一步包括第一凸缘(flange)组，每个第一凸缘设置在所述柱体组中的对应一个的第一端上，并且布置在所述基板的第一侧上，使得所述柱体远离所述基板的第一侧延伸。在一个示例中，所述柱体组和所述第一凸缘组中的对应的一个整体地形成为单件。在一个示例中，所述贯穿模制连接件组进一步包括第二凸缘组，每个第二凸缘设置在与所述第一端相对的所述柱体组中的对应一个的第二端上，所述第二凸缘穿过所述第一模制结构而露出。在一个示例中，所述柱体组和所述第二凸缘组中对应的一个整体形成为单件。
在一个示例中，所述贯穿模制连接件组包括一组椭圆体、球体或其组合。
在一个示例中，所述贯穿模制连接件组中的至少一个耦接到设置在所述基板上或嵌入在所述基板中的对应导电节点。在一个示例中，所述导电节点包括设置在所述基板上或嵌入在所述基板中的导电焊盘。在一个示例中，所述导电焊盘被焊接到所述对应的贯穿模制连接件。在一个示例中，所述导电焊盘和所述对应贯穿模制连接件由所述不可回流导电材料整体形成为单件。
在一个示例中，所述贯穿模制连接件组基本上围绕所述第一电子部件。在一个示例中，所述贯穿模制连接件组包括贯穿模制连接件的第一子组和贯穿模制连接件的第二子组，所述第一子组基本上围绕所述第二子组。
根据另一个实施例，提供了一种电子设备，包括：电路板，配置为接纳一个或多个电子封装；以及安装在所述电路板上的电子封装；所述电子封装包括：具有第一侧和第二侧的基板，所述基板配置为接纳一个或多个电子部件；安装到所述基板的第一侧的第一电子部件；在所述基板的第一侧的至少一部分上延伸的第一模制结构；在所述基板的第一侧上提供的贯穿模制连接件组，所述贯穿模制连接件基本上由不可回流导电材料形成；所述第一模制结构基本上包封所述贯穿模制连接件组；所述贯穿模制连接件组穿过所述第一模制结构而露出。
在一个示例中，所述电子设备是无线移动设备。
根据另一个实施例，提供了一种制造电子封装的方法，所述方法包括以下步骤：提供具有第一侧和第二侧的基板，所述基板配置为接纳一个或多个电子部件；在所述基板的第一侧上布置贯穿模制连接件组，所述贯穿模制连接件基本上由不可回流导电材料形成；将所述第一电子部件安装到所述基板的第一侧；将所述第一模制结构施加到所述基板的第一侧，使得所述第一模制结构在所述基板的第一侧的至少一部分上延伸并基本上包封所述贯穿模制连接件组；以及去除所述第一模制结构的一部分，以暴露所述贯穿模制连接件组。
在一个示例中，将所述第一模制结构施加到所述基板的第一侧的步骤包括：将所述第一电子部件的至少一部分包封在所述第一模制结构中。
在一个示例中，所述方法进一步包括以下步骤：将第二电子部件安装到所述基板的第二侧；以及将第二模制结构施加到所述基板的第二侧，使得所述第二模制结构在所述基板的第二侧的至少一部分上延伸。在一个示例中，将第二模制结构应用到所述基板的第二侧的步骤包括：将所述第二电子部件的至少一部分包封在所述第二模制结构中。
在一个示例中，所述不可回流导电材料具有大于400摄氏度、或大于500摄氏度、或大于600摄氏度、或大于700摄氏度、或大于800摄氏度、或大于900摄氏度的熔点。在一个示例中，所述不可回流导电材料包括或由铜、镍、金和银中的任何一种或多种组成。
在一个示例中，所述不可回流导电材料包括或由锡、锑和钯中的任何一种或多种组成。
在一个示例中，所述不可回流导电材料由非焊接材料形成。
在一个示例中，所述不可回流导电材料被配置成焊接到其上。
在一个示例中，所述贯穿模制连接件组中的至少一个是中空的。在一个示例中，在所述中空的贯穿模制连接件内部设有填充物。在一个示例中，所述填充物包括塑料。
在一个示例中，去除所述第一模制结构的一部分以暴露所述贯穿模制连接件组的所述步骤是，使得所述第一模制结构的外表面没有包围和相邻于述贯穿模制连接件中的每个的任何沟槽或沟道。
在一个示例中，去除所述第一模制结构的一部分的所述步骤包括：烧蚀所述第一模制结构的外表面。在一个示例中，所述第一模制结构的外表面的烧蚀包括激光烧蚀和研磨中的一种或多种。
在一个示例中，去除所述第一模制结构的一部分的步骤包括：去除所述第一模制结构的材料以在所述第一模制结构中形成至少一个阱，使得所述贯穿模制连接件组中的对应一个的表面由所述阱暴露并嵌入所述阱内。在一个示例中，去除所述第一模制结构的材料以在所述模制结构中形成所述阱包括：形成所述阱以沿所述阱的深度具有基本均匀的横截面积，所述基本均匀的横截面积与所述对应的贯穿模制连接件的暴露表面的面积基本相同。在一个示例中，所述方法进一步包括：将焊料部分耦接到所述贯穿模制连接件组中的至少一个的暴露表面，使得所述焊料部分从所述阱中突出的步骤。
在一个示例中，去除所述第一模制结构的一部分的步骤包括：去除所述第一模制结构的材料，使得所述贯穿模制连接件组中的至少一个的暴露表面与所述第一模制结构的外表面基本齐平。在一个示例中，去除所述第一模制结构的一部分的步骤是使得所述贯穿模制连接件组中的至少一个的暴露表面和所述第一模制结构的外表面共同定义平面表面。在一个示例中，所述方法进一步包括：将焊料部分耦接到所述贯穿模制连接件组中至少一个的暴露表面，使得所述焊料部分从所述第一模制结构中突出的步骤。
在一个示例中，所述贯穿模制连接件组包括：柱体组，将贯穿模制连接件组布置在所述基板的第一侧的所述步骤包括布置所述柱体组的每个柱体远离所述基板的第一侧延伸。在一个示例中，所述贯穿模制连接件组进一步包括：第一凸缘组，每个第一凸缘设置在所述柱体组中对应一个的第一端上，在所述基板的第一侧上布置所述贯穿模制连接件组的步骤进一步包括在所述基板的第一侧上布置每个第一凸缘，使得所述柱体远离所述基板的第一侧延伸。在一个示例中，所述柱体组和所述第一凸缘组中的对应的一个整体地形成为单件。在一个示例中，所述贯穿模制连接件组进一步包括第二凸缘组，每个第二凸缘设置在与所述第一端相对的所述柱体组中的对应一个的第二端上，去除所述第一模制结构的一部分以暴露所述贯穿模制连接件组的步骤包括穿过所述第一模制结构暴露所述第二凸缘。在一个示例中，所述柱体组和所述第二凸缘组中的对应者整体形成为单件。
在一个示例中，所述贯穿模制连接件组包括一组椭圆体、球体或其组合。
在一个示例中，将所述贯穿模制连接件组布置在所述基板的第一侧的步骤包括：将所述贯穿模制连接件组中的至少一个耦接到在所述基板上提供或嵌入在所述基板上的对应导电节点。在一个示例中，所述导电节点包括：设置在所述基板上或嵌入在所述基板上的导电焊盘。在一个示例中，在所述基板的第一侧布置所述贯穿模制连接件组的步骤进一步包括：将所述导电焊盘焊接到所述对应贯穿模制连接件。在一个示例中，所述导电焊盘和所述对应贯穿模制连接件由所述不可回流导电材料整体形成为单件。
在一个示例中，所述贯穿模制连接件组基本上围绕所述第一电子部件。
下面将详细讨论这些示例性方面和实施例的其他方面、实施例和优点。本文公开的实施例可以以符合与本文公开的至少一个原则的任何方式与其他实施例结合，并且提及“实施例”、“一些实施例”、“替代实施例”、“各种实施例”、“一个实施例”等不一定相互排斥，并且旨在表明所述特定特征、结构或特性可以包括在至少一个实施例中。这些术语在本文中的出现不一定都是指同一个实施例。
附图说明
下面将参考附图讨论至少一个实施例的各个方面，这些附图不旨在按比例绘制。包括附图以提供对各个方面和实施例的说明和进一步理解，并且被并入并构成本说明书的一部分，但不旨在作为对本发明的限制的定义。在图中，各图中说明的每个相同或几乎相同的部件由相同的数字表示。为了清楚起见，不是每个部件都可以在每个图中标明。在图中：
图1A-D是根据背景技术的条状电子封装处于制造的不同阶段的截面示意图。
图2是根据本申请的各个方面的电子封装的第一个示例的横截面示意图。
图3是图2的电子封装的平面示意图。
图4是根据本申请的各个方面的电子封装的第二个示例的横截面示意图。
图5是图2或图4的电子封装安装在电子设备的电路板上时的横截面示意图。
图6A和6B是安装在图5所示的电路板上的电子封装的区域'A'的详细示意图，图示了将贯穿模制连接件耦接到电子封装的基板面板上的两个示例。
图7A-D是贯穿模制连接件的替代配置的立体示意图。
图8A-F图示了根据本申请的各个方面制造电子封装的方法的制造步骤的第一个示例。
图9A-E图示了根据本申请的各个方面制造电子封装的方法的制造步骤的第二个示例。
图10图示了根据本申请的各个方面，具有一个或多个安装在基板面板上的表面安装技术器件的电子封装。
图11图示了根据本申请的各个方面，具有一个或多个安装在基板面板上的表面安装技术器件的进一步电子封装。
图12图示了根据本申请的各个方面，具有一个或多个安装在基板面板上的表面安装技术器件的进一步电子封装。
图13图示了根据本申请的各个方面，在无线设备中实现的电子封装。
具体实施方式
本文描述的方面和实施例是针对用于耦接到单独电路板的电子封装，优选地双面电子封装。特别地，本文描述的方面和实施例提供了使用焊球阵列的替代方案，以促使将电子封装耦接到这种独立电路板。使用焊球阵列的替代方案可以在加热时提供改进的尺寸稳定性，以及在电子封装受到验证测试、运输或在封装的操作使用期间遇到的冲击力时提供改进的机械性能。电子封装的制造可能需要较少的离散的制造步骤，从而有潜在地减少制造每个独立电子封装的时间和成本。
应当理解的是，本文讨论的包装、设备和方法的实施例在应用上并不局限于以下描述中阐述的或附图中示出的结构细节和部件的布置。封装、设备和方法能够以其他实施例实现，并且能够以各种方式实践或执行。本文提供的具体实施方式的示例用于说明目的并且不旨在进行限制。另外，本文使用的短语和术语是出于描述的目的，不应被视为限制。此处使用的“包括”、“包含”、“具有”、“含有”、“涉及”及其变化意欲要涵盖其后列出的项目及其等同物以及附加项目。对“或”的提及可解释为是包含性的，使得使用“或”描述的任何项目可以指示所描述的项目中的单个、多于一个和所有描述术语中的任何一种。
图1A-D示出了背景技术中条状独立电子封装10在不同制造阶段的横截面图。每条包含多个电子封装或单元10。图1A-D中的虚线表示相邻电子封装10之间的边界。
图1A示出了提供条带1的制造状态，条带1包括具有朝上侧21和朝下侧22的基板面板2。朝上侧和朝下侧21、22形成基板面板2的相对表面。术语“上”和“下”本文仅用于表示图1A-D中所示的基板面板2的不同侧面的相对位置，可以理解的是，在制造期间，条带1可以被设置成与图1A-D中所示不同的方向。在较早的制造状态下(未示出)，模制结构32被施加在基板面板2的朝下侧22上。对于电子封装10中的每一个，电子部件4安装到基板面板2的朝上侧21。对于电子封装10中的每一个，焊球阵列5布置在基板面板2的朝上侧21上。焊球阵列5基本上围绕电子部件4。焊球5中的每个耦接到在基板面板2上提供的对应导电焊盘(未示出)。导电焊盘形成基板面板2到安装在基板面板2上的一个或多个电子部件(诸如电子部件4)的导电通路的一部分。
图1B示出了图1A中所示的后续制造状态。在图1B所示的制造状态中，模制结构31施加在基板面板2的朝上侧21上，以包封条带1的电子封装单元10中的每个的焊球阵列5和电子部件4。将模制结构31应用于基板面板2导致焊球5和电子部件4被嵌入到模制结构31的平坦外表面311下方。
图1C示出了图1B中所示的后续制造状态。在图1C所示的制造状态中，研磨操作在模制结构31的平坦外表面311上执行，以从模制结构中去除材料并暴露出焊球5。然而，研磨操作也会去除焊球5的一些材料，也可能使焊球5从其初始球形状态变形。
图1D示出了图1C中所示的后续制造状态。在图1D所示的制造状态中，通过从模制结构31烧蚀材料，在焊球5中的每个的周围形成沟槽或沟道。烧蚀操作也可以去除焊球5的一些材料和/或使焊球5变形。沟槽或沟道312提供了蓄水池，用于容纳在随后焊接到独立电路板期间从相应焊球5中演化出来的挥发性成分。然而，沟槽或沟道312的结合增加了焊球5中相邻者之间的间距或间隔。当电子封装单元10的单个单元在验证测试(可能包括一个或多个跌落测试)、运输或操作使用期间受到冲击力时，焊球5阵列与基板面板2上提供的相应导电焊盘之间的机械结合部也可以成为容易开裂的区域。
在随后的制造状态下(未示出)，电子封装10中的单个电子封装沿着图1A-1D中所示的虚线从条带1中分离，从而形成分离的电子封装10。
电子封装及其特点
图2示出了根据本申请的各个方面的电子封装100的第一示例的横截面示意图。电子封装100具有基板面板2，基板面板2通常为平面形式。基板面板2可以具有层压板结构。基板2可以包括陶瓷基板。陶瓷衬底可以包括低温共烧陶瓷衬底。然而，可以理解的是，可以使用其他材料来形成基板面板2。基板2具有相对的第一和第二侧21、22。
倒装芯片41通过焊球(未示出)的布置安装到基板面板2的第一侧21。
贯穿模制连接件组50基本上围绕着倒装芯片41。在图2所示的示例中，贯穿模制连接件50是可选的由铜形成的实心圆柱形柱。然而，可以理解的是，贯穿模制连接件组50可以替代地由任何其他合适的不可回流导电材料形成。作为示例而非限制，镍、银和金是用于贯穿模制连接件50的不可回流导电材料的其他合适的候选材料的示例。“不可回流导电材料”是指其熔点低于使焊料回流所需温度的导电材料。铜、镍、银和金分别具有1084摄氏度、1453摄氏度、961摄氏度和1063摄氏度的熔点。相比之下，已知的焊接材料开始回流的温度大约在90至400摄氏度之间，这取决于它们的成分。
图3为图2的电子封装100的平面示意图。如图3所示，贯穿模制连接件组50以第一和第二子组50a、50b的矩形图案围绕倒装芯片41布置。贯穿模制连接件50的第一子组50a围绕着贯穿模制连接件的第二子组50b。贯穿模制连接件50的第一和第二子组50a、50b的矩形布置对应于倒装芯片41的矩形轮廓。然而，可以理解的是，贯穿模制连接件组50所包围的轮廓和面积可以根据贯穿模制连接件组所包围的电子部件(例如，倒装芯片41)的大小而变化。
第一模制结构31在基板面板2的第一侧21上延伸。第一模制结构31可选地由环氧树脂材料形成。然而，可以理解的是，可以替代地使用其他材料来形成第一模制结构31。第一模制结构31基本上包封贯穿模制连接件组50，并定义大致平坦外表面311。在图2所示的示例中，贯穿模制连接件组50被第一模制结构31中定义的对应孔313暴露出。对于图2所示的示例，贯穿模制连接件组50中的每个都具有对应的阱313。形成贯穿模制连接件组50的柱体中的每个具有相对的第一和第二端面51、52。第一端面51耦接到在基板面板2上或内限定的导电节点(未示出)。贯穿模制连接件组50的柱体中的每个远离基板面板2的第一侧21延伸。贯穿模制连接件组50的柱体中的每个的第二端面52被相应阱313暴露出来，并嵌入相应阱313内，以便可见。每个阱313在平面上是圆形的，其横截面积沿阱的深度'd'是均匀的。阱312的横截面积与形成贯穿模制连接件组50的柱体中的每个的暴露端面52的面积基本相同。在图2的一个替代实施例中，贯穿模制连接件组50中的每个基本上与第一模制结构31的外表面311齐平。
从图2中可以看出，第一模制结构31的外表面311没有包围和相邻于贯穿模制连接件50中的每个的任何沟槽或沟道。缺少任何这样的沟槽或沟道可以使相邻的贯穿模制连接件50的间距更近。贯穿模制连接件50的相邻者可以具有大约300微米和大约450微米之间的节距'p'。电子封装100可以具有大约0.6毫米到大约0.8毫米的范围内的厚度'z'。
在图2所示的示例中，倒装芯片41嵌入到第一模制结构31的平坦外表面311下方。然而，可以理解的是，在其他实施例中，倒装芯片41的外表面411可以穿过第一模制结构31而暴露。作为示例而非限制，在一些替代实施例中，倒装芯片41的外表面411可以与第一模制结构31的平坦外表面311基本齐平。
在图2的电子封装100中，半导体芯片42通过使用焊球(未示出)阵列安装到基板面板2的第二侧22。然而，可以理解的是，在替代实施例中，可以使用其他形式的表面安装技术将半导体芯片42安装到基板面板2上，诸如引线键合。滤波器43和其他电子部件44、45也通过任何合适的表面安装技术形式安装到基板面板2的第二侧22上。第二模制结构32在基板面板2的第二侧22上延伸。与第一模制结构31相同，第二模制结构32可选地由环氧树脂材料形成。半导体芯片42、滤波器43和其他电子部件44、45被完全包封在第二模制结构32的外表面321下方。
第一和第二模制结构31、32可以帮助保护安装在基板面板2上的电子部件(诸如倒装芯片41、半导体芯片42、滤波器43)免受验证测试、运输或操作使用期间遇到的冲击载荷。冲击载荷可在整个第一和第二模制结构31、32中耗散，从而有助于减少电子部件所遇到的力。
图4示出了电子封装100'的第二个示例的横截面图。与图2中所示的电子封装100共同的特征由相同的附图标记表示。图4的电子封装100'与图2的电子封装100不同的是，一部分焊料7耦接到形成贯穿模制连接件组50的柱体中的每个的暴露端面52。在图4所示的示例中，焊料部分7从第一模制结构31的外表面311突出。然而，可以理解的是，在其他实施例中，焊料部分7可以与第一模制结构31的外表面311基本齐平。
从图4中可以看出，第一模制结构31的外表面311没有任何包围和相邻于贯穿模制连接件50中的每个的沟槽或沟道。缺少任何这样的沟槽或沟道可以允许贯穿模制连接件50中的相邻者的间距更近，其方式类似于上文关于图2示例的描述。
图2至图4所示的电子封装100、100'可被称为双面(DS)封装，这是因为电子部件(诸如倒装芯片41、半导体芯片42、滤波器43)安装在基板面板2的相对两侧21、22。
图2和图4的电子封装100、100'可以提供给客户，用于安装到电路板，诸如图5中所示的电路板8。正如将在本申请的后续段落中详细讨论的那样，电路板8本身可以形成电子设备(诸如无线设备)的一部分。作为示例而非限制，无线设备可以采取移动电话、平板电脑、智能手表和笔记本电脑的形式。
图5示出了电子封装100、100'耦接到电路板8时的横截面图。相对于图2和图4的视图，电子封装100、100'被倒置示出。通过使用焊料70将形成贯穿模制连接件组50的柱体中的每个的第二端面52耦接到电路板8上的对应安装位置，电子封装100、100'耦接到电路板8。对于图4的电子封装100'，焊料7的部分对应于焊料70。电子封装100、100'安装到电路板8，以在第一模制结构31的外表面311和电路板8之间留有间隙'y'。间隙'y'可以帮助保护倒装芯片41免受由于挠曲或掉落所施加的负载而损坏。当倒装芯片41被嵌入到模制结构31的外表面311下方时(如图2和4所示)，第一模制结构31的在外表面311和倒装芯片41的外表面411之间的材料可以为倒装芯片提供额外的保护，使其免受电子封装100、100'的挠曲或掉落所施加的负载。可以理解的是，封装半导体芯片42、滤波器43和其他电子部件44、45的第二模制结构32可以为这些元件提供类似的对于挠曲或掉落的保护。
一旦电子封装100、100'耦接到电路板8，贯穿模制连接件组50中的每一个都在电子封装100、100'和电路板8之间提供导电通路。此外，贯穿模制连接件组50还可以提供用于电子封装100、100'和电路板8之间热传递的导热通路。
图6A和6B示出了电子封装100、100'的区域'A'(见图5)在倒置并耦接到电路板8时的详细示意图，每个图图示了关于贯穿模制连接件组50如何安装到基板面板2的第一侧21的替代实施例。
如图6A所示，导电焊盘9安装到基板面板2的第一侧21。阻焊层(solder mask)91可以环绕焊盘9。贯穿模制连接件50安装到导电焊盘9上，阻焊层91将贯穿模制连接件耦接到焊盘。更具体地，形成贯穿模制连接件50的柱体的第一端面51安装到导电焊盘9。导电焊盘9可选地由铜形成，并有助于在电子封装100、100'和电路板8之间提供导电接合部或节点。然而，可以理解的是，导电焊盘9可以由提供期望水平的导电和/或导热的任何其他合适的材料形成。电路板8类似地包括导电焊盘81。焊料70用于将贯穿模制连接件50(通过第二端面52)耦接到导电焊盘81。以这种方式，电子封装100、100'物理和电气地连接到电路板8。
图6B不同于图6A的实施例，导电焊盘9与相应贯穿模制连接件50一体成型为单件。因此，在所示的实施例中，贯穿模制连接件50和导电焊盘9之间不需要机械接合部或接头。将导电焊盘9和贯穿模制连接件50一体成型为单件，与在导电焊盘9和贯穿模制连接件50之间使用焊接或其他机械接合部相比，可以在诸如跌落测试的验证测试期间提供改进的性能。
虽然在图中没有示出，但基板面板2包括导电焊盘9和安装在基板面板2上的各种电子部件之间的导电通路，诸如倒装芯片41、半导体芯片42、滤波器43和其他电子部件44、45。举例来说，基板面板2可以是包括通孔和/或导电轨道的布置的印刷电路板。
贯穿模制连接件的示范性形状和轮廓：
图7A-D图示了用于贯穿模制连接件50的不同配置的各种示例。图7A图示了类似于I型截面的贯穿模制连接件50'，其中，第一和第二凸缘511、512设置在互连柱体513的相对两端。第一和第二凸缘511、512和互连柱体513是由铜或其他合适的不可回流导电材料(如上所述)一体成型为单件。图7B图示了类似于T型截面的贯穿模制连接件50”，其中，第一凸缘511设置在柱体513的一端。第一凸缘511和柱体513是由铜或其他合适的不可回流导电材料(如上所述)一体成型为单件。图7C图示了对应于参照图2和图4的实施例所示出和描述的相应的贯穿模制连接件50”，其形式是由铜或其他合适的不可回流淌导电材料(如上所述)形成的实心圆柱形柱体513。图7D图示了贯穿模制连接件50””，其形状通常为球状，由铜或另一种合适的不可回流导电材料(如上所述)形成。可以理解的是，也可以采用具有与图7A-D所示不同轮廓的贯穿模制连接件。
制造电子封装的方法：
图8A-8F图示了用于制造电子封装，诸如电子封装100、100'的制造步骤1001、1002、1003、1004、1005、1006的示例。对于这些图中所示的示例，在前面的步骤(未示出)中，以半导体芯片42、滤波器43和其他电子部件44、45的形式的电子部件安装到基板面板2的第二侧22上。芯片42通过焊球(未示出)阵列安装，以及滤波器43和其他电子部件44、45通过任何合适的表面安装技术手段(例如，引线键合)安装。第二模制结构32被施加在基板面板2的第二侧22上，以将半导体芯片42、滤波器43和其他电子部件44、45包封在第二模制结构32的外表面321下方。然而，可以理解的是，在其他实施例中，将半导体芯片42、滤波器43和其他电子部件44、45安装到基板面板2的第二侧22以及施加第二模制结构32可以在图8A-8F中图示的制造步骤之后执行。
图8A图示了提供基板面板2的制造步骤1001。如前文所述，对于图8A所示的实施例，基板面板2具有半导体芯片42、滤波器43和其他电子部件44、45，这些元件先前已被安装到基板面板2并被包封在第二模制结构32内。
图8B图示了制造步骤1002，其中，贯穿模制连接件组50布置在基板面板2的第一侧21上。如前，贯穿模制连接件组50被提供为由铜或另一导电性非再流材料形成的一组圆柱形柱体。如前所述，贯穿模制连接件50的柱体中的每个具有相对的第一和第二端面51、52。形成贯穿模制连接件50的柱体中的每个布置为第一端面51安装到基板面板2的第一侧21，其中，柱体远离面板的第一侧延伸。贯穿模制连接件组50可以耦接到导电焊盘9，或者贯穿模制连接件50与相应导电焊盘9整体成型为单件-如上文关于图6A和6B的描述。导电焊盘9没有在图8A-8F中的任一个中示出。
图8C图示了制造步骤1003，其中，倒装芯片41通过使用焊球(未示出)阵列被安装到基板面板2的第一侧21。
图8D图示了制造步骤1004，其中，第一模制结构31被施加在基板面板2的第一侧21上，以包封贯穿模制连接件组50和倒装芯片41。在制造步骤1004中，倒装芯片41的外表面411嵌入在第一模制结构31的外表面311下方。
图8E图示了制造步骤1005，其中，第一模制结构31的一部分被去除，以在贯穿模制连接件组50中的每个的位置处形成第一模制结构31中的阱313。形成贯穿模制连接件50的柱体中的每个的第二端面52被阱313暴露出来并嵌入阱313内，使得当看向阱里时，第二端面52是可见的。可以采用激光烧蚀或类似的工艺来局部去除第一模制结构31的材料以形成每个阱313，从而暴露出贯穿模制连接件50。制造步骤1005的完成得到对应于图2所示的电子封装100。
图8F图示了制造步骤1006，其中，焊料7的一部分耦接到形成贯穿模制连接件组50的柱体中的每个的第二端面52。焊料7的一部分从第一模制结构31的外表面311突出。焊料7的部分可便于随后将电子封装耦接到电路板，诸如前述的电路板8。制造步骤1006的完成得到对应于图4所示的电子封装100'。
可以理解的是，制造步骤1003可以在制造步骤1002之前或基本上与制造步骤1002同时进行。
图9A-9E图示了用于制造电子封装100”的制造步骤1001'、1002'、1003'、1004'、1005'的其他示例。图9A-D的制造步骤1001'、1002'、1003'和1004'分别对应于图8A-D的步骤1001、1002、1003和1004。然而，图9E中图示的制造步骤1005'与图8E的制造步骤1005不同的是，第一模制结构31的整个平坦外表面311通过研磨或类似的工艺进行磨削，以逐步从第一模制结构31的外表面去除薄层材料，使得在磨削步骤完成后，第一模制结构31的平坦外表面311与贯穿模制连接件组50的第二端面52基本齐平。
由关于图8A-F和9A-E的制造步骤产生的电子封装100、100'、100”可以如前所述耦接到电路板8。
在其他实施例中，可提供保形屏蔽层(未示出)以覆盖第一模制结构31和第二模制结构32中的任何一个或两个。屏蔽层限定用于电子封装100、100'、100”的电磁干扰屏蔽层。
安装在电子封装的基板面板上的示例性元件：
如将理解的，上文图示和描述的电子封装100、100'、100”可以采用安装到基板面板2上的各种不同的电子部件。作为示例，图10示出了双面电子封装1010的实施例，其中，半导体芯片通过焊球阵列安装到基板面板2的第一侧21，其他电子部件通过任何合适的表面安装技术安装到基板面板的第二侧22。作为进一步的示例，图11示出了双面电子封装1012的实施例，其中，一个或多个放大器和/或开关被安装到基板面板2的第一侧21，滤波器/基于滤波器的器件被安装到基板面板的第二侧22。作为进一步的示例，图12示出了双面电子封装1013的实施例，其中，一个或多个低噪声放大器(LNA)模块和开关被安装到基板面板2的第一侧21，以及滤波器/基于滤波器的器件被安装到基板面板的第二侧22。
包含电子封装的示例性设备：
图13图示了如何将双面电子封装100植入电子设备(诸如无线设备500)的示例。在图13的示例无线设备500中，电子封装100可以是LNA或LNA相关模块-由图13中的虚线表示。作为示例，LNA模块100可以包括一个或多个LNA104、偏置/逻辑电路432、和频带选择开关430。这种电路中的一些或所有可以在安装在LNA模块100的基板面板2上的半导体芯片中实现。在这样的LNA模块中，双工器400中的部分或全部可以安装在基板面板2上，以便形成具有本文所述的一个或多个特征的双面封装。
图13进一步描绘了与示例无线设备500相关联的各种特征。尽管在图13中没有具体示出，但电子封装100可以代替LNA模块而采用分集接收(RX)模块的形式。替代地，电子封装100可以采用分集RX模块和LNA模块的组合形式。还将理解，具有本文所述的一个或多个特征的双面封装100可以作为非LNA模块在无线设备500中实现。
在示例无线设备500中，具有多个PA的功率放大器(PA)电路518可以(经由双工器400)向开关430提供放大的RF信号，并且开关430可以将放大的RF信号路由到天线524。PA电路518可以从收发器514接收未放大的RF信号，收发器514可以按已知方式配置和操作。
收发器514也可以配置为处理接收信号。这种接收信号可以从天线524，通过双工器400路由到LNA104。LNA104的各种操作可以由偏置/逻辑电路432来促成。
收发器514被示出为与基带子系统510交互，基带子系统510配置为提供适合用户的数据和/或话音信号与适合收发器514的RF信号之间的转换。收发器514还被示出为连接到功率管理部件506，功率管理部件506配置为管理用于无线设备500的操作的电源。这种功率管理部件也可以控制基带子系统510的操作。
基带子系统510被示出为连接到用户接口502，以促使向用户提供和从用户接收的话音和/或数据的各种输入和输出。基带子系统510还可以连接到存储器504，存储器504配置为存储数据和/或指令以促使无线设备的操作，和/或为用户提供信息的存储。
一些其他的无线设备配置可以利用本文所述的一个或多个特征。例如，无线设备不必是多频带设备。在另一个示例中，无线设备可以包括诸如分集天线的额外的天线，以及诸如Wi-Fi、蓝牙和GPS的额外的连接特征。
应当注意的是，这些附图仅用于说明目的，而不是按比例的。
在上文已经描述了至少一个实施例的几个方面之后，要理解的是，本领域技术人员将容易想到各种改变、修改和改进。这样的改变、修改和改进旨在作为本公开的一部分，并且旨在处于本发明的范围之内。因此，前面的描述和附图仅仅是示例性的，并且本发明的范围应当根据所附权利要求及其等同物的适当构造来确定。

Claims (20)

1.一种电子封装，包括：
具有第一侧和第二侧的基板，所述基板配置为接纳一个或多个电子部件：
安装在所述基板的第一侧的第一电子部件；
在所述基板的第一侧的至少一部分上延伸的第一模制结构；以及
在所述基板的第一侧上提供的贯穿模制连接件组，所述贯穿模制连接件基本上由不可回流导电材料形成，所述第一模制结构基本上包封所述贯穿模制连接件组，并且所述贯穿模制连接件组穿过第一模制结构而暴露。
2.如权利要求1所述的电子封装，进一步包括：
安装到所述基板的第二侧的第二电子部件；以及
在所述基板的第二侧的至少一部分上延伸的第二模制结构。
3.如权利要求1所述的电子封装，其中，所述不可回流导电材料具有大于400摄氏度、或大于500摄氏度、或大于600摄氏度、或大于700摄氏度、或大于800摄氏度、或大于900摄氏度的熔点。
4.如权利要求3所述的电子封装，其中，所述不可回流导电材料包括或由铜、镍、金和银中的任何一种或多种组成。
5.如权利要求1所述的电子封装，其中，所述不可回流导电材料由非焊接材料形成。
6.如权利要求1所述的电子封装，其中，所述第一模制结构的外表面没有没有包围和相邻于所述贯穿模制连接件中的每个的任何沟槽或沟道。
7.如权利要求1所述的电子封装，其中，所述贯穿模制连接件组中的至少一个嵌入所述第一模制结构中限定的对应阱中，所述贯穿模制连接件的表面由所述阱暴露，以限定所述贯穿模制连接件的暴露表面。
8.如权利要求7所述的电子封装，其中，所述阱沿所述阱的深度具有基本均匀的横截面积，所述基本均匀的横截面积与所述对应的贯穿模制连接件的暴露表面的面积基本相同。
9.如权利要求1所述的电子封装，其中，所述贯穿模制连接件组中的至少一个的暴露表面与所述第一模制结构的外表面基本齐平。
10.如权利要求1所述的电子封装，其中，所述贯穿模制连接件组中的至少一个耦接到设置在所述基板上或嵌入在所述基板中的对应导电节点相耦合。
11.如权利要求10所述的电子封装，其中，所述导电节点包括设置在所述基板上或嵌入在所述基板中的导电焊盘。
12.如权利要求11所述的电子封装，其中，所述导电焊盘和所述对应贯穿模制连接件由所述不可回流导电材料整体形成为单件。
13.一种电子设备，包括：
电路板，配置为接纳一个或多个电子封装；以及
安装在所述电路板上的电子封装，所述电子封装包括具有第一侧和第二侧的基板，所述基板配置为接纳一个或多个电子部件；所述电子封装进一步包括：安装到所述基板的第一侧的第一电子部件，在所述基板的第一侧的至少一部分上延伸的第一模制结构，以及在所述基板的第一侧上提供的贯穿模制连接件组，所述贯穿模制连接件基本上由不可回流导电材料形成；所述第一模制结构基本上包封所述贯穿模制连接件组；并且所述贯穿模制连接件组穿过所述第一模制结构而暴露。
14.一种制造电子封装的方法，所述方法包括以下步骤：
提供具有第一侧和第二侧的基板，所述基板配置为接纳一个或多个电子部件；
在所述基板的第一侧上布置贯穿模制连接件组，所述贯穿模制连接件基本上由不可回流导电材料形成；
将所述第一电子部件安装到所述基板的第一侧；
将所述第一模制结构施加到所述基板的第一侧，使得所述第一模制结构在所述基板的第一侧的至少一部分上延伸，并基本上包封所述贯穿模制连接件组；以及
去除所述第一模制结构的一部分，以暴露所述贯穿模制连接件组。
15.如权利要求14所述的方法，进一步包括以下步骤：
将第二电子部件安装到所述基板的第二侧；以及
将第二模制结构施加到所述基板的第二侧，使得所述第二模制结构在所述基板的第二侧的至少一部分上延伸。
16.如权利要求14所述的方法，其中，所述不可回流导电材料具有大于400摄氏度、或大于500摄氏度、或大于600摄氏度、或大于700摄氏度、或大于800摄氏度、或大于900摄氏度的熔点。
17.如权利要求14所述的方法，其中，去除所述第一模制结构的一部分以暴露所述贯穿模制连接件组的所述步骤是使得所述第一模制结构的外表面没有包围和相邻于所述贯穿模制连接件中的每个的任何沟槽或沟道。
18.如权利要求14所述的方法，其中，去除所述第一模制结构的一部分的所述步骤包括：去除所述第一模制结构的材料，以在所述第一模制结构中形成至少一个阱，使得所述贯穿模制连接件组中的对应一个的表面由所述阱暴露并嵌入所述阱中。
19.如权利要求18所述的方法，其中，去除所述第一模制结构的材料以在所述模制结构中形成所述阱包括形成所述阱以使沿所述阱的深度具有基本均匀的横截面积，所述基本均匀的横截面积与所述对应的贯穿模制连接件的暴露表面的面积基本相同。
20.如权利要求14所述的方法，其中，去除所述第一模制结构的一部分的所述步骤包括去除所述第一模制结构的材料，使得所述贯穿模制连接件组中的至少一个的暴露表面与所述第一模制结构的外表面基本齐平。
CN202211242206.6A 2021-10-13 2022-10-11 一种电子封装及电子封装的制造方法 Pending CN115985898A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163255187P 2021-10-13 2021-10-13
US63/255,187 2021-10-13
US17/504,911 US20230115846A1 (en) 2021-10-13 2021-10-19 Electronic Package and Method for Manufacturing an Electronic Package
US17/504,911 2021-10-19

Publications (1)

Publication Number Publication Date
CN115985898A true CN115985898A (zh) 2023-04-18

Family

ID=84000227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211242206.6A Pending CN115985898A (zh) 2021-10-13 2022-10-11 一种电子封装及电子封装的制造方法

Country Status (7)

Country Link
US (1) US20230115846A1 (zh)
JP (1) JP2023058433A (zh)
KR (1) KR20230052820A (zh)
CN (1) CN115985898A (zh)
DE (1) DE102022210695A1 (zh)
GB (1) GB2613677A (zh)
TW (1) TW202326988A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916119B2 (en) * 2021-11-03 2024-02-27 Globalfoundries U.S. Inc. Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836136B2 (en) * 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9385052B2 (en) * 2012-09-14 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages
DE102016100523B4 (de) * 2015-11-10 2018-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Stack-Package-on-Package-Strukturen
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10297913B2 (en) * 2016-05-04 2019-05-21 Skyworks Solutions, Inc. Shielded radio frequency component with integrated antenna
KR20230132883A (ko) * 2016-10-04 2023-09-18 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조체를 갖는 양면 라디오-주파수 패키지
US10515924B2 (en) * 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US20220319968A1 (en) * 2021-03-31 2022-10-06 Skyworks Solutions, Inc. Module having dual side mold with metal posts

Also Published As

Publication number Publication date
TW202326988A (zh) 2023-07-01
GB2613677A (en) 2023-06-14
US20230115846A1 (en) 2023-04-13
DE102022210695A1 (de) 2023-04-13
JP2023058433A (ja) 2023-04-25
KR20230052820A (ko) 2023-04-20
GB202214604D0 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
US7745943B2 (en) Microelectonic packages and methods therefor
US7633144B1 (en) Semiconductor package
CN107481998B (zh) 封装结构和电子装置
CN101317266B (zh) 具有适应的转接触点的无凸起的倒装芯片组件
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US8779603B2 (en) Stacked semiconductor device with heat dissipation
US10818637B2 (en) Thin bonded interposer package
US8742563B2 (en) Component and method for producing a component
US9214422B2 (en) Semiconductor apparatus having signal and ground terminals arranged on vertically adjacent wiring substrates
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
US20130015544A1 (en) Semiconductor package and method of manufacturing the same
CN115985898A (zh) 一种电子封装及电子封装的制造方法
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
US8633057B2 (en) Semiconductor package and method of fabricating the same
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
EP2704536B1 (en) Method for producing a circuit board system
CN101621053B (zh) 系统级封装模块及具有其的移动终端
KR101965127B1 (ko) 반도체 패키지 및 그 제조 방법
US8772918B2 (en) Semiconductor die package and embedded printed circuit board
KR20110080491A (ko) 반도체 칩 패키지 제조방법
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법
WO2023196294A1 (en) Dual-sided packaged radio-frequency module having ball grid array embedded in underside molding
KR101664476B1 (ko) 통신모듈
CN113629018A (zh) 半导体封装装置和半导体封装装置制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40091866

Country of ref document: HK