JP2023058433A - 電子パッケージと、電子パッケージを製造する方法 - Google Patents
電子パッケージと、電子パッケージを製造する方法 Download PDFInfo
- Publication number
- JP2023058433A JP2023058433A JP2022153734A JP2022153734A JP2023058433A JP 2023058433 A JP2023058433 A JP 2023058433A JP 2022153734 A JP2022153734 A JP 2022153734A JP 2022153734 A JP2022153734 A JP 2022153734A JP 2023058433 A JP2023058433 A JP 2023058433A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- substrate
- group
- connections
- electronic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 229910000679 solder Inorganic materials 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 3
- 238000009877 rendering Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 13
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000002679 ablation Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000010200 validation analysis Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
【課題】回路基板への結合に適した電子パッケージ、電子パッケージを組み入れた電子デバイスおよび電子パッケージ製造方法を提供する。【解決手段】電子パッケージ100は、上向き面21及び下向き面22を有し、一以上の電子コンポーネントを受容する基板パネル2と、基板パネルの上向き面に取り付けられるフリップチップ41と、基板パネルの上向き面の少なくとも一部の上に延びる第1モールド構造物31と、基板パネルの上向き面に設けられ、リフロー不可能な導電材料から実質的に形成されるスルーモールド接続部50とを含む。第1モールド構造物31は、一群のスルーモールド接続部50を実質的に封止する。一群のスルーモールド接続部50は、第1モールド構造物31を通して露出される。【選択図】図2
Description
優先権出願への参照による組み入れ
本願とともに提出される出願データシートにおいて外国又は国内の優先権主張が特定されるすべての出願は、37CFR1.57に基づいて参照によりここに組み入れられる。
本願とともに提出される出願データシートにおいて外国又は国内の優先権主張が特定されるすべての出願は、37CFR1.57に基づいて参照によりここに組み入れられる。
本開示は、回路基板への結合に適した電子パッケージに関する。本開示はまた、かかる電子パッケージを組み入れた電子デバイスに関する。本開示はまた、かかる電子パッケージを製造する方法に関する。
従来型電子パッケージは基板を有し、当該基板の少なくとも一側には、一以上の電子コンポーネント又はモジュールが取り付けられる。電子コンポーネント/モジュールは、表面実装技術の周知の方法によって基板に取り付けられる。一アレイのはんだボールが、基板に取り付けられた電子コンポーネント/モジュールを取り囲むように当該基板の第1側に配列される。モールド構造物が基板の第1側の上に適用されて、一アレイのはんだボール、及び電子コンポーネント/モジュールが、当該モールド構造物の外面の下に完全に封止される。引き続き、一アレイのはんだボールを露出させるべく、グラインディング又は同様のオペレーションがモールド構造物の外面に行われる。レーザアブレーション又は同様のプロセスもまた行われる。これにより、一アレイのはんだボールのそれぞれの近傍においてモールド材料が局所的に除去され、各はんだボールを囲む堀又は溝が画定される。グラインディング及びアブレーションのオペレーションは、はんだボールを変形させ、及び/又ははんだボールから材料を除去し得る。その後、得られる電子パッケージは、当該電子パッケージの一アレイのはんだボールを、回路基板上の対応取り付け箇所にはんだ付けすることによって、回路基板に結合することができる。
一実施形態によれば、電子パッケージが与えられる。この電子パッケージは、第1側及び第2側を有する基板であって、一以上の電子コンポーネントを受容するべく構成される基板と、当該基板の第1側に取り付けられる第1電子コンポーネントと、当該基板の第1側の少なくとも一部の上に延びる第1モールド構造物と、当該基板の第1側に設けられる一群のスルーモールド接続部であって、リフロー不可能な導電材料から実質的に形成されるスルーモールド接続部とを含み、第1モールド構造物は、当該一群のスルーモールド接続部を実質的に封止し、当該一群のスルーモールド接続部は、第1モールド構造物を通して露出される。
一例において、第1モールド構造物は、第1電子コンポーネントの少なくとも一部を封止する。
一例において、電子パッケージはさらに、基板の第2側に取り付けられる第2電子コンポーネントと、当該基板の第2側の少なくとも一部の上に延びる第2モールド構造物とを含む。一例において、第2モールド構造物は、第2電子コンポーネントの少なくとも一部を封止する。
一例において、リフロー不可能な導電材料は、摂氏400度よりも大きな、又は摂氏500度よりも大きな、又は摂氏600度よりも大きな、又は摂氏700度よりも大きな、又は摂氏800度よりも大きな、又は摂氏900度よりも大きな融点を有する。一例において、リフロー不可能な導電材料は、銅、ニッケル、金及び銀のいずれか一以上を含み、又は銅、ニッケル、金及び銀のいずれか一以上からなる。
一例において、リフロー不可能な導電材料は、スズ、アンチモン及びパラジウムのいずれか一以上を含み、又はスズ、アンチモン及びパラジウムのいずれか一以上からなる。
一例において、リフロー不可能な導電材料は、非はんだ材料から形成される。
一例において、リフロー不可能な導電材料は、自身へのはんだ付けを目的として構成される。
一例において、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部は中空である。一例において、中空のスルーモールド接続部の内側にフィラーが与えられる。一例において、フィラーはプラスチックを含む。
一例において、第1モールド構造物の外面には、各スルーモールド接続部の周囲を画定して各スルーモールド接続部に隣接するいずれの堀又は溝も存在しない。
一例において、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部は、第1モールド構造物において画定される対応するウェルにおいて陥凹であり、当該スルーモールド接続部の表面が当該ウェルによって露出されて当該スルーモールド接続部の露出面を画定する。一例において、ウェルは、当該ウェルの深さに沿って実質的に均一な断面積を有し、当該実質的に均一な断面積は、対応するスルーモールド接続部の露出面の面積と実質的に同じである。一例において、電子パッケージはさらに、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面に結合されるはんだ部分を含み、当該はんだ部分は、対応ウェルから突出する。
一例において、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面は、第1モールド構造物の外面と実質的に面一である。一例において、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面と、第1モールド構造物の外面とは、共同して平坦面を画定する。一例において、電子パッケージはさらに、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面に結合されるはんだ部分を含み、当該はんだ部分は、第1モールド構造物から突出する。
一例において、一群のスルーモールド接続部は一群のピラーを含み、各ピラーは、基板の第1側から離れるように延びる。一例において、一群のスルーモールド接続部はさらに一群の第1フランジを含み、各第1フランジは、一群のピラーのうちの対応する一つのピラーの第1端に配置され、当該ピラーが基板の第1側から離れるように当該基板の第1側に配列される。一例において、一群のピラー及び一群の第1フランジの対応するものが単数片として一体に形成される。一例において、一群のスルーモールド接続部はさらに一群の第2フランジを含み、各第2フランジは、一群のピラーのうちの対応する一つのピラーの、第1端に対向する第2端に配置され、当該第2フランジは、第1モールド構造物を通して露出される。一例において、一群のピラー及び一群の第2フランジの対応するものが単数片として一体に形成される。
一例において、一群のスルーモールド接続部は、一群の楕円体、球、又はこれらの組み合わせを含む。
一例において、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部が、基板に設けられ又は基板に埋め込まれる対応する導電ノードに結合される。一例において、導電ノードは、基板に設けられ又は基板に埋め込まれる導電パッドを含む。一例において、導電パッドは、対応するスルーモールド接続部にはんだ付けされる。一例において、導電パッド及び対応するスルーモールド接続部は、リフロー不可能な導電材料から単数片として一体に形成される。
一例において、一群のスルーモールド接続部は実質的に第1電子コンポーネントを取り囲む。一例において、一群のスルーモールド接続部は第1下位群のスルーモールド接続部及び第2下位群のスルーモールド接続部を含み、第1下位群は実質的に第2下位群を取り囲む。
他実施形態によれば、電子デバイスが与えられる。この電子デバイスは、一以上の電子パッケージを受容する回路基板と、当該回路基板に取り付けられる一の電子パッケージとを含み、当該一の電子パッケージは、第1側及び第2側を有する基板であって、一以上の電子コンポーネントを受容するべく構成される基板と、当該基板の第1側に取り付けられる第1電子コンポーネントと、当該基板の第1側の少なくとも一部の上に延びる第1モールド構造物と、当該基板の第1側に設けられる一群のスルーモールド接続部であって、リフロー不可能な導電材料から実質的に形成されるスルーモールド接続部とを含み、第1モールド構造物は、当該一群のスルーモールド接続部を実質的に封止し、当該一群のスルーモールド接続部は、第1モールド構造物を通して露出される。
一例において、電子デバイスは無線携帯デバイスである。
他実施形態によれば、電子パッケージを製造する方法があたえられる。この方法は、第1側及び第2側を有する基板を与えるステップであって、当該基板は一以上の電子コンポーネントを受容するべく構成される、ステップと、一群のスルーモールド接続部を当該基板の第1側に配列するステップであって、当該スルーモールド接続部はリフロー不可能な導電材料から実質的に形成される、ステップと、当該基板の第1側に第1電子コンポーネントを取り付けるステップと、第1モールド構造物を当該基板の第1側に適用し、当該第1モールド構造物が当該基板の第1側の少なくとも一部分の上に延びて当該一群のスルーモールド接続部を実質的に封止するようにするステップと、当該第1モールド構造物の一部分を除去して当該一群のスルーモールド接続部を露出させるステップとを含む。
一例において、第1モールド構造物を当該基板の第1側に適用するステップは、第1電子コンポーネントの少なくとも一部分を第1モールド構造物の中に封止することを含む。
一例において、方法はさらに、第2電子コンポーネントを基板の第2側に取り付けるステップと、第2モールド構造物を当該基板の第2側に適用し、当該第2モールド構造物が当該基板の第2側の上に延びるようにするステップとを含む。一例において、第2モールド構造物を当該基板の第2側に適用するステップは、第2電子コンポーネントの少なくとも一部分を第2モールド構造物の中に封止することを含む。
一例において、リフロー不可能な導電材料は、摂氏400度よりも大きな、又は摂氏500度よりも大きな、又は摂氏600度よりも大きな、又は摂氏700度よりも大きな、又は摂氏800度よりも大きな、又は摂氏900度よりも大きな融点を有する。一例において、リフロー不可能な導電材料は、銅、ニッケル、金及び銀のいずれか一以上を含み、又は銅、ニッケル、金及び銀のいずれか一以上からなる。
一例において、リフロー不可能な導電材料は、スズ、アンチモン及びパラジウムのいずれか一以上を含み、又はスズ、アンチモン及びパラジウムのいずれか一以上からなる。
一例において、リフロー不可能な導電材料は、非はんだ材料から形成される。
一例において、リフロー不可能な導電材料は、自身へのはんだ付けを目的として構成される。
一例において、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部は中空である。一例において、中空のスルーモールド接続部の内側にフィラーが与えられる。一例において、フィラーはプラスチックを含む。
一例において、第1モールド構造物の一部分を除去して一群のスルーモールド接続部を露出させるステップは、第1モールド構造物の外面に、各スルーモールド接続部の周囲を画定して各スルーモールド接続部に隣接するいずれの堀又は溝も存在しないようにされる。
一例において、第1モールド構造物の一部分を除去するステップは、第1モールド構造物の外面にアブレーションをもたらすことを含む。一例において、第1モールド構造物の外面にアブレーションをもたらすことは、レーザアブレーション及びグラインディングのうちの一以上を含む。
一例において、第1モールド構造物の一部分を除去するステップは、第1モールド構造物の材料を除去して第1モールド構造物の中に少なくとも一つのウェルを形成することを含み、一群のスルーモールド接続部のうちの対応するスルーモールド接続部の表面が当該ウェルによって露出されて当該ウェルの中に陥凹される。一例において、第1モールド構造物の材料を除去して当該モールド構造物の中にウェルを形成することは、当該ウェルの深さに沿って実質的に均一の断面積を有するように当該ウェルを形成することを含み、当該実質的に均一の断面積は、対応するスルーモールド接続部の露出面の面積と実質的に同じである。一例において、方法はさらに、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面にはんだ部分を、当該はんだ部分がウェルから突出するように結合するステップを含む。
一例において、第1モールド構造物の一部分を除去するステップは、第1モールド構造物の材料を除去して、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面が、第1モールド構造物の外面と実質的に面一になるようにすることを含む。一例において、第1モールド構造物の一部分を除去するステップは、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面と、第1モールド構造物の外面とが共同して平坦面を画定するようにされる。一例において、方法はさらに、一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面にはんだ部分を、当該はんだ部分が第1モールド構造物から突出するように結合するステップを含む。
一例において、一群のスルーモールド接続部は一群のピラーを含み、一群のスルーモールド接続部を基板の第1側に配列するステップは、一群のピラーの各ピラーを当該基板の第1側から離れるように延びるように配列することを含む。一例において、一群のスルーモールド接続部はさらに一群の第1フランジを含み、各第1フランジが、一群のピラーのうちの対応する一つのピラーの第1端に配置され、当該一群のスルーモールド接続部を基板の第1側に配列するステップはさらに、各第1フランジを当該基板の第1側に、当該ピラーが当該基板の第1側から離れるように配列することを含む。一例において、一群のピラー及び一群の第1フランジの対応するものが単数片として一体に形成される。一例において、一群のスルーモールド接続部はさらに一群の第2フランジを含み、各第2フランジが、一群のピラーのうちの対応する一つのピラーの、第1端に対向する第2端に配置され、第1モールド構造物の一部分を除去して一群のスルーモールド接続部を露出させるステップは、第1モールド構造物を通して第2フランジを露出させることを含む。一例において、一群のピラー及び一群の第2フランジの対応するものが単数片として一体に形成される。
一例において、一群のスルーモールド接続部は、一群の楕円体、球、又はこれらの組み合わせを含む。
一例において、一群のスルーモールド接続部を基板の第1側に配列するステップは、結合一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部を、基板に設けられ又は基板に埋め込まれる対応する導電ノードに結合することを含む。一例において、導電ノードは、基板に設けられ又は基板に埋め込まれる導電パッドを含む。一例において、一群のスルーモールド接続部を基板の第1側に配列するステップはさらに、導電パッドを、対応するスルーモールド接続部にはんだ付けすることを含む。一例において、導電パッド及び対応するスルーモールド接続部は、リフロー不可能な導電材料から単数片として一体に形成される。
一例において、一群のスルーモールド接続部は実質的に第1電子コンポーネントを取り囲む。
これらの典型的な側面及び実施形態の、さらなる他の側面、実施形態及び利点が以下に詳述される。ここに開示される実施形態は、ここに開示される原理の少なくとも一つに整合する任意の態様で他の実施形態と組み合わせてよく、「一実施形態」、「いくつかの実施形態」、「一代替実施形態」、「さまざまな実施形態」、「一つの実施形態」等への参照は、必ずしも相互に排他的ではなく、記載される特定の特徴、構造又は特性が少なくとも一つの実施形態に含まれ得ることを示す意図である。ここでのかかる用語が現れても、必ずしもすべてが同じ実施形態を参照するわけではない。
少なくとも一つの実施形態の様々な側面が、縮尺どおりに描かれることを意図しない添付図面を参照して以下に説明される。図面は、様々な側面及び実施形態の例示及びさらなる理解を与えるべく含まれており、本明細書に組み入れられて本明細書の一部を構成するが、本発明の限界を画定するように意図されるわけではない。図面において、様々な図面に示される同一又はほぼ同一のコンポーネントはそれぞれが同じ番号によって表される。明確性を目的として、すべての図面にすべてのコンポーネントが標識されるわけではない。
ここに記載される複数の側面及び実施形態は、電子パッケージに関し、好ましくは別個の回路基板に結合するための両面電子パッケージに関する。詳しくは、ここに記載される複数の側面及び実施形態は、電子パッケージの当該別個の回路基板への結合を容易にするべく、一アレイのはんだボールの使用の代替例を与える。一アレイのはんだボールの使用の代替例は、加熱されたときの改善された寸法安定性を与え得るとともに、電子パッケージが、検証試験、輸送の間、又は当該パッケージの操作使用中に遭遇する衝撃力を受けたときの改善された機械的性能をも与え得る。電子パッケージの作製に必要とされる離散製造ステップを少なくすることができるので、個々の電子パッケージそれぞれを製造する時間及びコストを低減できる可能性がある。
理解すべきことだが、ここに説明されるパッケージ、デバイス及び方法の実施形態は、以下の説明に記載され又は添付図面に示されるコンポーネントの構造及び配列の詳細への適用に限られない。パッケージ、デバイス及び方法は、他の実施形態に実装することができ、様々な態様で実施又は実行することができる。特定の実装例が単なる例示目的でここに与えられ、限定を意図しない。また、本明細書中で使用する表現及び用語は、説明のためのものであって、限定するものとみなすべきではない。ここでの「含む」、「備える」、「有する」、「包含する」、及びこれらのバリエーションの使用は、これらよりも後に列記される項目及び均等物並びに付加的な項目を包括することを意味する。「又は」及び「若しくは」への言及は包括的に解釈され、「又は」及び「若しくは」を使用して記載される任意の項目が、記載される項目のうち一つ、一を超えるもの、及びすべてのもののいずれかを示し得る。
図1A~図1Dは、様々な作製ステージにおける背景技術の個々の電子パッケージ10のストリップの断面図を示す。各ストリップは、多数の電子パッケージ又はユニット10を包含する。図1A~図1Dの破線は、隣接する電子パッケージ10間の境界を示す。
図1Aは、ストリップ1が設けられる作製状態を示し、ストリップ1は、上向き面21及び下向き面22を備える基板パネル2を含む。上向き面21と下向き面22とは、基板パネル2の対向表面を形成する。用語「上」及び「下」は、ここで、図1A~図1Dに示される基板パネル2の異なる面の相対的配置を示すためにのみ使用され、作製中、ストリップ1が、図1A~図1Dに示される配向とは異なる配向で配置され得ることがわかる。初期の作製状態(図示せず)において、モールド構造物32が、基板パネル2の下向き面22を覆うように適用される。複数の電子パッケージ10のそれぞれ一つに対し、電子コンポーネント4が基板パネル2の上向き面21に取り付けられる。複数の電子パッケージ10のそれぞれに対し、はんだボール5のアレイが、基板パネル2の上向き面21に配列される。はんだボール5のアレイは、実質的に電子コンポーネント4を取り囲む。各はんだボール5が、基板パネル2に設けられた対応する導電パッド(図示せず)に結合される。複数の導電パッドが、基板パネル2に取り付けられる一以上の電子コンポーネントへの、例えば電子コンポーネント4への、基板パネル2の導電経路の一部を形成する。
図1Bは、図1Aに示された作製状態の後の作製状態を示す。図1Bに示される作製状態において、基板パネル2の上向き面21を覆うようにモールド構造物31が適用され、ストリップ1の各電子パッケージユニット10に対するはんだボール5のアレイと電子コンポーネント4とが封止される。モールド構造物31を基板パネル2に適用した結果、はんだボール5及び電子コンポーネント4がモールド構造物31の平坦外面311の下に埋め込まれる。
図1Cは、図1Bに示された作製状態の後の作製状態を示す。図1Cに示される作製状態において、モールド構造物31の平坦外面311にグラインディングオペレーションが行われ、モールド構造物から材料が除去されてはんだボール5が露出される。しかしながら、グラインディングオペレーションによって、はんだボール5の材料の一部も除去され、はんだボール5はその初期の球状態から変形し得る。
図1Dは、図1Cに示された作製状態の後の作製状態を示す。図1Dに示される作製状態において、モールド構造物31から材料をアブレーションすることによって、各はんだボール5のまわりに堀又は溝312が形成される。また、アブレーションオペレーションによって、はんだボール5の材料の一部が除去され、及び/又ははんだボール5が変形される。堀又は溝312は、別個の回路基板へのその後のはんだ付けの間に、各はんだボール5から発生した揮発性コンポーネントを受容するリザーバを与える。しかしながら、堀又は溝312を組み入れることにより、隣接するはんだボール5間のピッチ又は間隔が大きくなる。基板パネル2に設けられるはんだボール5のアレイと各導電パッドとの機械的インタフェイスはまた、検証試験(一以上の落下試験を含み得る)、輸送の間、又は操作使用中に複数の電子パッケージユニット10のうちの個々の電子パッケージユニットが衝撃力を受けたときの、クラッキングに対して脆弱な領域も画定し得る。
引き続いての作製状態(図示せず)において、電子パッケージ10のうちの個々の電子パッケージが、図1A~図1Dに示される破線に沿ってストリップ1から分離されることにより、離散電子パッケージ10が形成される。
電子パッケージとその特徴
図2は、本開示の複数側面に係る電子パッケージ100の第1例の模式的な断面図を示す。電子パッケージ100は、形状が一般に平坦な基板パネル2を有する。基板パネル2は積層構造を有してよい。基板パネル2はセラミック基板を含んでよい。セラミック基板は、低温同時焼成セラミック基板を含んでよい。しかしながら、基板パネル2を形成するべく他の材料も使用してよいことも理解される。基板パネル2は、対向する第1面21及び第2面22を有する。
基板パネル2の第1面21には、はんだボール(図示せず)の配列体によってフリップチップ41が取り付けられる。
一群のスルーモールド接続部50が、実質的にフリップチップ41を取り囲む。図2に示される例において、スルーモールド接続部50は随意的に、銅から形成される中実の円筒ピラーである。しかしながら、一群のスルーモールド接続部50はその代わり、任意の他の適切なリフロー不可能な導電材料から形成されてよいことも理解される。例として限定することなく、ニッケル、銀及び金が、スルーモールド接続部50のリフロー不可能な導電材料に対する他の適切な候補材料の例となる。「リフロー不可能な導電材料」とは、その融点がはんだ材料のリフローに必要な温度未満である導電材料を意味する。銅、ニッケル、銀及び金はそれぞれ、摂氏1084度、摂氏1453度、摂氏961度及び摂氏1063度の融点を有する。これとは対照的に、既知のはんだ材料は、その組成に応じて摂氏約90度から摂氏約400度の間の任意の温度でリフローを開始する。
図3は、図2の電子パッケージ100の模式的な平面図を示す。図3に示されるように、一群のスルーモールド接続部50は、第1下位群50a及び第2下位群50bがフリップチップ41まわりに矩形パターンで配列される。第1下位群50aのスルーモールド接続部50は、第2下位群50bのスルーモールド接続部を取り囲む。第1下位群50a及び第2下位群50bのスルーモールド接続部50の矩形配列は、フリップチップ41の矩形プロファイルに対応する。しかしながら、一群のスルーモールド接続部50によって囲まれるプロファイル及び面積は、当該一群のスルーモールド接続部によって囲まれる電子コンポーネント(例えばフリップチップ41)のサイズに応じて異なることも理解される。
第1モールド構造物31が、基板パネル2の第1面21の上に延びる。第1モールド構造物31は随意的に、エポキシ材料から形成される。しかしながら、他の材料を代わりに使用して第1モールド構造物31を形成してよいことも理解される。第1モールド構造物31は、一群のスルーモールド接続部50を実質的に封止し、一般に平坦な外面311を画定する。図2の例において、一群のスルーモールド接続部50は、第1モールド構造物31において画定された対応するウェル313によって露出される。図2に示される例では、一群のスルーモールド接続部50はそれぞれが、対応するウェル313を有する。一群のスルーモールド接続部50を形成するピラーはそれぞれが、対向する第1端面51及び第2端面52を有する。第1端面51は、基板パネル2上に又は基板パネル2内に画定される導電ノード(図示せず)に結合される。一群のスルーモールド接続部50の各ピラーは、基板パネル2の第1面21から離れるように延びる。一群のスルーモールド接続部50の各ピラーの第2端面52は、可視となるように各ウェル313によって露出されて各ウェル313内に陥凹する。各ウェル313は平面が円形であり、当該ウェルの深さ「d」に沿って均一の断面積を有する。ウェル312の断面積は、一群のスルーモールド接続部50を形成するピラーのそれぞれの露出された端面52の面積と実質的に同じである。図2の実施形態の代替実施形態において、一群のスルーモールド接続部50はそれぞれが、第1モールド構造物31の外面311と実質的に面一とされる。
図2において見えるように、第1モールド構造物31の外面311には、各スルーモールド接続部50の周囲を画定して各スルーモールド接続部50に隣接するいずれの堀又は溝も存在しない。このような堀又は溝がいずれも存在しないことにより、スルーモールド接続部50の隣接するもの同士の間隔を狭くすることができる。スルーモールド接続部50の隣接するものは、約300マイクロメートルと約450マイクロメートルとの間にあるピッチ間隔「p」を有してよい。電子パッケージ100は、約0.6ミリメートルから約0.8ミリメートルの範囲にある厚さ「z」を有してよい。
図2に示される例において、フリップチップ41は、第1モールド構造物31の平坦外面311の下に埋め込まれる。しかしながら、他実施形態において、フリップチップ41は、第1モールド構造物31を通して露出されてよいことも理解される。例として限定することなく、いくつかの代替実施形態において、フリップチップ41の外面411は、第1モールド構造物31の平坦外面311と実質的に面一にされてよい。
図2の電子パッケージ100において、半導体ダイ42が、はんだボール(図示せず)のアレイを使用して基板パネル2の第2面22に取り付けられる。しかしながら、代替実施形態において、半導体ダイ42を基板パネル2に取り付けるべく、ワイヤボンディングのような他の形態の表面実装技術が使用されてよいことも理解される。フィルタ43及び他の電子コンポーネント44、45もまた、任意の適切な形態の表面実装技術によって基板パネル2の第2面22に取り付けられる。第2モールド構造物32が、基板パネル2の第2面22の上に延びる。第1モールド構造物31と共通して、第2モールド構造物32も随意的に、エポキシ材料から形成される。半導体ダイ42、フィルタ43、及び他の電子コンポーネント44、45が、第2モールド構造物32の外面321の下に完全に封止される。
第1モールド構造物31及び第2モールド構造物32は、基板パネル2に取り付けられた電子コンポーネント(例えばフリップチップ41、半導体ダイ42、フィルタ43)を、検証試験、輸送の間、又は操作使用中に遭遇する衝撃負荷から保護するのに役立ち得る。衝撃負荷が、第1モールド構造物31及び第2モールド構造物32全体にわたって放散されることが、電子コンポーネントが遭遇する力を低減するのに役立ち得る。
図4は、電子パッケージ100’の第2例の断面図を示す。図2に示される電子パッケージ100と共通する特徴は、同じ参照記号で表される。図4の電子パッケージ100’は、はんだ7の一部分が、一群のスルーモールド接続部50を形成するピラーのそれぞれの露出された端面52に結合されている点で、図2の電子パッケージ100と異なる。図4に示される例において、はんだ部分7が、第1モールド構造物31の外面311から突出する。しかしながら、他実施形態において、はんだ部分7が、第1モールド構造物31の外面311と実質的に面一にされてよいことも理解される。
図4において見えるように、第1モールド構造物31の外面311には、各スルーモールド接続部50の周囲を画定して各スルーモールド接続部50に隣接するいずれの堀又は溝も存在しない。このような堀又は溝がいずれも存在しないことにより、図2の例に関連して上述した態様と同様に、スルーモールド接続部50の隣接するもの同士の間隔を狭くすることができる。
図2から図4に示される電子パッケージ100、100’は、電子コンポーネント(例えばフリップチップ41、半導体ダイ42、フィルタ43)が基板パネル2の対向側21、22に取り付けられることに基づいて、両面(double-sided(DS))パッケージと称してよい。
図2及び図4の電子パッケージ100、100’は、図5に示される回路基板8のような回路基板に取り付けるべく顧客に供給されてよい。本開示の引き続いての段落に詳細に説明されることだが、回路基板8はそれ自体が無線デバイスのような電子デバイスの一部を形成し得る。例として限定することなく、無線デバイスは、携帯電話機、タブレットコンピュータ、スマートウォッチ及びラップトップコンピュータの形態をとってよい。
図5は、回路基板8に結合されるときの電子パッケージ100、100’の断面図を示す。電子パッケージ100、100’は、図2及び図4の見方に対して反転して示される。電子パッケージ100、100’が、はんだ70を使用して回路基板8に結合され、一群のスルーモールド接続部50を形成するピラーのそれぞれの第2端面52が、回路基板8上の対応取り付け箇所に結合される。図4の電子パッケージ100’にとってのはんだ7の部分が、はんだ70に対応する。電子パッケージ100、100’は、第1モールド構造物31の外面311と回路基板8との間のクリアランス「y」を残すように回路基板8に取り付けられる。クリアランス「y」は、フリップチップ41を、曲げ又は落下により加わる負荷に起因する損傷から保護するのに役立ち得る。フリップチップ41が(図2及び図4に示されるように)モールド構造物31の外面311の下に埋め込まれている場合、外面311とフリップチップ41の外面411との間にある第1モールド構造物31の材料が、電子パッケージ100、100’の曲げ又は落下により加わる負荷からの付加的な保護を当該フリップチップに与え得る。理解されることだが、半導体ダイ42、フィルタ43、及び他の電子コンポーネント44、45を封止する第2モールド構造物32は、曲げ又は落下からの保護をこれらのコンポーネントに与え得る。
ひとたび電子パッケージ100、100’が回路基板8に結合されると、一群のスルーモールド接続部50はそれぞれが、電子パッケージ100、100’と回路基板8との間に導電経路を与える。さらに、一群のスルーモールド接続部50は、電子パッケージ100、100’と回路基板8との間に熱が通過するための熱伝導経路も与え得る。
図6A及び図6Bは、反転されて回路基板8に結合された電子パッケージ100、100’の領域「A」(図5参照)の模式的な詳細図を示す。各図は、一群のスルーモールド接続部50がどのようにして基板パネル2の第1面21に取り付けられるのかについての代替実施形態を示す。
図6Aに示されるように、基板パネル2の第1面21に導電パッド9が取り付けられる。はんだマスク91がパッド9の周囲を画定し得る。スルーモールド接続部50iが導電パッド9に取り付けられ、はんだマスク91が当該スルーモールド接続部を当該パッドに結合する。詳しくは、スルーモールド接続部50を形成するピラーの第1端面51が、導電パッド9に取り付けられる。導電パッド9は随意的に銅から形成され、電子パッケージ100、100’と回路基板8との間に導電インタフェイス又はノードを与えるのに役立つ。しかしながら、導電パッド9は、所望のレベルの電気及び/又は熱伝導度を与える任意の他の適切な材料から形成されてよいことも理解される。回路基板8も同様に導電パッド81を含む。はんだ70が、(第2端面52を介して)スルーモールド接続部50を導電パッド81に結合する役割を果たす。この態様において、電子パッケージ100、100’は回路基板8に物理的かつ電気的に接続される。
図6Bは、導電パッド9が各スルーモールド接続部50と単数片として一体に形成されている点で図6Aの実施形態と異なる。そのため、図示の実施形態において、スルーモールド接続部50と導電パッド9との間の機械的インタフェイス又はジョイントの必要性が省かれる。導電パッド9とスルーモールド接続部50とを単数片として一体にすることにより、パッド9とスルーモールド接続部50との間にはんだ付け又は他の機械的インタフェイスを使用する場合と比較して、落下試験のような検証試験中の性能が向上し得る。
図面に示されないにもかかわらず、基板パネル2は、導電パッド9と、基板パネル2に取り付けられるフリップチップ41、半導体ダイ42、フィルタ43、及び他の電子コンポーネント44、45のような様々な電子コンポーネントとの間の導電経路を含む。例として、基板パネル2は、ビア及び/又は導電トラックの配列体を含むプリント回路基板としてよい。
スルーモールド接続部の典型的な形状及びプロファイル
図7A~図7Dは、スルーモールド接続部50のための異なる構成の様々な例を示す。図7Aは、第1フランジ511及び第2フランジ512が相互接続ピラー513の対向端に配置されるI字断面に似たスルーモールド接続部50’を示す。第1フランジ511及び第2フランジ512と相互接続ピラー513とが、(上述のような)銅又は他の適切なリフロー不可能な導電材料から単数片として一体に形成される。図7Bは、第1フランジ511がピラー513の一端に配置されるT字断面に似たスルーモールド接続部50’’を示す。第1フランジ511とピラー513とが、(上述のような)銅又は他の適切なリフロー不可能な導電材料から単数片として一体に形成される。図7Cは、図2及び図4の実施形態を参照して図示及び記載されたものに対応するスルーモールド接続部50’’’を示す。スルーモールド接続部50’’’は、(上述のような)銅又は他の適切なリフロー不可能な導電材料から形成された中実の円筒ピラー513の形態にある。図7Dは、(上述のような)銅又は他の適切なリフロー不可能な導電材料から形成された形状が一般に回転楕円体であるスルーモールド接続部50’’’’を示す。理解されることだが、図7A~図7Dに示されるものとは異なるプロファイルを有するスルーモールド接続部もまた用いることができる。
電子パッケージを製造する方法
図8A~図8Fは、電子パッケージ100、100’のような電子パッケージを製造するのに使用される作製ステップ1001、1002、1003、1004、1005、1006の例を示す。これらの図面に示される例に対し、先行するステップ(図示せず)において、半導体ダイ42、フィルタ43、及び他の電子コンポーネント44、45の形態にある電子コンポーネントが、基板パネル2の第2面22に取り付けられている。ダイ42は、はんだボール(図示せず)のアレイによって取り付けられ、フィルタ43及び他の電子コンポーネント44、45は、ワイヤボンディングのような表面実装技術の任意の適切な手段によって取り付けられる。第2モールド構造物32は、半導体ダイ42、フィルタ43、及び他の電子コンポーネント44、45を第2モールド構造物32の外面321の下に封止するように基板パネル2の第2面22の上に適用される。しかしながら、他実施形態において、半導体ダイ42、フィルタ43、及び他の電子コンポーネント44、45を基板パネル2の第2面22に取り付けることと、第2モールド構造物32を適用することとは、図8A~図8Fに示される作製ステップの後に行ってよいことも理解される。
図8Aは、基板パネル2が設けられる作製ステップ1001を示す。先行する段落に記載されるように、図8Aに示される実施形態に対し、基板パネル2には半導体ダイ42、フィルタ43、及び他の電子コンポーネント44、45が設けられるが、これらは、前もって基板パネル2に取り付けられて第2モールド構造物32内に封止されている。
図8Bは、一群のスルーモールド接続部50が基板パネル2の第1面21に配列される作製ステップ1002を示す。一群のスルーモールド接続部50は、前述したように銅又は他の導電リフロー不可能な材料から形成される一群の円筒ピラーとして設けられる。前述したように、スルーモールド接続部50のピラーはそれぞれが、対向する第1端面51及び第2端面52を有する。スルーモールド接続部50を形成するピラーはそれぞれが、第1端面51が基板パネル2の第1面21に取り付けられるように配列され、当該ピラーは当該パネルの第1面から離れるように延びる。一群のスルーモールド接続部50は、導電パッド9に、又は各導電パッド9と一体に単数片として形成されたスルーモールド接続部50に結合されてよい。これは、図6A及び図6Bに関連して上述したとおりである。導電パッド9は、図8A~図8Fのいずれにも示されない。
図8Cは、フリップチップ41が、はんだボール(図示せず)のアレイを使用して基板パネル2の第1面21に取り付けられる作製ステップ1003を示す。
図8Dは、第1モールド構造物31が基板パネル2の第1面21の上に適用されて一群のスルーモールド接続部50及びフリップチップ41が封止される作製ステップ1004を示す。この作製ステップ1004において、フリップチップ41の外面411は、第1モールド構造物31の外面311の下に埋め込まれる。
図8Eは、第1モールド構造物31の一部分が除去され、一群のスルーモールド接続部50のそれぞれの箇所においてウェル313が第1モールド構造物31に形成される作製ステップ1005を示す。スルーモールド接続部50を形成するピラーのそれぞれの第2端面52が、ウェル313によって露出されてウェル313内に陥凹する結果、第2端面52は、当該ウェルの中をのぞき込んだときに可視となる。第1モールド構造物31の材料を局所的に除去して各ウェル313を形成するべくレーザアブレーション又は同様のプロセスが用いられる。これによってスルーモールド接続部50が露出される。この作製ステップ1005が完了すると、図2に示されるものに対応する電子パッケージ100が得られる。
図8Fは、はんだ7の一部分が、一群のスルーモールド接続部50を形成するピラーのそれぞれの第2端面52に結合される作製ステップ1006を示す。はんだ7の当該一部分は、第1モールド構造物31の外面311から突出する。前述したように、はんだ7の当該一部分により、回路基板8のような回路基板と電子パッケージとのその後の結合が容易となり得る。この作製ステップ1006が完了すると、図4に示されるものに対応する電子パッケージ100’が得られる。
理解されることだが、作製ステップ1003は、作製ステップ1002に先行してよく、作製ステップ1002と実質的に同時に行われてもよい。
図9A~図9Eは、電子パッケージ100’’’の製造に使用される他例の作製ステップ1001’、1002’、1003’、1004’、1005’を示す。図9A~図9Dの作製ステップ1001’、1002’、1003’及び1004’はそれぞれが、図8A~図8Dのステップ1001、1002、1003及び1004に対応する。しかしながら、図9Eに示される作製ステップ1005’は、第1モールド構造物31の平坦外面311全体が、グラインディング又は同様のプロセスによってアブレーションを受けて第1モールド構造物31の外面から材料の薄層が徐々に除去される点で図8Eの作製ステップ1005と異なる。アブレーションステップが完了すると、第1モールド構造物31の平坦外面311は、一群のスルーモールド接続部50の第2端面52と実質的に面一になる。
図8A~図8F及び図9A~図9Eに関連して記載される作製ステップから得られる電子パッケージ100、100’、100’’は、前述したように回路基板8に結合されてよい。
他実施形態において、第1モールド構造物31及び第2モールド構造物32の一方又は双方を覆うようにコンフォーマルシールド層(図示せず)を設けてもよい。このシールド層は、電子パッケージ100、100’、100’’のための電磁干渉シールドを画定する。
電子パッケージの基板パネルに取り付けられる典型的なコンポーネント
理解されることだが、図示されて上述された電子パッケージ100、100’、100’は、基板パネル2に取り付けられる様々な異なる電子コンポーネントを用いてよい。例として、図10は、はんだボールのアレイによって基板パネル2の第1面21に半導体ダイが取り付けられ、任意の適切な表面実装技術によって当該基板パネルの第2面22に他の電子コンポーネントが取り付けられる一実施形態の両面電子パッケージ1010を示す。さらなる例として、図11は、基板パネル2の第1面21に一以上の増幅器及び/又はスイッチが取り付けられ、当該基板パネルの第2面22にフィルタ/フィルタ系デバイスが取り付けられる一実施形態の両面電子パッケージ1012を示す。さらなる例として、図12は、基板パネル2の第1面21に一以上の低雑音増幅器(LNA)モジュール及びスイッチが取り付けられ、当該基板パネルの第2面22にフィルタ/フィルタ系デバイスが取り付けられる一実施形態の両面電子パッケージ1013を示す。
電子パッケージを組み入れる典型的なデバイス
図13は、両面電子パッケージ100がどのようにして無線デバイス500のような電子デバイスに実装され得るかの一例を示す。図13の無線デバイス500の例において、電子パッケージ100は、図13において破線で表されるLNA又はLNA関連モジュールとしてよい。例として、LNAモジュール100は、一以上のLNA104、バイアス/論理回路432、及び帯域選択スイッチ430を含んでよい。かかる回路の一部又はすべてを、LNAモジュール100の基板パネル2に取り付けられる半導体ダイに実装することができる。かかるLNAモジュールにおいて、デュプレクサ400の一部又はすべてを、ここに記載される一以上の特徴を有する両面パッケージを形成するべく基板パネル2に取り付けることができる。
図13はさらに、無線デバイス500の例に関連する様々な特徴を描く。図13に具体的に示されないにもかかわらず、電子パッケージ100はその代わり、LNAモジュールの代わりにダイバーシティ受信(RX)モジュールの形態をとってもよい。代替的に、電子パッケージ100は、ダイバーシティRXモジュールとLNAモジュールとの組み合わせの形態をとってもよい。また、ここに記載される一以上の特徴を有する両面パッケージ100を、非LNAモジュールとして無線デバイス500に実装できることも理解される。
無線デバイス500の例において、電力増幅器(PA)回路518が複数のPAを有し、このPA回路は、増幅されたRF信号を(デュプレクサ400を介して)スイッチ430に与え、このスイッチ430は、増幅されたRF信号をアンテナ524に引き回すことができる。PA回路518は、既知の態様で構成及び動作され得る送受信器514から未増幅のRF信号を受信することができる。
送受信器514はまた、受信信号を処理するように構成され得る。かかる受信信号は、デュプレクサ400を介してアンテナ524からLNA104へと引き回すことができる。LNA104の様々な動作を、バイアス/論理回路432によって容易にすることができる。
送受信器514は、ベース帯域サブシステム510と相互作用するように示される。ベース帯域サブシステム510は、ユーザにとって適切なデータ及び/又は音声信号と、送受信器514にとって適切なRF信号との変換を与えるように構成される。送受信器514はまた、無線デバイス500の動作のための電力を管理するべく構成される電力管理コンポーネント506に接続されるように示される。かかる電力管理コンポーネントもまた、ベース帯域サブシステム510の動作を制御することができる。
ベース帯域サブシステム510は、ユーザへ与えられ及びユーザから受信される音声及び/又はデータの様々な入出力を容易にするべくユーザインタフェイス502に接続されるように示される。ベース帯域サブシステム510はまた、無線デバイスの動作を容易にするべく、及び/又はユーザのために情報を格納するべく、データ及び/又は命令を格納するように構成されるメモリ504にも接続される。
一定数の他の無線デバイス構成が、ここに記載される一以上の特徴を利用し得る。例えば、無線デバイスをマルチバンドデバイスとする必要はない。他例において、無線デバイスは、ダイバーシティアンテナのような付加的なアンテナ、並びにWi-Fi、Bluetooth(登録商標)及びGPSのような付加的な接続機能を含み得る。
ベース帯域サブシステム510は、ユーザへ与えられ及びユーザから受信される音声及び/又はデータの様々な入出力を容易にするべくユーザインタフェイス502に接続されるように示される。ベース帯域サブシステム510はまた、無線デバイスの動作を容易にするべく、及び/又はユーザのために情報を格納するべく、データ及び/又は命令を格納するように構成されるメモリ504にも接続される。
一定数の他の無線デバイス構成が、ここに記載される一以上の特徴を利用し得る。例えば、無線デバイスをマルチバンドデバイスとする必要はない。他例において、無線デバイスは、ダイバーシティアンテナのような付加的なアンテナ、並びにWi-Fi、Bluetooth(登録商標)及びGPSのような付加的な接続機能を含み得る。
なお、図面は説明のみを目的としており、縮尺どおりではない。
少なくとも一つの実施形態のいくつかの側面が上述されてきたが、当業者であれば、様々な変更例、修正例、及び改善例を容易に想起するであろうことを理解すべきである。そのような変更例、修正例及び改善例が、本開示の一部であることが意図されるとともに、本発明の範囲内に存在することが意図される。したがって、上述した説明及び図面は単なる例示であり、本発明の範囲は、添付の特許請求の範囲及びその等価物の適切な構成から決定されるべきである。
Claims (20)
- 電子パッケージであって、
第1面及び第2面を有する基板であって、一以上の電子コンポーネントを受容するべく構成される基板と、
前記基板の第1面に取り付けられる第1電子コンポーネントと、
前記基板の第1面の少なくとも一部の上に延びる第1モールド構造物と、
前記基板の第1面に設けられる一群のスルーモールド接続部と
を含み、
前記スルーモールド接続部はリフロー不可能な導電材料から実質的に形成され、
前記第1モールド構造物は前記一群のスルーモールド接続部を実質的に封止し、
前記一群のスルーモールド接続部は前記第1モールド構造物を通して露出される、電子パッケージ。 - 前記基板の第2面に取り付けられる第2電子コンポーネントと、
前記基板の第2面の少なくとも一部の上に延びる第2モールド構造物と
をさらに含む、請求項1の電子パッケージ。 - 前記リフロー不可能な導電材料は、摂氏400度よりも大きな、又は摂氏500度よりも大きな、又は摂氏600度よりも大きな、又は摂氏700度よりも大きな、又は摂氏800度よりも大きな、又は摂氏900度よりも大きな融点を有する、請求項1の電子パッケージ。
- 前記リフロー不可能な導電材料は、銅、ニッケル、金及び銀のいずれか一以上を含み、又は銅、ニッケル、金及び銀のいずれか一以上からなる、請求項3の電子パッケージ。
- 前記リフロー不可能な導電材料は非はんだ材料から形成される、請求項1の電子パッケージ。
- 前記第1モールド構造物の外面には、各スルーモールド接続部の周囲を画定して各スルーモールド接続部に隣接するいずれの堀又は溝も存在しない、請求項1の電子パッケージ。
- 前記一群のスルーモールド接続部のうち少なくとも一つのスルーモールド接続部は、前記第1モールド構造物において画定される対応するウェルにおいて陥凹であり、前記スルーモールド接続部の表面が前記ウェルによって露出されて前記スルーモールド接続部の露出面を画定する、請求項1の電子パッケージ。
- 前記ウェルは、前記ウェルの深さに沿って実質的に均一の断面積を有し、
前記実質的に均一の断面積は、対応するスルーモールド接続部の露出面の面積と実質的に同じである、請求項7の電子パッケージ。 - 前記一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面が、前記第1モールド構造物の外面と実質的に面一である、請求項1の電子パッケージ。
- 前記一群のスルーモールド接続部は、前記基板に設けられる又は前記基板に埋め込まれる対応する導電ノードに結合される、請求項1の電子パッケージ。
- 前記導電ノードは、前記基板に設けられる又は前記基板に埋め込まれる導電パッドを含む、請求項10の電子パッケージ。
- 前記導電パッドと前記対応するスルーモールド接続部とは、前記リフロー不可能な導電材料から単数片として一体に形成される、請求項11の電子パッケージ。
- 電子デバイスであって、
一以上の電子パッケージを受容するべく構成される回路基板と、
前記回路基板に取り付けられる電子パッケージと
を含み、
前記電子パッケージは、第1面及び第2面を有する基板であって、一以上の電子コンポーネントを受容するべく構成される基板を含み、
前記電子パッケージはさらに、前記基板の第1面に取り付けられる第1電子コンポーネントと、前記基板の第1面の少なくとも一部の上に延びる第1モールド構造物と、前記基板の第1側に設けられる一群のスルーモールド接続部とを含み、
前記スルーモールド接続部はリフロー不可能な導電材料から実質的に形成され、
前記第1モールド構造物は前記一群のスルーモールド接続部を実質的に封止し、
前記一群のスルーモールド接続部は前記第1モールド構造物を通して露出される、電子デバイス。 - 電子パッケージを製造する方法であって、
第1面及び第2面を有する基板を設けるステップであって、前記基板は一以上の電子コンポーネントを受容するべく構成される、ステップと、
前記基板の第1側に一群のスルーモールド接続部を配列するステップであって、前記スルーモールド接続部はリフロー不可能な導電材料から実質的に形成される、ステップと、
前記基板の第1側に第1電子コンポーネントを取り付けるステップと、
前記基板の第1側に第1モールド構造物を、前記第1モールド構造物が前記基板の第1側の少なくとも一部の上に延びて前記一群のスルーモールド接続部を実質的に封止するように適用するステップと、
前記第1モールド構造物の一部分を除去して前記一群のスルーモールド接続部を露出させるステップと
を含む、方法。 - 前記基板の第2面に第2電子コンポーネントを取り付けるステップと、
前記基板の第2面に第2モールド構造物を、前記第2モールド構造物が前記基板の第2面の少なくとも一部の上に延びるように適用するステップと
をさらに含む、請求項14の方法。 - 前記リフロー不可能な導電材料は、摂氏400度よりも大きな、又は摂氏500度よりも大きな、又は摂氏600度よりも大きな、又は摂氏700度よりも大きな、又は摂氏800度よりも大きな、又は摂氏900度よりも大きな融点を有する、請求項14の方法。
- 前記第1モールド構造物の一部分を除去して前記一群のスルーモールド接続部を露出させるステップは、前記第1モールド構造物の外面に、各スルーモールド接続部の周囲を画定して各スルーモールド接続部に隣接するいずれの堀又は溝も存在しないようにされる、請求項14の方法。
- 前記第1モールド構造物の一部分を除去するステップは、前記第1モールド構造物の材料を除去して前記第1モールド構造物の中に少なくとも一つのウェルを形成することを含み、
前記一群のスルーモールド接続部のうちの対応するスルーモールド接続部の表面が前記ウェルによって露出されて前記ウェルの中に陥凹される、請求項14の方法。 - 前記第1モールド構造物の材料を除去して前記モールド構造物の中に前記ウェルを形成することは、前記ウェルの深さに沿って実質的に均一の断面積を有するように前記ウェルを形成することを含み、
前記実質的に均一の断面積は、前記対応するスルーモールド接続部の露出面の面積と実質的に同じである、請求項18の方法。 - 前記第1モールド構造物の一部分を除去するステップは、前記第1モールド構造物の材料を除去して、前記一群のスルーモールド接続部のうちの少なくとも一つのスルーモールド接続部の露出面が、前記第1モールド構造物の外面と実質的に面一になるようにすることを含む、請求項14の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163255187P | 2021-10-13 | 2021-10-13 | |
US63/255,187 | 2021-10-13 | ||
US17/504,911 | 2021-10-19 | ||
US17/504,911 US20230115846A1 (en) | 2021-10-13 | 2021-10-19 | Electronic Package and Method for Manufacturing an Electronic Package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023058433A true JP2023058433A (ja) | 2023-04-25 |
Family
ID=84000227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022153734A Pending JP2023058433A (ja) | 2021-10-13 | 2022-09-27 | 電子パッケージと、電子パッケージを製造する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20230115846A1 (ja) |
JP (1) | JP2023058433A (ja) |
KR (1) | KR20230052820A (ja) |
CN (1) | CN115985898A (ja) |
DE (1) | DE102022210695A1 (ja) |
GB (1) | GB2613677A (ja) |
TW (1) | TW202326988A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11916119B2 (en) * | 2021-11-03 | 2024-02-27 | Globalfoundries U.S. Inc. | Transistor with self-aligned gate and self-aligned source/drain terminal(s) and methods |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9105483B2 (en) * | 2011-10-17 | 2015-08-11 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US9385052B2 (en) * | 2012-09-14 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages |
DE102016100523B4 (de) * | 2015-11-10 | 2018-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-Stack-Package-on-Package-Strukturen |
US9721903B2 (en) * | 2015-12-21 | 2017-08-01 | Apple Inc. | Vertical interconnects for self shielded system in package (SiP) modules |
US10297913B2 (en) * | 2016-05-04 | 2019-05-21 | Skyworks Solutions, Inc. | Shielded radio frequency component with integrated antenna |
KR20190067839A (ko) * | 2016-10-04 | 2019-06-17 | 스카이워크스 솔루션즈, 인코포레이티드 | 오버몰드 구조를 갖는 양면 라디오-주파수 패키지 |
US10515924B2 (en) * | 2017-03-10 | 2019-12-24 | Skyworks Solutions, Inc. | Radio frequency modules |
US20220319968A1 (en) * | 2021-03-31 | 2022-10-06 | Skyworks Solutions, Inc. | Module having dual side mold with metal posts |
-
2021
- 2021-10-19 US US17/504,911 patent/US20230115846A1/en active Pending
-
2022
- 2022-09-27 JP JP2022153734A patent/JP2023058433A/ja active Pending
- 2022-10-04 GB GB2214604.7A patent/GB2613677A/en active Pending
- 2022-10-07 KR KR1020220128710A patent/KR20230052820A/ko unknown
- 2022-10-07 TW TW111138190A patent/TW202326988A/zh unknown
- 2022-10-11 CN CN202211242206.6A patent/CN115985898A/zh active Pending
- 2022-10-11 DE DE102022210695.4A patent/DE102022210695A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
CN115985898A (zh) | 2023-04-18 |
TW202326988A (zh) | 2023-07-01 |
DE102022210695A1 (de) | 2023-04-13 |
US20230115846A1 (en) | 2023-04-13 |
KR20230052820A (ko) | 2023-04-20 |
GB2613677A (en) | 2023-06-14 |
GB202214604D0 (en) | 2022-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6683795B1 (en) | Shield cap and semiconductor package including shield cap | |
US7745943B2 (en) | Microelectonic packages and methods therefor | |
KR100511728B1 (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
US6737750B1 (en) | Structures for improving heat dissipation in stacked semiconductor packages | |
US7633144B1 (en) | Semiconductor package | |
JP5205867B2 (ja) | 半導体装置及びその製造方法 | |
JPH0846085A (ja) | 半導体装置及びその製造方法 | |
US6552267B2 (en) | Microelectronic assembly with stiffening member | |
WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
JP2009295959A (ja) | 半導体装置及びその製造方法 | |
CN112670278B (zh) | 一种芯片封装结构及芯片封装方法 | |
JP2007073849A (ja) | 電子回路モジュールとその製造方法 | |
KR20050103234A (ko) | 멀티-다이 반도체 패키지 | |
KR20030018642A (ko) | 스택 칩 모듈 | |
US9305912B2 (en) | Stack package and method for manufacturing the same | |
JP2023058433A (ja) | 電子パッケージと、電子パッケージを製造する方法 | |
US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
US20130264722A1 (en) | Multilayered semiconductor device, printed circuit board, and method of manufacturing multilayered semiconductor device | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
JP2006253519A (ja) | 半導体装置 | |
US20110075376A1 (en) | Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same | |
KR101965127B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20090194873A1 (en) | integrated circuit device and a method of making the integrated circuit device | |
US11296005B2 (en) | Integrated device package including thermally conductive element and method of manufacturing same |