DE112011102298T5 - Verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips - Google Patents

Verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips Download PDF

Info

Publication number
DE112011102298T5
DE112011102298T5 DE112011102298T DE112011102298T DE112011102298T5 DE 112011102298 T5 DE112011102298 T5 DE 112011102298T5 DE 112011102298 T DE112011102298 T DE 112011102298T DE 112011102298 T DE112011102298 T DE 112011102298T DE 112011102298 T5 DE112011102298 T5 DE 112011102298T5
Authority
DE
Germany
Prior art keywords
stack
cooling plate
lid
chip
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011102298T
Other languages
English (en)
Other versions
DE112011102298B4 (de
Inventor
Gerald K. Bartley
Jamil A. Wakil
Xiaojin Wei
David Roy Motschman
Kamal K. Sikka
Jiantao Zheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112011102298T5 publication Critical patent/DE112011102298T5/de
Application granted granted Critical
Publication of DE112011102298B4 publication Critical patent/DE112011102298B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3001—Structure
    • H01L2224/3003—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Es wird ein Gehäuse für Chip-Stapel bereitgestellt, das ein Substrat, einen Stapel von Datenverarbeitungskomponenten, mindestens eine Kühlplatte, die thermisch mit dem Stapel verbunden ist, und einen auf dem Substrat angebrachten Deckel aufweist, der den Stapel und die mindestens eine Kühlplatte umschließt, um dadurch einen Wärmeübertragungspfad, der sich von einem der Datenverarbeitungskomponenten zum Deckel über die mindestens eine Kühlplatte und eine Rippe erstreckt, die mit einer Oberfläche des Deckels und der mindestens einen Kühlplatte verbunden ist, und einen zweiten Wärmeübertragungspfad zu definieren, der sich von der einen der Datenverarbeitungskomponenten bis zur Deckeloberfläche erstreckt, ohne durch die mindestens eine Kühlplatte zu verlaufen.

Description

  • Hintergrund
  • Aspekte der vorliegenden Erfindung betreffen die verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips.
  • Beschreibung der zugrunde liegenden Technik
  • Im Allgemeinen stellen elektronische Gehäuse Hardwarekomponenten dar, in denen aktive Einheiten wie beispielsweise Logik- oder Speichereinheiten und passive Einheiten wie beispielsweise Widerstände und Kondensatoren gekapselt sind. Das elektronische Gehäuse führt Funktionen von elektronischen Systemen aus, wie sie beispielsweise in Mobiltelefonen, Personal Computern, in digitalen Musikabspielgeräten usw. verwendet werden. Übliche elektronische Gehäuse werden entweder nach Flip-Chip- oder Drahtbondgehäusen unterschieden.
  • Bei einem typischen elektronischen Flip-Chip-Gehäuse, wie es in 1 gezeigt wird, wird ein einzelner Chip 10 durch kontrolliertes Zusammendrücken mit Chip-Verbindungshöckern 130 (controlled collapse chip connection (C4) bumps) mit einem Substrat 100 aus einem organischen oder Keramikmaterial verbunden, das in einer Unterfüllung 160 gekapselt werden kann. Ein Deckel 120 sorgt für Kühlung und für den mechanischen Schutz des Chips 10. Ein Wärmeübergangsmaterial (thermal interface material, TIM) 150, bei dem es sich um ein Elastomer, einen Klebstoff, ein Gel oder ein Metall handeln kann, kann zwischen dem Chip 10 und dem Deckel 120 angeordnet werden. Ein Klebstoff 170 wie beispielsweise ein Elastomer, ein Epoxidharz oder mechanische Befestigungselemente befestigen den Deckel 120 an dem Substrat 100. Das Substrat 100 kann ferner über Leiterbahnen 140 mit einer Leiterplatte (PCB) 110 verbunden werden.
  • Um die Bandbreite und den Funktionsumfang zu vergrößern, wird das in 1 gezeigte Gehäuse durch mehrere Chips 11, 12, 13 und 14 gemäß 2 erweitert, die zu einem Mehrchip-Substrat 101 zusammengefügt werden. Hierbei nehmen die Abmessungen des elektronischen Gehäuses zu, um die mehreren Chips 11, 12, 13 und 14 aufzunehmen, was Kompromisse zwischen Kosten, Größe und Zuverlässigkeit erfordert. Bei noch einer anderen Konfiguration, die in 3 gezeigt wird, werden mehrere Chips 15 bis 18 auf einem einzigen Chip-Substrat 102 senkrecht übereinander gestapelt.
  • Da in einem bestimmten Chip-Stapel eine Reihe von Chips, Widerständen, Kondensatoren und/oder Speichereinheiten bereitgestellt werden können, kann dieser eine vollständige Funktionseinheit bilden, die nur wenige Zusatzkomponenten erfordert. Demgemäß kann die Verwendung des Chip-Stapels in räumlich beengten Umgebungen wie beispielsweise in Mobiltelefonen und Computern von Vorteil sein. Ferner können gestapelte Chips eine höhere elektrische Verbindungsdichte mit kürzerer Latenzzeit und geringerem Stromverbrauch bieten, wodurch sich die Systemleistungsfähigkeit erhöhen kann. Dies gilt insbesondere für „Mehrkern”-Chips, bei denen es mitunter schwierig ist, die Bandbreite entsprechend dem Speicher angemessen zu erhöhen.
  • Trotz der Vorteile von senkrecht aufgebauten Chip-Stapeln besteht jedoch ein Problem darin, dass der obere Chip dem primären Wärmeübertragungspfad vom Chip-Stapel zum Kühldeckel (z. B. dem Deckel 120 von 1) einen Wärmewiderstand entgegensetzt. Im Normalbetrieb bewirkt dieser Wärmewiderstand eine Erhöhung der Innentemperatur eines elektronischen Chips innerhalb eines Chip-Stapels im Vergleich zu einem nicht gestapelten elektronischen Chip. Demzufolge kann die Leistungsfähigkeit des elektronischen Bauelements mit einem Chip-Stapel verschlechtert werden.
  • Eine Lösung dieses Problems ist in der US-Patentanmeldung 12/177 194 mit dem Titel „SEGMENTATION OF A DIE STACK FOR 3D PACKAGING THERMAL MANAGEMENT” vorgeschlagen worden, deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist. In diesem Fall wird der als Wärmeverteiler fungierende Deckel zur Wärmeübertragung von einer Oberfläche eines Chips an einer Unterseite eines senkrechten Stapels so angeordnet, dass die oberen Chips allgemein kleiner als der/die untere/n Chip/s oder überhaupt in kleinere Blöcke aufgeteilt sind.
  • Kurzdarstellung
  • Gemäß einem Aspekt der Erfindung wird ein Gehäuse für Chip-Stapel bereitgestellt, das ein Substrat, einen Stapel von Datenverarbeitungskomponenten, mindestens eine Kühlplatte, die thermisch mit dem Stapel verbunden ist und einen Deckel aufweist, der auf dem Substrat angebracht ist, um den Stapel und die mindestens eine Kühlplatte zu umschließen und dadurch einen ersten Wärmeübertragungspfad, der sich von einer der Datenverarbeitungskomponenten bis zu dem Deckel über die mindestens eine Kühlplatte und eine Rippe erstreckt, die mit einer Oberfläche des Deckels und der mindestens einen Kühlplatte verbunden ist, und einen zweiten Wärmeübertragungspfad definiert, der sich von einer der Datenverarbeitungskomponenten bis zu Oberfläche des Deckels erstreckt, ohne durch die mindestens eine Kühlplatte zu verlaufen.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zum Montieren eines Gehäuses für Chip-Stapel bereitgestellt, welches das Bilden eines Stapels von Datenverarbeitungskomponenten, das Anbringen mindestens einer Kühlplatte, die thermisch mit dem Stapel verbunden ist, und das Umschließen des Stapels und der mindestens einen Kühlplatte mit einem Deckel aufweist, der auf einem Substrat angebracht ist, um dadurch einen ersten Wärmeübertragungspfad, der sich von einer der Datenverarbeitungskomponenten bis zu dem Deckel über der mindestens einen Kühlplatte und eine Rippe erstreckt, die mit einer Oberfläche des Deckels und der mindestens einen Kühlplatte verbunden ist, und einen zweiten Wärmeübertragungspfad zu definieren, der sich von der einen der Datenverarbeitungskomponenten bis zur Deckeloberfläche erstreckt, ohne durch die mindestens eine Kühlplatte zu verlaufen.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein Gehäuse für Chip-Stapel bereitgestellt, das ein Substrat, auf das eine Unterfüllung mit darin eingebetteten elektrischen Anschlüssen, eine auf der Unterfüllung angeordnete Kühlplatte, ein Stapel abwechselnder Schichten von Klebe- und Datenverarbeitungskomponenten, die auf der Kühlplatte angeordnet sind und mit den elektrischen Anschlüssen elektrisch verbunden sind, ein auf entsprechenden Oberflächen des Stapels und der Kühlplatte angeordnetes Wärmeübergangsmaterial (TIM) und ein Deckel aufgebracht sind, der auf dem Substrat klebt, um die Kühlplatte und den Stapel zu umschließen, wobei der Deckel eine Deckeloberfläche, die thermisch mit dem TIM der Stapeloberfläche verbunden ist, und eine Rippe aufweist, die thermisch mit dem TIM der Oberfläche der Kühlplatte verbunden ist.
  • Gemäß noch einem weiteren Aspekt der Erfindung wird ein Gehäuse für einen Chip-Stapel bereitgestellt, das ein Substrat, einen Stapel von Datenverarbeitungskomponenten, eine innerhalb des Stapels von Datenverarbeitungskomponenten angeordnete Kühlplatte, ein auf entsprechenden Oberflächen des Stapels und der Kühlplatte angeordnetes Wärmeübertragungsmaterial (TIM) und einen auf dem Substrat klebenden Deckel aufweist, um die Kühlplatte und den Stapel zu umschließen, wobei der Deckel eine Deckeloberfläche, die thermisch mit dem TIM der Stapeloberfläche verbunden ist, und eine Rippe aufweist, die thermisch mit dem TIM der Oberfläche der Kühlplatte verbunden ist.
  • Kurzbeschreibung der verschiedenen Zeichnungsansichten
  • Das als Gegenstand der Erfindung angesehene Thema wird in den Ansprüchen am Ende der Beschreibung eingehend dargelegt und ausdrücklich beansprucht. Das oben Gesagte sowie weitere Aspekte, Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen klar, wobei:
  • 1 eine Querschnittsansicht eines typischen elektronischen Flip-Chip-Gehäuses mit einem einzelnen Chip ist;
  • 2 eine perspektivische Ansicht von mehreren Chips ist, die horizontal auf einem Chip-Träger angeordnet sind;
  • 3 eine perspektivische Ansicht von mehreren Chips ist, die vertikal in einem Chip-Stapel angeordnet sind;
  • 4 eine Querschnittsansicht eines elektronischen Gehäuses mit einem vertikalen Chip-Stapel gemäß einer Ausführungsform der Erfindung zeigt;
  • 5 eine Querschnittsansicht eines elektronischen Gehäuses mit einem vertikalen Chip-Stapel gemäß einer weiteren Ausführungsform der Erfindung zeigt;
  • 6 eine Querschnittsansicht eines elektronischen Gehäuses mit einem vertikalen Chip-Stapel gemäß noch weiteren Ausführungsformen der Erfindung zeigt; und
  • 7 eine Querschnittsansicht eines elektronischen Gehäuses mit einem vertikalen Chip-Stapel gemäß noch weiteren Ausführungsformen der Erfindung zeigt.
  • Detaillierte Beschreibung
  • Gemäß Aspekten der Erfindung wird eine architekturunabhängige Lösung zur Kühlung von Chip-Stapeln bereitgestellt, indem eine Kühlplatte an der Unterseite des Chip-Stapels oder in ein Mittelteil des Chip-Stapels eingefügt wird. Eine weitere Verbesserung in einer Verbindung zwischen den Chips des Chip-Stapels und der Kühlplatte wird durch einen wärmeleitenden Klebstoff erreicht. Ein Deckel oder Wärmeverteiler weist eine Rippe auf, die mit der Kühlplatte in Kontakt steht, um einen zusätzlichen Kühlpfad für den Chip-Stapel bereitzustellen. Die Rippe kann geneigt oder mit einer großen Fläche des Deckels verbunden sein, beispielsweise mit Flächen, die normalerweise relativ kalte Bereiche des Deckels darstellen. Demgemäß wird ein Ausmaß oder Betrag der Kühlung des Chip-Stapels nur durch die Gesamtabmessungen des Gehäuses begrenzt. Darüber hinaus können auch Entkopplungskondensatoren und andere passive Komponenten mit der Kühlplatte integriert und gekühlt werden. Ein Wärmeübergangsmaterial (TIM), das mechanisch relativ fest ist, kann zum Beispiel zwischen der Kühlplatte und der Rippe angeordnet werden, um die mechanische Stabilität des Chip-Stapels zu erhöhen, insbesondere wenn das Substrat aus einem organischen Material besteht.
  • Unter Bezugnahme auf 4 wird ein Gehäuse 200 für Chip-Stapel bereitgestellt. Das Gehäuse 200 für Chip-Stapel weist ein Substrat 210, eine Kühlplatte 220, einen Chip-Stapel 230, der einen Stapel von Datenverarbeitungskomponenten 231 wie beispielsweise Silicium-Chips aufweist, ein Wärmeübergangsmaterial (TIM) 240 und einen Deckel 250 auf. Die Kühlplatte 220 weist einen Wärmeausdehnungskoeffizienten (CTE) auf, der im Wesentlichen zumindest mit dem der Datenverarbeitungskomponenten 231 und möglicherweise auch dem des Substrats 210 und des Deckels 250 übereinstimmt.
  • Das Substrat 210 kann aus keramischen und/oder organischen Werkstoffen bestehen und als Leiterplatte (PCB) oder als Komponente gebildet werden, die das Gehäuse 200 für Chip-Stapel mit einer PCB verbinden, um es in einer Datenverarbeitungseinheit zu verwenden. Das Substrat 210 weist eine im allgemeinen planare Oberfläche 211 auf, auf der eine Unterfüllung 212 angeordnet wird. Die Unterfüllung 212 isoliert elektrisch, stellt eine mechanische Verbindung zwischen der Kühlplatte 220 und dem Substrat 210 her und erzeugt eine Wärmebrücke zwischen der Kühlplatte 220 und dem Substrat 210. Elektrische Anschlüsse 213 wie beispielsweise Lötverbindungen oder kontrolliert zusammengedrückte Chip-Verbindungshöcker (C4) können in die Unterfüllung 212 eingebettet werden, wobei die Unterfüllung 212 zusätzlich eine strukturelle Verstärkung der Lötverbindungen während einer möglichen Wärmeausdehnung bietet.
  • Die Kühlplatte 220 wird auf der Unterfüllung 212 angeordnet. Bei der Kühlplatte 220 kann es sich um ein im Wesentlichen ebenes Bauteil mit planaren Oberflächen handeln, das so gebildet werden kann, dass es eine Silicium-Durchkontaktierung (TSV) 221 bildet, durch die ein Signal durch die Kühlplatte 220 und zwischen dem Chip-Stapel 230 und den elektrischen Anschlüssen 213 übertragbar ist.
  • Die Kühlplatte 220 weist mindestens eines der Materialien Silicium, Diamant, Metall und/oder Metalllegierung auf. Das Material der Kühlplatte 220 kann in Abhängigkeit von einem Material des Substrats 210 so gewählt werden, dass im Bedarfsfall ein passender CTE und/oder eine hohe mechanische Festigkeit erreicht wird. Wenn das Substrat 210 zum Beispiel aus einem organischen Werkstoff gebildet wird, kann die Kühlplatte aus einem hochfesten Material mit einem an den organischen Werkstoff angepassten CTE gebildet werden, sodass eine Wärmeausdehnung des Gehäuses 200 für Chip-Stapel zugelassen wird, aber das Verbiegen und/oder Abweichungen von der Koplanarität aufgrund der zusätzlichen Verbindung durch die Kühlplatte 220 verringert werden. Alternativ kann im Fall des organischen Substrats 210 der CTE der Kühlplatte 220 auf den des organischen Substrats 210 oder den des Chip-Stapels 230 abgestimmt werden. Hierbei ist in beiden Fällen insofern mit Vorteilen zu rechnen, als durch die Anpassung an den CTE des Chip-Stapels 230 die Zuverlässigkeit des Chip-Stapels 230 und seiner Anschlüsse erhöht und durch die Anpassung an den CTE des Substrats 210 die Koplanarität des Gehäuses insgesamt verbessert wird. Wenn das Substrat 210 aus einem keramischen Werkstoff gebildet wird, kann die Kühlplatte aus einem Werkstoff mit einem relativ niedrigen CTE gebildet werden, der sowohl mit dem CTE des Substrats 210 als auch mit dem CTE des Chip-Stapels 230 übereinstimmt.
  • Der Chip-Stapel 230 wird als Stapel abwechselnder Schichten von Klebstoff 232 und den Datenverarbeitungskomponenten 231 gebildet. Der Klebstoff 232 kann einen wärmeleitenden Klebstoff aufweisen und, ebenso wie die Unterfüllung 212, darin eingebettete zusätzliche elektrische Verbindungen 233 unterstützen. Zum Beispiel kann es sich bei dem Klebstoff 232 um ein Elastomer, um ein mit einem bestimmten elektrisch nicht leitenden Stoff wie beispielsweise Berylliumoxid gefülltes Harz oder eine Kombination dieser oder anderer Werkstoffe handeln.
  • Die Datenverarbeitungskomponenten 231 sind im Wesentlichen ähnlicher Form und Größe, und demgemäß sind alle Datenverarbeitungskomponenten 231 praktisch untereinander austauschbar. Das heißt, jede Datenverarbeitungskomponente 231 kann als Zentraleinheit (CPU), als Speichereinheit oder als eine deren Kombinationen eingesetzt werden. Gleichzeitig kann jede der Datenverarbeitungskomponenten 231 von unterschiedlicher oder gleicher Form und Größe sein, wobei einige als Einzeleinheiten verwendet werden und andere segmentiert sind. In diesem Fall können neben den hierin beschriebenen zusätzliche Wärmeübertragungspfade zwischen dem Chip-Stapel 230 und dem Deckel 250 gebildet werden.
  • Insgesamt gesehen wird der Chip-Stapel 230 auf der Kühlplatte 220 angeordnet oder mit der Kühlplatte 220 im Innern versehen und mit den elektrischen Anschlüssen 213 elektrisch verbunden. Demgemäß können Signale während Rechenoperationen der Datenverarbeitungskomponenten 231 von jeder der Datenverarbeitungskomponenten 231 zu den elektrischen Anschlüssen 213 und umgekehrt zum Beispiel durch die TSV 221 der Kühlplatte 220 und die zusätzlichen elektrischen Anschlüsse 233 übertragen werden.
  • Gemäß 4 wird der Chip-Stapel 230 gebildet aus einer untersten Schicht 234 eines Klebstoffs 232 mit zusätzlichen darin eingebetteten elektrischen Anschlüssen 233, einer zweiten Schicht 235, die eine unterste Datenverarbeitungskomponente 231 aufweist, einer dritten Schicht 236 eines Klebstoffs 232 mit zusätzlichen elektrischen Anschlüssen 233, einer vierten Schicht 237 einer dazwischen liegenden Datenverarbeitungskomponente 231, einer fünften Schicht 238 eines Klebstoffs 232 mit zusätzlichen elektrischen Anschlüssen 233 und einer sechsten Schicht 239 einer obersten Datenverarbeitungskomponente 231. Bei dieser Konfiguration sind der Klebstoff 232 und die zusätzlichen elektrischen Anschlüsse 233 der untersten Schicht 234 zwischen einer oberen Oberfläche 2200 der Kühlplatte 220 und einer unteren Oberfläche 2350 der untersten Datenverarbeitungskomponente 231 der zweiten Schicht 235 angeordnet. Ferner sind Signale durch die zusätzlichen elektrischen Anschlüsse 233 zwischen den Datenverarbeitungskomponenten 231 jeder Schicht übertragbar. Eine obere Oberfläche 2390 der obersten Datenverarbeitungskomponente 231 der sechsten Schicht 239 liegt in vertikaler Richtung frei, um einen Wärmeübertragungspfad zu bilden.
  • Es ist klar, dass die Konfiguration von 4 und den anderen Figuren nur als Beispiel dienen und andere ähnliche Konfigurationen möglich sind. Zum Beispiel können zusätzliche Schichten von Datenverarbeitungskomponenten 231 und Klebstoff 232 zusammen mit möglichen zusätzlichen Kühlplatten 220 vorliegen, die an verschiedenen Stellen innerhalb des Gehäuses 200 für Chip-Stapel oder des Chip-Stapels 230 selbst angeordnet sind, was insbesondere in 7 gezeigt wird. Fernere können gemäß einigen oben beschriebenen Ausführungsformen Datenverarbeitungskomponenten 231 verschiedene Formen oder Größen aufweisen oder innerhalb einer bestimmten Schicht segmentiert und gegeneinander verschoben sein. Die Datenverarbeitungskomponenten 231 können gleiche oder verschiedene vertikale Dicken aufweisen und in einer im Wesentlichen vertikalen Richtung gestapelt oder gegeneinander versetzt sein. Außerdem können je nach den speziellen anwendungsbezogenen Anforderungen in einem einzelnen Chip-Stapel 230 verschiedene Klebstoffarten 232 verwendet werden. Zum Beispiel kann ein Chip-Stapel 230 erfordern, dass die Klebstoffe 232 innerhalb des Chip-Stapels 230 von unten nach oben einen Gradienten der Festigkeiten und/oder der Ausdehnungseigenschaften bilden. Gemäß einem weiteren Beispiel müssen möglicherweise verschiedene Klebstoffe 232 verwendet werden, um verschiedenen Halbleitertechnologien (Silicium-Germanium(SiGe)-Einheiten, Silicium-auf-Saphir-Einheiten, Silicium(Si)-Einheiten usw.) Rechnung zu tragen.
  • Das TIM 240 wird auf entsprechende Oberflächen des Chip-Stapels 230 und der Kühlplatte 220 aufgetragen. Insbesondere wird das TIM 240 gemäß 4 auf die obere Oberfläche der Kühlplatte 220 und die obere Oberfläche 2390 der obersten Datenverarbeitungskomponente 231 der sechsten Schicht 239 aufgetragen. Das TIM 240 kann ein beliebiges wärmeleitendes Material enthalten, jedoch kann das TIM 240 gemäß einigen Ausführungsformen und insbesondere, wenn das Substrat 210 aus einem organischen Werkstoff besteht, mechanisch relativ feste Materialien enthalten, um das Gehäuse 200 für Chip-Stapel insgesamt zu unterstützen.
  • Der Deckel 250 oder Wärmeverteiler klebt mittels eines Dichtklebstoffs 260 auf dem Substrat 210 und umschließt die Kühlplatte 220 und den Chip-Stapel 230. Zu diesem Zweck weist der Deckel 250 eine Deckeloberfläche 2500, die thermisch mit dem auf die betreffenden Oberflächen des Chip-Stapels 230 aufgebrachten TIM 240 verbunden ist, eine Rippe 2501, die thermisch mit dem auf die betreffenden Oberflächen der Kühlplatte 220 aufgebrachten TIM 240 verbunden ist, und Seitenwände 2502 auf, die die Deckeloberfläche 2500 auf dem Substrat 210 tragen.
  • Unter Bezugnahme auf 4, 5, 6 und 7 und gemäß weiteren Ausführungsformen der Erfindung kann die Rippe 2501 in verschiedenen Formen und Größen gebildet und die Kühlplatte 220 an verschiedenen Stellen innerhalb des Deckels 250 angeordnet werden. Zum Beispiel kann die Rippe 2501 wie in 4, 6 und 7 gezeigt gegenüber einer in Bezug auf die Kühlplatte 220 senkrechten Richtung geneigt sein. Gemäß einem in 5 gezeigten weiteren Beispiel kann die Rippe 2501 in Kontakt mit der Deckeloberfläche 2500 und den Seitenwänden 2502 stehen. Auf diese Weise kann die Rippe 2501 einen relativ großen Teil des Raums innerhalb des Deckels 250 einnehmen und in Wirklichkeit eine Größe aufweisen, die nur durch die Gesamtabmessungen, das Gewicht und die Fertigungskosten des Gehäuses 200 begrenzt wird. Gemäß noch einem weiteren in 6 gezeigten Beispiel kann die Kühlplatte innerhalb des Chip-Stapels 230 zwischen Schichten von Klebstoff 232 und Datenverarbeitungskomponenten 231 angeordnet werden, wobei die Rippe 2501 abgewinkelt ist.
  • Außerdem kann die Rippe 2501 entlang eines Umfangs der Kühlplatte 220 erweitert werden, sodass ein relativ großer Oberflächenbereich der Kühlplatte 220 in Kontakt mit der Rippe 2501 steht. Alternativ kann die Rippe 2501 die Form eines Prallblechs aufweisen und nur auf einer Seite der Kühlplatte 220 liegen. In diesem Fall können mehrere Rippen 2501 verwendet werden, die auf voneinander getrennten Seiten der Kühlplatte 220 liegen.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zum Montieren eines Gehäuses 200 für Chip-Stapel bereitgestellt. Das Verfahren weist das Bilden eines Chip-Stapels 230 von Datenverarbeitungskomponenten 231 und Klebstoffschichten 232, das Anordnen mindestens einer thermisch mit dem Chip-Stapel 230 verbundenen Kühlplatte 220 und das Umschließen des Chip-Stapels 230 und der mindestens einen Kühlplatte 220 mit einem Deckel 250 auf, der von einem Substrat 210 getragen wird. Auf diese Weise werden durch das Umschließen ein erster und ein zweiter Wärmeübertragungspfad definiert. Der erste Wärmeübertragungspfad erstreckt sich von einer der Datenverarbeitungskomponenten 231 bis zum Deckel 250 über die mindestens eine Kühlplatte 220 und eine Rippe 2501, die mit einer Oberfläche 2500 des Deckels 250 und der mindestens einen Kühlplatte 220 verbunden ist. Der zweite Wärmeübertragungspfad erstreckt sich von der einen der Datenverarbeitungskomponenten 231 bis zur Deckeloberfläche 2500, ohne durch die mindestens eine Kühlplatte 220 zu verlaufen.
  • Obwohl die Offenbarung unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben worden ist, ist dem Fachmann klar, dass verschiedene Änderungen vorgenommen und Elemente der Erfindung durch gleichwertige Entsprechungen ersetzt werden können, ohne vom Schutzumfang der Offenbarung abzuweichen. Außerdem können viele Modifikationen vorgenommen werden, um eine bestimmte Situation oder ein bestimmtes Material an die Lehren der Offenbarung anzupassen, ohne von deren wesentlichem Schutzumfang abzuweichen. Deshalb wird beabsichtigt, dass die Offenbarung nicht auf die spezielle beispielhafte Ausführungsform beschränkt sein soll, die als bestmöglich denkbare Verfahrensweise zum Umsetzen dieser Offenbarung dargelegt wurde, sondern dass die Offenbarung alle Ausführungsformen einschließt, die in den Geltungsbereich der beiliegenden Ansprüche fallen.
  • INDUSTRIELLE ANWENDBARKEIT
  • Diese Erfindung findet Anwendung in der Fertigung von Gehäusen für dreidimensional gestapelte Chips.

Claims (25)

  1. Gehäuse (200) für Chip-Stapel, aufweisend: ein Substrat (210); einen Stapel von Datenverarbeitungskomponenten (231); mindestens eine Kühlplatte (220), die thermisch mit dem Stapel verbunden ist; und einen Deckel (250), der auf dem Substrat angebracht ist, um den Stapel und die mindestens eine Kühlplatte zu umschließen um dadurch zu definieren: einen ersten Wärmeübertragungspfad, der sich von einer der Datenverarbeitungskomponenten bis zu dem Deckel über der mindestens einen Kühlplatte und eine Rippe (2501) erstreckt, die mit einer Oberfläche (2500) des Deckels und der mindestens einen Kühlplatte verbunden ist, und einen zweiten Wärmeübertragungspfad, der sich von der einen der Datenverarbeitungskomponenten bis zu der Deckeloberfläche erstreckt, ohne durch die mindestens eine Kühlplatte zu verlaufen.
  2. Gehäuse für Chip-Stapel nach Anspruch 1, wobei die Datenverarbeitungskomponenten ähnliche Größen und Formen aufweisen.
  3. Gehäuse für Chip-Stapel nach Anspruch 1, wobei zumindest die Datenverarbeitungskomponenten und die mindestens eine Kühlplatte aufeinander angepasste thermische Ausdehnungskoeffizienten (CTE) aufweisen.
  4. Gehäuse für Chip-Stapel nach Anspruch 1, wobei die Rippe gegenüber einer zu der mindestens einen Kühlplatte senkrechten Richtung geneigt ist.
  5. Gehäuse für Chip-Stapel nach Anspruch 1, wobei die Rippe in Kontakt mit der Deckeloberfläche und einer Deckelseitenwand (2502) steht, die die Deckeloberfläche auf dem Substrat trägt.
  6. Gehäuse für Chip-Stapel nach Anspruch 1, wobei die mindestens eine Kühlplatte zwischen dem Chip-Stapel und dem Substrat angeordnet ist.
  7. Gehäuse für Chip-Stapel nach Anspruch 1, wobei die mindestens eine Kühlplatte zwischen Datenverarbeitungskomponenten in dem Stapel angeordnet ist.
  8. Verfahren zum Montieren eines Gehäuses (200) für Chip-Stapel, aufweisend: Bilden eines Stapels von Datenverarbeitungskomponenten (231); Anbringen mindestens einer thermisch mit dem Stapel in Verbindung stehenden Kühlplatte (220); und Umschließen des Stapels und der mindestens einen Kühlplatte mit einem Deckel (250), der auf einem Substrat (210) angebracht ist um dadurch zu definieren: einen ersten Wärmeübertragungspfad, der sich von einer der Datenverarbeitungskomponenten bis zu dem Deckel über die mindestens eine Kühlplatte und eine Rippe (2501) erstreckt, die mit einer Oberfläche (2500) des Deckels und der mindestens einen Kühlplatte verbunden ist, und einen zweiten Wärmeübertragungspfad, der sich von der einen der Datenverarbeitungskomponenten bis zu der Deckeloberfläche erstreckt, ohne durch die mindestens eine Kühlplatte zu verlaufen.
  9. Gehäuse für Chip-Stapel (200), aufweisend: ein Substrat (210), auf dem eine Unterfüllung (212) mit darin eingebetteten elektrischen Anschlüssen (213) angeordnet ist; eine auf der Unterfüllung angeordnete Kühlplatte (220); einen Stapel wechselnder Schichten von Klebe- und Datenverarbeitungskomponenten (231, 232), die auf der Kühlplatte angeordnet und elektrisch mit den elektrischen Anschlüssen verbunden sind; ein Wärmeübergangsmaterial (TIM) (240), das auf entsprechenden Oberflächen des Stapels und der Kühlplatte angeordnet ist; und einen auf das Substrat geklebten Deckel (250), der die Kühlplatte und den Stapel umschließt, wobei der Deckel eine Deckeloberfläche (2500), die thermisch mit dem TIM der Stapeloberfläche verbunden ist, und eine Rippe (2501) aufweist, die thermisch mit dem TIM der Oberfläche der Kühlplatte verbunden ist.
  10. Gehäuse für Chip-Stapel nach Anspruch 9, wobei das Substrat mindestens ein organisches oder ein keramisches Material aufweist.
  11. Gehäuse für Chip-Stapel nach Anspruch 9, wobei zumindest die Datenverarbeitungskomponenten und die Kühlplatte aufeinander angepasste thermische Ausdehnungskoeffizienten (CTE) aufweisen.
  12. Gehäuse für Chip-Stapel nach Anspruch 9, wobei die Kühlplatte mindestens eines der Materialien Silicium, Diamant, Metall und Metalllegierung aufweist und so gebildet ist, dass sie eine Silicium-Durchkontaktierung (TSV) (221) definiert, durch die ein Signal zwischen dem Stapel und den elektrischen Anschlüssen übertragbar ist.
  13. Gehäuse für Chip-Stapel nach Anspruch 9, wobei die Datenverarbeitungskomponenten ähnliche Formen und Größen aufweisen.
  14. Gehäuse für Chip-Stapel nach Anspruch 9, wobei: eine untere Oberfläche (2350) einer untersten Datenverarbeitungskomponente einer oberen Oberfläche (2200) der Kühlplatte gegenüber liegt, das TIM der Oberfläche der Kühlplatte auf der oberen Oberfläche der Kühlplatte angeordnet ist, und das TIM der Stapeloberfläche auf einer oberen Oberfläche (2390) einer obersten Datenverarbeitungskomponente in dem Stapel angeordnet ist.
  15. Gehäuse für Chip-Stapel nach Anspruch 9, wobei die Rippe gegenüber einer zu der Kühlplatte senkrechten Richtung geneigt ist.
  16. Gehäuse für Chip-Stapel nach Anspruch 9, wobei die Rippe in Kontakt mit der Deckeloberfläche und einer Deckelseitenwand (2502) steht, die die Deckeloberfläche auf dem Substrat trägt.
  17. Gehäuse für Chip-Stapel nach Anspruch 9, das ferner eine weitere innerhalb des Stapels angeordnete Kühlplatte aufweist.
  18. Gehäuse für Chip-Stapel, aufweisend: ein Substrat (210); einen Stapel von Datenverarbeitungskomponenten (231); eine Kühlplatte (220), die innerhalb des Stapels von Datenverarbeitungskomponenten angeordnet ist; ein Wärmeübergangsmaterial (TIM) (240), das auf entsprechenden Oberflächen des Stapels und der Kühlplatte angeordnet ist; und einen auf das Substrat geklebten Deckel (250), der die Kühlplatte und den Stapel umschließt, wobei der Deckel eine Deckeloberfläche (2500), die thermisch mit dem TIM der Stapeloberfläche verbunden ist, und eine Rippe (2501) aufweist, die thermisch mit dem TIM der Oberfläche der Kühlplatte verbunden ist.
  19. Gehäuse für Chip-Stapel nach Anspruch 18, wobei das Substrat mindestens ein organisches oder ein keramisches Material aufweist.
  20. Gehäuse für Chip-Stapel nach Anspruch 18, wobei zumindest die Datenverarbeitungskomponenten und die Kühlplatte aufeinander angepasste thermische Ausdehnungskoeffizienten (CTE) aufweisen.
  21. Gehäuse für Chip-Stapel nach Anspruch 18, wobei die Kühlplatte mindestens eines der Materialien Silicium, Diamant, Metall und Metalllegierung aufweist und so gebildet ist, dass sie eine Silicium-Durchkontaktierung (TSV) (221) definiert.
  22. Gehäuse für Chip-Stapel nach Anspruch 18, wobei die Datenverarbeitungskomponenten ähnliche Formen und Größen aufweisen.
  23. Gehäuse für Chip-Stapel nach Anspruch 18, wobei das TIM der Oberfläche der Kühlplatte auf der oberen Oberfläche der Kühlplatte angeordnet ist und das TIM der Stapeloberfläche auf einer oberen Oberfläche (2390) einer obersten Datenverarbeitungskomponente in dem Stapel angeordnet ist.
  24. Gehäuse für Chip-Stapel nach Anspruch 18, wobei die Rippe gegenüber einer zu der Kühlplatte senkrechten Richtung geneigt ist.
  25. Gehäuse für Chip-Stapel nach Anspruch 18, das ferner eine weitere Kühlplatte (220) aufweist, mit dem der Stapel der Datenverarbeitungskomponenten verbunden ist.
DE112011102298.0T 2010-07-08 2011-06-27 Verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips Active DE112011102298B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/832,732 2010-07-08
US12/832,732 US8299608B2 (en) 2010-07-08 2010-07-08 Enhanced thermal management of 3-D stacked die packaging
PCT/US2011/041970 WO2012006002A2 (en) 2010-07-08 2011-06-27 Enhanced thermal management of 3-d stacked die packaging

Publications (2)

Publication Number Publication Date
DE112011102298T5 true DE112011102298T5 (de) 2013-04-25
DE112011102298B4 DE112011102298B4 (de) 2020-01-23

Family

ID=45438002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011102298.0T Active DE112011102298B4 (de) 2010-07-08 2011-06-27 Verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips

Country Status (5)

Country Link
US (1) US8299608B2 (de)
CN (1) CN102971846B (de)
DE (1) DE112011102298B4 (de)
GB (1) GB2495454B (de)
WO (1) WO2012006002A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9357663B2 (en) 2014-04-02 2016-05-31 Buerkert Werke Gmbh Electronic unit of a fluid sensor or valve and fluid sensor or fluid valve unit

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
EP2183770B1 (de) 2007-07-31 2020-05-13 Invensas Corporation Verfahren zur Herstellung von Substratdurchkontaktierungen und zugehöriges Bauelement
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8611090B2 (en) * 2010-09-09 2013-12-17 International Business Machines Corporation Electronic module with laterally-conducting heat distributor layer
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) * 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8563365B2 (en) * 2011-03-09 2013-10-22 Georgia Tech Research Corporation Air-gap C4 fluidic I/O interconnects and methods of fabricating same
US9269646B2 (en) * 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8518796B2 (en) 2012-01-09 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die connection system and method
US8941233B1 (en) * 2012-02-22 2015-01-27 Altera Corporation Integrated circuit package with inter-die thermal spreader layers
US9275976B2 (en) * 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
KR101861278B1 (ko) * 2012-03-22 2018-05-25 엘지전자 주식회사 이동 단말기
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US9070653B2 (en) 2013-01-15 2015-06-30 Freescale Semiconductor, Inc. Microelectronic assembly having a heat spreader for a plurality of die
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
US20150014852A1 (en) * 2013-07-12 2015-01-15 Yueli Liu Package assembly configurations for multiple dies and associated techniques
KR102184989B1 (ko) 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9568940B2 (en) 2013-12-05 2017-02-14 International Business Machines Corporation Multiple active vertically aligned cores for three-dimensional chip stack
US9312199B2 (en) * 2013-12-05 2016-04-12 International Business Machines Corporation Intelligent chip placement within a three-dimensional chip stack
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US20150170989A1 (en) * 2013-12-16 2015-06-18 Hemanth K. Dhavaleswarapu Three-dimensional (3d) integrated heat spreader for multichip packages
US9735043B2 (en) 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US10020236B2 (en) 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9484281B2 (en) 2014-08-14 2016-11-01 Qualcomm Incorporated Systems and methods for thermal dissipation
US9735130B2 (en) * 2014-08-29 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US10088697B2 (en) * 2015-03-12 2018-10-02 International Business Machines Corporation Dual-use electro-optic and thermo-optic modulator
US10527871B2 (en) * 2015-03-16 2020-01-07 California Institute Of Technology Differential ring modulator
WO2016191386A1 (en) 2015-05-22 2016-12-01 California Institute Of Technology Optical ring modulator thermal tuning technique
US10331182B2 (en) 2015-07-31 2019-06-25 Hewlett Packard Enterprise Development Lp Heat exchangers
US10008395B2 (en) 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US10074633B2 (en) * 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10242891B2 (en) 2017-08-24 2019-03-26 Cerebras Systems Inc. Apparatus and method for securing components of an integrated circuit
US10515867B2 (en) * 2017-11-14 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10705134B2 (en) * 2017-12-04 2020-07-07 International Business Machines Corporation High speed chip substrate test fixture
US10418343B2 (en) 2017-12-05 2019-09-17 Infineon Technologies Ag Package-in-package structure for semiconductor devices and methods of manufacture
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US11145530B2 (en) * 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
KR20210073903A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 기판 온 기판 구조 및 이를 포함하는 전자기기
CN113113367A (zh) * 2020-01-13 2021-07-13 华为技术有限公司 芯片、芯片的制造方法和电子设备
US11404343B2 (en) * 2020-02-12 2022-08-02 Qualcomm Incorporated Package comprising a substrate configured as a heat spreader
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US11990386B2 (en) 2020-05-29 2024-05-21 Google Llc Methods and heat distribution devices for thermal management of chip assemblies
US11967538B2 (en) 2021-04-09 2024-04-23 Google Llc Three dimensional IC package with thermal enhancement
KR20240000507U (ko) * 2021-07-29 2024-03-15 마벨 아시아 피티이 엘티디. 적층형 집적 회로의 3차원 패키지에서 열 방출 및 전기적 견고성 개선
US11942453B2 (en) * 2021-08-05 2024-03-26 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits
US11955406B2 (en) 2021-11-19 2024-04-09 Google Llc Temperature control element utilized in device die packages
US11887908B2 (en) 2021-12-21 2024-01-30 International Business Machines Corporation Electronic package structure with offset stacked chips and top and bottom side cooling lid

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364620A (en) 1980-09-05 1982-12-21 Mostek Corporation Socket for housing a plurality of integrated circuits
JP2821229B2 (ja) * 1990-03-30 1998-11-05 株式会社日立製作所 電子回路装置
SG93192A1 (en) 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
US6442033B1 (en) 1999-09-24 2002-08-27 Virginia Tech Intellectual Properties, Inc. Low-cost 3D flip-chip packaging technology for integrated power electronics modules
US6472741B1 (en) 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US7309911B2 (en) * 2005-05-26 2007-12-18 International Business Machines Corporation Method and stacked memory structure for implementing enhanced cooling of memory devices
US7616470B2 (en) 2006-06-16 2009-11-10 International Business Machines Corporation Method for achieving very high bandwidth between the levels of a cache hierarchy in 3-dimensional structures, and a 3-dimensional structure resulting therefrom
US7429792B2 (en) 2006-06-29 2008-09-30 Hynix Semiconductor Inc. Stack package with vertically formed heat sink
US7928590B2 (en) 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US7592697B2 (en) 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
US7901987B2 (en) 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
DE102008048420A1 (de) 2008-06-27 2010-01-28 Qimonda Ag Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US7781883B2 (en) * 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
US7990711B1 (en) * 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9357663B2 (en) 2014-04-02 2016-05-31 Buerkert Werke Gmbh Electronic unit of a fluid sensor or valve and fluid sensor or fluid valve unit

Also Published As

Publication number Publication date
CN102971846B (zh) 2015-08-26
CN102971846A (zh) 2013-03-13
GB2495454B (en) 2015-06-10
WO2012006002A2 (en) 2012-01-12
DE112011102298B4 (de) 2020-01-23
GB2495454A (en) 2013-04-10
WO2012006002A3 (en) 2012-04-19
US8299608B2 (en) 2012-10-30
GB201301231D0 (en) 2013-03-06
US20120007229A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
DE112011102298B4 (de) Verbesserte Kühlung von Gehäusen für dreidimensional gestapelte Chips
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE102011090085A1 (de) Halbleiterchipstapel und Halbleiterbauelementherstellungsverfahren
DE112010002692B4 (de) Stapelchip-Pakete in einer Paket-auf-Paket-Vorrichtung, Verfahren zu ihrem Zusammensetzen, und Systeme, die sie enthalten.
DE102013114594B4 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen und Verfahren zum Ausbilden der Paketstruktur und System die Paketstruktur umfassend
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE102007037543A1 (de) Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE202014104574U1 (de) Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102010000269A1 (de) Halbleiter-Bauelement
DE102004004880A1 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE202011110802U1 (de) Verbesserte mikroelektronische Stapelanordnungen mit mittigen Kontakten und verbessertem wärmetechnischem Kennwert
DE102008022352A1 (de) Stapelartige Chip-Package-Struktur
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
DE102017218138A1 (de) Vorrichtung mit Substrat mit leitfähigen Säulen
DE102014107729B4 (de) Dreidimensionaler Stapel einer mit Anschlüssen versehenen Packung und eines elektronischen Elements sowie Verfahren zur Herstellung eines solchen Stapels

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023420000

R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: SPIES DANNER & PARTNER PATENTANWAELTE PARTNERS, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023420000

Effective date: 20140214

R016 Response to examination communication
R082 Change of representative

Representative=s name: LIFETECH IP SPIES DANNER & PARTNER PATENTANWAE, DE

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: LIFETECH IP SPIES & BEHRNDT PATENTANWAELTE PAR, DE

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R082 Change of representative

Representative=s name: SPIES & BEHRNDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final