DE112009002197T5 - Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben - Google Patents

Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben Download PDF

Info

Publication number
DE112009002197T5
DE112009002197T5 DE112009002197T DE112009002197T DE112009002197T5 DE 112009002197 T5 DE112009002197 T5 DE 112009002197T5 DE 112009002197 T DE112009002197 T DE 112009002197T DE 112009002197 T DE112009002197 T DE 112009002197T DE 112009002197 T5 DE112009002197 T5 DE 112009002197T5
Authority
DE
Germany
Prior art keywords
substrate
pad
line
integrated circuit
architecture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112009002197T
Other languages
English (en)
Inventor
Sanka Ariz. Ganesan
Kemal Ariz. Aygun
Chandrashekhar Ariz. Ramaswamy
Eric Ariz. Palmer
Henning Ariz. Braunisch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112009002197T5 publication Critical patent/DE112009002197T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type

Abstract

Eine Hochgeschwindigkeits-E/A-Leitung ist ein Teil einer E/A-Bauelementarchitektur für ein Substrat eines Bauelements einer integrierten Schaltung. Das Substrat eines Bauelements einer integrierten Schaltung umfasst eine Aufstandsfläche eines integrierten Wärmeverteilers auf einer Chipseite und die E/A-Leitung zur Verbindung mit einer IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche anzuordnen ist. Die E/A-Leitung umfasst eine Anschlussstelle außerhalb der IHS-Aufstandsfläche zur Verbindung mit einer IC-Vorrichtung, die außerhalb der IHS-Aufstandsfläche anzuordnen ist. Die Hochgeschwindigkeits-E/A-Leitung kann eine Datenflussrate von einem Prozessor in einem Bereich von 5 Gigabit je Sekunde (Gb/s) bis 40 Gb/s unterstützen.

Description

  • TECHNISCHES GEBIET
  • Die beschriebenen Ausführungsformen betreffen Montagesubstrate für Prozessoren und Eingabe/Ausgabe-Konfigurationen dafür.
  • HINTERGRUND
  • Da sich die Maßstäbe in der Si-Technologie weiter nach dem Mooreschen Gesetz entwickeln, werden Multi-Core- und Many-Core-Prozessoren in Hochleistungsserver-Marktsegmenten üblich sein. Diese Prozessoren benötigen eine vergrößerte Prozessor-zu-Prozessor-Bandbreite (oder Eingabe/Ausgabe-Hub) und Prozessor-zu-Speicher-Bandbreite, um die gewaltige Rechenleistung der Multi- oder Many-Core-Prozessoren optimal zu nutzen. Die Eingabe/Ausgabe(E/A)-Bandbreite (Anzahl der E/A-Pins, multipliziert mit der Datenflussrate) kann vergrößert werden, indem entweder die Anzahl der Pins oder die Datenrate oder beides erhöht wird. Beide dieser Optionen zur Vergrößerung der Bandbreite treiben gewöhnlich die Kosten nach oben. Die Erhöhung der Anzahl der E/A-Pins führt zu einer Steigerung des Si-Bedarfs, einer Vergrößerung des Bauelements und einer Vergrößerung des Steckanschlusses. Ein größerer Steckanschluss nimmt mehr Leiterplattenraum ein und erhöht in bestimmten Fällen auch die Anzahl der Leiterplattenschichten. Der Erhöhung der Datenrate zur Verbesserung der Bandbreite stehen andererseits technologische Herausforderungen und die entsprechenden Kostenfolgen gegenüber. Probleme der Signalintegrität (SI) aufgrund von Signalreflexionen und Nebensprechen in Zusammenhang mit vertikalen Übergängen in Bauelement, Steckanschluss und Leiterplatte führen zu starken Einschränkungen der maximal erreichbaren Signalisierungsgeschwindigkeit in einem zusammengeschalteten System. Obwohl es verschiedene bekannte Techniken zur Milderung einiger dieser SI-Probleme gibt, z. B. das Freihalten von Bauelementflächen um plattierte Durchgangsloch-Durchkontaktierungen (Plated-Through-Hole, PTH) herum, die Verringerung der Größe der PTHs (und in einigen Fällen das Eliminieren von PTHs in Substraten des Bauelements), das Zurückbohren von Durchkontaktierungen der Leiterplatte und die Reduzierung von Nebensprechen durch Anordnen einer ausreichenden Menge von Massepins in Buchse/Steckverbinder, beschränken die Kosten und die Zuverlässigkeit der Herstellung in großen Mengen (High Volume Manufacturing, HVM) die Anwendbarkeit dieser Verfahren bei Produkten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Um die Art und Weise zu verstehen, wie die Ausführungsformen erhalten werden, wird eine detailliertere Beschreibung verschiedener Ausführungsformen, die oben kurz beschrieben sind, unter Bezugnahme auf die beigefügten Zeichnungen gegeben. Diese Zeichnungen zeigen Ausführungsformen, die nicht notwendigerweise maßstabsgetreu dargestellt sind und den Umfang der Erfindung nicht beschränken sollen. Einige Ausführungsformen werden besonders speziell und detailliert mit den begleitenden Zeichnungen beschrieben und erläutert, in welchen:
  • 1a eine Querschnittsansicht durch ein Vorrichtungsbauelement einer integrierten Schaltung gemäß einem Ausführungsbeispiel ist;
  • 1b eine Querschnittsansicht durch das in 1a dargestellte Vorrichtungsbauelement einer integrierten Schaltung nach einer weiteren Konfiguration gemäß einer Ausführungsform ist;
  • 2 eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer Streifenleitungs-Ausführungsform ist;
  • 3 eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer Mikrostrip-Ausführungsform ist;
  • 4 eine detaillierte Querschnittsansicht des von der in 1a dargestellten Ausschnittslinie 4 eingeschlossenen Bereichs ist, welche einen Abschnitt des Substrats des Bauelements der integrierten Schaltung gemäß einer Ausführungsform mit gefülltem Durchkontaktierungskern veranschaulicht;
  • 5 eine detaillierte Querschnittsansicht des von der in 1a dargestellten Ausschnittslinie 4 eingeschlossenen Bereichs ist, welche einen Abschnitt des Substrats des Bauelements der integrierten Schaltung gemäß einer Ausführungsform mit kernlosem Substrat veranschaulicht;
  • 6a eine Draufsicht auf ein Substrat des Bauelements einer integrierten Schaltung gemäß einem Ausführungsbeispiel ist;
  • 6b eine Draufsicht auf Substrate der Bauelemente von integrierten Schaltungen ist, die gemäß einer Verfahrensausführungsform auf einer Leiterplatte angeordnet sind;
  • 7 eine Draufsicht auf ein Detail, welches der in 6a dargestellten Ausschnittslinie 7 entnommen ist, gemäß einem Ausführungsbeispiel ist;
  • 8 eine Draufsicht auf ein Detail, welches der in 6a dargestellten Ausschnittslinie 7 entnommen ist, gemäß einem Ausführungsbeispiel ist;
  • 9 eine Draufsicht auf ein Detail, welches der in 6a dargestellten Ausschnittslinie 7 entnommen ist, gemäß einem Ausführungsbeispiel ist;
  • 10 eine Draufsicht auf ein Detail, welches der in 6a dargestellten Ausschnittslinie 7 entnommen ist, gemäß einem Ausführungsbeispiel ist;
  • 11 eine Detailansicht des Ausschnittskreises 11 in 1b gemäß einem Ausführungsbeispiel ist;
  • 12 ein Verfahrensablaufdiagramm gemäß einer Ausführungsform ist;
  • 13 ein Schema eines elektronischen Systems gemäß einer Ausführungsform ist;
  • 14 eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer Lötmaskenöffnungs-Ausführungsform ist;
  • 15 eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer Ausführungsform mit großen Lötmaskenöffnungen ist;
  • 16 eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer Ausführungsform mit regionalen Lötmaskenöffnungen ist.
  • DETAILLIERTE BESCHREIBUNG
  • Es wird nun auf die Zeichnungen Bezug genommen, wobei gleiche Strukturen mit gleichen Bezugszahlen versehen sind. Um die Strukturen verschiedener Ausführungsformen möglichst deutlich darzustellen, sind die hier verwendeten Zeichnungen diagrammartige Darstellungen von Strukturen integrierter Schaltungen. Daher kann sich das tatsächliche Aussehen der hergestellten Strukturen, zum Beispiel in einer mikrofotografischen Aufnahme, davon unterscheiden, obwohl es immer noch die beanspruchten Strukturen der dargestellten Ausführungsformen beinhaltet. Außerdem können die Zeichnungen nur die Strukturen zeigen, die notwendig sind, um die dargestellten Ausführungsformen zu verstehen. Weitere Strukturen, die auf dem Fachgebiet bekannt sind, sind möglicherweise nicht enthalten, um die Deutlichkeit der Zeichnungen zu bewahren. Obwohl ein Prozessorchip und ein Speicherchip in demselben Satz erwähnt sein können, sollten sie nicht als äquivalente Strukturen angesehen werden.
  • Eine Bezugnahme auf „eine Ausführungsform” in dieser Beschreibung bedeutet, dass ein spezielles Merkmal, eine spezielle Struktur oder eine spezielle Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der vorliegenden Erfindung enthalten ist. Wenn der Ausdruck „in einer Ausführungsform” an verschiedenen Stellen dieser Beschreibung auftaucht, bezieht er sich nicht notwendigerweise jedes Mal auf dieselbe Ausführungsform. Ferner können die speziellen Merkmale, Strukturen oder Eigenschaften in einer oder mehreren Ausführungsformen in jeder geeigneten Weise kombiniert werden.
  • 1a ist eine Querschnittsansicht durch ein Vorrichtungsbauelement einer integrierten Schaltung 100 gemäß einem Ausführungsbeispiel. Das Bauelement 100 umfasst mindestens eine Vorrichtung einer integrierten Schaltung (IC) 110, z. B. einen Prozessor oder einen Prozessor und eine Speichervorrichtung. Die IC-Vorrichtung 110 ist auf einem Substrat 112 eines IC-Bauelements angeordnet, und das Substrat 112 des IC-Bauelements ist auf einer Leiterplatte 114, z. B. einer Hauptplatine, angeordnet. Das IC-Vorrichtungsbauelement 100 kann auch als hochdichtes Bauelement bezeichnet werden, welches eine Hochgeschwindigkeits-Eingabe/Ausgabe(E/A)-Kommunikation ermöglicht, die eine Signalisierungsrate von 10 Gigabit je Sekunde (Gb/s) übersteigen kann. Eine Hochgeschwindigkeits-E/A-Signalisierungsrate kann ermöglichen, dass weniger E/A-Anschlusskontakte erforderlich sind, was ermöglichen kann, dass ein Bauelement kleiner ist als im anderen Fall. In einer Ausführungsform handelt es sich bei dem Substrat 112 des IC-Bauelements um ein Substrat 112 eines Prozessorbauelements. In einer anderen Ausführungsform handelt es sich bei dem Substrat 112 des IC-Bauelements um ein Substrat 112 eines Prozessor-plus-Speichereinheit-Bauelements. Bei der Speichereinheit kann es sich um einen dreidimensionalen (3D) Speicherchipstapel handeln. Das Substrat 112 des Prozessor-plus-Speichereinheit-Bauelements kann eine schnelle (z. B. 3 bis 8 Gigatransfers je Sekunde (GT/s)) Verbindung zwischen dem Prozessor und der Speichereinheit bereitstellen. Für eine solche Speichereinheit kann die Speicherkapazität auf 1 bis 8 Gigabyte (GB) konfiguriert sein, wobei allerdings auch größere oder kleinere Konfigurationen angewendet werden können.
  • Die IC-Vorrichtung 110 ist thermisch mit einem Wärmeverteiler 116 verbunden, welcher als integrierter Wärmeverteiler (Integrated Heat Spreader, IHS) 116 bezeichnet werden kann, der, gesehen entlang der X-Dimension in 1a, eine IHS-Aufstandsfläche 118 aufweist. Die IC-Vorrichtung 110 ist über ein thermisches Grenzflächenmaterial (Thermal Interface Material, TIM) 120 mit dem IHS 116 verbunden, wobei die Rückseite der IC-Vorrichtung 110 mit dem TIM 120 in Kontakt steht. In einer Ausführungsform ist die IC-Vorrichtung 110 an ihrer aktiven Fläche über eine Reihe von elektrischen Kontakthöckern 122, welche Mikrokugeln 122 oder Löthöcker 122 sein können, elektronisch mit dem Substrat 112 eines IC-Bauelements verbunden. Gemäß einer Ausführungsform ist das Substrat 112 des IC-Bauelements über eine Steckverbindung 124 elektronisch mit der Leiterplatte 114 verbunden.
  • Die IC-Vorrichtung 110 kann mit verschiedenen Kondensatoren konfiguriert sein, um bei vorübergehenden Belastungsstörungen zu helfen, welche die IC-Vorrichtung 110 bei routinemäßiger Verwendung durchläuft. In einer Ausführungsform ist mindestens ein anschlussseitiger Kondensator (Land Side Capacitor, LSC) 126 zwischen dem Substrat 112 des IC-Bauelements und der Leiterplatte 114 und direkt unterhalb der IC-Vorrichtung auf dem Substrat 112 des IC-Bauelements angeordnet. Die elektronische Kommunikation zwischen dem LSC 126 und der IC-Vorrichtung 110 wird über Kondensatorverbindungen durchgeführt, von welchen eine mit der Bezugszahl 128 gekennzeichnet ist.
  • Das Substrat 112 eines IC-Bauelements umfasst eine Oberseite 130 (auch als Chipseite 130 bezeichnet) und eine Unterseite 132 (auch als Anschlussseite 132 bezeichnet). Die Hochgeschwindigkeits-E/A-Kommunikation wird über Hochgeschwindigkeits-E/A-Leitungen durchgeführt, von welchen zwei mit der Bezugszahl 134 gekennzeichnet sind. Die Hochgeschwindigkeits-E/A-Leitung 134 mündet an einer Anschlusstelle 136, die außerhalb der IHS-Aufstandsfläche 118 angeordnet ist, und mündet auf der Chipseite 130 des Substrats 112 des IC-Bauelements. In einer Ausführungsform ist die Hochgeschwindigkeits-E/A-Leitung 134 aus einem einzigen metallischen Formkörper ausgebildet, z. B. einer integrierten Metallleitung, die bei der Herstellung des Substrats des Bauelements während der Bildung der oberen Aufbauschichten gebildet werden kann. Dies führt zu einer Leitung, welche eine Kopplung mit plattierten Durchgangslochstrukturen im Substrat 112 des Bauelements vermeidet.
  • In einer Ausführungsform ist die Hochgeschwindigkeits-E/A-Leitung 134 in der Nähe der Oberfläche oder Chipseite 130 des Substrats 112 des IC-Bauelements angeordnet. „Anschluss in der Nähe der Oberfläche” kann bedeuten, dass nur eine Lötmaske die Hochgeschwindigkeits-E/A-Leitung 134 an der Oberfläche 130 bedeckt. Es kann auch bedeuten, dass die Hochgeschwindigkeits-E/A-Leitung 134 lediglich als Bondfinger durch die obere(n) Schicht(en), z. B. eine Lötmaske, hindurch frei liegt. Die Hochgeschwindigkeits-E/A-Leitung 134 ist auch signifikanter Weise nicht mit irgendeinem plattierten Durchgangsloch (PTH) im Substrat 112 des Bauelements elektrisch verbunden, so dass der Hochgeschwindigkeits-E/A-Leitungsweg zwischen der IC-Vorrichtung 110 und dem Anschluss 136 nicht durch irgendein PTH behindert wird. Als Ergebnis dessen kann eine Hochgeschwindigkeits-E/A-Kommunikation in einem Bereich von 5 Gb/s bis 40 Gb/s erreicht werden. Die Form und Konfiguration der elektrischen Anschlussstelle 136 hängen von der Anwendung des Hochgeschwindigkeits-Steckverbinders 160 ab. Zum Beispiel wird ein Steckverbinder, der permanent an dem Substrat 112 des Bauelements befestigt werden soll, mit Lötmittel an den Anschlüsse 136 befestigt sein. Wenn der Hochgeschwindigkeits-Steckverbinder 160 vom Substrat 112 abgetrennt werden kann, werden die Anschlüsse 136 einen edlen Oberflächenabschluss aufweisen und können unter der oberen Fläche 130 enthalten sein oder aus der oberen Fläche 130 hervorstehen. All diese Ausführungsformen werden während der Herstellung des Substrats 112 erreicht. Um zum Beispiel hervorstehende Anschlüsse 136 zu erzeugen, wird während der Herstellung des Substrats 112 die Lötmaske in der Region der Anschlüsse 136 (Flexverbinder-Region) nicht aufgebracht.
  • 2 ist eine Detailansicht des in 1a dargestellten Ausschnittskreis 2 gemäß einer Streifenleitungs-Ausführungsform. In 2 ist ein Streifenleitungsdetail 200 dargestellt, welches die Hochgeschwindigkeits-E/A-Leitung 134 umfasst, die in 1a zu sehen ist, jedoch mit größeren Details. Die Hochgeschwindigkeits-E/A-Leitung 134 wird über eine Verbindung 235, z. B. eine gefüllte Durchkontaktierung, bei welcher es sich nicht um ein plattiertes Durchgangsloch handelt, zur Anschlussstelle 136 geführt.
  • In einer Ausführungsform befindet sich unmittelbar unterhalb der Chipseite 130 des Substrats 112 eines IC-Bauelements eine Masseebene 238, und eine Stromversorgungsebene oder zweite Masseebene 240 befindet sich gegenüber der Masseebene 238 und auf der anderen Seite der Hochgeschwindigkeits-E/A-Leitung 134. Die Hochgeschwindigkeits-E/A-Leitung 134, die Masseebene 238 und die Stromversorgungsebene oder zweite Masseebene 240 sind in vereinfachter Form innerhalb eines dielektrischen Materials 242 dargestellt, welches ein Teil des Substrats 112 des IC-Bauelements ist. Die Masseebene 238 und die Stromversorgungs-/Masseebene 240 wirken als Abschirmungs- und Rückweg-Konfiguration, die ermöglicht, dass in der Leitung 134 eine Hochgeschwindigkeits-E/A-Kommunikation unterstützt wird. Das Streifenleitungsdetail 200 kann in dieser abgeschirmten Konfiguration arbeiten und dabei eine Datenflussrate von einem Prozessor im Bereich von 5 Gigabit je Sekunde (Gb/s) bis 40 Gb/s ermöglichen. In einer Ausführungsform arbeitet das Streifenleitungsdetail 200 in dieser abgeschirmten Konfiguration und ermöglicht dabei eine Datenflussrate von einem Prozessor im Bereich von 10 Gb/s bis 12,8 Gb/s.
  • 3 ist eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer Mikrostrip-Ausführungsform. In 3 ist ein Mikrostripleitungsdetail 300 dargestellt, welches die Hochgeschwindigkeits-E/A-Leitung 134 umfasst, die in 1a zu sehen ist, jedoch mit größeren Details. Die Hochgeschwindigkeits-E/A-Leitung 134 verläuft zur Anschlussstelle 136, welche durch eine Lötmaske 344 hindurch frei liegt. In dieser Ausführungsform kann es sich bei der Anschlussstelle 136 um einen Löthöcker oder einen anderen einfachen elektrischen Leiter handeln, welcher als Bondfinger durch die Lötmaske 344 hindurch mit der Hochgeschwindigkeits-E/A-Leitung 134 in Kontakt steht.
  • In einer Ausführungsform ist die Hochgeschwindigkeits-E/A-Leitung 134 an der Chipseite 130 des Substrats 112 eines IC-Bauelements unmittelbar unterhalb der Lötmaske 344 angeordnet. Die Hochgeschwindigkeits-E/A-Leitung 134 und die Lötmaske 344 sind in vereinfachter Form innerhalb eines dielektrischen Materials 342 dargestellt, welches ein Teil des Substrats 112 des IC-Bauelements ist. Das Mikrostrip-Leitungsdetail 300 kann in dieser Konfiguration arbeiten und dabei eine Datenflussrate von einem Prozessor im Bereich von 5 Gb/s bis 40 Gb/s ermöglichen. In einer Ausführungsform arbeitet die Mikrostripleitung 300 in dieser abgeschirmten Konfiguration und ermöglicht dabei eine Datenflussrate von einem Prozessor im Bereich von 10 Gb/s bis 12,8 Gb/s.
  • 4 ist eine detaillierte Querschnittsansicht 400 des von der in 1a dargestellten Ausschnittslinie 4 eingeschlossenen Bereichs, welche einen Abschnitt des Substrats 112 eines IC-Bauelements gemäß einer Ausführungsform mit gefülltem Durchkontaktierungskern veranschaulicht. Die Querschnittsansicht zeigt ein Detail 400 mit gefülltem Durchkontaktierungskern des Substrats 112 des IC-Bauelements. Es sind mehrere der Reihe von elektrischen Kontakthöckern 122 dargestellt. In einer Ausführungsform liegt die Reihe von elektrischen Kontakthöckern 122 auf dem Substrat 112 des IC-Bauelements nur mit einem Speicherchip wie der IC-Vorrichtung 110 vor. In einer Ausführungsform liegt die Reihe von elektrischen Kontakthöckern 122 auf dem Substrat 112 des IC-Bauelements so vor, dass die Kontakthöcker 122 vor dem Verbinden mit der IC-Vorrichtung 110, z. B. einem Prozessor oder einem Speicherchip, angeordnet werden.
  • Das Substrat 112 eines IC-Bauelements weist einen Kernabschnitt 444 auf, bei welchem es sich um eine 60 Mikrometer (μm) dicke Glas-Prepreg-Struktur handeln kann. Gemäß einer Ausführungsform wird das Substrat 112 des IC-Bauelements auch mit mehreren gefüllten Durchkontaktierungen dargestellt, von welchen eine an der Oberseite 130 mit der Bezugszahl 446 gekennzeichnet ist und eine andere an der Unterseite 132 mit der Bezugszahl 448 gekennzeichnet ist. Das Detail 400 mit gefüllter Durchkontaktierung weist auch verschiedene Zwischenschichtdielektrikum-Schichten (Interlayer Dielectricum, ILD) auf, von denen eine mit der Bezugszahl 450 gekennzeichnet ist. Die Chipseite 130 weist eine Lötmaske 452 auf, um die isolierende Aufnahme der elektrischen Kontakthöcker 122 zu erleichtern. Die Unterseite 132 weist ebenfalls eine Lötmaske 454 auf, um die isolierende Verbindung von Komponenten wie den passiven Komponenten wie dem in 1a dargestellten LSC 126 und/oder anderen Komponenten wie dem Steckverbinder 124 in 1a zu erleichtern.
  • 5 zeigt ein Detail 500 einer Querschnittsansicht des von der in 1a dargestellten Ausschnittslinie 4 eingeschlossenen Bereichs, welches einen Abschnitt des Substrats 112 eines Bauelements gemäß einer Ausführungsform mit kernlosem Substrat veranschaulicht. Die Querschnittsansicht veranschaulicht ein Detail 500 mit kernlosem Substrat des Substrats 112 des IC-Bauelements. Es sind mehrere der Reihe von elektrischen Kontakthöckern 122 dargestellt. In einer Ausführungsform liegt die Reihe von elektrischen Kontakthöckern 122 auf dem Substrat 112 des IC-Bauelements nur mit einem Speicherchip wie der IC-Vorrichtung 110 vor. In einer Ausführungsform liegt die Reihe von elektrischen Kontakthöckern 122 auf dem Substrat 112 des IC-Bauelements so vor, dass die Kontakthöcker 122 vor dem Verbinden mit der IC-Vorrichtung 110, z. B. einem Prozessor oder einem Speicherchip, angeordnet werden.
  • Das dargestellte Substrat 112 eines IC-Bauelements weist einen kernlosen Abschnitt 544 auf, bei welchem es sich um eine Glas-Prepreg-Struktur handeln kann. Gemäß einer Ausführungsform wird das Substrat 112 des IC-Bauelements auch mit mehreren gefüllten Durchkontaktierungen dargestellt, von welchen eine an der Oberseite 130 mit der Bezugszahl 542 gekennzeichnet ist und eine andere an der Unterseite 132 mit der Bezugszahl 548 gekennzeichnet ist. Das Detail 500 mit kernlosem Substrat weist auch verschiedene ILD-Schichten auf, von denen eine mit der Bezugszahl 550 gekennzeichnet ist. Die Chipseite 130 weist eine Lötmaske 552 auf, um die isolierende Aufnahme der Kontakthöcker 122 zu erleichtern. Die Unterseite 132 weist ebenfalls eine Lötmaske 554 auf, um die isolierende Verbindung von Komponenten wie den passiven Komponenten wie dem in 1a dargestellten LSC 126 und/oder anderen Komponenten wie dem Steckverbinder 124 in 1a zu erleichtern.
  • 6a ist eine Draufsicht 600 auf ein Substrat eines IC-Bauelements gemäß einem Ausführungsbeispiel. Das Substrat 612 des IC-Bauelements weist eine Oberseite 630 auf, auf welcher eine IHS-Aufstandsfläche 618 und eine Anschlusszone 610 für eine IC-Vorrichtung, z. B. einen Prozessor oder einen Speicherchip, veranschaulicht ist. Die Hochgeschwindigkeits-E/A-Kommunikation wird über Hochgeschwindigkeits-E/A-Leitungen durchgeführt, von denen eine, angezeigt mit gestrichelten Linien, weil die Hochgeschwindigkeits-E/A-Leitung unterhalb der Oberseite angeordnet ist, mit der Bezugszahl 634 gekennzeichnet ist. Die Hochgeschwindigkeits-E/A-Leitungen sind unterhalb der oberen Strukturen des Substrats 612 des IC-Bauelements angeordnet, aber sie sind gewöhnlich unmittelbar unter der Oberseite 630, z. B. unmittelbar unterhalb einer Lötmaske, konfiguriert. Die Hochgeschwindigkeits-E/A-Leitung 634 mündet an einer Anschlusstelle 636, die außerhalb der IHS-Aufstandsfläche 618 angeordnet ist, und mündet auf der Chipseite 630. In einer Ausführungsform ist die Hochgeschwindigkeits-E/A-Leitung 634 in der Nähe der Oberfläche oder Chipseite 630 des Substrats 612 des IC-Bauelements angeordnet.
  • Die Anschlussstelle 636 ist in einer Anschlussstellenmatrix 670 angeordnet, um die Hochgeschwindigkeits-E/A-Kommunikation zwischen einer IC-Vorrichtung, welche die Anschlusszone 610 besetzt, und einer folgenden IC-Vorrichtung zu erleichtern, die auf dem Substrat 612 des IC-Bauelements angeordnet sein kann oder nicht. Die Anschlussstellenmatrix 670 kann zwischen einer inneren Anschlussstellenmatrix-Grenzlinie 619, welche einem Rand der IHS-Aufstandsfläche 618 entsprechen kann, und einer äußeren Anschlussstellenmatrix-Grenzlinie 613 angeordnet sein, welche dem Rand des Substrats 612 des IC-Bauelements entspricht.
  • Die genaue Anzahl der Anschlussstellen in einer Anschlussstellenmatrix 670 kann mit der Gesamtzahl der E/A-Anschlussstellen korrelieren, die für eine gegebene Anwendung benötigt werden. In einer Ausführungsform beträgt die Gesamtzahl der E/A-Anschlussstellen etwa 400. In einer Ausführungsform beträgt die Gesamtzahl der E/A-Anschlussstellen etwa 300. In einer Ausführungsform beträgt die Gesamtzahl der E/A-Anschlussstellen etwa 120, z. B. für eine E/A-Konfiguration mit doppelter Datenrate (DDR). In einer Ausführungsform beträgt die Gesamtzahl der E/A-Anschlussstellen etwa 120, z. B. für eine E/A-Konfiguration mit vierfacher Datenrate (QDR).
  • 6b ist eine Draufsicht 601 auf Substrate von Bauelementen von integrierten Schaltungen, die gemäß einer Verfahrensausführungsform auf einer Leiterplatte 614 angeordnet sind. Ein erstes Substrat 612a eines IC-Bauelements kann eine erste Anschlusszone 610a für eine IC-Vorrichtung, z. B. einen ersten Prozessor, umfassen. Die Hochgeschwindigkeits-E/A-Kommunikation erfolgt über Hochgeschwindigkeitsleitungen, von denen eine mit 634 gekennzeichnet ist. Die Hochgeschwindigkeitsleitung 634 ist in gestrichelten Linien dargestellt, weil sie genau unterhalb der Oberseite 630a konfiguriert ist. Die Hochgeschwindigkeitsleitung 634 verläuft effektiv von der ersten Anschlusszone 610a aus in Y-Richtung und mündet in einer Anschlussstellenmatrix 670, die sich außerhalb einer Ausschlusszone, z. B. einer IHS-Aufstandsfläche 618a, befindet. Die Hochgeschwindigkeits-E/A-Kommunikation erfolgt auch über Hochgeschwindigkeitsleitungen, von denen eine mit 672 gekennzeichnet ist. Die Hochgeschwindigkeitsleitung 672 verläuft effektiv von der ersten Anschlusszone 610a aus in X-Richtung und mündet in einer Anschlussstellenmatrix 674, die sich ebenfalls außerhalb der Ausschlusszone 618a befindet. Die Hochgeschwindigkeitsleitung 672 ist ebenso in gestrichelten Linien dargestellt, weil sie genau unterhalb der Oberseite 630a konfiguriert ist.
  • Ein zweites Substrat 612b eines IC-Bauelements kann gemäß einer Ausführungsform eine zweite Anschlusszone 610b für eine IC-Vorrichtung umfassen, z. B. für einen zweiten Prozessor, der mit einem ersten Prozessor (der sich an der ersten Anschlusszone 610a befindet) in einer Doppelprozessorkonfiguration arbeiten kann. Die Hochgeschwindigkeits-E/A-Kommunikation erfolgt innerhalb des zweiten Substrats 612b eines IC-Bauelements über Hochgeschwindigkeitsleitungen, von denen eine mit 676 gekennzeichnet ist. Die Hochgeschwindigkeitsleitung 676 ist in gestrichelten Linien dargestellt, weil sie genau unterhalb der Oberseite 630b konfiguriert ist. Die Hochgeschwindigkeitsleitung 676 verläuft effektiv in Y-Richtung und mündet in einer Anschlussstellenmatrix 678, die sich außerhalb einer Ausschlusszone, z. B. einer IHS-Aufstandsfläche 618a, befindet. Das erste Substrat 612a eines IC-Bauelements und das zweite Substrat 612b eines IC-Bauelements sind über ein Flexband 662ab elektrisch verbunden, welches auch als flexibles Signalübertragungskabel 662ab bezeichnet wird. Das flexible Signalübertragungskabel 662ab kann einem polymeren Dielektrikum gebildet werden, welches integrierte Leitungen aufweist. Die Leitungen in dem flexiblen Signalübertragungskabel können einen elektrischen Kontakt mit den Kontakten in den Anschlussstellenmatrizen 670 und 678 herstellen. Demzufolge erfolgt die Hochgeschwindigkeits-E/A-Kommunikation über die Hochgeschwindigkeits-E/A-Leitungen 634 und 676, und die Hochgeschwindigkeits-E/A-Kommunikation wird nicht durch Kopplungen mit plattierten Durchgangslöchern behindert.
  • Ein drittes Substrat 612c eines IC-Bauelements kann eine dritte Anschlusszone 610c für eine IC-Vorrichtung umfassen, z. B. für eine Speichereinheit, die zur Speicherung durch den ersten Prozessor verwendet wird, der sich an der ersten Anschlusszone 610a befindet. Die Hochgeschwindigkeits-E/A-Kommunikation erfolgt über Hochgeschwindigkeitsleitungen, von denen eine mit 680 gekennzeichnet ist. Die Hochgeschwindigkeitsleitung 680 ist in gestrichelten Linien dargestellt, weil sie genau unterhalb der Oberseite 630c konfiguriert ist. Die Hochgeschwindigkeitsleitung 680 verläuft effektiv in X-Richtung und mündet in einer Anschlussstellenmatrix 682, die sich außerhalb einer Ausschlusszone, z. B. einer IHS-Aufstandsfläche 618c, befindet. Die Hochgeschwindigkeits-E/A-Kommunikation erfolgt auch innerhalb des dritten Substrats 612c eines IC-Bauelements über Hochgeschwindigkeitsleitungen, von denen eine mit 684 gekennzeichnet ist. Die Hochgeschwindigkeitsleitung 684 verläuft effektiv in X-Richtung und mündet in einer Anschlussstellenmatrix 686, die sich ebenfalls außerhalb der Ausschlusszone 618c befindet. Das dritte Substrat 612c eines IC-Bauelements und das erste Substrat 612a eines IC-Bauelements sind über ein Flexband 662ac elektrisch verbunden, welches auch als flexibles Signalübertragungskabel 662ac bezeichnet wird. Demzufolge erfolgt die Hochgeschwindigkeits-E/A-Kommunikation über die Hochgeschwindigkeits-E/A-Leitungen 680 und 684, und die Hochgeschwindigkeits-E/A-Kommunikation wird nicht durch Kopplungen mit plattierten Durchgangslöchern behindert.
  • Ein viertes Substrat 612d eines IC-Bauelements kann eine vierte Anschlusszone 610d für eine IC-Vorrichtung umfassen, z. B. für eine Speichereinheit, die eine zusätzliche Speicherkapazität für den ersten Prozessor bereitstellt, der sich an der ersten Anschlusszone 610a befindet. Für eine Doppelprozessor-Ausführungsform ist anzumerken, dass die Draufsicht 601 Anschlusszonen für zwei Prozessoren und Anschlusszonen für zwei Speichereinheiten veranschaulicht, welche in Serie mit der Anschlusszone 610a für einen ersten Prozessor verbunden sind. Diese Konfiguration ist nur beispielhaft und soll die Erfindung nicht beschränken. Die Hochgeschwindigkeits-E/A-Kommunikation erfolgt über Hochgeschwindigkeitsleitungen, von denen eine mit 688 gekennzeichnet ist. Die Hochgeschwindigkeitsleitung 688 ist in gestrichelten Linien dargestellt, weil sie genau unterhalb der Oberseite 630d konfiguriert ist. Die Hochgeschwindigkeitsleitung 688 verläuft effektiv in X-Richtung und mündet in einer Anschlussstellenmatrix 690, die sich außerhalb einer Ausschlusszone, z. B. einer IHS-Aufstandsfläche 618d, befindet. Das vierte Substrat 612d eines IC-Bauelements und das dritte Substrat 612c eines IC-Bauelements sind über ein Flexband 662cd elektrisch verbunden, welches auch als flexibles Signalübertragungskabel 662cd bezeichnet wird. Demzufolge erfolgt die Hochgeschwindigkeits-E/A-Kommunikation über die Hochgeschwindigkeits-E/A-Leitung 688, und die Hochgeschwindigkeits-E/A-Kommunikation wird nicht durch Kopplungen mit plattierten Durchgangslöchern behindert.
  • Man kann nun erkennen, dass Matrizen parallel zueinander aufgebaut sein können, wie die Anschlussstellenmatrizen 682 und 686 auf dem dritten Substrat 612c eines IC-Bauelements. Ebenso können die Anschlussstellenmatrizen orthogonal zueinander und zueinander benachbart aufgebaut sein, wie die Anschlussstellenmatrizen 670 und 674 auf dem ersten Substrat 612a eines IC-Bauelements. Auch kann eine Anschlussstellenmatrix nur einen Rand eines Substrats eines IC-Bauelements belegen, wie die Anschlussstellenmatrix 690 auf dem vierten Substrat 612d eines IC-Bauelements. Obwohl dies nicht dargestellt ist, können die Anschlussstellenmatrizen auch drei Ränder eines Substrats eines IC-Bauelements belegen. Zum Beispiel könnte die Anschlussstellenmatrix 670 entlang dem unteren Rand 692 auf das dritte Substrat 612c eines IC-Bauelements projiziert werden. Obwohl dies ebenfalls nicht dargestellt ist, können die Anschlussstellenmatrizen auch alle vier Ränder eines Substrat eines IC-Bauelements belegen. Zum Beispiel könnte die Anschlussstellenmatrix 670 entlang dem unteren Rand 692 auf das dritte Substrat 612c eines IC-Bauelements projiziert werden, und die Anschlussstellenmatrix 676 könnte entlang dem oberen Rand 694 auf das dritte Substrat 612c eines IC-Bauelements projiziert werden.
  • 7 ist eine Draufsicht auf ein Detail, welches dem in 6a dargestellten Ausschnittskreis 7 entnommen ist, gemäß einem Ausführungsbeispiel. In einer Ausführungsform sind vier Anschlussstellen 736 in einer quadratischen Anschlussstellenmatrix dargestellt. In einer Ausführungsform umfasst die quadratische Anschlussstellenmatrix zwei Anschlussstellen, die entlang einer geraden Linie 737 zwischen der inneren Grenzlinie 619 der Anschlussstellenmatrix und der äußeren Grenzlinie 613 der Anschlussstellenmatrix angeordnet sind.
  • 8 ist eine Draufsicht auf ein Detail, welches dem in 6a dargestellten Ausschnittskreis 7 entnommen ist, gemäß einem Ausführungsbeispiel. In dieser Ausführungsform sind vier Anschlussstellen 836a, 836b, 836y und 836z in einer quadratischen Anschlussstellenmatrix angeordnet. Die Anschlussstelle 836a kann als innerste Anschlussstelle der Anschlussstellenmatrix bezeichnet werden, da sie zu der inneren Grenzlinie 619 der Anschlussstellenmatrix benachbart ist. Die Anschlussstelle 836b kann als zweitinnerste Anschlussstelle der Anschlussstellenmatrix bezeichnet werden, da, obwohl sie nicht zu der inneren Grenzlinie 619 der Anschlussstellenmatrix benachbart ist, sie sich näher an der inneren Grenzlinie 619 der Anschlussstellenmatrix befindet als andere Anschlussstellen. Die Anschlussstelle 836z kann als äußerste Anschlussstelle der Anschlussstellenmatrix bezeichnet werden, da sie zu der äußeren Grenzlinie 613 der Anschlussstellenmatrix benachbart ist. Die Anschlussstelle 836y kann als zweitäußerste Anschlussstelle der Anschlussstellenmatrix bezeichnet werden, da, obwohl sie nicht zu der äußeren Grenzlinie 613 der Anschlussstellenmatrix benachbart ist, sie sich näher an der äußeren Grenzlinie 613 der Anschlussstellenmatrix befindet als andere Anschlussstellen.
  • In einer Ausführungsform können zwischen der inneren Grenzlinie 619 der Anschlussstellenmatrix und der äußeren Grenzlinie 613 der Anschlussstellenmatrix acht Anschlussstellen einer Anschlussstellenmatrix angeordnet sein. In einer Ausführungsform sind die acht Anschlussstellen entlang einer geraden Linie 837 zwischen der inneren Grenzlinie 619 der Anschlussstellenmatrix und der äußeren Grenzlinie 613 der Anschlussstellenmatrix angeordnet, beginnend mit der innersten Anschlussstelle 836a als erster Anschlussstelle, weiter mit der zweitinnersten Anschlussstelle 836b als zweiter Anschlussstelle, der zweitäußersten Anschlussstelle 836y als siebter Anschlussstelle und der äußersten Anschlussstelle 836z als achter Anschlussstelle. Die Anzahl der Anschlussstellen zwischen der inneren Grenzlinie 619 und der äußeren Grenzlinie 613 hängt von der Anzahl der E/A-Verbindungen, die für eine Anwendung benötigt werden, und dem Abstand zwischen den Anschlussstellen ab. Daher kann die Anzahl der Anschlussstellen 1 bis 10 betragen. In einer Ausführungsform kann die Anzahl der Anschlussstellen sieben betragen. In einer Ausführungsform kann die Anzahl der Anschlussstellen sechs betragen. In einer Ausführungsform kann die Anzahl der Anschlussstellen fünf betragen. In einer Ausführungsform kann die Anzahl der Anschlussstellen vier betragen. In einer Ausführungsform kann die Anzahl der Anschlussstellen drei betragen. In einer Ausführungsform kann die Anzahl der Anschlussstellen zwei betragen. In einer Ausführungsform kann die Anzahl der Anschlussstellen eins betragen.
  • 9 ist eine Draufsicht auf ein Detail, welches dem in 6a dargestellten Ausschnittskreis 7 entnommen ist, gemäß einem Ausführungsbeispiel. In einer Ausführungsform sind sieben Anschlussstellen 936 in einer hexagonalen Matrix dargestellt. In einer Ausführungsform sind drei Anschlussstellen als innerste Anschlussstelle 936a der Anschlussstellenmatrix, als folgende Anschlussstelle 936b der Anschlussstellenmatrix und als äußerste Anschlussstelle 936c der Anschlussstellenmatrix aufgezählt. In einer Ausführungsform kann eine zweispaltige versetzte Matrix die innerste Anschlussstelle 936a der Anschlussstellenmatrix und die folgende Anschlussstelle 936b der Anschlussstellenmatrix umfassen. Es ist nun zu erkennen, dass die Gesamtzahl der Anschlussstellen, die auf einer geraden Linie 937 zwischen der äußeren Grenzlinie 613 der Anschlussstellenmatrix und der inneren Grenzlinie 619 der Anschlussstellenmatrix angeordnet sind, bei dieser Art der Konfiguration zwei bis acht betragen kann, in Abhängigkeit von den speziellen E/A-Anschlussanforderungen einer gegebenen Anwendung. In ähnlicher Weise kann gemäß einer Ausführungsform die Anzahl der Anschlussstellen in einer Anschlussstellenmatrix zwischen der äußeren Grenzlinie 613 der Anschlussstellenmatrix und der inneren Grenzlinie 619 der Anschlussstellenmatrix in dieser Art der Konfiguration 120 bis 400 betragen.
  • 10 ist eine Draufsicht auf ein Detail, welches dem in 6a dargestellten Ausschnittskreis 7 entnommen ist, gemäß einem Ausführungsbeispiel. In einer Ausführungsform sind fünf Anschlussstellen 1036 in einer flächenzentrierten Anschlussstellenmatrix dargestellt. In einer Ausführungsform sind drei Anschlussstellen als innerste Anschlussstelle 1036a der Anschlussstellenmatrix, als folgende Anschlussstelle 1036b der Anschlussstellenmatrix und als äußerste Anschlussstelle 1036c der Anschlussstellenmatrix aufgezählt. Es ist nun zu erkennen, dass die Gesamtzahl der Anschlussstellen, die auf einer geraden Linie 1037 zwischen der äußeren Grenzlinie 613 der Anschlussstellenmatrix und der inneren Grenzlinie 619 der Anschlussstellenmatrix angeordnet sind, bei dieser Art der Konfiguration zwei bis acht betragen kann, in Abhängigkeit von den speziellen E/A-Anschlussanforderungen einer gegebenen Anwendung. In ähnlicher Weise kann gemäß einer Ausführungsform die Anzahl der Anschlussstellen in einer Anschlussstellenmatrix, die auf einer Linie zwischen der äußeren Grenzlinie 613 der Anschlussstellenmatrix und der inneren Grenzlinie 619 der Anschlussstellenmatrix angeordnet sind, in dieser Art der Konfiguration 120 bis 400 betragen.
  • 1b ist eine Querschnittsansicht durch das in 1a dargestellte Vorrichtungsbauelement einer integrierten Schaltung nach einer weiteren Konfiguration gemäß einer Ausführungsform. Dieses IC-Bauelement 101 ist für eine Flexkabel-E/A-Konfiguration mit einem abnehmbaren Steckverbinder konfiguriert. Der abnehmbare Steckverbinder kann hierin im Folgenden als E/A-Flexverbinder hoher Kapazität 160 bezeichnet sein. Der E/A-Flexverbinder hoher Kapazität 160 ist gemäß einer Ausführungsform mit einem Flexband 162 verbunden. In einer Ausführungsform erfolgt die E/A-Kommunikation über den E/A-Flexverbinder hoher Kapazität 160 und das Flexband 162 mit 5 Gb/s bis 40 Gb/s. In einer Ausführungsform erreicht das IC-Bauelement 101 in dieser Hochgeschwindigkeits-E/A-Leitungs-Konfiguration eine Datenflussrate von einem Prozessor und durch das Flexband 162 in einem Bereich von 10 Gb/s bis 12,8 Gb/s.
  • 11 ist eine Detailansicht des Ausschnittskreises 11 in 1b gemäß einem Ausführungsbeispiel. Das Substrat 112 eines IC-Bauelements umfasst eine Hochgeschwindigkeits-E/A-Leitung 134, die in einer Anschlussstelle 1136 mündet. Die Anschlussstelle 1136 ist mit einem E/A-Flexverbinder hoher Kapazität 1160 verbunden. Der E/A-Flexverbinder hoher Kapazität 1160 umfasst einen Anschlussstellenkontakt 1137 und 1139, welcher einen elektrischen Kontakt zu der Anschlussstelle 1136 herstellt. Der E/A-Flexverbinder hoher Kapazität 1160 ist mit einem Flexband 1162 elektrisch verbunden. In einer Ausführungsform erfolgt die E/A-Kommunikation über den E/A-Flexverbinder hoher Kapazität 1160 und das Flexband 1162 mit 5 Gb/s bis 40 Gb/s.
  • 12 ist ein Verfahrensablaufdiagramm 1200 gemäß einer Ausführungsform.
  • Bei 1210 umfasst das Verfahren das Bilden einer Hochgeschwindigkeits-E/A-Leitung auf einem Substrat eines IC-Bauelements. Die Hochgeschwindigkeits-E/A-Leitung ist dafür konfiguriert, eine Datenflussrate von 8 Gb/s bis 14 Gb/s zu unterstützen, indem jeder Kontakt zu plattierten Durchgangslöchern vermieden wird. Demzufolge verläuft die Hochgeschwindigkeits-E/A-Leitung von innerhalb einer IC-Vorrichtungs-Aufstandsfläche bis außerhalb einer IHS-Aufstandsfläche und mündet in einer Anschlussstelle.
  • Bei 1220 umfasst das Verfahren das Verbinden einer ersten IC-Vorrichtung innerhalb der IC-Vorrichtungs-Aufstandsfläche mit der Hochgeschwindigkeits-E/A-Leitung. In einem Ausführungsbeispiel eine erste IC-Vorrichtung 110 (siehe 1b) über eine Flip-Chip-Verbindung auf den elektrischen Kontakthöckern 122 angebracht, und die elektrischen Kontakthöcker 122 stehen mit den Hochgeschwindigkeits-E/A-Leitungen 134 in Kontakt. Demzufolge ist die erste IC-Vorrichtung 110 innerhalb einer IC-Vorrichtungs-Aufstandsfläche mit der Hochgeschwindigkeits-E/A-Leitung 134 verbunden.
  • Bei 1230 umfasst das Verfahren das Verbinden der Hochgeschwindigkeits-E/A-Leitung auf dem ersten Substrat eines IC-Bauelements mit einem zweiten Substrat eines IC-Bauelements. In einem Ausführungsbeispiel wird das erste Substrat 612a eines IC-Bauelements, welches eine Hochgeschwindigkeits-E/A-Leitung 672 aufweist, über ein Flexband 662ac mit einem zweiten Substrat 612c eines IC-Bauelements verbunden.
  • Bei 1240 umfasst das Verfahren das Verbinden der ersten IC-Vorrichtung mit einer zweiten IC-Vorrichtung. In einem Ausführungsbeispiel ist eine erste IC-Vorrichtung in der ersten Anschlusszone 610a angeordnet (siehe 6b), und eine zweite IC-Vorrichtung ist in der zweiten Anschlusszone 610b angeordnet.
  • Bei 1250 umfasst das Verfahren das Unterstützen eines Datenstroms in der Hochgeschwindigkeits-E/A-Leitung in einem Bereich von 5 Gb/s bis 40 Gb/s. Diese Verfahrensausführungsform umfasst das Unterstützen dieser Datenflussrate durch Vermeiden jeder Verbindung mit plattierten Durchgangslöchern für die Hochgeschwindigkeits-E/A-Leitungen.
  • 13 ist ein Schema eines elektronischen Systems 1300 gemäß einer Ausführungsform. Das dargestellte elektronische System 1300 kann eine Hochgeschwindigkeits-E/A-Leitung umfassen, welche jede Verbindung mit plattierten Durchgangslöchern vermeidet, wie in dieser Beschreibung bereits ausgeführt. In einer Ausführungsform handelt es sich bei dem elektronischen System 1300 um ein Computersystem, welches einen Systembus 1320 zum elektrischen Verbinden der verschiedenen Komponenten des elektronischen Systems 1300 umfasst. Bei dem Systembus 1320 handelt es sich um einen einzelnen Bus oder irgendeine Kombination von Bussen gemäß verschiedenen Ausführungsformen. Das elektronische System 1300 umfasst eine Spannungsquelle 1330, welche die integrierte Schaltung 1310 mit Spannung versorgt. In einigen Ausführungsformen versorgt die Spannungsquelle 1330 die integrierte Schaltung 1310 über den Systembus 1320 mit Strom.
  • Die integrierte Schaltung 1310 ist mit dem Systembus 1320 elektrisch verbunden und umfasst irgendeine Schaltung oder Schaltungskombination gemäß einer Ausführungsform. In einer Ausführungsform umfasst die integrierte Schaltung 1310 einen Prozessor 1312 irgendeines Typs. Wie hierin verwendet, kann mit dem Prozessor 1312 irgendeine Art der Schaltung gemeint sein, z. B., ohne darauf beschränkt zu sein, ein Mikroprozessor, ein Mikrocontroller, ein Graphikprozessor, ein Digitalsignalprozessor oder ein anderer Prozessor. Andere Arten von Schaltungen, die in der integrierten Schaltung 1310 enthalten sein können, sind eine maßangefertigte Schaltung oder eine anwendungsspezifische integrierte Schaltung (ASIC), z. B. eine Kommunikationsschaltung 1314 zur Verwendung in drahtlosen Vorrichtungen, wie z. B. Mobiltelefonen, Pagern, tragbaren Computern, Zweiwege-Funkgeräten und ähnlichen elektronischen Systemen. In einer Ausführungsform umfasst der Prozessor 1310 einen Speicher-auf-Chip 1316, z. B. einen statischen Direktzugriffsspeicher (SRAM). In einer Ausführungsform umfasst der Prozessor 1310 einen eingebetteten Speicher-auf-Chip 1316, z. B. einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM), bei welchem es sich um einen Cache-Speicher für den Prozessor handeln kann.
  • In einer Ausführungsform umfasst das elektronische System 1300 auch einen externen Speicher 1340, welcher wiederum ein oder mehrere Speicherelemente umfassen kann, die für die spezielle Anwendung geeignet sind, z. B. einen Hauptspeicher 1342 in Form eines RAM, ein oder mehrere Hartplattenlaufwerke 1344 und/oder ein oder mehrere Laufwerke für bewegliche Medien 1346, z. B. Disketten, CDs, DVDs, Flash-Memory-Keys und andere bewegliche Medien, die auf dem Fachgebiet bekannt sind. Die verschiedenen Speicherfunktionalitäten können über eine oder mehrere Hochgeschwindigkeits-E/A-Leitungs-Ausführungsformen miteinander gekoppelt werden.
  • In einer Ausführungsform umfasst das elektronische System 1300 auch eine Anzeigevorrichtung 1350, einen Audioausgang 1360. In einer Ausführungsform umfasst das elektronische System 1300 eine Steuervorrichtung 1370, z. B. eine Tastatur, eine Maus, einen Trackball, einen Game Controller, ein Mikrofon, eine Spracherkennungsvorrichtung oder irgendeine andere Vorrichtung, mit welcher Informationen in das elektronische System 1300 eingegeben werden können.
  • Wie hierin gezeigt, kann die integrierte Schaltung 1310 in einer Anzahl verschiedener Ausführungsformen verwendet werden, z. B. einer Hochgeschwindigkeits-E/A-Leitung, die jegliche Kopplungen mit plattierten Durchgangslöchern vermeidet, einem elektronischen System, einem Computersystem, einem oder mehreren Verfahren zur Herstellung einer integrierten Schaltung und einem oder mehreren Verfahren zur Herstellung einer elektronischen Baueinheit, welche eine Hochgeschwindigkeits-E/A-Leitung umfasst, die jede Verbindung mit plattierten Durchgangslöchern vermeidet, wie hierin in den verschiedenen Ausführungsformen und deren durch den Fachmann zu erkennenden Äquivalenten bereits ausgeführt. Die Elemente, Materialien, Geometrien, Abmessungen und Abfolge der Operationen können alle so variiert werden, dass sie für spezielle Anforderungen der E/A-Verbindung passen, z. B. die Anzahl der Matrixkontakte, die Konfiguration der Matrixkontakte, z. B. die Belegung von einem, zwei, drei oder allen vier Rändern mit Kontakten, die mit Hochgeschwindigkeits-E/A-Leitungen verbunden sind, welche jede Verbindung mit plattierten Durchgangslöchern vermeiden.
  • 14 ist eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer Lötmasken-Kontaktfleck-definierten Ausführungsform. In 14 ist ein Lötmasken-Kontaktfleck-definiertes Detail 1400 dargestellt, welches Hochgeschwindigkeits-E/A-Leitungen 1434 umfasst, die auch in 1a zu erkennen sind, in 14 jedoch mit größeren Details. Die Hochgeschwindigkeits-E/A-Leitungen 1434 münden in der Anschlussstelle 1436, welche durch eine Lötmaske 1444 hindurch frei liegt. In dieser Ausführungsform sind die Anschlussstellen 1436 durch die Gegenwart und Strukturierung der Lötmaske 1444 in Flächeneinheiten definiert, derart, dass die Anschlussstellen 1436 an einer frei liegenden Stelle durch die Lötmaske 1444 hindurch mit den Hochgeschwindigkeits-E/A-Leitungen 1434 in Kontakt stehen. Mit anderen Worten, die Lötmaskenöffnung (Solder-Mask Open, SMO) definiert die Kontaktfleckfläche auf einem Flexverbinderbereich des Substrats 112 eines IC-Bauelements.
  • Die Hochgeschwindigkeits-E/A-Leitungen 1434 und die Lötmaske 1444 sind in vereinfachter Form innerhalb eines dielektrischen Materials 1442 dargestellt, welches ein Teil des Substrats 112 eines IC-Bauelements ist. Das Lötmasken-Kontaktfleck-definierte Detail 1400 kann in dieser Konfiguration so arbeiten, dass eine Datenflussrate von einem Prozessor in einem Bereich 5 Gb/s bis 40 Gb/s ermöglicht wird. In einer Ausführungsform arbeitet das Lötmasken-Kontaktfleck-definierte Detail 1400 in dieser Konfiguration so, dass eine Datenflussrate von einem Prozessor in einem Bereich 10 Gb/s bis 12,8 Gb/s ermöglicht wird.
  • 15 ist eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer Nicht-Lötmasken-Kontaktfleck-definierten Ausführungsform. In 15 ist ein Nicht-Lötmasken-Kontaktfleck-definiertes Detail 1500 dargestellt, welches Hochgeschwindigkeits-E/A-Leitungen 1534 umfasst, die auch in 1a zu erkennen sind, in 15 jedoch mit größeren Details. Die Hochgeschwindigkeits-E/A-Leitungen 1534 münden in der Anschlussstelle 1536, welche durch eine Lötmaske 1544 hindurch frei liegt. In dieser Ausführungsform ist die Größe der Anschlussstellen 1536 nicht durch die Gegenwart und Strukturierung der Lötmaske 1544 in Flächeneinheiten definiert, sondern die Flächeneinheit ist kleiner als die Lötmaskenöffnungs(SMO)-Fläche, derart, dass die Anschlussstellen 1436 an frei liegenden Flächen durch die Lötmaske 1544 hindurch, die kleiner ist als die SMOs, mit den Hochgeschwindigkeits-E/A-Leitungen 1534 in Kontakt stehen. Mit anderen Worten, die SMO definiert eine Fläche, die größer ist als die Kontaktfleckfläche auf einem Flexverbinderbereich des Substrats 112 eines IC-Bauelements.
  • Die Hochgeschwindigkeits-E/A-Leitungen 1534 und die Lötmaske 1544 sind in vereinfachter Form innerhalb eines dielektrischen Materials 1542 dargestellt, welches ein Teil des Substrats 112 eines IC-Bauelements ist. Das Nicht-Lötmasken-Kontaktfleck-definierte Detail 1500 kann in dieser Konfiguration so arbeiten, dass eine Datenflussrate von einem Prozessor in einem Bereich 5 Gb/s bis 40 Gb/s ermöglicht wird. In einer Ausführungsform arbeitet das Nicht-Lötmasken-Kontaktfleck-definierte Detail 1500 in dieser Konfiguration so, dass eine Datenflussrate von einem Prozessor in einem Bereich 10 Gb/s bis 12,8 Gb/s ermöglicht wird.
  • 16 ist eine Detailansicht des in 1a dargestellten Ausschnittskreises 2 gemäß einer durch regionale Lötmaskenöffnungen (RSMO) definierten Ausführungsform. Eine RSMO ist eine Fläche in der Region der Oberfläche des Substrats, wo keine Lötmaske vorliegt. Die Fläche kann eine bis vier Ausschlusszonen um die Peripherie des Substrats herum betragen. In 16 ist ein RSMO-Detail 1600 dargestellt, welches Hochgeschwindigkeits-E/A-Leitungen 1634 umfasst, die auch in 1a zu erkennen sind, in 16 jedoch mit größeren Details. Die Hochgeschwindigkeits-E/A-Leitungen 1634 münden in den Anschlussstellen 1636, welche durch eine Lötmaske 1644 hindurch regional frei liegen.
  • Die Hochgeschwindigkeits-E/A-Leitungen 1634 und die Lötmaske 1644 sind in vereinfachter Form innerhalb eines dielektrischen Materials 1642 dargestellt, welches ein Teil des Substrats 112 eines IC-Bauelements ist. Das RSMO-Detail 1600 kann in dieser Konfiguration so arbeiten, dass eine Datenflussrate von einem Prozessor in einem Bereich 5 Gb/s bis 40 Gb/s ermöglicht wird. In einer Ausführungsform arbeitet das RSMO-Detail 1600 in dieser Konfiguration so, dass eine Datenflussrate von einem Prozessor in einem Bereich 10 Gb/s bis 12,8 Gb/s ermöglicht wird.
  • Die Zusammenfassung genügt 37 C.F.R § 1.72(b), wo eine Zusammenfassung gefordert wird, welche dem Leser ermöglicht, schnell die Natur und das Wesentliche der technischen Offenbarung zu ermitteln. Sie ist mit dem Verständnis eingereicht worden, dass sie nicht verwendet wird, um den Umfang oder die Bedeutung der Patentansprüche auszulegen oder zu begrenzen.
  • In der vorstehenden detaillierten Beschreibung sind zum Zweck einer zügigen Gestaltung der Offenbarung verschiedene Merkmale in einer einzelnen Ausführungsform gruppiert. Dieses Verfahren der Offenbarung darf nicht so ausgelegt werden, dass es eine Absicht reflektiert, dass die beanspruchten Ausführungsformen der Erfindung mehr Merkmale erfordern als in jedem Patentanspruch ausdrücklich angegeben. Stattdessen liegt der erfinderische Gegenstand, wie die folgenden Patentansprüche reflektieren, in weniger als allen Merkmalen einer einzelnen offenbarten Ausführungsform. Somit werden die folgenden Patentansprüche hiermit in die detaillierte Beschreibung einbezogen, wobei jeder Patentanspruch allein als eine eigene bevorzugte Ausführungsform steht.
  • Der Fachmann wird leicht verstehen, dass verschiedene andere Veränderungen der Details, des Materials und der Anordnungen der Teile und Verfahrensstufen, die beschrieben und veranschaulicht worden sind, um die Natur der vorliegenden Erfindung zu erläutern, vorgenommen werden können, ohne die Prinzipien und den Umfang der Erfindung zu verlassen, wie sie in den beigefügten Patentansprüchen ausgedrückt sind.

Claims (34)

  1. Eingabe/Ausgabe(E/A)-Bauelementarchitektur für ein Substrat eines Bauelements einer integrierten Schaltung, wobei die Architektur das Folgende umfasst: ein Substrat eines Bauelements einer integrierten Schaltung (IC), welches die Aufstandsfläche eines integrierten Wärmeverteilers (Integrated Heat Spreader, IHS) auf einer Chipseite derselben umfasst; und eine E/A-Leitung zur Verbindung mit einer IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche anzuordnen ist, wobei die E/A-Leitung eine Anschlussstelle außerhalb der IHS-Aufstandsfläche für eine Verbindung mit einer IC-Vorrichtung umfasst, die außerhalb der IHS-Aufstandsfläche anzuordnen ist.
  2. E/A-Bauelementarchitektur nach Anspruch 1, wobei die E/A-Leitung Daten zwischen einer IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche zu montieren ist, und einer IC-Vorrichtung, die außerhalb der IHS-Aufstandsfläche anzuordnen ist, mit einer Signalrate von 5 Gb/s bis 40 Gb/s übertragen kann.
  3. E/A-Architektur nach Anspruch 1, wobei es sich bei der Anschlussstelle um eine Anschlussstelle für einen abnehmbaren Steckverbinder für ein flexibles Signalübertragungskabel handelt.
  4. E/A-Architektur nach Anspruch 1, wobei die Anschlussstelle auf der Chipseite des Substrats des IC-Bauelements angeordnet ist.
  5. E/A-Architektur nach Anspruch 1, wobei es sich bei der E/A-Leitung um eine integrierte Metallleitung handelt.
  6. E/A-Architektur nach Anspruch 1, wobei die E/A-Leitung eine abgeschirmte Streifenleitung umfasst.
  7. E/A-Architektur nach Anspruch 1, wobei die E/A-Leitung eine Mikrostripleitung umfasst, die auf der Chipseite des Substrats des IC-Bauelements angeordnet ist.
  8. E/A-Architektur nach Anspruch 1, wobei es sich bei der E/A-Leitung um eine erste E/A-Leitung handelt und wobei es sich bei der Anschlussstelle um eine erste Anschlussstelle handelt, wobei die E/A-Architektur ferner das Folgende umfasst: eine zweite E/A-Leitung zur Verbindung der IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche anzuordnen ist; eine zweite Anschlussstelle außerhalb der IHS-Aufstandsfläche zur Verbindung mit einer IC-Vorrichtung, die außerhalb der IHS-Aufstandsfläche anzuordnen ist, wobei die erste Anschlussstelle und die zweite Anschlussstelle parallel zu einem Rand des Prozessor-Montagesubstrats angeordnet sind.
  9. E/A-Architektur nach Anspruch 1, wobei die Anschlussstelle ein Teil einer ersten Anschlussstellenmatrix ist, und wobei die erste Anschlussstellenmatrix entlang einem Rand des Substrats des IC-Bauelements aufgebaut ist.
  10. E/A-Architektur nach Anspruch 1, wobei die Anschlussstelle ein Teil einer ersten Anschlussstellenmatrix ist, und wobei die erste Anschlussstellenmatrix ein Anschlussstellen-Layout aufweist, das aus einer quadratischen, einer versetzten, einer hexagonalen und einer flächenzentrierten Anordnung ausgewählt ist.
  11. E/A-Architektur nach Anspruch 1, wobei die Anschlussstelle ein Teil einer ersten Anschlussstellenmatrix ist, wobei die erste Anschlussstellenmatrix entlang einem Rand des Substrats des IC-Bauelements aufgebaut ist, wobei die E/A-Architektur ferner das Folgende umfasst: eine zweite Anschlussstellenmatrix, die entlang einem zweiten Rand des Substrats des IC-Bauelements angeordnet ist.
  12. E/A-Architektur nach Anspruch 1, wobei die Anschlussstelle ein Teil einer ersten Anschlussstellenmatrix ist, wobei die erste Anschlussstellenmatrix entlang einem Rand des Substrats des IC-Bauelements aufgebaut ist, wobei die E/A-Architektur ferner das Folgende umfasst: eine zweite Anschlussstellenmatrix, die entlang einem zweiten Rand des Substrats des IC-Bauelements angeordnet ist, und wobei die erste Anschlussstellenmatrix und die zweite Anschlussstellenmatrix an parallelen Rändern des Substrats des IC-Bauelements angeordnet sind.
  13. E/A-Architektur nach Anspruch 1, wobei die Anschlussstelle ein Teil einer ersten Anschlussstellenmatrix ist, wobei die erste Anschlussstellenmatrix entlang einem Rand des Substrats des IC-Bauelements aufgebaut ist, wobei die E/A-Architektur ferner das Folgende umfasst: eine zweite Anschlussstellenmatrix, die entlang einem zweiten Rand des Substrats des IC-Bauelements angeordnet ist, und wobei die erste Anschlussstellenmatrix und die zweite Anschlussstellenmatrix an orthogonalen benachbarten Rändern des Substrats des IC-Bauelements angeordnet sind.
  14. E/A-Architektur nach Anspruch 1, wobei die Anschlussstelle ein Teil einer ersten Anschlussstellenmatrix ist, wobei die erste Anschlussstellenmatrix entlang einem Rand des IC-Vorrichtungssubstrats aufgebaut ist, wobei die E/A-Architektur ferner das Folgende umfasst: eine zweite Anschlussstellenmatrix, die entlang einem zweiten Rand des Substrats des IC-Bauelements angeordnet ist; und eine dritte Anschlussstellenmatrix, die entlang einem dritten Rand des Substrats des IC-Bauelements angeordnet ist.
  15. E/A-Architektur nach Anspruch 1, wobei die Anschlussstelle ein Teil einer ersten Anschlussstellenmatrix ist, wobei die erste Anschlussstellenmatrix entlang einem Rand des Substrats des IC-Bauelements aufgebaut ist, wobei die E/A-Architektur ferner das Folgende umfasst: eine zweite Anschlussstellenmatrix, die entlang einem zweiten Rand des Substrats des IC-Bauelements angeordnet ist; eine dritte Anschlussstellenmatrix, die entlang einem dritten Rand des Substrats des IC-Bauelements angeordnet ist; und eine vierte Anschlussstellenmatrix, die entlang einem vierten Rand des Substrats des IC-Bauelements angeordnet ist.
  16. E/A-Bauelementarchitektur nach Anspruch 1, wobei die E/A-Leitung Daten zwischen einer IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche anzuordnen ist, und einer aktiven Vorrichtung einer IC-Vorrichtung, die außerhalb der IHS-Aufstandsfläche anzuordnen ist, mit einer Rate von 5 Gb/s bis 40 Gb/s übertragen kann, wobei es sich bei der Anschlussstelle um eine Anschlussstelle für einen abnehmbaren Steckverbinder für ein flexibles Signalübertragungskabel handelt, wobei die Anschlussstelle auf der Chipseite des Substrats des IC-Bauelements angeordnet ist, und wobei es sich bei der E/A-Leitung um eine integrierte Metallleitung handelt.
  17. Bauelement für eine Eingabe/Ausgabe(E/A)-Bauelementarchitektur, wobei das Bauelement das Folgende umfasst: ein Substrat eines Bauelements einer integrierten Schaltung (IC), welches die Aufstandsfläche eines integrierten Wärmeverteilers (IHS) auf einer Chipseite derselben umfasst, und eine Anschlusszone für IC-Vorrichtungen, die sich innerhalb der IHS-Aufstandsfläche befindet; eine IC-Vorrichtung, die sich innerhalb der IHS-Aufstandsfläche befindet; eine E/A-Leitung, die mit der IC-Vorrichtung verbunden ist, wobei die E/A-Leitung Daten zwischen der IC-Vorrichtung und einer IC-Vorrichtung, die außerhalb der IHS-Aufstandsfläche anzuordnen ist, mit einer Rate von 5 Gb/s bis 40 Gb/s übertragen kann; und wobei es sich bei der E/A-Leitung um eine integrierte Metallleitung handelt, wobei die E/A-Leitung eine Anschlussstelle außerhalb der IHS-Aufstandsfläche umfasst, wobei die Anschlussstelle auf der Chipseite des Substrats des IC-Bauelements angeordnet ist, und wobei es sich bei der Anschlussstelle um eine Anschlussstelle für einen abnehmbaren Steckverbinder für ein flexibles Signalübertragungskabel handelt.
  18. Bauelement nach Anspruch 17, wobei es sich bei der IC-Vorrichtung um einen Prozessor handelt, wobei das Bauelement ferner das Folgende umfasst: ein flexibles Signalübertragungskabel, welches an einem ersten Ende mit der Anschlussstelle verbunden ist; und eine zweite IC-Vorrichtung, welche an einem zweiten Ende desselben mit dem flexiblen Signalübertragungskabel verbunden ist.
  19. Bauelement nach Anspruch 17, wobei es sich bei der IC-Vorrichtung um einen Prozessor handelt, wobei das Bauelement ferner das Folgende umfasst: ein flexibles Signalübertragungskabel, welches an einem ersten Ende mit der Anschlussstelle verbunden ist; eine zweite IC-Vorrichtung, welche an einem zweiten Ende desselben mit dem flexiblen Signalübertragungskabel verbunden ist; und wobei das Substrat des IC-Bauelements eine Anschlussstellenmatrix umfasst, die zwischen einer inneren Grenzlinie der Anschlussstellenmatrix, die einem Rand der IHS-Aufstandsfläche entspricht, und einer äußeren Grenzlinie der Anschlussstellenmatrix, die einem Rand des Substrats des IC-Bauelements entspricht, angeordnet ist.
  20. Bauelement nach Anspruch 17, wobei es sich bei der IC-Vorrichtung um einen Prozessor handelt, wobei das Bauelement ferner das Folgende umfasst: ein flexibles Signalübertragungskabel, welches an einem ersten Ende mit der Anschlussstelle verbunden ist; eine zweite IC-Vorrichtung, welche an einem zweiten Ende desselben mit dem flexiblen Signalübertragungskabel verbunden ist; und wobei das Substrat des IC-Bauelements eine Anschlussstellenmatrix umfasst, die zwischen einer inneren Grenzlinie der Anschlussstellenmatrix, die einem Rand der IHS-Aufstandsfläche entspricht, und einer äußeren Grenzlinie der Anschlussstellenmatrix, die einem Rand des Substrats des IC-Bauelements entspricht, angeordnet ist, und wobei die Anschlussstellenmatrix eine Anzahl von 120 bis 400 Anschlussstellen umfasst.
  21. Bauelement nach Anspruch 17, wobei es sich bei der IC-Vorrichtung um einen Prozessor handelt, wobei das Bauelement ferner das Folgende umfasst: ein flexibles Signalübertragungskabel, welches an einem ersten Ende mit der Anschlussstelle verbunden ist; eine zweite IC-Vorrichtung, welche an einem zweiten Ende desselben mit dem flexiblen Signalübertragungskabel verbunden ist; und wobei das Substrat des IC-Bauelements eine Anschlussstellenmatrix umfasst, die zwischen einer inneren Grenzlinie der Anschlussstellenmatrix, die einem Rand der IHS-Aufstandsfläche entspricht, und einer äußeren Grenzlinie der Anschlussstellenmatrix, die einem Rand des Substrats des IC-Bauelements entspricht, angeordnet ist, und wobei die Anschlussstellenmatrix einen ersten Rand des Substrats des IC-Bauelements und einen zweiten Rand des Substrats des IC-Bauelements belegt.
  22. Verfahren, welches das Folgende umfasst: Bilden einer E/A-Leitung auf einem ersten Substrat eines Bauelements einer integrierten Schaltung (IC), wobei das erste Substrat des IC-Bauelements eine Chipseite und eine Anschlussseite, eine erste Anschlusszone für IC-Vorrichtungen, eine Aufstandsfläche eines integrierten Wärmeverteilers (IHS), eine gefüllte Durchkontaktierung auf der Chipseite und eine gefüllte Durchkontaktierung auf der Anschlussseite aufweist, und wobei die E/A-Leitung innerhalb der Anschlusszone der IC-Vorrichtung beginnt und außerhalb der IHS-Aufstandsfläche endet, und wobei es sich bei der E/A-Leitung um eine integrierte Metallleitung handelt.
  23. Verfahren nach Anspruch 22, welches ferner das Verbinden der E/A-Leitung mit einem zweiten Substrat eines IC-Bauelements umfasst.
  24. Verfahren nach Anspruch 22, welcher ferner das Folgende umfasst: Verbinden der E/A-Leitung mit einem zweiten Substrat eines IC-Bauelements; Verbinden einer ersten IC-Vorrichtung mit der ersten Anschlusszone für IC-Vorrichtungen; Verbinden einer zweiten IC-Vorrichtung mit dem zweiten Substrat eines IC-Bauelements; und Ermöglichen einer Datenflussrate zwischen der ersten IC-Vorrichtung und der zweiten IC-Vorrichtung entlang der E/A-Leitung in einem Bereich von 5 Gigabit je Sekunde (Gb/s) bis 40 Gb/s.
  25. Eingabe/Ausgabe(E/A)-Bauelementarchitektur für ein Substrat eines Bauelements einer integrierten Schaltung, wobei die Architektur das Folgende umfasst: ein Substrat eines Bauelements einer integrierten Schaltung (IC), welches die Aufstandsfläche eines integrierten Wärmeverteilers (IHS) auf einer Chipseite derselben umfasst; eine E/A-Leitung zur Verbindung mit einer IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche anzuordnen ist, wobei die E/A-Leitung eine Anschlussstelle außerhalb der IHS-Aufstandsfläche für eine Verbindung mit einer IC-Vorrichtung umfasst, die außerhalb der IHS-Aufstandsfläche anzuordnen ist; und wobei die Anschlussstelle durch einen Faktor einer offenen Fläche in einer Lötmaske definiert ist, die auf dem IC-Bauelement angeordnet ist.
  26. E/A-Bauelementarchitektur nach Anspruch 25, wobei die Anschlussstelle eine frei liegende Fläche umfasst, welche die gleiche Größe wie die offene Fläche in der Lötmaske aufweist.
  27. E/A-Bauelementarchitektur nach Anspruch 25, wobei die Anschlussstelle eine frei liegende Fläche umfasst, die kleiner als die offene Fläche in der Lötmaske ist.
  28. E/A-Bauelementarchitektur nach Anspruch 25, wobei die Anschlussstelle eine frei liegende Fläche ohne Lötmaske umfasst, und welche entlang einer bis vier Ausschlusszonen auf dem Substrat vorliegt.
  29. E/A-Bauelementarchitektur nach Anspruch 25, wobei die E/A-Leitung Daten zwischen einer IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche zu montieren ist, und einer IC-Vorrichtung, die außerhalb der IHS-Aufstandsfläche anzuordnen ist, mit einer Signalrate von 5 Gb/s bis 40 Gb/s übertragen kann.
  30. E/A-Architektur nach Anspruch 25, wobei es sich bei der Anschlussstelle um eine Anschlussstelle für einen abnehmbaren Steckverbinder für ein flexibles Signalübertragungskabel handelt.
  31. E/A-Architektur nach Anspruch 25, wobei die Anschlussstelle auf der Chipseite des Substrats des IC-Bauelements angeordnet ist.
  32. E/A-Architektur nach Anspruch 25, wobei es sich bei der E/A-Leitung um eine integrierte Metallleitung handelt.
  33. Computersystem, welches das Folgende umfasst: ein Substrat eines Bauelements einer integrierten Schaltung (IC), welches die Aufstandsfläche eines integrierten Wärmeverteilers (IHS) auf einer Chipseite derselben und eine Anschlusszone für IC-Vorrichtungen umfasst, die innerhalb der IHS-Aufstandsfläche angeordnet ist; eine erste IC-Vorrichtung, die innerhalb der IHS-Aufstandsfläche angeordnet ist; eine E/A-Leitung, welche mit der IC-Vorrichtung verbunden ist, wobei die E/A-Leitung Daten zwischen der IC-Vorrichtung und einer zweiten IC-Vorrichtung, die außerhalb der IHS-Aufstandsfläche anzuordnen ist, mit einer Rate von 5 Gb/s bis 40 Gb/s übertragen kann; wobei es sich bei der E/A-Leitung um eine integrierte Metallleitung handelt, wobei die E/A-Leitung eine Anschlussstelle außerhalb der IHS-Aufstandsfläche aufweist, wobei die Anschlussstelle auf der Chipseite des Substrats des IC-Bauelements angeordnet ist, wobei es sich bei der Anschlussstelle um eine Anschlussstelle für einen abnehmbaren Steckverbinder für ein flexibles Signalübertragungskabel handelt, und wobei es sich bei der zweiten IC-Vorrichtung um einen Prozessor oder einen externen Speicher handelt.
  34. Computersystem nach Anspruch 33, wobei das Computersystem ein Teil eines Mobiltelefons, eines Pagers, eines tragbaren Computers, eines Desktop-Computers oder eines Zweiwege-Funkgeräts ist.
DE112009002197T 2008-09-29 2009-09-23 Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben Ceased DE112009002197T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/286,212 US7705447B2 (en) 2008-09-29 2008-09-29 Input/output package architectures, and methods of using same
US12/286,212 2008-09-29
PCT/US2009/057968 WO2010036676A2 (en) 2008-09-29 2009-09-23 Input/output architecture for mounted processors, and methods of using same

Publications (1)

Publication Number Publication Date
DE112009002197T5 true DE112009002197T5 (de) 2011-08-25

Family

ID=42056498

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009002197T Ceased DE112009002197T5 (de) 2008-09-29 2009-09-23 Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben

Country Status (8)

Country Link
US (2) US7705447B2 (de)
JP (3) JP2012503887A (de)
KR (1) KR101242881B1 (de)
CN (1) CN102165584B (de)
DE (1) DE112009002197T5 (de)
GB (2) GB2476016B (de)
TW (1) TWI471997B (de)
WO (1) WO2010036676A2 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705447B2 (en) 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
CN102379037B (zh) * 2009-03-30 2015-08-19 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US8110920B2 (en) * 2009-06-05 2012-02-07 Intel Corporation In-package microelectronic apparatus, and methods of using same
JP5481104B2 (ja) * 2009-06-11 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
US8009429B1 (en) * 2010-03-22 2011-08-30 Honeywell International Inc. Electrical component thermal management
WO2013074122A1 (en) 2011-11-18 2013-05-23 Intel Corporation Thermal management in packaged vcsels
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9324678B2 (en) * 2011-12-20 2016-04-26 Intel Corporation Low profile zero/low insertion force package top side flex cable connector architecture
US9368437B2 (en) 2011-12-31 2016-06-14 Intel Corporation High density package interconnects
WO2013101241A1 (en) 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8749072B2 (en) 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
JP2014038910A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US9622339B2 (en) * 2012-09-11 2017-04-11 Intel Corporation Routing design for high speed input/output links
US9660364B2 (en) 2012-10-17 2017-05-23 Intel Corporation System interconnect for integrated circuits
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
US9332643B2 (en) 2013-03-15 2016-05-03 Intel Corporation Interconnect architecture with stacked flex cable
US20150014852A1 (en) * 2013-07-12 2015-01-15 Yueli Liu Package assembly configurations for multiple dies and associated techniques
US9912084B2 (en) * 2014-08-20 2018-03-06 Te Connectivity Corporation High speed signal connector assembly
CN106797098B (zh) * 2014-09-26 2020-10-16 英特尔公司 插口接触部技术和构造
US9832876B2 (en) 2014-12-18 2017-11-28 Intel Corporation CPU package substrates with removable memory mechanical interfaces
US10368439B2 (en) 2014-12-26 2019-07-30 Intel Corporation Assembly architecture employing organic support for compact and improved assembly throughput
TWI710183B (zh) 2015-01-11 2020-11-11 美商莫仕有限公司 電路板旁路組件及其構件
US9831150B2 (en) * 2015-03-11 2017-11-28 Toshiba Memory Corporation Semiconductor device and electronic device
US9893034B2 (en) * 2015-10-26 2018-02-13 Altera Corporation Integrated circuit packages with detachable interconnect structures
US9590338B1 (en) * 2015-11-30 2017-03-07 Te Connectivity Corporation Rigid-flex circuit connector
CN205488710U (zh) * 2016-01-08 2016-08-17 富士康(昆山)电脑接插件有限公司 一种电连接器组件及其底座
TWI648613B (zh) 2016-01-11 2019-01-21 莫仕有限公司 Routing component and system using routing component
CN110839182B (zh) 2016-01-19 2021-11-05 莫列斯有限公司 集成路由组件以及采用集成路由组件的系统
US9955605B2 (en) * 2016-03-30 2018-04-24 Intel Corporation Hardware interface with space-efficient cell pattern
US10880994B2 (en) * 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
US10079443B2 (en) 2016-06-16 2018-09-18 Te Connectivity Corporation Interposer socket and connector assembly
US9953917B1 (en) * 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect and resistor structure and method of manufacturing thereof
US9953913B1 (en) 2016-12-12 2018-04-24 General Electric Company Electronics package with embedded through-connect structure and method of manufacturing thereof
US10476288B2 (en) 2017-06-23 2019-11-12 Dell Products L.P. Power storage adapter for peak shift operation with a portable information handling system
US10381844B2 (en) 2017-06-23 2019-08-13 Dell Products L.P. Sourcing power from a battery or AC-DC converter of a power storage adapter
US10452102B2 (en) 2017-06-23 2019-10-22 Dell Products L.P. Power delivery contract establishment in a power storage adapter
US10389154B2 (en) 2017-06-23 2019-08-20 Dell Products L.P. Power storage adapter using a high efficiency charging method
US10978896B2 (en) 2017-06-23 2021-04-13 Dell Products L.P. High efficiency power storage adapter
US10928880B2 (en) 2017-06-23 2021-02-23 Dell Products L.P. Power storage adapter for communicating battery data with a portable information handling system
US10608443B2 (en) 2017-08-15 2020-03-31 Dell Products L.P. Battery management using battery temperature distribution
US10642333B2 (en) 2017-08-24 2020-05-05 Dell Products L.P. Power storage adapter for efficient supply of power of multiple portable information handling systems
US10620679B2 (en) 2017-09-01 2020-04-14 Dell Products L.P. Prioritizing supplying electrical power by a power storage adapter to connected devices
US10673271B2 (en) 2017-09-01 2020-06-02 Dell Products L.P. Efficient charging of multiple portable information handling systems based on learned charging characteristics
US10404105B2 (en) 2017-09-14 2019-09-03 Dell Products L.P. Power storage adapter for wireless power transmission
US10714797B2 (en) 2017-09-18 2020-07-14 Dell Products L.P. Multilayer thermal laminate with aerogel for battery cell enclosures
US11513928B2 (en) 2017-09-18 2022-11-29 Dell Products L.P. Power storage adapter with power cable validation
US10488906B2 (en) 2017-09-26 2019-11-26 Dell Products L.P. Power delivery based on temperature and other factors in a power storage adapter
US11222877B2 (en) * 2017-09-29 2022-01-11 Intel Corporation Thermally coupled package-on-package semiconductor packages
US10278279B1 (en) * 2017-10-30 2019-04-30 Dell Products L.P. Transformer thermal radiator for power field effect transistors
US10403560B2 (en) * 2018-09-28 2019-09-03 Intel Corporation Thermal cooling system
US11259406B2 (en) * 2018-11-21 2022-02-22 Synaptics Incorporated Flexible connector for a display device
FR3089310A1 (fr) * 2018-12-04 2020-06-05 Stmicroelectronics (Grenoble 2) Sas Dispositif électronique comprenant une puce électronique pourvue d’un câble optique
US11553616B2 (en) * 2018-12-07 2023-01-10 Delta Electronics, Inc. Module with power device
KR102525329B1 (ko) * 2019-11-15 2023-04-24 바이두닷컴 타임즈 테크놀로지(베이징) 컴퍼니 리미티드 플렉서블 케이블 연결 기반의 분산형 ai 훈련 토폴로지
TWI755006B (zh) * 2020-07-30 2022-02-11 陽榮科技股份有限公司 具有附加電路板轉接器之積體電路測試裝置
US11395408B2 (en) * 2020-08-28 2022-07-19 Apple Inc. Wafer-level passive array packaging

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730146A (en) * 1986-10-21 1988-03-08 W. H. Brady Co. Folded electroluminescent lamp assembly
US4912401A (en) * 1989-01-18 1990-03-27 Tektronix, Inc. Connection apparatus for interactively accessing an electronic device in a pin grid array socket
JPH0427193A (ja) * 1990-05-22 1992-01-30 Hitachi Chem Co Ltd 多層フレキシブル印刷配線板
JPH04314380A (ja) * 1991-04-12 1992-11-05 Hitachi Chem Co Ltd プリント配線板
US5629876A (en) * 1992-07-10 1997-05-13 Lsi Logic Corporation Method and apparatus for interim in-situ testing of an electronic system with an inchoate ASIC
US5264729A (en) * 1992-07-29 1993-11-23 Lsi Logic Corporation Semiconductor package having programmable interconnect
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
JPH0729939A (ja) * 1993-07-12 1995-01-31 Sumitomo Electric Ind Ltd 半導体装置
JP2770820B2 (ja) * 1996-07-01 1998-07-02 日本電気株式会社 半導体装置の実装構造
JP3238906B2 (ja) * 1999-03-19 2001-12-17 株式会社日立製作所 半導体装置
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
TW478119B (en) * 2000-06-26 2002-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having heat sink which can be anchored on the substrate
US6512675B1 (en) * 2000-06-28 2003-01-28 Advanced Micro Devices, Inc. Heat sink grounded to a grounded package lid
US6512676B1 (en) * 2000-07-20 2003-01-28 Silicon Graphics, Inc. Printed circuit board stiffener
US6724078B1 (en) * 2000-08-31 2004-04-20 Intel Corporation Electronic assembly comprising solderable thermal interface
TW466723B (en) * 2000-12-01 2001-12-01 Siliconware Precision Industries Co Ltd Super thin package having high heat-dissipation property
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7307293B2 (en) * 2002-04-29 2007-12-11 Silicon Pipe, Inc. Direct-connect integrated circuit signaling system for bypassing intra-substrate printed circuit signal paths
JP4131935B2 (ja) * 2003-02-18 2008-08-13 株式会社東芝 インターフェイスモジュールとインターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
TWI278975B (en) * 2003-03-04 2007-04-11 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink
US6870252B2 (en) 2003-06-18 2005-03-22 Sun Microsystems, Inc. Chip packaging and connection for reduced EMI
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
US7112885B2 (en) * 2003-07-07 2006-09-26 Board Of Regents, The University Of Texas System System, method and apparatus for improved electrical-to-optical transmitters disposed within printed circuit boards
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
US7019971B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Thermal management systems for micro-components
US7091586B2 (en) * 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module
US7075180B2 (en) * 2003-12-29 2006-07-11 Intel Corporation Method and apparatus for applying body bias to integrated circuit die
US7345359B2 (en) * 2004-03-05 2008-03-18 Intel Corporation Integrated circuit package with chip-side signal connections
US7209366B2 (en) * 2004-03-19 2007-04-24 Intel Corporation Delivery regions for power, ground and I/O signal paths in an IC package
US7038316B2 (en) * 2004-03-25 2006-05-02 Intel Corporation Bumpless die and heat spreader lid module bonded to bumped die carrier
US7145782B2 (en) * 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
TWI278075B (en) * 2004-08-17 2007-04-01 Toshiba Corp LSI package with interface module, transmission line package, and ribbon optical transmission line
JP4319599B2 (ja) * 2004-08-17 2009-08-26 株式会社東芝 伝送線路実装体、およびインターフェイスモジュール付ｌｓｉパッケージ
US7148428B2 (en) * 2004-09-27 2006-12-12 Intel Corporation Flexible cable for high-speed interconnect
US7361985B2 (en) * 2004-10-27 2008-04-22 Freescale Semiconductor, Inc. Thermally enhanced molded package for semiconductors
US20070013080A1 (en) * 2005-06-29 2007-01-18 Intel Corporation Voltage regulators and systems containing same
EP1887846A4 (de) * 2005-06-30 2010-08-11 Ibiden Co Ltd Leiterplatte
JP2009505435A (ja) * 2005-08-31 2009-02-05 インテル コーポレイション マイクロプロセッサとレベル４キャッシュとを有するパッケージ
US7279795B2 (en) * 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
JP4796868B2 (ja) * 2006-03-01 2011-10-19 エヌイーシーコンピュータテクノ株式会社 電子回路構造、該構造を備える電子機器、熱起電力発生方法、補助電力発生方法、及び半導体ベアチップ
JP4665827B2 (ja) * 2006-05-10 2011-04-06 株式会社デンソー 半導体装置及びその実装構造
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7347701B2 (en) * 2006-05-17 2008-03-25 Intel Corporation Differential I/O spline for inexpensive breakout and excellent signal quality
JP2007317986A (ja) * 2006-05-29 2007-12-06 Renesas Technology Corp 電子機器
US20080002365A1 (en) * 2006-06-29 2008-01-03 Ashish Gupta Socket enabled cooling of in-substrate voltage regulator
US7535099B2 (en) * 2006-09-26 2009-05-19 Intel Corporation Sintered metallic thermal interface materials for microelectronic cooling assemblies
US7646093B2 (en) * 2006-12-20 2010-01-12 Intel Corporation Thermal management of dies on a secondary side of a package
JP2008160026A (ja) * 2006-12-26 2008-07-10 Toshiba Corp プリント配線板、プリント配線板の電極形成方法およびハードディスク装置
US7344383B1 (en) * 2006-12-27 2008-03-18 Intel Corporation Split socket optical interconnect
US7739876B2 (en) * 2006-12-27 2010-06-22 Intel Corporation Socket enabled current delivery to a thermoelectric cooler to cool an in-substrate voltage regulator
US7400033B1 (en) * 2006-12-29 2008-07-15 Intel Corporation Package on package design to improve functionality and efficiency
US20080237843A1 (en) * 2007-03-27 2008-10-02 Ashish Gupta Microelectronic package including thermally conductive sealant between heat spreader and substrate
US7875973B2 (en) * 2007-09-07 2011-01-25 Intel Corporation Package substrate including surface mount component mounted on a peripheral surface thereof and microelectronic package including same
US7742299B2 (en) * 2008-05-09 2010-06-22 Intel Corporation Piezo fans for cooling an electronic device
US7705447B2 (en) 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same

Also Published As

Publication number Publication date
TW201025541A (en) 2010-07-01
GB2476016A (en) 2011-06-08
GB2488684B (en) 2013-04-10
CN102165584B (zh) 2013-08-28
KR101242881B1 (ko) 2013-03-12
US8188594B2 (en) 2012-05-29
US20100078781A1 (en) 2010-04-01
GB201207521D0 (en) 2012-06-13
JP2012503887A (ja) 2012-02-09
WO2010036676A3 (en) 2010-07-22
GB2488684A (en) 2012-09-05
CN102165584A (zh) 2011-08-24
JP2014063740A (ja) 2014-04-10
TWI471997B (zh) 2015-02-01
US20100096743A1 (en) 2010-04-22
GB2476016B (en) 2013-01-09
WO2010036676A2 (en) 2010-04-01
KR20110042128A (ko) 2011-04-22
JP2016006776A (ja) 2016-01-14
GB201104984D0 (en) 2011-05-11
US7705447B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
DE112009002197T5 (de) Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben
DE60128145T2 (de) Elektronischer aufbau mit substrat und eingebettetem kondensator und herstellungsverfahren
DE60123762T2 (de) Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung
DE112006000862B4 (de) Induktor
DE10240730B4 (de) Leiterplatte, Speichermodul und Herstellungsverfahren
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE2920564A1 (de) Duennfilm-leitungen fuer elektronische schaltkreise
DE102013114594A1 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen
DE112005002368T5 (de) Eine Vorrichtung und ein Verfahren zum Verbessern der Signalebenenübergänge bei gedruckten Schaltkarten
DE112013000419T5 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102004062194A1 (de) Integrierte Halbleiterschaltungs-Vorrichtung
DE102011054886A1 (de) Halbleitervorrichtungen und Verfahren zum Steuern der Temperatur davon
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
DE112011105967T5 (de) Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben
DE112015006965T5 (de) Patch-auf-interposer paket mit drahtloser kommunikationsschnittstelle
DE112005002373T5 (de) Geteilter Dünnschichtkondensator für mehrere Spannungen
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE102018129885A1 (de) Zusammensetzungs- und Herstellungsfreundliche Wellenleiterankoppler
DE102006050882A1 (de) Platine, insbesondere für ein Speichermodul, Speichermodul, Speichermodul-System, und Verfahren zur Herstellung einer Platine, insbesondere für ein Speichermodul
DE102018128046A1 (de) Elektronische Bauelementgehäuse

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023500000

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final