JPH0729939A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0729939A JPH0729939A JP17165093A JP17165093A JPH0729939A JP H0729939 A JPH0729939 A JP H0729939A JP 17165093 A JP17165093 A JP 17165093A JP 17165093 A JP17165093 A JP 17165093A JP H0729939 A JPH0729939 A JP H0729939A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring pattern
- electrode
- metal film
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 寄生インダクタンスを低減し、耐湿性及び放
熱効果を向上することにより、電界効果トランジスタが
高信頼性で機能する半導体装置。 【構成】 半導体チップ31では、半導体基板の表面側
領域に電界効果トランジスタが形成され、表面側にゲー
ト電極32、ソース電極33及びドレイン電極34が露
出されている。ソース電極は、半導体チップの表面周辺
部に閉ループ状に形成され、ゲート電極及びドレイン電
極は、ソース電極の内側領域に形成されている。ソース
電極上から半導体チップの側面に沿って裏面に至る表面
上に、金属膜35が形成されている。入力配線パターン
44、金属配線パターン45、出力配線パターンにそれ
ぞれゲート電極、ソース電極、ドレイン電極を電気的に
接続するように、導電性接着剤37を用いて絶縁体基板
1に接着される。金属膜上には、放熱板36が接着され
る。
熱効果を向上することにより、電界効果トランジスタが
高信頼性で機能する半導体装置。 【構成】 半導体チップ31では、半導体基板の表面側
領域に電界効果トランジスタが形成され、表面側にゲー
ト電極32、ソース電極33及びドレイン電極34が露
出されている。ソース電極は、半導体チップの表面周辺
部に閉ループ状に形成され、ゲート電極及びドレイン電
極は、ソース電極の内側領域に形成されている。ソース
電極上から半導体チップの側面に沿って裏面に至る表面
上に、金属膜35が形成されている。入力配線パターン
44、金属配線パターン45、出力配線パターンにそれ
ぞれゲート電極、ソース電極、ドレイン電極を電気的に
接続するように、導電性接着剤37を用いて絶縁体基板
1に接着される。金属膜上には、放熱板36が接着され
る。
Description
【0001】
【産業上の利用分野】本発明は、配線パターンを形成さ
れた絶縁体基板上に、電界効果トランジスタを形成され
た半導体チップが載置されており、無線通信などの分野
において電波送信用の高出力増幅器として用いられる半
導体装置に関する。
れた絶縁体基板上に、電界効果トランジスタを形成され
た半導体チップが載置されており、無線通信などの分野
において電波送信用の高出力増幅器として用いられる半
導体装置に関する。
【0002】
【従来の技術】従来、半導体チップの組込方法として
は、主にワイヤボンディング法が用いられている。
は、主にワイヤボンディング法が用いられている。
【0003】図3に、従来の半導体装置の構成を示す。
絶縁体基板1上の中央部には、表面領域に電界効果トラ
ンジスタを形成された半導体チップ21が裏面側を接着
して載置されている。この半導体チップ21の表面側に
は、ゲート電極22、ソース電極23、ドレイン電極2
4が形成されており、それぞれ金属ワイヤ25、26、
27を介して絶縁板1上に形成された入力配線パターン
41、金属配線パターン42、出力配線パターン43に
電気的に接続されている。
絶縁体基板1上の中央部には、表面領域に電界効果トラ
ンジスタを形成された半導体チップ21が裏面側を接着
して載置されている。この半導体チップ21の表面側に
は、ゲート電極22、ソース電極23、ドレイン電極2
4が形成されており、それぞれ金属ワイヤ25、26、
27を介して絶縁板1上に形成された入力配線パターン
41、金属配線パターン42、出力配線パターン43に
電気的に接続されている。
【0004】しかしながら、このようなワイヤボンディ
ング法によれば、金属ワイヤの使用が作業性及び信頼性
において問題をもたらしている。そのため、様々なワイ
ヤレスボンディング法が開発されており、その一つとし
てフリップチップ方式がある。
ング法によれば、金属ワイヤの使用が作業性及び信頼性
において問題をもたらしている。そのため、様々なワイ
ヤレスボンディング法が開発されており、その一つとし
てフリップチップ方式がある。
【0005】このフリップチップ方式によれば、半導体
装置は、絶縁体基板上の金属配線パターンと半導体チッ
プから突出したバンプ構造を有する複数の電極がほぼ直
接に接続されるように、絶縁体基板に対して半導体チッ
プを位置合わせした上で接着することにより形成されて
いる。
装置は、絶縁体基板上の金属配線パターンと半導体チッ
プから突出したバンプ構造を有する複数の電極がほぼ直
接に接続されるように、絶縁体基板に対して半導体チッ
プを位置合わせした上で接着することにより形成されて
いる。
【0006】なお、このような先行技術は、文献「IC
化実装技術、(編集)日本マイクロエレクトロニクス協
会、(発行)工業調査会」などに詳細に記載されてい
る。
化実装技術、(編集)日本マイクロエレクトロニクス協
会、(発行)工業調査会」などに詳細に記載されてい
る。
【0007】
【発明が解決しようとする課題】上記従来の半導体装置
では、電界効果トランジスタが高い熱抵抗を有する半導
体基板上に形成されていることにより、動作時の大きな
発熱量が良好に放散されないので、動作不良が誘因され
るという問題がある。
では、電界効果トランジスタが高い熱抵抗を有する半導
体基板上に形成されていることにより、動作時の大きな
発熱量が良好に放散されないので、動作不良が誘因され
るという問題がある。
【0008】また、電界効果トランジスタからの発熱
が、電界効果トランジスタの各部位に摩耗劣化を促進す
るという問題もある。
が、電界効果トランジスタの各部位に摩耗劣化を促進す
るという問題もある。
【0009】さらに、半導体チップの表面側に電界効果
トランジスタを構成する電極が露出されていることによ
り、耐湿性が低いので、電界効果トランジスタの信頼性
が低減されるという問題がある。
トランジスタを構成する電極が露出されていることによ
り、耐湿性が低いので、電界効果トランジスタの信頼性
が低減されるという問題がある。
【0010】そこで、本発明は、以上の問題点に鑑みて
なされたものであり、寄生インダクタンスを低減し、耐
湿性及び放熱効果を向上することにより、電界効果トラ
ンジスタが高信頼性で機能する半導体装置を提供するこ
とを目的とする。
なされたものであり、寄生インダクタンスを低減し、耐
湿性及び放熱効果を向上することにより、電界効果トラ
ンジスタが高信頼性で機能する半導体装置を提供するこ
とを目的とする。
【0011】
【課題を解決するための手段】本発明の半導体装置は、
上記の目的を達成するために、表面上に金属配線パター
ンが形成された絶縁体基板と、表面側に電界効果トラン
ジスタを構成するソース電極、ゲート電極及びドレイン
電極が露出して形成された半導体チップとを備え、半導
体チップには、複数の電極の中から選択された一つの電
極が閉ループ状に形成されていると共に、この閉ループ
の内側領域にその他の電極が形成され、さらに選択され
た電極上から半導体チップの側面に沿って裏面に至るま
で金属膜が形成されており、選択された電極上の金属膜
及びその他の電極を金属配線パターンに直接に接続する
ように、半導体チップの表面側が絶縁体基板に対向配置
して接着されていることを特徴とする。
上記の目的を達成するために、表面上に金属配線パター
ンが形成された絶縁体基板と、表面側に電界効果トラン
ジスタを構成するソース電極、ゲート電極及びドレイン
電極が露出して形成された半導体チップとを備え、半導
体チップには、複数の電極の中から選択された一つの電
極が閉ループ状に形成されていると共に、この閉ループ
の内側領域にその他の電極が形成され、さらに選択され
た電極上から半導体チップの側面に沿って裏面に至るま
で金属膜が形成されており、選択された電極上の金属膜
及びその他の電極を金属配線パターンに直接に接続する
ように、半導体チップの表面側が絶縁体基板に対向配置
して接着されていることを特徴とする。
【0012】上記半導体チップは、裏面上に配置された
金属膜上に放熱板を接着されていることが好適である。
金属膜上に放熱板を接着されていることが好適である。
【0013】
【作用】本発明によれば、半導体チップの表面側に露出
された一つの電極上から側面に沿って裏面に至る表面上
に、金属膜が形成されている。そのため、半導体チップ
に形成された電界効果トランジスタが動作すると、当該
電極及びその近傍で発生したジュール熱は金属膜を伝導
し、半導体チップの側面を経由して裏面側に到達するの
で、周囲の空気中に良好に放散される。したがって、電
界効果トランジスタは良好に冷却される。
された一つの電極上から側面に沿って裏面に至る表面上
に、金属膜が形成されている。そのため、半導体チップ
に形成された電界効果トランジスタが動作すると、当該
電極及びその近傍で発生したジュール熱は金属膜を伝導
し、半導体チップの側面を経由して裏面側に到達するの
で、周囲の空気中に良好に放散される。したがって、電
界効果トランジスタは良好に冷却される。
【0014】また、半導体チップが表面側を絶縁体基板
に接着されていることにより、一つの電極上の金属膜及
びその他の電極が絶縁体基板上の金属配線パターンに直
接に接続されている。そのため、これらの電極と金属配
線パターンとの間において寄生インダンタンスはほとん
ど存在しないので、電界効果トランジスタの電気信号に
及ぼす悪影響がほぼ消失される。
に接着されていることにより、一つの電極上の金属膜及
びその他の電極が絶縁体基板上の金属配線パターンに直
接に接続されている。そのため、これらの電極と金属配
線パターンとの間において寄生インダンタンスはほとん
ど存在しないので、電界効果トランジスタの電気信号に
及ぼす悪影響がほぼ消失される。
【0015】さらに、一つの電極上の金属膜は半導体チ
ップの表面側に閉ループ状に形成され、絶縁体基板上の
金属配線パターンに接着されている。そのため、その他
の電極はこの閉ループの内部領域に配置され、金属膜及
び絶縁板によりほぼ気密な雰囲気中に保持されているの
で、これらの電極の耐湿性が向上する。
ップの表面側に閉ループ状に形成され、絶縁体基板上の
金属配線パターンに接着されている。そのため、その他
の電極はこの閉ループの内部領域に配置され、金属膜及
び絶縁板によりほぼ気密な雰囲気中に保持されているの
で、これらの電極の耐湿性が向上する。
【0016】
【実施例】以下、本発明に係る実施例の構成および作用
について、図1及び図2を参照して説明する。なお、図
面の説明においては同一要素には同一符号を付し、重複
する説明を省略する。
について、図1及び図2を参照して説明する。なお、図
面の説明においては同一要素には同一符号を付し、重複
する説明を省略する。
【0017】まず、本発明の半導体装置に係る一実施例
の構成について説明する。図1(a)は本実施例の構成
を示す断面図であり、図1(b)は図1(a)の実施例
に用いた半導体チップの構成を示す平面図である。
の構成について説明する。図1(a)は本実施例の構成
を示す断面図であり、図1(b)は図1(a)の実施例
に用いた半導体チップの構成を示す平面図である。
【0018】絶縁体基板1上には、Al等からなる入力
配線パターン44、金属配線パターン(GND)45及
び出力配線パターン46が所定の配置で形成されてお
り、これらに半導体チップ31が載置されている。これ
らの配線パターンは、絶縁体基板1の表面側における図
示しない多層構造、あるいは絶縁体基板1の裏面側に通
じる図示しないスループット構造を有している。
配線パターン44、金属配線パターン(GND)45及
び出力配線パターン46が所定の配置で形成されてお
り、これらに半導体チップ31が載置されている。これ
らの配線パターンは、絶縁体基板1の表面側における図
示しない多層構造、あるいは絶縁体基板1の裏面側に通
じる図示しないスループット構造を有している。
【0019】半導体チップ31では、Si等からなる半
導体基板の表面側領域にソース接地回路を有する電界効
果トランジスタが形成されており、表面側にゲート電極
32、ソース電極33及びドレイン電極34がバンプ構
造を有して所定の配置で露出されている。ソース電極3
3は、半導体チップ31の表面周辺部に閉ループ状に形
成されており、ゲート電極32及びドレイン電極34
は、ソース電極33の内側領域に形成されている。ま
た、ソース電極33上から半導体チップ31の側面に沿
って裏面に至る表面上には、Au等からなる金属膜35
が金属メッキにより形成されている。
導体基板の表面側領域にソース接地回路を有する電界効
果トランジスタが形成されており、表面側にゲート電極
32、ソース電極33及びドレイン電極34がバンプ構
造を有して所定の配置で露出されている。ソース電極3
3は、半導体チップ31の表面周辺部に閉ループ状に形
成されており、ゲート電極32及びドレイン電極34
は、ソース電極33の内側領域に形成されている。ま
た、ソース電極33上から半導体チップ31の側面に沿
って裏面に至る表面上には、Au等からなる金属膜35
が金属メッキにより形成されている。
【0020】半導体チップ31の表面側は、入力配線パ
ターン44、金属配線パターン45、出力配線パターン
46にそれぞれゲート電極32、金属膜35、ドレイン
電極34を接続するように、導電性接着剤37を用いて
絶縁体基板1に接着されている。ソース電極33は、金
属配線パターン45に電気的に接続されることにより接
地されている。半導体チップ31の裏面側に位置する金
属膜35上には、Al、Cu等からなる放熱板36が良
好な熱伝導性を有する接着剤で接着されている。この放
熱板36は、下部が板状に、上部が多数の直立した棒状
に成形されている。
ターン44、金属配線パターン45、出力配線パターン
46にそれぞれゲート電極32、金属膜35、ドレイン
電極34を接続するように、導電性接着剤37を用いて
絶縁体基板1に接着されている。ソース電極33は、金
属配線パターン45に電気的に接続されることにより接
地されている。半導体チップ31の裏面側に位置する金
属膜35上には、Al、Cu等からなる放熱板36が良
好な熱伝導性を有する接着剤で接着されている。この放
熱板36は、下部が板状に、上部が多数の直立した棒状
に成形されている。
【0021】なお、金属膜35でコーティングされたソ
ース電極33としては、パッド部の他に同電位の金属露
出部分も含まれている。また、ゲート電極32、ドレイ
ン電極34は、半導体チップ31の表面上におけるソー
ス電極33及び金属膜35からなる高さと比較し、ほぼ
同一の高さを有するように形成されている。さらに、ゲ
ート電極32、ドレイン電極34は導電性接着剤37で
直接にそれぞれ入力配線パターン44、出力配線パター
ン46に接続されており、ソース電極33は金属膜35
を介して導電性接着剤37で金属配線パターン45に接
続されている。
ース電極33としては、パッド部の他に同電位の金属露
出部分も含まれている。また、ゲート電極32、ドレイ
ン電極34は、半導体チップ31の表面上におけるソー
ス電極33及び金属膜35からなる高さと比較し、ほぼ
同一の高さを有するように形成されている。さらに、ゲ
ート電極32、ドレイン電極34は導電性接着剤37で
直接にそれぞれ入力配線パターン44、出力配線パター
ン46に接続されており、ソース電極33は金属膜35
を介して導電性接着剤37で金属配線パターン45に接
続されている。
【0022】次に、上記実施例の作用について説明す
る。
る。
【0023】半導体チップ31に形成された電界効果ト
ランジスタが動作すると、ソース電極33及びその近傍
で発生したジュール熱は金属膜35を伝導して半導体チ
ップ31の裏面側に到達し、放熱板36から周囲の空気
中に良好に放散される。そのため、電界効果トランジス
タは良好に冷却されるので、発熱による動作不良が低減
される。また、電界効果トランジスタの各部位では、発
熱による摩耗劣化が低減される。
ランジスタが動作すると、ソース電極33及びその近傍
で発生したジュール熱は金属膜35を伝導して半導体チ
ップ31の裏面側に到達し、放熱板36から周囲の空気
中に良好に放散される。そのため、電界効果トランジス
タは良好に冷却されるので、発熱による動作不良が低減
される。また、電界効果トランジスタの各部位では、発
熱による摩耗劣化が低減される。
【0024】また、ソース電極33を被覆する金属膜3
5、ゲート電極32、ドレイン電極34がそれぞれ入力
配線パターン44、金属配線パターン45、出力配線パ
ターン46にほぼ直接に接続されている。そのため、こ
れらの間において寄生インダンタンスはほとんど存在せ
ず、導電性が良好に強化されている。したがって、電界
効果トランジスタの電気信号に及ぼす悪影響がほぼ消失
されるので、誤動作が低減される。
5、ゲート電極32、ドレイン電極34がそれぞれ入力
配線パターン44、金属配線パターン45、出力配線パ
ターン46にほぼ直接に接続されている。そのため、こ
れらの間において寄生インダンタンスはほとんど存在せ
ず、導電性が良好に強化されている。したがって、電界
効果トランジスタの電気信号に及ぼす悪影響がほぼ消失
されるので、誤動作が低減される。
【0025】さらに、金属膜35は半導体チップ31の
表面側にソース電極33に沿って閉ループ状に形成さ
れ、絶縁体基板1上の金属配線パターン45に接着され
ている。そのため、ゲート電極32及びドレイン電極3
4はこの閉ループの内部領域に配置され、金属膜31及
び絶縁体基板1によりほぼ気密な雰囲気中に保持されて
いるので、これらの電極の耐湿性が向上する。
表面側にソース電極33に沿って閉ループ状に形成さ
れ、絶縁体基板1上の金属配線パターン45に接着され
ている。そのため、ゲート電極32及びドレイン電極3
4はこの閉ループの内部領域に配置され、金属膜31及
び絶縁体基板1によりほぼ気密な雰囲気中に保持されて
いるので、これらの電極の耐湿性が向上する。
【0026】次に、本発明の半導体装置を利用した高出
力増幅器の一実施例の構成について説明する。図2は、
本実施例の構成を示す断面図である。
力増幅器の一実施例の構成について説明する。図2は、
本実施例の構成を示す断面図である。
【0027】絶縁体基板1上には、小出力トランジスタ
2、高出力トランジスタ3、入力コネクタ5及び出力コ
ネクタ6がそれぞれ配線パターン部4を介して載置され
ている。小出力トランジスタ2は従来の半導体装置と同
様に構成されており、半導体チップ21のゲート電極2
2、ソース電極23、ドレイン電極24はそれぞれ金属
ワイヤ25、26、27を介して絶縁体基板1上の入力
配線パターン41、金属配線パターン42、出力配線パ
ターン43に電気的に接続されている。一方、高出力ト
ランジスタ3は本発明の半導体装置と同様に構成されて
おり、半導体チップ31のゲート電極32、ソース電極
33、ドレイン電極34は導電性接着剤37を用いてそ
れぞれ絶縁体基板1上の入力配線パターン44、金属配
線パターン45、出力配線パターン46に電気的に接続
されている。
2、高出力トランジスタ3、入力コネクタ5及び出力コ
ネクタ6がそれぞれ配線パターン部4を介して載置され
ている。小出力トランジスタ2は従来の半導体装置と同
様に構成されており、半導体チップ21のゲート電極2
2、ソース電極23、ドレイン電極24はそれぞれ金属
ワイヤ25、26、27を介して絶縁体基板1上の入力
配線パターン41、金属配線パターン42、出力配線パ
ターン43に電気的に接続されている。一方、高出力ト
ランジスタ3は本発明の半導体装置と同様に構成されて
おり、半導体チップ31のゲート電極32、ソース電極
33、ドレイン電極34は導電性接着剤37を用いてそ
れぞれ絶縁体基板1上の入力配線パターン44、金属配
線パターン45、出力配線パターン46に電気的に接続
されている。
【0028】入力配線パターン41は入力コネクタ5
に、出力配線パターン46は出力コネクタ6にそれぞれ
電気的に接続されている。また、出力配線パターン43
及び入力配線パターン44は、相互に電気的に接続され
て形成されている。
に、出力配線パターン46は出力コネクタ6にそれぞれ
電気的に接続されている。また、出力配線パターン43
及び入力配線パターン44は、相互に電気的に接続され
て形成されている。
【0029】次に、上記実施例の作用について説明す
る。
る。
【0030】入力コネクタ5から入力された入力信号
は、小出力トランジスタ2により比較的小さい増幅率で
増幅された電気信号として高出力トランジスタ3に出力
される。この高出力トランジスタ3は、上記のように寄
生インダクタンスの低減及び放熱効果の向上によって比
較的高い増幅率を有して高信頼性で機能することができ
る。そのため、高出力トランジスタ3に入力された電気
信号は、比較的高い増幅率で増幅されて出力コネクタ6
から出力される。
は、小出力トランジスタ2により比較的小さい増幅率で
増幅された電気信号として高出力トランジスタ3に出力
される。この高出力トランジスタ3は、上記のように寄
生インダクタンスの低減及び放熱効果の向上によって比
較的高い増幅率を有して高信頼性で機能することができ
る。そのため、高出力トランジスタ3に入力された電気
信号は、比較的高い増幅率で増幅されて出力コネクタ6
から出力される。
【0031】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置によれば、半導体チップの表面側に露出された
一つの電極上から側面に沿って裏面に至る表面上に、金
属膜が形成されていることにより、電界効果トランジス
タの動作によって発生したジュール熱は金属膜を伝導し
て裏面側に到達し、周囲の空気中に良好に放散される。
そのため、電界効果トランジスタは良好に冷却されるの
で、発熱による動作不良及び各部位の摩耗劣化が低減さ
れるという効果がある。
導体装置によれば、半導体チップの表面側に露出された
一つの電極上から側面に沿って裏面に至る表面上に、金
属膜が形成されていることにより、電界効果トランジス
タの動作によって発生したジュール熱は金属膜を伝導し
て裏面側に到達し、周囲の空気中に良好に放散される。
そのため、電界効果トランジスタは良好に冷却されるの
で、発熱による動作不良及び各部位の摩耗劣化が低減さ
れるという効果がある。
【0032】また、一つの電極上の金属膜及びその他の
電極を絶縁体基板上の金属配線パターンにほぼ直接に接
続するように、半導体チップが表面側を絶縁体基板に接
着されていることにより、これらの電極と金属配線パタ
ーンとの間において寄生インダンタンスはほとんど存在
していない。そのため、電界効果トランジスタの電気信
号に及ぼす悪影響がほとんど消失するので、誤動作が低
減されるという効果がある。
電極を絶縁体基板上の金属配線パターンにほぼ直接に接
続するように、半導体チップが表面側を絶縁体基板に接
着されていることにより、これらの電極と金属配線パタ
ーンとの間において寄生インダンタンスはほとんど存在
していない。そのため、電界効果トランジスタの電気信
号に及ぼす悪影響がほとんど消失するので、誤動作が低
減されるという効果がある。
【0033】さらに、一つの電極上の金属膜は半導体チ
ップの表面側に閉ループ状に形成され、絶縁体基板上の
金属配線パターンに接着されていることにより、その他
の電極はこの閉ループの内部領域に配置され、金属膜及
び絶縁板によりほぼ気密な雰囲気中に保持されている。
そのため、これらの電極の耐湿性が向上するので、電界
効果トランジスタの信頼性が向上するという効果があ
る。
ップの表面側に閉ループ状に形成され、絶縁体基板上の
金属配線パターンに接着されていることにより、その他
の電極はこの閉ループの内部領域に配置され、金属膜及
び絶縁板によりほぼ気密な雰囲気中に保持されている。
そのため、これらの電極の耐湿性が向上するので、電界
効果トランジスタの信頼性が向上するという効果があ
る。
【0034】したがって、本発明によれば、電界効果ト
ランジスタは高出力増幅器として高信頼性で機能する。
ランジスタは高出力増幅器として高信頼性で機能する。
【図1】(a)は本発明の半導体装置に係る一実施例の
構成を示す断面図であり、(b)は(a)の実施例に用
いた半導体チップの構成を示す平面図である。
構成を示す断面図であり、(b)は(a)の実施例に用
いた半導体チップの構成を示す平面図である。
【図2】本発明の半導体装置を利用した高出力増幅器の
一実施例の構成を示す断面図である。
一実施例の構成を示す断面図である。
【図3】従来の半導体装置の構成を示す斜視図である。
1…絶縁体基板、2…小出力トランジスタ、3…高出力
トランジスタ、4…配線パターン部、5…入力コネク
タ、6…出力コネクタ、21、31…半導体チップ、2
2、32…ゲート電極、23、33…ソース電極、2
4、34…ドレイン電極、25、26、27…金属ワイ
ヤ、35…金属膜、36…放熱板、37…導電性接着
剤、41、44…入力配線パターン、42、45…金属
配線パターン、43、46…出力配線パターン。
トランジスタ、4…配線パターン部、5…入力コネク
タ、6…出力コネクタ、21、31…半導体チップ、2
2、32…ゲート電極、23、33…ソース電極、2
4、34…ドレイン電極、25、26、27…金属ワイ
ヤ、35…金属膜、36…放熱板、37…導電性接着
剤、41、44…入力配線パターン、42、45…金属
配線パターン、43、46…出力配線パターン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812 (72)発明者 福井 二郎 神奈川県横浜市栄区田谷町1番地 住友電 気工業株式会社横浜製作所内 (72)発明者 坂本 良二 神奈川県横浜市栄区田谷町1番地 住友電 気工業株式会社横浜製作所内
Claims (2)
- 【請求項1】 表面上に金属配線パターンが形成された
絶縁体基板と、表面側に電界効果トランジスタを構成す
るソース電極、ゲート電極及びドレイン電極が露出して
形成された半導体チップとを備え、前記半導体チップに
は、前記複数の電極の中から選択された一つの電極が閉
ループ状に形成されていると共に、この閉ループの内側
領域にその他の前記電極が形成され、さらに前記選択さ
れた電極上から前記半導体チップの側面に沿って裏面に
至るまで金属膜が形成されており、前記選択された電極
上の金属膜及びその他の前記電極を前記金属配線パター
ンに直接に接続するように、前記半導体チップの表面側
が前記絶縁体基板に対向配置して接着されていることを
特徴とする半導体装置。 - 【請求項2】 前記半導体チップは、前記裏面上に配置
された前記金属膜上に放熱板を接着されていることを特
徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17165093A JPH0729939A (ja) | 1993-07-12 | 1993-07-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17165093A JPH0729939A (ja) | 1993-07-12 | 1993-07-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0729939A true JPH0729939A (ja) | 1995-01-31 |
Family
ID=15927151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17165093A Pending JPH0729939A (ja) | 1993-07-12 | 1993-07-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0729939A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG80570A1 (en) * | 1996-04-09 | 2001-05-22 | Texas Instruments Inc | Method and system for a video answering machine |
JP2014063740A (ja) * | 2008-09-29 | 2014-04-10 | Intel Corp | マウントされたプロセッサの入出力アーキテクチャ |
-
1993
- 1993-07-12 JP JP17165093A patent/JPH0729939A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG80570A1 (en) * | 1996-04-09 | 2001-05-22 | Texas Instruments Inc | Method and system for a video answering machine |
JP2014063740A (ja) * | 2008-09-29 | 2014-04-10 | Intel Corp | マウントされたプロセッサの入出力アーキテクチャ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5869886A (en) | Flip chip semiconductor mounting structure with electrically conductive resin | |
US6593647B2 (en) | Semiconductor device | |
JP3410969B2 (ja) | 半導体装置 | |
JP3512169B2 (ja) | マルチチップ半導体モジュール及びその製造方法 | |
US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
US20060202335A1 (en) | Tape ball grid array package with electromagnetic interference protection and method for fabricating the package | |
JPH06177320A (ja) | 半導体装置 | |
JP3922809B2 (ja) | 半導体装置 | |
JPH0729939A (ja) | 半導体装置 | |
JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
JPH0729940A (ja) | 半導体装置 | |
JP3183064B2 (ja) | 半導体装置 | |
JP3942495B2 (ja) | 半導体装置 | |
JP3048707B2 (ja) | 混成集積回路 | |
JP3259217B2 (ja) | ノイズ低減パッケージ | |
JPS58218130A (ja) | 混成集積回路 | |
JP2800605B2 (ja) | 半導体装置 | |
JP3462591B2 (ja) | 混成集積回路装置 | |
JP2587722Y2 (ja) | 半導体装置 | |
JPH07122688A (ja) | 半導体装置 | |
JP2550922B2 (ja) | マルチチップモジュールの実装構造 | |
JP3248117B2 (ja) | 半導体装置 | |
JP2880817B2 (ja) | 半導体集積回路装置 | |
JPS60206673A (ja) | サ−マルヘツド | |
JP3260422B2 (ja) | Icパッケージ |