JP2019096722A - 光モジュール - Google Patents

光モジュール Download PDF

Info

Publication number
JP2019096722A
JP2019096722A JP2017224499A JP2017224499A JP2019096722A JP 2019096722 A JP2019096722 A JP 2019096722A JP 2017224499 A JP2017224499 A JP 2017224499A JP 2017224499 A JP2017224499 A JP 2017224499A JP 2019096722 A JP2019096722 A JP 2019096722A
Authority
JP
Japan
Prior art keywords
substrate
chip
optical module
control chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017224499A
Other languages
English (en)
Inventor
松村　貴由
Takayoshi Matsumura
貴由 松村
中村　直章
Naoaki Nakamura
直章 中村
海沼　則夫
Norio Kainuma
則夫 海沼
崇 久保田
Takashi Kubota
崇 久保田
福園　健治
Kenji Fukusono
健治 福園
卓己 増山
Takumi Masuyama
卓己 増山
雄基 星野
Yuki Hoshino
雄基 星野
吉良　秀彦
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017224499A priority Critical patent/JP2019096722A/ja
Priority to US16/180,084 priority patent/US10586770B2/en
Publication of JP2019096722A publication Critical patent/JP2019096722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】配線長の短縮を図りつつ回路の破損を抑制すること。【解決手段】光モジュール１００は、基板１１０と、Ｓｉ−Ｐｈチップ１２０と、制御チップ１３０とを有する。基板１１０は貫通孔１１１を有し、Ｓｉ−Ｐｈチップ１２０は貫通孔１１１の内側に配置される。制御チップ１３０は、基板１１０の上面の回路とＳｉ−Ｐｈチップ１２０の上面の回路とにバンプ接合される。また、基板１１０は、切り欠き部１１２ａ，１１２ｂを有する。切り欠き部１１２ａ，１１２ｂは、貫通孔１１１に続くように設けられ、基板１１０のうちの制御チップ１３０が接合される部分を含む変形部分１１３ａを基板１１０の下面側に変位しやすくする。【選択図】図１

Description

本発明は、光モジュールに関する。
従来、入力された電気信号を光信号に変換して、変換した光信号を出力する光モジュールがある。また、従来、実装基板と対向するように配置される中継基板の実装基板と対向する面に応力緩和溝を設けるようにした技術がある（たとえば下記特許文献１参照。）。
特開平１１−２６０９６０号公報
しかしながら、従来技術では、回路の破損を抑制することができない場合がある。たとえば、基板に制御チップおよび光チップを設ける構成において、基板、制御チップおよび光チップの間をワイヤボンディングにより接続すると、配線が長くなり高速な通信が困難になる。これに対して、基板に形成した貫通孔に光チップを設け、光チップと基板に制御チップをバンプ接合する構成が考えられるが、この構成では、たとえば、光チップの変位にともなって制御チップが引っ張られ、制御チップなどの回路が破損する場合がある。
１つの側面では、本発明は、回路の破損を抑制することを目的とする。
１つの実施態様では、貫通孔を有する基板と、第１発熱体を有し、前記貫通孔に配置される第１チップと、第２発熱体を有し、前記基板の上面と前記第１チップの上面とに跨ってバンプを介して接合される第２チップと、第１接着剤により前記基板の下面と接着され、第２接着剤により前記第１チップの下面と接着される第１放熱板と、を備え、前記基板は、前記貫通孔に対して前記基板のうちの前記第２チップが接合される部分側に設けられて前記貫通孔に続くスリットを有する光モジュールが提案される。
１つの側面では、本発明は、回路の破損を抑制することができる。
図１は、実施の形態１にかかる光モジュールの一例を示す上面図である。 図２は、実施の形態１にかかる光モジュールの一例を示す下面図である。 図３は、実施の形態１にかかる光モジュールの一例を示す断面図である。 図４は、実施の形態１にかかるＳｉ−Ｐｈチップが下面側に変位した場合の光モジュールの一例を示す断面図である。 図５は、実施の形態２にかかる光モジュールの一例を示す上面図である。 図６は、実施の形態２にかかる光モジュールの一例を示す下面図である。 図７は、実施の形態２にかかる光モジュールの一例を示す断面図である。 図８は、実施の形態２にかかるＳｉ−Ｐｈチップが下面側に変位した場合の光モジュールの一例を示す断面図である。 図９は、実施の形態３にかかる光モジュールの一例を示す上面図である。 図１０は、実施の形態３にかかるＳｉ−Ｐｈチップが下面側に変位した場合の光モジュールの一例を示す断面図である。 図１１は、実施の形態４にかかる光モジュールの一例を示す上面図である。 図１２は、実施の形態４にかかる光モジュールの一例を示す断面図である。 図１３は、実施の形態５にかかる光モジュールの一例を示す上面図である。 図１４は、実施の形態５にかかる光モジュールの一例を示す断面図である。 図１５は、実施の形態５にかかるＳｉ−Ｐｈチップが下面側に変位した場合の変形部分の一例を示す断面図である。 図１６は、実施の形態６にかかる光モジュールの一例を示す上面図である。 図１７は、実施の形態６にかかる光モジュールの一例を示す断面図である。 図１８は、実施の形態７にかかる光モジュールの一例を示す上面図である。
以下に図面を参照して、本発明にかかる光モジュールの実施の形態を詳細に説明する。
（実施の形態１）
（実施の形態１にかかる光モジュールの一例）
図１は、実施の形態１にかかる光モジュールの一例を示す上面図である。図１に示す実施の形態１にかかる光モジュール１００は、たとえば、入力された電気信号を光信号に変換して、変換した光信号を出力する光モジュールである。光モジュール１００の一例は、サーバ装置同士を直接接続するＱＳＦＰケーブルの端部に設けられるＱＳＦＰモジュールである。また、光モジュール１００は、ＱＳＦＰ＋モジュールなど、他の光送信モジュールや光トランシーバであってもよい。ＱＳＦＰはＱｕａｄ Ｓｍａｌｌ Ｆｏｒｍ−Ｆａｃｔｏｒ Ｐｌｕｇｇａｂｌｅの略である。
図１に示すように、光モジュール１００は、基板１１０と、Ｓｉ−Ｐｈチップ１２０と、制御チップ１３０と、を備える。以下の説明において、図１に示した光モジュール１００の各構成の面を光モジュール１００の各構成における上面とし、光モジュール１００の各構成における上面の反対側の面を光モジュール１００の各構成における下面とする。
基板１１０は、たとえば、光モジュール１００に入力された電気信号を制御チップ１３０に出力する電気回路を有する基板である。後述するように、制御チップ１３０は基板１１０の上面の回路にバンプを介して接合される。基板１１０は、基板１１０と制御チップ１３０との間のバンプを介して、光モジュール１００に入力された電気信号を制御チップ１３０に出力する。また、基板１１０は、たとえば、所定の厚みを有する矩形の板状に形成される。そして、基板１１０には、貫通孔１１１と、切り欠き部１１２ａ，１１２ｂとが設けられる。
貫通孔１１１は、基板１１０の上面から下面まで貫通するように基板１１０の所定位置（たとえば略中央部分）に設けられた開口部である。また、貫通孔１１１は、貫通孔１１１内にＳｉ−Ｐｈチップ１２０を配置可能なように、Ｓｉ−Ｐｈチップ１２０よりも大きく形成される。
切り欠き部１１２ａと切り欠き部１１２ｂとは、基板１１０の一部を切り欠くように形成されるスリットである。たとえば、切り欠き部１１２ａと切り欠き部１１２ｂとは、基板１１０を上面から下面に貫通するスリットである。また、切り欠き部１１２ａと切り欠き部１１２ｂとは、貫通孔１１１に対して基板１１０のうちの制御チップ１３０が接合される部分側に設けられる。図１に示す例の場合、基板１１０のうちの制御チップ１３０が接合される部分は、貫通孔１１１の図１における右側にある。したがって、図１に示す例の場合、切り欠き部１１２ａと切り欠き部１１２ｂとは、貫通孔１１１に対して基板１１０の図１における右側の部分に設けられる。
また、切り欠き部１１２ａと切り欠き部１１２ｂとは、貫通孔１１１へ続くように設けられる。たとえば、切り欠き部１１２ａと切り欠き部１１２ｂとは、基板１１０のうちの制御チップ１３０が接合される部分からみて貫通孔１１１と反対側の部分から貫通孔１１１へ続くように設けられる。そして、切り欠き部１１２ａと切り欠き部１１２ｂとは、基板１１０上において、基板１１０のうちの制御チップ１３０が接合される部分を挟むように、制御チップ１３０が接合される部分の両側に設けられる。
変形部分１１３ａは、切り欠き部１１２ａと切り欠き部１１２ｂとにより挟まれる基板１１０の部分であり、基板１１０のうちの制御チップ１３０が接合される部分を含む。切り欠き部１１２ａ，１１２ｂを設けることにより、基板１１０の制御チップ１３０が接合される部分を含む変形部分１１３ａを、基板１１０の制御チップ１３０が接合される部分にかかる制御チップ１３０側からの力に応じて変位させやすくすることができる。制御チップ１３０側からの力とは、たとえば、制御チップ１３０からバンプなどを介して基板１１０に加えられる力であり、制御チップ１３０が基板１１０を押す力である。たとえば、後述するように、制御チップ１３０が下面側に変位しようとした場合、制御チップ１３０には基板１１０から上面側に向かう力（抗力）が加わる。制御チップ１３０側からの力は、このような基板１１０が制御チップ１３０に加える力の反作用によって、制御チップ１３０から基板１１０に加えられる力であってもよい。
たとえば、基板１１０は、集積回路、抵抗、コンデンサ、トランジスタなどの電子部品をエポキシ樹脂などの絶縁体基材に設けて、貫通孔１１１および切り欠き部１１２ａ，１１２ｂをドリルなどの切削手段で切削することにより実現することができる。基板１１０は、本発明にかかる基板の一例である。
上述したように、切り欠き部１１２ａおよび切り欠き部１１２ｂを貫通孔１１１に続くように形成することで、たとえば、貫通孔１１１と切り欠き部１１２ａ，１１２ｂとを切削手段により形成する場合の作業効率の向上を図ることができる。すなわち、たとえば、貫通孔１１１と切り欠き部１１２ａ，１１２ｂとを切削により形成する場合に、切削手段を基板１１０から抜かずに貫通孔１１１と切り欠き部１１２ａ，１１２ｂとを連続して形成することができる。
Ｓｉ−Ｐｈチップ１２０は、たとえば、ＬＤ、光導波路、光変調器などを有するシリコンフォトニクスチップである。ＬＤはＬａｓｅｒ Ｄｉｏｄｅの略である。たとえば、Ｓｉ−Ｐｈチップ１２０のＬＤは、Ｓｉ−Ｐｈチップ１２０の光導波路に光を出射する。Ｓｉ−Ｐｈチップ１２０の光導波路に入射された光は、Ｓｉ−Ｐｈチップ１２０の光変調器により変調される。Ｓｉ−Ｐｈチップ１２０の光変調器は、Ｓｉ−Ｐｈチップ１２０の上面にバンプを介して接合される制御チップ１３０の制御にしたがって、Ｓｉ−Ｐｈチップ１２０の光導波路に入射された光を変調する。Ｓｉ−Ｐｈチップ１２０の光変調器の一例はマッハ・ツェンダ型変調器である。Ｓｉ−Ｐｈチップ１２０の光変調器により変調された光は、Ｓｉ−Ｐｈチップ１２０の光導波路、あるいは光ファイバなどのＳｉ−Ｐｈチップ１２０の外部の光導波路を介して、光モジュール１００の外部へ出力される。
また、Ｓｉ−Ｐｈチップ１２０は、たとえば、所定の厚みを有して、貫通孔１１１よりも小さい矩形の板状に形成される。そして、Ｓｉ−Ｐｈチップ１２０は、貫通孔１１１の内側に配置される。これにより、Ｓｉ−Ｐｈチップ１２０の上面と基板１１０の上面との高さ（図１の奥行方向の位置）を合わせることができ、後述するように、基板１１０とＳｉ−Ｐｈチップ１２０とに跨がるように制御チップ１３０を載置することが可能となる。
たとえば、Ｓｉ−Ｐｈチップ１２０は、シリコン基板に各種の光素子や電子素子を集積したシリコンフォトニクスチップにより実現することができる。Ｓｉ−Ｐｈチップ１２０は本発明にかかる第１チップの一例であり、Ｓｉ−Ｐｈチップ１２０のＬＤや光変調器は本発明にかかる第１発熱体の一例である。
制御チップ１３０は、たとえば下面に端子が設けられたフリップチップであり、基板１１０の上面の回路とＳｉ−Ｐｈチップ１２０の上面の回路とにバンプを介して接合される。すなわち、制御チップ１３０は、基板１１０とＳｉ−Ｐｈチップ１２０とに跨がった状態で設けられ、基板１１０およびＳｉ−Ｐｈチップ１２０とバンプを介して電気的に接続されるブリッジ構造となっている。
制御チップ１３０をブリッジ構造とすることにより、たとえば基板１１０と制御チップ１３０とをワイヤボンディングで電気的に接続する場合に比べて、基板１１０と制御チップ１３０との間の配線を短くすることができる。したがって、基板１１０と制御チップ１３０との間の通信性能を向上させることができる。
また、制御チップ１３０をブリッジ構造とすることにより、たとえばＳｉ−Ｐｈチップ１２０と制御チップ１３０とをワイヤボンディングで電気的に接続する場合に比べて、Ｓｉ−Ｐｈチップ１２０と制御チップ１３０との間の配線を短くすることができる。したがって、Ｓｉ−Ｐｈチップ１２０と制御チップ１３０との間の通信性能を向上させることができる。
また、制御チップ１３０をブリッジ構造とすることにより、制御チップ１３０の熱の一部を基板１１０へ直接伝えることができ、制御チップ１３０からＳｉ−Ｐｈチップ１２０へ伝えられる制御チップ１３０の熱を小さくすることができる。したがって、Ｓｉ−Ｐｈチップ１２０の温度を下げることができ、たとえばＳｉ−Ｐｈチップ１２０のＬＤの温度を下げることが可能となる。
また、制御チップ１３０をブリッジ構造とすることにより、Ｓｉ−Ｐｈチップ１２０の熱を、制御チップ１３０を介して基板１１０に伝えることができる。したがって、Ｓｉ−Ｐｈチップ１２０の温度を下げることができ、たとえばＳｉ−Ｐｈチップ１２０のＬＤや光変調器の温度を下げることが可能となる。
たとえば、制御チップ１３０は、集積回路、抵抗、コンデンサ、トランジスタなどの電子部品をエポキシ樹脂などの絶縁体基材に設けることにより実現することができる。制御チップ１３０は本発明にかかる第２チップの一例であり、制御チップ１３０の集積回路は本発明にかかる第２発熱体の一例である。
図２は、実施の形態１にかかる光モジュールの一例を示す下面図である。図２において、図１と同様の構成については同一の符号を付して説明を省略する。
図２に示すように、光モジュール１００は下面に放熱板２０１を備える。放熱板２０１は、基板１１０のうちの貫通孔１１１の周辺の部分とＳｉ−Ｐｈチップ１２０とに跨がった状態で設けられ、基板１１０とＳｉ−Ｐｈチップ１２０とのそれぞれと接着される。これにより、Ｓｉ−Ｐｈチップ１２０を基板１１０に対して固定し、Ｓｉ−Ｐｈチップ１２０が貫通孔１１１の内側に配置された状態を維持することができる。また、これにより、Ｓｉ−Ｐｈチップ１２０の熱を、放熱板２０１を介して基板１１０や外部に伝えることができる。したがって、Ｓｉ−Ｐｈチップ１２０の温度を下げることができ、たとえばＳｉ−Ｐｈチップ１２０のＬＤの温度を下げることが可能となる。
また、図２に示すように、変形部分１１３ａの下面を避けるように、放熱板２０１を設けてもよい。このようにすることで、変形部分１１３ａが下面側に変位しようとした場合に、放熱板２０１がその変位の妨げとなってしまうことを防止することができる。これにより、変形部分１１３ａを下面側へ変位させやすくすることができる。放熱板２０１は本発明にかかる第１放熱板の一例である。
また、図２に示すように、変形部分１１３ａの下面には、放熱板２０１とは異なる放熱板２０２を設けてもよい。放熱板２０２は、変形部分１１３ａの下面の範囲内に収まるように設けられる。これにより、変形部分１１３ａが下面側に変位しようとした場合、その変位にともなって放熱板２０２も下面側に変位する。したがって、変形部分１１３ａが下面側に変位しようとした場合に、放熱板２０２がその変位の妨げとなってしまうことを防止することができ、変形部分１１３ａを下面側へ変位させやすくすることができる。また、放熱板２０２を設けることにより、制御チップ１３０の熱を、基板１１０を介して放熱板２０２に伝えることが可能となり、制御チップ１３０の温度を下げることができる。放熱板２０２は本発明にかかる第２放熱板の一例である。
図３は、実施の形態１にかかる光モジュールの一例を示す断面図である。図３には、図１に示した光モジュール１００のＡ−Ａ線の断面を図１における下側から上側に向かって見た場合の一例を示した。また、図３には、たとえば、Ｓｉ−Ｐｈチップ１２０の下面の接着剤が硬化する前の光モジュール１００の断面の一例を示した。図３において、図１および図２と同様の構成については同一の符号を付して説明を省略する。
図３に示すように、制御チップ１３０は、バンプＢｐ１により基板１１０の上面の回路とバンプ接合され、バンプＢｐ２によりＳｉ−Ｐｈチップ１２０の上面の回路とバンプ接合される。また、制御チップ１３０は、基板１１０の上面およびＳｉ−Ｐｈチップ１２０の上面と接着剤３０１により接着されるようにしてもよい。接着剤３０１を設けることにより、制御チップ１３０が基板１１０およびＳｉ−Ｐｈチップ１２０から剥がれにくくなるように補強することができる。
放熱板２０１は、接着剤３０２により基板１１０の下面と接着され、接着剤３０３によりＳｉ−Ｐｈチップ１２０の下面と接着される。また、放熱板２０２を設けた場合、放熱板２０２は、接着剤３０４により変形部分１１３ａの下面と接着される。接着剤３０１〜３０４の一例は、エポキシ樹脂などの液状硬化樹脂である。また、基板１１０の材質とＳｉ−Ｐｈチップ１２０の材質とを考慮して、基板１１０と放熱板２０１，２０２とを接着する接着剤３０２，３０４と、Ｓｉ−Ｐｈチップ１２０と放熱板２０１とを接着する接着剤３０３とをそれぞれ異なる種類の接着剤としてもよい。
たとえば、光モジュール１００の製造に際し、基板１１０およびＳｉ−Ｐｈチップ１２０と制御チップ１３０とのバンプ接合を容易にするため、基板１１０の上面とＳｉ−Ｐｈチップ１２０の上面との高さ（図３の縦方向）が揃うように接着剤３０３が設けられる。ところが、接着剤３０３は硬化にともなって収縮する。そして、接着剤３０３が硬化すると、Ｓｉ−Ｐｈチップ１２０は硬化する接着剤３０３に引っ張られる。したがって、Ｓｉ−Ｐｈチップ１２０には、矢印３１０に示すように、放熱板２０１側すなわち下面側に向かう力が加わる。これにより、Ｓｉ−Ｐｈチップ１２０は下面側に変位する。
Ｓｉ−Ｐｈチップ１２０は、下面側に変位する際、たとえばバンプＢｐ２を介して制御チップ１３０を下面側に引っ張る。これによって、制御チップ１３０のバンプＢｐ２と接合された部分には矢印３２０に示すように下面側に向かう力が加わり、制御チップ１３０は下面側に変位しようとする。一方、制御チップ１３０が下面側に変位しようとした場合、制御チップ１３０のバンプＢｐ１と接合された部分には、矢印３３０に示すようにバンプＢｐ１を介して基板１１０から上面側に向かう力（抗力）が加わる。そして、矢印３２０に示す力と、矢印３３０に示す力とにより、制御チップ１３０には応力（せん断応力）が生じる。
仮に、基板１１０の制御チップ１３０が接合される部分が下面側に変位しないとする。この場合、Ｓｉ−Ｐｈチップ１２０が下面側へ変位して矢印３２０に示す力が制御チップ１３０に生じた際に、制御チップ１３０に生じる矢印３３０に示す力を低減することができず、制御チップ１３０に生じる応力を緩和することができない。そして、制御チップ１３０は、Ｓｉ−Ｐｈチップ１２０が下面側に変位することにより制御チップ１３０に生じる応力によって破損することがある。たとえば、制御チップ１３０の下面には薄い金属膜により形成された電気回路が設けられており、制御チップ１３０に応力が生じるとこの電気回路が破損することがある。制御チップ１３０が破損すると、たとえば、光モジュール１００は正常に動作しなくなる。
図４は、実施の形態１にかかるＳｉ−Ｐｈチップが下面側に変位した場合の光モジュールの一例を示す断面図である。図４には、たとえば、Ｓｉ−Ｐｈチップ１２０が下面側に変位したときの図１に示した光モジュール１００のＡ−Ａ線の断面を図１において下から上に見た場合の一例を示した。また、図４には、たとえば、Ｓｉ−Ｐｈチップ１２０の下面の接着剤３０３が硬化した後の光モジュール１００の断面の一例を示した。図４において、図３と同様の構成については同一の符号を付して説明を省略する。
上述したように、光モジュール１００では、基板１１０に切り欠き部１１２ａ，１１２ｂを設けることで、基板１１０の制御チップ１３０が接合される部分にかかる制御チップ１３０側からの力に応じて、変形部分１１３ａが下面側に変位しやすくなっている。変形部分１１３ａが下面側に変位しやすいとは、たとえば、基板１１０のうち変形部分１１３ａおよびその付近の部分が、基板１１０の上面側とは反対側（図４の下側）に向かって曲がりやすいことである。
変形部分１１３ａを下面側に変位しやすくすることにより、図４に示すように、Ｓｉ−Ｐｈチップ１２０の下面側への変位に追従して変形部分１１３ａが下面側にたわむ。これによって、変形部分１１３ａを下面側へ変位させることができる。そして、変形部分１１３ａを下面側に変位させる分、図３において矢印３３０に示した力、すなわち、制御チップ１３０が基板１１０から受ける抗力を低減させることができる。したがって、光モジュール１００は、Ｓｉ−Ｐｈチップ１２０が下面側に変位することにより制御チップ１３０に生じる応力を緩和することができ、この応力によって制御チップ１３０が破損することを防止することができる。
このように、実施の形態１にかかる光モジュール１００によれば、基板１１０に形成した貫通孔１１１にＳｉ−Ｐｈチップ１２０を設け、Ｓｉ−Ｐｈチップ１２０と基板１１０に制御チップ１３０をバンプ接合することで、配線長の短縮を図ることができる。配線長の短縮には、たとえば、基板１１０と制御チップ１３０との間の配線長の短縮と、制御チップ１３０とＳｉ−Ｐｈチップ１２０との間の配線長の短縮と、が含まれる。配線長の短縮により、たとえば基板１１０、制御チップ１３０およびＳｉ−Ｐｈチップ１２０の間で高速な通信が可能になり、光モジュール１００による光伝送の性能を向上させることができる。
また、光モジュール１００によれば、基板１１０およびＳｉ−Ｐｈチップ１２０を放熱板２０１に接着することで、基板１１０に対するＳｉ−Ｐｈチップ１２０の相対位置を固定する固定部材を、放熱のための放熱板２０１により実現することができる。
また、光モジュール１００によれば、貫通孔１１１に続くように設けられた切り欠き部１１２ａ，１１２ｂを基板１１０に設けることで、基板１１０のうちの制御チップ１３０が接合される変形部分１１３ａを基板１１０の下面側に変位しやすくすることができる。これにより、たとえば接着剤３０３の収縮によってＳｉ−Ｐｈチップ１２０が下面側に変位しても、Ｓｉ−Ｐｈチップ１２０の変位に追従して変形部分１１３ａも下面側に変位する。このため、制御チップ１３０などに生じる応力を緩和し、制御チップ１３０などの回路の破損を抑制することができる。
（実施の形態２）
実施の形態２について、実施の形態１と異なる部分について説明する。以下に示す実施の形態２は、基板１１０の切り欠き部として、基板１１０の上面と平行なスリットを基板の上面と下面との間に設けるようにした場合の例である。
（実施の形態２にかかる光モジュールの一例）
図５は、実施の形態２にかかる光モジュールの一例を示す上面図である。図５において、図１と同様の構成については同一の符号を付して説明を省略する。図５に示す実施の形態２にかかる光モジュール１００において、基板１１０には、図１などに示した切り欠き部１１２ａ，１１２ｂに代えて切り欠き部１１２ｃを設けている。
切り欠き部１１２ｃは、基板１１０の上面に平行かつ基板１１０の上面と下面との間に設けられたスリットである。また、切り欠き部１１２ｃは、貫通孔１１１から図５における右方向、すなわち貫通孔１１１から制御チップ１３０が接合される方へ向かって設けられ、基板１１０のうちの制御チップ１３０が接合される部分の下面側に設けられる。
切り欠き部１１２ｃを設けることにより、変形部分１１３ｂを下面側へ変位させやすくすることができる。変形部分１１３ｂは、下面側に切り欠き部１１２ｃが設けられた基板１１０の部分であり、基板１１０のうちの制御チップ１３０が接合される部分を含む。すなわち、基板１１０のうちの制御チップ１３０が接合される部分が変形部分１１３ｂに含まれるように、切り欠き部１１２ｃを設けるようにしてもよい。
たとえば、実施の形態２にかかる基板１１０は、集積回路などの電子部品をエポキシ樹脂などの絶縁体基材に設けて、貫通孔１１１をドリルなどの切削手段で切削し、切削した貫通孔１１１側から切り欠き部１１２ｃを切削することにより実現することができる。
上述したように、切り欠き部１１２ｃを貫通孔１１１に続くように形成することで、たとえば、効率良く切り欠き部１１２ｃを形成することができる。たとえば、切り欠き部１１２ｃを切削により形成するとする。この場合、貫通孔１１１以外の箇所から切削して切り欠き部１１２ｃを形成しようとすると、貫通孔１１１から切削して切り欠き部１１２ｃを形成する場合に比べて、切削する範囲が広くなる。したがって、たとえば、切り欠き部１１２ｃを貫通孔１１１に続くように形成することで、切り欠き部１１２ｃを形成するために切削する範囲を小さくでき、切り欠き部１１２ｃを効率良く形成することができる。また、切り欠き部１１２ｃを形成するために切削する範囲を小さくすることで、切り欠き部１１２ｃを設けることによる基板１１０の強度の低下を低減することができる。
図６は、実施の形態２にかかる光モジュールの一例を示す下面図である。図６において、図２および図５と同様の構成については同一の符号を付して説明を省略する。図６に示すように、実施の形態２にかかる光モジュール１００において、放熱板２０１は、変形部分１１３ｂの下面側、すなわち基板１１０のうちの制御チップ１３０が接合される部分の下面側にも設けられるようにしてもよい。図６に示した放熱板２０１を設けることにより、図２に示した放熱板２０１および放熱板２０２を設けた場合と同様の効果を得ることができる。
また、後述するように、切り欠き部１１２ｃを設けた場合、切り欠き部１１２ｃが、変形部分１１３ｂが下面側に変位するためのクリアランスとなるので、放熱板２０１がその変位の妨げにならない。これにより、切り欠き部１１２ｃは、変形部分１１３ｂを下面側へ変位させやすくすることができる。
図７は、実施の形態２にかかる光モジュールの一例を示す断面図である。図７には、図５に示した光モジュール１００のＢ−Ｂ線の断面を図５において下から上に見た場合の一例を示している。また、図７には、たとえば、Ｓｉ−Ｐｈチップ１２０の下面の接着剤３０３が硬化する前の光モジュール１００の断面の一例を示した。図７において、図３、図５および図６と同様の構成については同一の符号を付して説明を省略する。
図７に示すように、切り欠き部１１２ｃは、たとえば基板１１０の上面と下面との略中間となる部分に形成される。また、これに限らず、たとえば、切り欠き部１１２ｃを基板１１０の下面よりも基板１１０の上面に近い部分に形成してもよい。これにより、変形部分１１３ｂを下面側へ変位させやすくすることができる。
図８は、実施の形態２にかかるＳｉ−Ｐｈチップが下面側に変位した場合の光モジュールの一例を示す断面図である。図８には、たとえば、Ｓｉ−Ｐｈチップ１２０が下面側に変位した場合の図５に示した光モジュール１００のＢ−Ｂ線の断面を図５において下から上に見た場合の一例である。また、図８には、たとえば、Ｓｉ−Ｐｈチップ１２０の下面の接着剤３０３が硬化した後の光モジュール１００の断面の一例を示した。図８において、図７と同様の構成については同一の符号を付して説明を省略する。
上述したように、実施の形態２にかかる光モジュール１００においては、基板１１０に切り欠き部１１２ｃを設けることにより、変形部分１１３ｂが下面側に変位しやすくなっている。このため、図８に示すように、Ｓｉ−Ｐｈチップ１２０の下面側への変位に追従して変形部分１１３ｂが下面側にたわむように、変形部分１１３ｂを変位させることができる。そして、変形部分１１３ｂが下面側に変位する分、図３において矢印３３０に示した力を低減することができる。したがって、実施の形態２にかかる光モジュール１００は、Ｓｉ−Ｐｈチップ１２０が下面側に変位することにより制御チップ１３０に生じる応力を緩和することができ、この応力によって制御チップ１３０が破損することを防止することができる。
また、実施の形態２にかかる光モジュール１００においては、変形部分１１３ｂが下面側に変位すると、変位した変形部分１１３ｂの一部が、基板１１０の変形部分１１３ｂの下面側の部分８０１と接する場合がある。変位した変形部分１１３ｂの一部が部分８０１と接した場合、変形部分１１３ｂの部分８０１と接する部分には上面側へ向かう力（抗力）が加わる。これにより、実施の形態２にかかる光モジュール１００は、図８に示すように、変形部分１１３ｂのうち制御チップ１３０が接合される部分を水平にすることができる。このため、実施の形態２にかかる光モジュール１００は、基板１１０のうちの制御チップ１３０が接合される部分が制御チップ１３０に対して斜めになってバンプＢｐ１によるバンプ接合が剥がれることを防止することができる。
このように、実施の形態２にかかる光モジュール１００によれば、貫通孔１１１に続くように設けられた切り欠き部１１２ｃを基板１１０に設けることで、制御チップ１３０が接合される変形部分１１３ｂを基板１１０の下面側に変位しやすくすることができる。これにより、実施の形態１にかかる光モジュール１００と同様の効果を得ることができる。
（実施の形態３）
実施の形態３について、実施の形態１および実施の形態２と異なる部分について説明する。以下に示す実施の形態３は、基板１１０の切り欠き部として、切り欠き部１１１ａ，１１１ｂと、切り欠き部１１２ｃとの両方を設けるようにした場合の例である。
（実施の形態３にかかる光モジュールの一例）
図９は、実施の形態３にかかる光モジュールの一例を示す上面図である。図９において、図１および図５と同様の構成については同一の符号を付して説明を省略する。図９に示す実施の形態３にかかる光モジュール１００において、基板１１０には、切り欠き部１１２ａと、切り欠き部１１２ｂと、切り欠き部１１２ｃとが設けられている。切り欠き部１１２ａ〜１１２ｃを設ける場合、切り欠き部１１２ａと切り欠き部１１２ｂとは、基板１１０の上面から下面まで貫通していなくてもよく、基板１１０の上面から切り欠き部１１２ｃまで貫通していればよい。
基板１１０に切り欠き部１１２ａ〜１１２ｃを設けることにより、基板１１０の変形部分１１３ｃを下面側に変位させやすくすることができる。変形部分１１３ｃは、切り欠き部１１２ａと切り欠き部１１２ｂとにより挟まれ、かつ、切り欠き部１１２ｃの上面側となる基板１１０の部分である。また、変形部分１１３ｃは、基板１１０のうちの制御チップ１３０が接合される部分を含む。すなわち、基板１１０のうちの制御チップ１３０が接合される部分が変形部分１１３ｃに含まれるように、切り欠き部１１２ａ〜１１２ｃを設ければよい。
たとえば、実施の形態３にかかる基板１１０は、集積回路などの電子部品を設けた絶縁体基材に、貫通孔１１１および切り欠き部１１２ａ，１１２ｂを切削手段で切削し、切削した貫通孔１１１側から切り欠き部１１２ｃを切削すれば実現できる。
図１０は、実施の形態３にかかるＳｉ−Ｐｈチップが下面側に変位した場合の光モジュールの一例を示す断面図である。図１０には、たとえば、Ｓｉ−Ｐｈチップ１２０が下面側に変位した場合の図９に示した光モジュール１００のＣ−Ｃ線の断面を図９における下側から上側に向かって見た場合の一例を示した。また、図１０には、たとえば、Ｓｉ−Ｐｈチップ１２０の下面の接着剤３０３が硬化した後の光モジュール１００の断面の一例を示した。図１０において、図８および図９と同様の構成については同一の符号を付して説明を省略する。
上述したように、実施の形態３にかかる光モジュール１００においては、基板１１０に切り欠き部１１２ａ〜１１２ｃを設けることにより、変形部分１１３ｃが下面側に変位しやすくなっている。したがって、実施の形態３にかかる光モジュール１００は、図１０に示すように、Ｓｉ−Ｐｈチップ１２０の下面側への変位に追従して変形部分１１３ｃが下面側にたわむように、変形部分１１３ｃを変位させることができる。そして、変形部分１１３ｃを下面側に変位させることによって、実施の形態３にかかる光モジュール１００は、Ｓｉ−Ｐｈチップ１２０の下面側に変位した場合に制御チップ１３０が基板１１０から受ける抗力を低減することができる。これにより、実施の形態３にかかる光モジュール１００は、Ｓｉ−Ｐｈチップ１２０が下面側に変位することにより制御チップ１３０に生じる応力を緩和することができ、この応力による制御チップ１３０の破損を抑制することができる。
また、実施の形態３にかかる光モジュール１００においては、図１０に示すように、変形部分１１３ｃが下面側に変位した場合、変位した変形部分１１３ｃの制御チップ１３０が接合される部分の下面が、基板１１０の部分１００１と接する。部分１００１は、切り欠き部１１２ｃを介して変形部分１１３ｃと対向する基板１１０の部分である。変位した変形部分１１３ｃの制御チップ１３０が接合される部分の下面が部分１００１と接した場合、変位した変形部分１１３ｃの制御チップ１３０が接合される部分には、上面側へ向かう力（抗力）が加わる。これにより、実施の形態３にかかる光モジュール１００は、図１０に示すように、変形部分１１３ｃのうち制御チップ１３０が接合される部分を上面側に変位させて、変形部分１１３ｃのうち制御チップ１３０が接合される部分を水平にすることができる。したがって、実施の形態３にかかる光モジュール１００は、基板１１０のうちの制御チップ１３０が接合される部分が制御チップ１３０に対して斜めになり、バンプＢｐ１によるバンプ接合が剥がれることを防止することができる。
このように、実施の形態３にかかる光モジュール１００によれば、切り欠き部１１１ａ，１１１ｂおよび切り欠き部１１２ｃの両方を基板１１０に設けた。これにより、実施の形態１，２にかかる光モジュール１００と同様の効果を奏するとともに、基板１１０のうちの制御チップ１３０が接合される部分がさらに変位しやすくなり、制御チップ１３０などの回路の破損をさらに抑制することができる。
（実施の形態４）
実施の形態４について、実施の形態１〜３と異なる部分について説明する。以下に示す実施の形態４は、基板１１０に、変形部分１１３ｃを変位しやすくする溝を設けるようにした場合の例である。
（実施の形態４にかかる光モジュールの一例）
図１１は、実施の形態４にかかる光モジュールの一例を示す上面図である。図１１において、図９と同様の構成については同一の符号を付して説明を省略する。図１１に示す実施の形態４にかかる光モジュール１００において、基板１１０の上面には、溝１１０１が設けられる。溝１１０１は、変形部分１１３ｃにおいて、基板１１０のうちの制御チップ１３０が接合される部分の反対側に設けられる。図１１に示す例では、切り欠き部１１２ａの貫通孔１１１とは反対側の端部と、切り欠き部１１２ｂの貫通孔１１１とは反対側の端部との間に溝１１０１が設けられている。
図１２は、実施の形態４にかかる光モジュールの一例を示す断面図である。図１２には、図１１に示した光モジュール１００のＤ−Ｄ線の断面を図１１における下側から上側に向かって見た場合の一例を示した。また、図１２には、たとえば、Ｓｉ−Ｐｈチップ１２０の下面の接着剤３０３が硬化する前の光モジュール１００の断面の一例を示した。図１２において、図１０および図１１と同様の構成については同一の符号を付して説明を省略する。
図１２に示すように、溝１１０１は、たとえば、基板１１０の上面から、基板１１０の上面と下面の略中間部分まで基板１１０を切り欠くように設けられる。溝１１０１を設けることにより、溝１１０１を設けない場合よりも、変形部分１１３ｃを下面側へ変位させる際の変形部分１１３ｃの断面係数を小さくすることができる。したがって、溝１１０１を設けることにより、基板１１０の制御チップ１３０が接合される部分を含む変形部分１１３ｃを、基板１１０の制御チップ１３０が接合される部分にかかる制御チップ１３０側からの力に応じて、下面側へ変位させやすくすることができる。また、溝１１０１は、たとえば、基板１１０の上面から、基板１１０の上面よりも下面に近い部分まで基板１１０を切り欠くように設けられてもよい。
以上に説明したように、実施の形態４にかかる光モジュール１００は、実施の形態３にかかる光モジュール１００と同様に、Ｓｉ−Ｐｈチップ１２０の下面側への変位に追従して変形部分１１３ｃがたわむように、変形部分１１３ｃを変位させることができる。そして、変形部分１１３ｃを下面側に変位させることによって、実施の形態４にかかる光モジュール１００は、Ｓｉ−Ｐｈチップ１２０の下面側に変位した場合に制御チップ１３０が基板１１０から受ける抗力を低減することができる。これにより、実施の形態４にかかる光モジュール１００は、Ｓｉ−Ｐｈチップ１２０が下面側に変位することにより制御チップ１３０に生じる応力を緩和することができ、この応力による制御チップ１３０の破損を抑制することができる。
このように、実施の形態４にかかる光モジュール１００によれば、基板１１０に、切り欠き部に加え、基板１１０のうちの制御チップ１３０が接合される部分からみて貫通孔１１１と反対側の位置の上面に溝１１０１を設けた。これにより、実施の形態１〜３にかかる光モジュール１００と同様の効果を奏するとともに、基板１１０のうちの制御チップ１３０が接合される部分がさらに変位しやすくなり、制御チップ１３０などの回路の破損を抑制することができる。
たとえば、実施の形態４にかかる基板１１０は、集積回路などの電子部品を設けた絶縁体基材に、貫通孔１１１および切り欠き部１１２ａ，１１２ｂ、溝１１０１を切削手段で切削し、切削した貫通孔１１１側から切り欠き部１１２ｃを切削すれば実現できる。
なお、以上に説明した例では、切り欠き部１１２ａ〜１１２ｃを有する光モジュール１００の変形部分１１３ｃに溝１１０１を設けるようにしたが、これに限らない。たとえば、切り欠き部１１２ａ，１１２ｂのみを有する光モジュール１００の変形部分１１３ａに溝１１０１を設けるようにしてもよい。
（実施の形態５）
実施の形態５について、実施の形態４と異なる部分について説明する。以下に示す実施の形態５は、基板１１０のうちの制御チップ１３０が接合される部分と溝１１０１との間に、基板１１０のうちの制御チップ１３０が接合される部分を上面側に変位しやすくする溝を設けるようにした場合の例である。
（実施の形態５にかかる光モジュールの一例）
図１３は、実施の形態５にかかる光モジュールの一例を示す上面図である。図１３において、図１１と同様の構成については同一の符号を付して説明を省略する。図１３に示す実施の形態５にかかる光モジュール１００において、基板１１０には、溝１３０１が設けられる。溝１３０１は、変形部分１１３ｃにおいて、基板１１０のうちの制御チップ１３０が接合される部分と、溝１１０１との間に設けられる。図１３に示す例では、基板１１０のうちの制御チップ１３０が接合される部分と、溝１１０１との略中間となる位置に溝１３０１が設けられている。また、溝１３０１は、後述するように、変形部分１１３ｃの下面に設けられる。
図１４は、実施の形態５にかかる光モジュールの一例を示す断面図である。図１４には、たとえば図１３に示した光モジュール１００のＥ−Ｅ線の図１３における下側から上側へ向かって見た場合の一例を示した。また、図１４には、たとえば、Ｓｉ−Ｐｈチップ１２０の下面の接着剤３０３が硬化する前の光モジュール１００の断面の一例を示した。図１４において、図１０および図１３と同様の構成については同一の符号を付して説明を省略する。
図１４に示すように、溝１３０１は、たとえば、変形部分１１３ｃの下面から、変形部分１１３ｃの上面と下面との略中間部分まで基板１１０を切り欠くように形成される。また、溝１３０１はこれに限らず、たとえば変形部分１１３ｃの下面よりも上面に近い部分まで切り欠くように形成されてもよい。
図１５は、実施の形態５にかかるＳｉ−Ｐｈチップが下面側に変位した場合の変形部分の一例を示す断面図である。図１５には、Ｓｉ−Ｐｈチップ１２０が下面側に変位した場合の変形部分１１３ｃの断面の一例を示した。図１５において、図１４と同様の構成については同一の符号を付して説明を省略する。
図１５に示すように、変形部分１１３ｃが変形する際、溝１１０１の変形部分１１３ｃの上面に近い箇所ほど広がるように変形する。また、図１５に示すように、変形部分１１３ｃが変形する際、溝１３０１の変形部分１１３ｃの下面に近い箇所ほど広がるように変形する。これらによって、溝１１０１と溝１３０１とを設けた場合、図１５に示すように、変形部分１１３ｃが変形しても、変形部分１１３ｃの制御チップ１３０と接合される部分Ｐの上面を、たとえばＳｉ−Ｐｈチップ１２０の上面と略平行にすることができる。これにより、変形部分１１３ｃの制御チップ１３０と接合される部分Ｐの上面がＳｉ−Ｐｈチップ１２０の上面に対して平行でなくなることによって制御チップ１３０に生じる応力を緩和することができる。
このように、実施の形態５にかかる光モジュール１００によれば、基板１１０のうちの制御チップ１３０が接合される部分と溝１１０１との間に溝１３０１を設けた。これにより、実施の形態３にかかる光モジュール１００と同様の効果を奏するとともに、Ｓｉ−Ｐｈチップ１２０が下面側に変位しても、基板１１０のうちの制御チップ１３０が接合される部分の上面とＳｉ−Ｐｈチップ１２０との上面とを略平行に保てる。このため、制御チップ１３０等の回路の破損を抑制することができる。
たとえば、実施の形態５にかかる基板１１０は、電子部品を設けた絶縁体基材に、貫通孔１１１および切り欠き部１１２ａ，１１２ｂ、溝１１０１を切削手段で切削し、切削した貫通孔１１１側から切り欠き部１１２ｃ、溝１３０１を切削すれば実現できる。
（実施の形態６）
実施の形態６について、実施の形態１〜５と異なる部分について説明する。以下に示す実施の形態６は、基板１１０のうちの制御チップ１３０が接合される部分を含む領域を、基板１１０の他の領域より薄く形成した場合の例である。
（実施の形態６にかかる光モジュールの一例）
図１６は、実施の形態６にかかる光モジュールの一例を示す上面図である。図１６において、図５と同様の構成については同一の符号を付して説明を省略する。図１６に示す実施の形態６にかかる光モジュール１００において、基板１１０には、切り欠き部１１２ｄを設けている。
切り欠き部１１２ｄは、基板１１０の下面のうちの制御チップ１３０が接合される部分の下面に設けられる。たとえば、切り欠き部１１２ｄは、基板１１０の下面のうちの制御チップ１３０が接合される部分の下面側に設けられたザグリであってもよい。図１６に示す例では、切り欠き部１１２ｄが、図１６の上下方向において貫通孔１１１とほぼ同じ幅で、貫通孔１１１から図１６における右方向に向かって設けられている。切り欠き部１１２ｄを設けることにより、切り欠き部１１２ｃを設けた場合と同様に、基板１１０のうちの制御チップ１３０が接合される部分を含む変形部分１１３ｂが、基板１１０の変形部分１１３ｂ以外の領域よりも薄くなる。したがって、切り欠き部１１２ｄを設けることにより、切り欠き部１１２ｃを設けた場合と同様に、変形部分１１３ｂを下面側に変位させやすくすることができる。
図１７は、実施の形態６にかかる光モジュールの一例を示す断面図である。図１７には、図１６に示した光モジュール１００のＦ−Ｆ線の断面を図１６における下側から上側に向かって見た場合の一例を示した。また、図１７には、たとえば、Ｓｉ−Ｐｈチップ１２０の下面の接着剤３０３が硬化する前の光モジュール１００の断面の一例を示した。図１７において、図３および図１６と同様の構成については同一の符号を付して説明を省略する。
図１７に示すように、切り欠き部１１２ｄは、たとえば基板１１０の下面から基板１１０の上面と下面との略中間となる部分まで切り欠くように形成される。また、切り欠き部１１２ｄはこれに限らず、たとえば、基板１１０の下面から、基板１１０の下面よりも基板１１０の上面に近い部分まで切り欠くように設けられてもよい。切り欠き部１１２ｄを設けることにより、切り欠き部１１２ｃを設けた場合と同様に、変形部分１１２ｂを下面側へ変位させやすくすることができる。
このように、実施の形態６にかかる光モジュール１００によれば、貫通孔１１１に続く切り欠き部１１２ｄを設けることにより、基板１１０のうちの制御チップ１３０が接合される部分を含む領域が、基板１１０の他の領域よりも薄くなるようにした。これにより、たとえば実施の形態３と同様の効果を得ることができる。また、実施の形態６にかかる光モジュール１００において、実施の形態４の溝１１０１や実施の形態５の溝１３０１を設けてもよい。
（実施の形態７）
実施の形態７について、実施の形態６と異なる部分について説明する。以下に示す実施の形態７は、実施の形態６にかかる光モジュール１００の基板１１０に、切り欠き部１１２ａ，１１２ｂを設けるようにした場合の例である。
（実施の形態７にかかる光モジュールの一例）
図１８は、実施の形態７にかかる光モジュールの一例を示す上面図である。図１８において、図９および図１６と同様の構成については同一の符号を付して説明を省略する。図１８に示す実施の形態７にかかる光モジュール１００の基板１１０には、切り欠き部１１２ａと、切り欠き部１１２ｂと、切り欠き部１１２ｄとが設けられる。基板１１０に切り欠き部１１２ａ，１１２ｂ，１１２ｄを設けることにより、基板１１０に切り欠き部１１２ａ〜１１２ｃを設けた場合と同様に、変形部分１１３ｂを下面側に変位させやすくすることができる。
また、図示および詳細な説明は省略するが、図１８に示した光モジュール１００において、図１１などに示した例と同様に溝１１０１を設けるようにしてもよい。また、図１８に示した光モジュール１００において、図１３などに示した例と同様に溝１３０１を設けるようにしてもよい。
このように、実施の形態７にかかる光モジュール１００によれば、基板１１０に、切り欠き部１１１ａ，１１１ｂおよび切り欠き部１１２ｄの両方を設けた。これにより、実施の形態１，６にかかる光モジュール１００と同様の効果を奏するとともに、基板１１０のうちの制御チップ１３０が接合される部分がさらに変位しやすくなり、制御チップ１３０などの回路の破損をさらに抑制することができる。
以上に説明したように、本発明によれば、回路の破損を抑制することができる。
上述した各実施の形態に関し、さらに以下の付記を開示する。
（付記１）貫通孔を有する基板と、
第１発熱体を有し、前記貫通孔に配置される第１チップと、
第２発熱体を有し、前記基板の上面と前記第１チップの上面とに跨ってバンプを介して接合される第２チップと、
第１接着剤により前記基板の下面と接着され、第２接着剤により前記第１チップの下面と接着される第１放熱板と、
を備え、前記基板は、前記貫通孔に対して前記基板のうちの前記第２チップが接合される部分側に設けられて前記貫通孔に続くスリットを有する、
ことを特徴とする光モジュール。
（付記２）前記スリットは、前記貫通孔に続く第１スリットおよび第２スリットであって、前記基板のうちの前記第２チップが接合される部分の両側に形成された前記第１スリットおよび前記第２スリットを含むことを特徴とする付記１に記載の光モジュール。
（付記３）前記スリットは、前記基板の上面と前記基板の下面との間に設けられ前記貫通孔に続くスリットを含むことを特徴とする付記１または２に記載の光モジュール。
（付記４）前記基板は、前記基板のうちの前記第２チップが接合される部分からみて前記貫通孔と反対側の位置の上面に溝が設けられていることを特徴とする付記１〜３のいずれか一つに記載の光モジュール。
（付記５）前記基板は、前記基板のうちの前記第２チップが接合される部分と前記溝との間の部分に、前記溝の向きと反対の向きの溝が設けられていることを特徴とする付記４に記載の光モジュール。
（付記６）前記第１放熱板は、前記基板のうちの前記第２チップが接合される部分と異なる部分の下面に設けられることを特徴とする付記１〜５のいずれか一つに記載の光モジュール。
（付記７）前記基板のうちの前記第２チップが接合される部分の下面に設けられた、前記第１放熱板と異なる第２放熱板を備えることを特徴とする付記６に記載の光モジュール。
（付記８）前記スリットは、前記基板のうちの前記第２チップが接合される部分からみて前記貫通孔と反対側の部分から前記貫通孔へ続くことを特徴とする付記１〜７のいずれか一つに記載の光モジュール。
（付記９）貫通孔を有する基板と、
第１発熱体を有し、前記貫通孔に配置される第１チップと、
第２発熱体を有し、前記基板の上面と前記第１チップの上面とに跨ってバンプを介して接合される第２チップと、
第１接着剤により前記基板の下面と接着され、第２接着剤により前記第１チップの下面と接着される放熱板と、
を備え、前記基板は、前記貫通孔から続き前記基板のうちの前記第２チップが接合される部分を含む第１領域が、前記基板のうち前記第１領域と異なる第２領域より薄く形成されている、
ことを特徴とする光モジュール。
１００ 光モジュール
１１０ 基板
１１１ 貫通孔
１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ 切り欠き部
１２０ Ｓｉ−Ｐｈチップ
１３０ 制御チップ
２０１，２０２ 放熱板
３０１〜３０４ 接着剤
１１０１，１３０１ 溝

Claims (8)

  1. 貫通孔を有する基板と、
    第１発熱体を有し、前記貫通孔に配置される第１チップと、
    第２発熱体を有し、前記基板の上面と前記第１チップの上面とに跨ってバンプを介して接合される第２チップと、
    第１接着剤により前記基板の下面と接着され、第２接着剤により前記第１チップの下面と接着される第１放熱板と、
    を備え、前記基板は、前記貫通孔に対して前記基板のうちの前記第２チップが接合される部分側に設けられて前記貫通孔に続くスリットを有する、
    ことを特徴とする光モジュール。
  2. 前記スリットは、前記貫通孔に続く第１スリットおよび第２スリットであって、前記基板のうちの前記第２チップが接合される部分の両側に形成された前記第１スリットおよび前記第２スリットを含むことを特徴とする請求項１に記載の光モジュール。
  3. 前記スリットは、前記基板の上面と前記基板の下面との間に設けられ前記貫通孔に続くスリットを含むことを特徴とする請求項１または２に記載の光モジュール。
  4. 前記基板は、前記基板のうちの前記第２チップが接合される部分からみて前記貫通孔と反対側の位置の上面に溝が設けられていることを特徴とする請求項１〜３のいずれか一つに記載の光モジュール。
  5. 前記基板は、前記基板のうちの前記第２チップが接合される部分と前記溝との間の部分に、前記溝の向きと反対の向きの溝が設けられていることを特徴とする請求項４に記載の光モジュール。
  6. 前記第１放熱板は、前記基板のうちの前記第２チップが接合される部分と異なる部分の下面に設けられることを特徴とする請求項１〜５のいずれか一つに記載の光モジュール。
  7. 前記基板のうちの前記第２チップが接合される部分の下面に設けられた、前記第１放熱板と異なる第２放熱板を備えることを特徴とする請求項６に記載の光モジュール。
  8. 貫通孔を有する基板と、
    第１発熱体を有し、前記貫通孔に配置される第１チップと、
    第２発熱体を有し、前記基板の上面と前記第１チップの上面とに跨ってバンプを介して接合される第２チップと、
    第１接着剤により前記基板の下面と接着され、第２接着剤により前記第１チップの下面と接着される放熱板と、
    を備え、前記基板は、前記貫通孔から続き前記基板のうちの前記第２チップが接合される部分を含む第１領域が、前記基板のうち前記第１領域と異なる第２領域より薄く形成されている、
    ことを特徴とする光モジュール。
JP2017224499A 2017-11-22 2017-11-22 光モジュール Pending JP2019096722A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017224499A JP2019096722A (ja) 2017-11-22 2017-11-22 光モジュール
US16/180,084 US10586770B2 (en) 2017-11-22 2018-11-05 Optical module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017224499A JP2019096722A (ja) 2017-11-22 2017-11-22 光モジュール

Publications (1)

Publication Number Publication Date
JP2019096722A true JP2019096722A (ja) 2019-06-20

Family

ID=66532547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017224499A Pending JP2019096722A (ja) 2017-11-22 2017-11-22 光モジュール

Country Status (2)

Country Link
US (1) US10586770B2 (ja)
JP (1) JP2019096722A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022011453A (ja) * 2020-06-30 2022-01-17 サンケン電気株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228393A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法
JP2009071251A (ja) * 2007-09-18 2009-04-02 Yokogawa Electric Corp フリップチップｂｇａ基板
JP2011035352A (ja) * 2009-08-06 2011-02-17 Fujitsu Semiconductor Ltd 半導体装置
JP2011176036A (ja) * 2010-02-23 2011-09-08 Fujitsu Semiconductor Ltd 半導体装置用基板、及び半導体装置
US20130285261A1 (en) * 2011-12-06 2013-10-31 Qing Tan Semiconductor chip stacking assemblies
JP2015530757A (ja) * 2012-09-27 2015-10-15 インテル・コーポレーション パッケージ基板にダイを含むスタックダイパッケージ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260960A (ja) 1998-03-11 1999-09-24 Sony Corp 半導体パッケージおよびその製造方法
ATE425556T1 (de) * 2001-04-12 2009-03-15 Matsushita Electric Works Ltd Lichtquellenbauelement mit led und verfahren zu seiner herstellung
US8604603B2 (en) * 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
WO2012076986A1 (en) * 2010-12-08 2012-06-14 Fci Printed circuit board assembly and a method for manufacturing the printed circuit board assembly
US10062664B2 (en) * 2016-06-30 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging device with heat sink

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228393A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法
JP2009071251A (ja) * 2007-09-18 2009-04-02 Yokogawa Electric Corp フリップチップｂｇａ基板
JP2011035352A (ja) * 2009-08-06 2011-02-17 Fujitsu Semiconductor Ltd 半導体装置
JP2011176036A (ja) * 2010-02-23 2011-09-08 Fujitsu Semiconductor Ltd 半導体装置用基板、及び半導体装置
US20130285261A1 (en) * 2011-12-06 2013-10-31 Qing Tan Semiconductor chip stacking assemblies
JP2015530757A (ja) * 2012-09-27 2015-10-15 インテル・コーポレーション パッケージ基板にダイを含むスタックダイパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022011453A (ja) * 2020-06-30 2022-01-17 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
US20190157207A1 (en) 2019-05-23
US10586770B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
US20180217343A1 (en) Optical module
US7291914B2 (en) Power semiconductor module
JP2018093007A (ja) 光モジュール及び光モジュールの製造方法
US11415764B2 (en) Optical module
KR102189206B1 (ko) 광전기 혼재 기판
JP6234036B2 (ja) 光通信装置
JP2008151993A (ja) 光電気配線部材
JP2009080451A (ja) フレキシブル光電気配線及びその製造方法
JP2011095333A (ja) 実装構造体
US20190274216A1 (en) Board module and method of manufacturing board module
JP6733534B2 (ja) 半導体装置およびその製造方法
JP2019515501A (ja) ガラスアセンブリ上の接合チップ
JP2017134241A (ja) 光変調器及びそれを用いた光送信装置
JP2019096722A (ja) 光モジュール
US7049171B2 (en) Electrical package employing segmented connector and solder joint
JP6048893B2 (ja) 樹脂パッケージ
JP5949195B2 (ja) ヒートスプレッダ、半導体装置、及びその製造方法
KR101927426B1 (ko) 연성회로기판과 금속케이스의 밀봉 패키지
JP2001201672A (ja) 光半導体を有する変換モジュールと、このような変換モジュールを製造する方法
JP6260167B2 (ja) 光電融合モジュール
JP2014135374A (ja) 伝熱基板
JP2015065293A (ja) 光学素子実装モジュール、および光学素子実装モジュールの製造方法
JP4935936B2 (ja) 光電気配線部材
KR100414666B1 (ko) 단열 구조를 갖는 광통신 모듈
KR0183649B1 (ko) 리드프레임 조립체 및 그 리드프레임 조립체를 사용한 반도체장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220308