JP2011176036A - 半導体装置用基板、及び半導体装置 - Google Patents

半導体装置用基板、及び半導体装置 Download PDF

Info

Publication number
JP2011176036A
JP2011176036A JP2010037620A JP2010037620A JP2011176036A JP 2011176036 A JP2011176036 A JP 2011176036A JP 2010037620 A JP2010037620 A JP 2010037620A JP 2010037620 A JP2010037620 A JP 2010037620A JP 2011176036 A JP2011176036 A JP 2011176036A
Authority
JP
Japan
Prior art keywords
substrate
groove
package substrate
surface side
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010037620A
Other languages
English (en)
Inventor
Takeshi Koyashiki
剛 小屋敷
Akio Hara
章雄 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010037620A priority Critical patent/JP2011176036A/ja
Publication of JP2011176036A publication Critical patent/JP2011176036A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】構造的な自由度を確保しつつ十分に熱応力を緩和可能な半導体装置用の基板、及び半導体装置を提供することを課題とする。
【解決手段】半導体チップ２がバンプ５を介して実装される半導体装置９用の基板１であって、半導体チップ２が載置される基板１の上面に形成された上面側の溝４Ｕと、基板１の下面に形成された下面側の溝４Ｌと、を備え、上面側の溝４Ｕの少なくとも一部と下面側の溝４Ｌの少なくとも一部は、基板１の上面に実装される半導体チップ２の中心を囲むように形成されている。
【選択図】図３

Description

本願は、半導体装置用の基板、及び半導体装置に関する。
半導体チップは、例えば、半導体パッケージ用の基板に実装される（特許文献１〜３を参照）。
特開２０００−１００８６６号公報 特開平４−３６４７４３号公報 特開２００５−１２９８１８号公報
半導体チップ（以下、単にチップという）は、例えば、半田バンプを用いて半導体パッケージ用の基板にフリップチップ実装される。フリップチップ実装をする際は、チップと基板とを半田バンプで接合したのち、チップと基板との間にアンダーフィル樹脂を充填する。
チップと基板との間には、材質の相違に起因する熱膨張係数の差が存在する。このため、半田バンプを加熱してチップと基板とを接合すると、接合後、各部材に熱応力が残る。チップの配線層は、高集積化や高速化に伴い、誘電率の低い材料が使われている。このため、半田バンプの接合部分における強度の低下や密着力の低下が懸念される。熱応力を緩和する方法として、例えば、基板に溝を設けることも考えられるが、基板内の配線の引き回しや基板強度の確保といった基板に求められる構造的な要件を満たしつつ十分に熱応力を緩和できる溝を設けることは難しい。
そこで、本願は、構造的な自由度を確保しつつ十分に熱応力を緩和可能な半導体装置用の基板、及び半導体装置を提供することを課題とする。
本願は、以下の半導体装置用の基板を開示する。
半導体チップがバンプを介して実装される半導体装置用の基板であって、
前記半導体チップが載置される前記基板の上面に形成された上面側の溝と、
前記基板の下面に形成された下面側の溝と、を備え、
前記上面側の溝の少なくとも一部と前記下面側の溝の少なくとも一部は、前記基板の上面に実装される前記半導体チップの中心を囲むように形成されている、
半導体装置用の基板。
なお、本願は、上記半導体装置用の基板を備えた半導体装置も開示する。
構造的な自由度を確保しつつ十分に熱応力を緩和可能な半導体装置用の基板、及び半導体装置を提供することが可能となる。
実施形態に係るパッケージ基板の上面図である。 実施形態に係るパッケージ基板の下面図である。 実施形態に係るパッケージ基板のＡ−Ａ断面図である。 パッケージ基板の変形量を比較した図である。 熱変形量を示す図である。 パッケージ基板内の配線の引き回しの一例を示す図である。 第一変形例に係るパッケージ基板の上面図である。 第一変形例に係るパッケージ基板の下面図である。 第一変形例に係るパッケージ基板のＢ−Ｂ断面図である。 第二変形例に係るパッケージ基板の上面図である。 第二変形例に係るパッケージ基板の下面図である。 第二変形例に係るパッケージ基板のＣ−Ｃ断面図である。 第三変形例に係るパッケージ基板の構造図である。 第四変形例に係るパッケージ基板の構造図である。 第五変形例に係るパッケージ基板の構造図である。 第六変形例に係るパッケージ基板の構造図である。 実施形態に係るパッケージ基板の溝の変形例を示した図である。 実施形態に係るパッケージ基板の溝の変形例を示した図である。 実施形態に係るパッケージ基板の溝の変形例を示した図である。 実施形態に係るパッケージ基板１を用いた半導体パッケージの構造図である。
半導体パッケージ用の基板の一態様を図１に示す。図１は、本実施形態に係るパッケージ基板１の上面図である。パッケージ基板１の上面には、図１に示すように、半導体チップ２を半田バンプでフリップチップ実装するためのパッド３Ｕが方形状に並んでいる。また、パッド３Ｕと平行して、溝４Ｕが方形状に設けられている。この溝４Ｕは、半導体チップ２の中心を囲むように設けられている。
図２は、パッケージ基板１の下面図である。パッケージ基板１の下面には、図２に示すように、パッケージ基板１を回路基板等に接合する半田ボールを溶着するためのパッド３Ｌが方形状に並んでいる。また、パッド３Ｌに平行して、溝４Ｌが方形状に設けられている。この溝４Ｌも、半導体チップ２の中心を囲むように設けられている。
図３は、パッケージ基板１のＡ−Ａ断面図である。なお、図３では、半導体チップ２を実装した状態で図示している。また、図３では、半田バンプ５や半田ボール６を設けた状態で図示している。図３の断面図から判るように、パッケージ基板１の上面側に設けられた溝４Ｕと、下面側に設けられた溝４Ｌとは、互い違いの位置関係となっている。溝４Ｕと溝４Ｌとを互い違いで形成することにより、パッケージ基板１の強度が保たれる。
パッケージ基板１の効果について説明する。図４は、パッケージ基板の変形量を比較した図である。図４において“実施例”として示すパッケージ基板が、上面と下面にそれぞれ溝を設けた上記パッケージ基板１に相当する。また、“比較例１”として示すパッケージ基板が、溝を設けていないものである。また、“比較例２”として示すパッケージ基板が、下面にのみ溝を設けたものである。また、“比較例３”として示すパッケージ基板が、上面にのみ溝を設けたものである。
チップがシリコン等の半導体材料で構成されているのに対し、パッケージ基板は樹脂等の有機系材料で構成されることが多い。このため、チップの温度変化に伴う伸縮量は、パッケージ基板の温度変化に伴う伸縮量と異なる。比較例１のようにパッケージ基板に溝が
設けられていない場合、チップとパッケージ基板の温度が変化すると、チップとパッケージ基板とを接合している半田バンプが熱応力で変形する。比較例２のようにパッケージ基板の下面にのみ溝が設けられている場合も、パッケージ基板の上面側が温度変化により伸縮するため、比較例１よりも小さいが、半田バンプに熱応力が加わる。比較例３のようにパッケージ基板の上面にのみ溝が設けられている場合も、パッケージ基板の下面側が温度変化により伸縮するため、比較例１や比較例２と同様、半田バンプに熱応力が加わる。熱応力が過大の場合、クラックや層間剥離が生じ得る。一方、実施例のように、パッケージ基板の上面側と下面側の両方に溝が設けられていると、パッケージ基板の上面側や下面側の温度変化による伸縮が、両側の溝部分で遮られる。このため、パッケージ基板とチップとの伸縮量の相違により生ずる、半田バンプやパッドに加わる熱応力が緩和される。更に、パッケージ基板の反りも緩和される。
温度変化による伸縮を遮る溝を設けない場合、変形量が蓄積されるので、チップの中心から遠ざかるほど変形量が大きくなる。よって、図５に示すように、温度変化による伸縮で変位量が最も多いのは、換言すると、熱応力が最も大きいのは、チップの中心から最も遠い角の部分となる。
また、本実施形態に係るパッケージ基板１のように溝が上面側や下面側に設けられている場合、基板内の配線の引き回しの自由度が増す。すなわち、比較例２や比較例３のように、溝を片面側にしか設けない場合、配線を溝の無い側へ不可避的に設けることになる。しかしながら、溝を上面側および下面側の何れにも設ける構成を採れば、例えば、配線が密集している部分については溝を配線への影響が少ない側へ配置することが可能となり、パッケージ基板を設計する際の自由度が増す。パッケージ基板内の配線の引き回しの一例を図６に示す。溝をパッケージ基板の上面側および下面側の何れにも設ける構成を採る事により、図６に示すように、基板内の配線７を基板の上面側あるいは下面側の何れにも自在に引き回すことが可能となる。
なお、上記実施形態に係るパッケージ基板１は、以下のように変形してもよい。図７は、第一変形例に係るパッケージ基板１Ａの上面図である。パッケージ基板１Ａの上面には、図７に示すように、溝４ＡＵが方形状に２つ設けられている。図８は、パッケージ基板１Ａの下面図である。パッケージ基板１Ａの下面には、図８に示すように、溝４ＡＬが方形状に１つ設けられている。第一変形例に係るパッケージ基板１Ａは、実施形態に係るパッケージ基板１の下面に設けられていた２つの溝４Ｌを１つに減らしたものである。図９は、パッケージ基板１ＡのＢ−Ｂ断面図である。図９の断面図から判るように、パッケージ基板１Ａの下面側に設けられた溝４ＡＬは、上面側に設けられた２つの溝４ＡＵの間に位置している。
図１０は、第二変形例に係るパッケージ基板１Ｂの上面図である。パッケージ基板１Ｂの上面には、図１０に示すように、溝４ＢＵが方形状に１つ設けられている。図１１は、パッケージ基板１Ｂの下面図である。パッケージ基板１Ｂの下面には、図１１に示すように、溝４ＢＬが方形状に２つ設けられている。すなわち、第二変形例に係るパッケージ基板１Ｂは、実施形態に係るパッケージ基板１の上面に設けられていた２つの溝４Ｕを１つに減らしたものである。図１２は、パッケージ基板１ＢのＣ−Ｃ断面図である。図１０の断面図から判るように、パッケージ基板１Ｂの上面側に設けられた溝４ＢＵは、下面側に設けられた２つの溝４ＢＬの外側に位置している。
図１３は、第三変形例に係るパッケージ基板１Ｃの構造図である。図１３では、パッケージ基板１Ｃの上面側に設けた溝４ＣＵと下面側に設けた溝４ＣＬとの相対的な位置関係のみを示し、半田ボール等については省略している。パッケージ基板１Ｃの上面側には、図１３に示すように、八角形の溝４ＣＵが２つ設けられている。下面側についても同様で
あり、八角形の溝４ＣＬが２つ設けられている。図１３から明らかなように、溝４ＣＵと溝４ＣＬは互い違いに設けられている。なお、溝は、八角形のみならず、半導体チップ２の中心から略同心円状に広がる八角形以外の多角形あるいは円形であってもよい。
図１４は、第四変形例に係るパッケージ基板１Ｄの構造図である。パッケージ基板１Ｄの上面側には、図１４に示すように、格子状の溝４ＤＵが設けられている。下面側についても同様であり、格子状の溝４ＤＬが設けられている。図１４から明らかなように、溝４ＤＵを構成する溝と溝４ＤＬを構成する溝は、概ね重ならないよう、互い違いに配置されている。
図１５は、第五変形例に係るパッケージ基板１Ｅの構造図である。パッケージ基板１Ｅの上面側には、図１５に示すように、半導体チップ２の中心を囲むように中心から６方向に広がる放射状の溝４ＥＵが設けられている。一方、下面側については、Ｖ字形の溝で構成される溝４ＥＬが４つ設けられている。溝４ＥＬは、放射状の溝４ＥＵを構成する各溝と平行する溝で構成されている。溝４ＥＵと溝４ＥＬについても、上記実施形態や各変形例と同様、重ならないよう、互い違いに配置されている。
図１６は、第六変形例に係るパッケージ基板１Ｆの構造図である。パッケージ基板１Ｆの上面側には、図１６に示すように、中心部分から４方向に広がる溝と、方形の２つの溝で構成される溝４ＦＵが設けられている。一方、下面側については、方形の溝４ＦＬが２つ設けられている。溝４ＦＬは、放射状の溝４ＦＵを構成する各溝と平行する溝で構成されている。溝４ＦＵと溝４ＦＬについては、一部分を除き、重ならないように互い違いに配置されている。
図１７から図１９は、実施形態に係るパッケージ基板１に設けた溝４Ｕ，４Ｌの変形例を示した図である。パッケージ基板１に設ける溝４Ｕ，４Ｌは、例えば、図１７に示すような断面が丸い溝や、図１８に示すような断面が三角の溝、或いは図１９に示すような断面が台形の溝であってもよい。実施形態に係るパッケージ基板１は、溝４Ｕ，４Ｌがこのような形をしていても、半田バンプやパッドに加わる熱応力を緩和できる。なお、上記各変形例に係るパッケージ基板１Ａ〜Ｆのそれぞれに設けた溝についても、図１７〜１９に示すように、丸い溝、三角の溝、台形の溝にしてもよい。上記各変形例に係るパッケージ基板についても、実施形態に係るパッケージ基板１と同様、熱応力を緩和し且つ配線の引き回しの自由度を高めることができる。
図２０は、実施形態に係るパッケージ基板１を用いた半導体パッケージの構造図である。半導体チップ２をパッケージ基板１に半田バンプ５で実装したのち、パッケージ基板１と半導体チップ２との間にアンダーフィル樹脂を充填する。すると、図２０に示すように、半導体チップ２がアンダーフィル樹脂８によってパッケージ基板１に強固に固定された半導体パッケージ９となる。変形例に係るパッケージ基板についても同様である。なお、第六変形例に係るパッケージ基板１Ｆのように、中心部分から４方向に広がる溝を有する溝４ＦＵが設けられていれば、アンダーフィル樹脂が流れやすく充填しやすい。
１，１Ａ〜Ｆ・・パッケージ基板
２・・半導体チップ
３Ｕ，３Ｌ・・パッド
４Ｕ，４Ｌ，４ＡＵ〜４ＦＵ，４ＡＬ〜４ＦＬ・・溝
５・・半田バンプ
６・・半田ボール
７・・配線
８・・アンダーフィル樹脂
９・・半導体パッケージ

Claims (4)

  1. 半導体チップがバンプを介して実装される半導体装置用の基板であって、
    前記半導体チップが載置される前記基板の上面に形成された上面側の溝と、
    前記基板の下面に形成された下面側の溝と、を備え、
    前記上面側の溝の少なくとも一部と前記下面側の溝の少なくとも一部は、前記基板の上面に実装される前記半導体チップの中心を囲むように形成されていることを特徴とする
    半導体装置用の基板。
  2. 前記上面側の溝と前記下面側の溝は、前記基板を挟んで互い違いに形成されていることを特徴とする
    請求項１に記載の半導体装置用の基板。
  3. 前記上面側の溝は、前記基板の上面のうち前記半導体チップが実装される領域内に形成されていることを特徴とする
    請求項１または２に記載の半導体装置用の基板。
  4. 半導体チップがバンプを介して基板に実装された半導体装置であって、
    前記半導体チップが載置される前記基板の上面に形成された上面側の溝と、
    前記基板の下面に形成された下面側の溝と、を備え、
    前記上面側の溝の少なくとも一部と前記下面側の溝の少なくとも一部は、前記基板の上面に実装される前記半導体チップの中心を囲むように形成されていることを特徴とする
    半導体装置。
JP2010037620A 2010-02-23 2010-02-23 半導体装置用基板、及び半導体装置 Pending JP2011176036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010037620A JP2011176036A (ja) 2010-02-23 2010-02-23 半導体装置用基板、及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010037620A JP2011176036A (ja) 2010-02-23 2010-02-23 半導体装置用基板、及び半導体装置

Publications (1)

Publication Number Publication Date
JP2011176036A true JP2011176036A (ja) 2011-09-08

Family

ID=44688667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010037620A Pending JP2011176036A (ja) 2010-02-23 2010-02-23 半導体装置用基板、及び半導体装置

Country Status (1)

Country Link
JP (1) JP2011176036A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203871A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
CN112435949A (zh) * 2019-08-26 2021-03-02 东莞新科技术研究开发有限公司 一种长型条半导体的加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203871A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置
JP2019096722A (ja) * 2017-11-22 2019-06-20 富士通株式会社 光モジュール
CN112435949A (zh) * 2019-08-26 2021-03-02 东莞新科技术研究开发有限公司 一种长型条半导体的加工方法

Similar Documents

Publication Publication Date Title
US20130026655A1 (en) Chip package structure and method of manufacturing the same
JP4870584B2 (ja) 半導体装置
JP4899406B2 (ja) フリップチップ型半導体装置
JP5515744B2 (ja) 配線基板及び半導体装置
JP2011129684A (ja) 半導体装置及びその製造方法
TWI555099B (zh) Semiconductor device manufacturing method and semiconductor device
WO2011086613A1 (ja) 半導体装置及びその製造方法
US9887144B2 (en) Ring structure for chip packaging
JP2015005637A (ja) 半導体装置
JP2009158764A5 (ja)
WO2014148485A1 (ja) 半導体装置及びその製造方法
JP2011176036A (ja) 半導体装置用基板、及び半導体装置
JP5973461B2 (ja) 拡張型半導体チップ及び半導体装置
KR20200108889A (ko) 반도체 장치, 및 반도체 장치의 제조 방법
TWI529876B (zh) 封裝堆疊結構及其製法
JP2011171426A (ja) 半導体装置
JP2012009713A5 (ja)
JP2009212332A (ja) 半導体装置及びその製造方法
JP2010087277A (ja) 半導体装置及びその製造方法
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP2008187050A (ja) システムインパッケージ装置
JP2011159840A (ja) 電子部品の実装接続構造
WO2016038795A1 (ja) 電子デバイス、部品実装基板及び電子機器
JP2010135545A (ja) 半導体装置
JP2010283050A (ja) 半導体素子の実装構造体