DE102022117951A1 - Kostengünstige eingebettete integrierte-schaltung-dies - Google Patents

Kostengünstige eingebettete integrierte-schaltung-dies Download PDF

Info

Publication number
DE102022117951A1
DE102022117951A1 DE102022117951.6A DE102022117951A DE102022117951A1 DE 102022117951 A1 DE102022117951 A1 DE 102022117951A1 DE 102022117951 A DE102022117951 A DE 102022117951A DE 102022117951 A1 DE102022117951 A1 DE 102022117951A1
Authority
DE
Germany
Prior art keywords
die
interconnects
dtps
dies
dtd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022117951.6A
Other languages
English (en)
Inventor
Xavier Francois Brun
Sanka Ganesan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102022117951A1 publication Critical patent/DE102022117951A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Eine beispielhafte mikroelektronische Baugruppe umfasst Folgendes: eine Stützstruktur; einen Interposer oberhalb der Stützstruktur; einen ersten Die in dem Interposer, wobei der erste Die Substratdurchkontaktierungen (TSVs) beinhaltet; und einen zweiten Die in dem Interposer, wobei der zweite Die keine TSVs aufweist. Ein Die-zu-Gehäusestütze(DTPS)-Zwischenverbindungsfeld auf einer ersten Fläche des ersten Die ist im Wesentlichen identisch mit einem DTPS-Zwischenverbindungsfeld auf einer ersten Fläche des zweiten Die, wobei die DTPS-Zwischenverbindungsfelder mehrere DTPS-Zwischenverbindungen zum Verbinden des ersten und zweiten Die mit der Stützstruktur umfassen. Ein Die-zu-Die(DTD)-Zwischenverbindungsfeld auf einer zweiten Fläche des ersten Die ist im Wesentlichen identisch mit einem DTD-Zwischenverbindungsfeld auf einer zweiten Fläche des zweiten Die, wobei die DTD-Zwischenverbindungsfelder mehrere DTD-Zwischenverbindungen umfassen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft Integrierte-Schaltung(IC)-Vorrichtungen und - Baugruppen. Insbesondere betrifft sie einen kostengünstigen eingebetteten Die zur Verwendung in solchen Vorrichtungen und Baugruppen.
  • HINTERGRUND
  • Wenn keine elektrische Verbindung und somit keine Lötverbindung benötigt wird, ist es herausfordernd, eine laterale Bewegung des Die während eines Kapselungsprozesses ohne eine Lötverbindung zum Verbinden des Die mit einer Stützoberfläche einzuschränken. Es wurde herausgefunden, dass eine Lösung daraus besteht, eine Die-Anbringungsfilm(DAF: Die Attach Film)-Montagelösung für nicht-TSV-Dies (d. h. Dies, die keine Substratdurchkontaktierungen, z. B. Siliciumdurchkontaktierungen (TSVs: Through-Silicon), beinhalten, zu denen elektrische Verbindungen auf einer oder beiden Seiten hergestellt werden können) zu verwenden, während die Lötverbindung für aktive Dies basierend auf Thermokompressionsbondung(TCB)-Kapselungstechnologie auf Waferebene genutzt wird.
  • Figurenliste
  • Ausführungsformen werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verstanden. Zur Erleichterung dieser Beschreibung bezeichnen gleiche Bezugsziffern gleiche strukturelle Elemente. Ausführungsformen sind beispielhaft und nicht beschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht.
    • 1 ist eine schematische Querschnittsansicht eines beispielhaften IC-Gehäuses, das einen Basiskomplex mit eingebetteten TSV- und Nicht-TSV-Dies beinhaltet, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
    • 2 ist eine schematische Querschnittsansicht eines weiteren beispielhaften IC-Gehäuses, das einen Basiskomplex mit eingebetteten TSV- und Nicht-TSV-Dies beinhaltet, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
    • 3 ist eine schematische Querschnittsansicht eines weiteren beispielhaften IC-Gehäuses, das einen Basiskomplex mit eingebetteten TSV- und Nicht-TSV-Dies beinhaltet, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
    • 4 veranschaulicht schematische Querschnittsansichten verschiedener Ausführungsformen beispielhafter Nicht-TSV-Dies, die für Front-to-Front(F2F)-Verbindungen in Top-Die-Last(TDL)-Gehäusebaugruppenprozessen konfiguriert sind, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
    • 5 veranschaulicht schematische Querschnittsansichten verschiedener Ausführungsformen beispielhafter Nicht-TSV-Dies, die für Front-to-Back(F2B)-Verbindungen in TDL-Gehäusebaugruppenprozessen konfiguriert sind, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
    • 6 veranschaulicht schematische Querschnittsansichten verschiedener Ausführungsformen beispielhafter Nicht-TSV-Dies, die für F2F-Verbindungen in Top-Die-First(TDF)-Gehäusebaugruppenprozessen konfiguriert sind, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
    • 7 veranschaulicht schematische Querschnittsansichten verschiedener Ausführungsformen beispielhafter Nicht-TSV-Dies, die für F2B-Verbindungen in TDF-Gehäusebaugruppenprozessen konfiguriert sind, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
    • 8A-8E sind schematische Querschnittsveranschaulichungen verschiedener Stufen einem beispielhaften Prozess zum Fertigen eines Nicht-TSV-Die gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
    • 9 ist eine Querschnittsansicht eines Vorrichtungsgehäuses, das eine oder mehrere Komponenten gemäß manchen Ausführungsformen der vorliegenden Offenbarung beinhalten kann.
    • 10 ist eine Querschnittsseitenansicht einer Vorrichtungsbaugruppe, die eine oder mehrere Komponenten gemäß manchen Ausführungsformen der vorliegenden Offenbarung beinhalten kann.
    • 11 ist ein Blockdiagramm einer beispielhaften Rechenvorrichtung, die eine oder mehrere Komponenten gemäß manchen Ausführungsformen der vorliegenden Offenbarung beinhalten kann.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Übersicht
  • Zu Zwecken der Veranschaulichung von hier beschriebenen Ausführungsformen ist es wichtig, Phänomene zu verstehen, die während der Kapselung von IC-Strukturen zum Tragen kommen können. Die folgenden grundlegenden Informationen können als eine Grundlage angesehen werden, von der aus die vorliegende Offenbarung angemessen erklärt werden kann. Solche Informationen werden lediglich zum Zweck einer Erklärung geboten und sollten entsprechend in keiner Weise derart ausgelegt werden, dass sie den breiten Schutzumfang der vorliegenden Offenbarung und ihrer Anwendungen beschränken.
  • Gegenwärtig werden in gewissen MCP-Architekturen Lötverbindungen auf Dies unter Verwendung von TSV-Ausrichtungsmarkierungen ermöglicht, die eine direkte Korrelation zwischen einem Gehäuseseitenkontakthügel(PSB: Package-Side-Bump)-Feld (oder Die-zu-Gehäusestütze(DTPS: Die-To-Package Support)-Feld) und einem Siliciumzwischenverbindungskontakthügel(SIB: Silicon Interconnect Bump)-Feld (oder Die-zu-Die(DTD: Die-To-Die)-Kontakthügel-Feld) ermöglichen. In diesem Fall definiert das SIB-Feld direkt die Zwischenverbindungsposition zu oberen Dies. Alternativ dazu können Dies, die keine TSVs erfordern, in einem Hohlraum in einer Gehäusestützstruktur mit DAF gesichert werden, wobei die die-Bewegung durch eine Hohlraumgröße und eine Ajinomoto-Aufbaufilm(ABF)-Laminierung im Gegensatz zu einer Lötverbindung beschränkt wird.
  • Bei einem Aspekt der vorliegenden Offenbarung beinhaltet eine beispielhafte mikroelektronische Baugruppe eine Stützstruktur, einen Interposer oberhalb der Stützstruktur, einen ersten Die in dem Interposer, wobei der erste Die TSVs beinhaltet, und einen zweiten Die in dem Interposer, wobei der zweite Die keine TSVs aufweist. Ein DTPS-Zwischenverbindungsfeld auf einer ersten Fläche des ersten Die ist im Wesentlichen identisch mit einem DTPS-Zwischenverbindungsfeld auf einer ersten Fläche des zweiten Die, wobei die DTPS-Zwischenverbindungsfelder mehrere DTPS-Zwischenverbindungen zum Verbinden des ersten und zweiten Die mit der Stützstruktur umfassen. Ein DTD-Zwischenverbindungsfeld auf einer zweiten Fläche des ersten Die ist im Wesentlichen identisch mit einem DTD-Zwischenverbindungsfeld auf einer zweiten Fläche des zweiten Die, wobei die DTD-Zwischenverbindungsfelder mehrere DTD-Zwischenverbindungen umfassen.
  • Wie hier verwendet, verweist der Ausdruck „Isolationsmaterial“ auf feste Materialien (und/oder flüssige Materialien, die sich nach einer wie hier beschriebenen Verarbeitung verfestigen), die im Wesentlichen elektrisch nichtleitend sind. Sie können als Beispiele und nicht als Beschränkungen organische Polymere und Kunststoffe und anorganische Materialien, wie etwa ionische Kristalle, Porzellan, Glas, Silicium und Aluminiumoxid oder eine Kombination davon, beinhalten. Sie können dielektrische Materialien, Materialien mit hoher Polarisierbarkeit und/oder piezoelektrische Materialien beinhalten. Sie können transparent oder lichtundurchlässig sein, ohne von dem Schutzumfang der vorliegenden Offenbarung abzuweichen. Weitere Beispiele für Isolationsmaterialien sind Unterfüllungen und Verguss- oder vergussartige Materialien, die in Kapselungsanwendungen verwendet werden, einschließlich zum Beispiel Materialien, die in organischen Interposern, Gehäusestützen und anderen solchen Komponenten verwendet werden.
  • Jede(s) der Strukturen, Baugruppen, Gehäuse, Verfahren, Vorrichtungen und Systeme der vorliegenden Offenbarung kann einige innovative Aspekte aufweisen, wobei kein einzelner von diesen allein für sämtliche der hier offenbarten gewünschten Attribute verantwortlich ist. Einzelheiten einer oder mehrerer Implementierungen des in dieser Patentschrift beschriebenen Gegenstands sind in der Beschreibung unten und den begleitenden Zeichnungen dargelegt.
  • In der folgenden ausführlichen Beschreibung werden verschiedene Aspekte der veranschaulichenden Implementationen unter Verwendung von Ausdrücken beschrieben, die von einem Fachmann eingesetzt werden, um einem anderen Fachmann den Inhalt seiner Arbeit zu vermitteln. Zum Beispiel bedeutet der Ausdruck „verbunden“ eine direkte Verbindung (die eine mechanische, elektrische und/oder thermische Verbindung) zwischen den Dingen, die verbunden sind, ohne irgendwelche dazwischenliegenden Vorrichtungen, während der Ausdruck „gekoppelt“ entweder eine direkte Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive dazwischenliegende Vorrichtungen bedeutet. Der Ausdruck „Schaltung“ bedeutet eine oder mehrere passive und/oder aktive Komponenten, die zum Zusammenarbeiten miteinander eingerichtet sind, um eine gewünschte Funktion bereitzustellen. Die Ausdrücke „im Wesentlichen“, „eng“, „näherungsweise“, „nah“ und „etwa“ verweisen allgemein darauf, innerhalb von +/-20 % eines Zielwertes (z. B. innerhalb von +/-5 oder +/-10 %, eines Zielwertes) basierend auf dem Kontext eines speziellen Wertes, wie hier beschrieben oder in der Technik bekannt, zu liegen. Gleichermaßen verweisen Ausdrücke, die eine Orientierung verschiedener Elemente angeben, z. B. „komplanar“, „senkrecht“, „orthogonal“, „parallel“ oder ein beliebiger anderer Winkel zwischen den Elementen, allgemein darauf, innerhalb von +/- 5-20 % eines Zielwertes basierend auf dem Kontext eines speziellen Wertes, wie hier beschrieben oder in der Technik bekannt, zu liegen.
  • Die Ausdrücke „über“, „unter“, „zwischen“ und „auf“ verweisen, wie hier verwendet, auf eine relative Position einer Materialschicht oder Komponente mit Bezug auf andere Schichten oder Komponenten. Zum Beispiel kann sich eine Schicht, die über oder unter einer anderen Schicht angeordnet ist, direkt in Kontakt mit der anderen Schicht befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Zudem kann sich eine Schicht, die „zwischen“ zwei Schichten angeordnet ist, direkt in Kontakt mit einer oder beiden der zwei Schichten befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu verweist eine erste Schicht, die als sich „auf“ einer zweiten Schicht befinden beschrieben ist, auf eine Schicht, die sich in direktem Kontakt mit dieser zweiten Schicht befindet. Gleichermaßen kann sich, sofern nichts anderes angegeben ist, ein Merkmal, das zwischen zwei Merkmalen angeordnet ist, in direktem Kontakt mit den angrenzenden Merkmalen befinden oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Außerdem verweist der Ausdruck „Anordnen“, wie hier verwendet, auf eine Position, einen Ort, eine Platzierung und/oder eine Anordnung anstelle auf irgendein speziellen Verfahren zur Bildung.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A und/oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Der Ausdruck „zwischen“ ist, wenn er unter Bezugnahme auf Messbereiche verwendet wird, inklusive der Enden der Messbereiche. Wenn hier verwendet, bedeutet die Schreibweise „A/B/C“ (A), (B) und/oder (C).
  • Die Beschreibung verwendet die Formulierungen „bei einer Ausführungsform“ oder „bei Ausführungsformen“, die sich jeweils auf eine oder mehrere der gleichen oder unterschiedlicher Ausführungsformen beziehen können. Darüber hinaus sind die Ausdrücke „umfassend“, „beinhaltend“, „aufweisend“, und dergleichen, wie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, gleichbedeutend. Die Offenbarung kann perspektivenbasierte Beschreibungen wie etwa „oberhalb“, „unterhalb“, „Oberseite“, „Unterseite“ und „Seite“, verwenden; solche Beschreibungen werden verwendet, um die Erörterung zu erleichtern und sollen die Anwendung offenbarter Ausführungsformen nicht beschränken. Die begleitenden Zeichnungen sind nicht unbedingt maßstabsgetreu. Sofern nicht anders spezifiziert, gibt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass sich auf unterschiedliche Instanzen von gleichen Objekten bezogen wird, und es ist nicht beabsichtigt, zu implizieren, dass die so beschriebenen Objekte in einer gegebenen Sequenz sein müssen, weder zeitlich, räumlich, in der Rangfolge noch auf eine beliebige andere Art und Weise.
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden und in denen Ausführungsformen als Veranschaulichung gezeigt sind, die praktiziert werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinn zu verstehen.
  • In den Zeichnungen verweisen gleiche Bezugsziffern auf die gleichen oder analogen gezeigten Elemente/Materialien, so dass, sofern nichts anderes angegeben ist, Erklärungen eines Elements/Materials mit einer gegebenen Bezugsziffer, die im Zusammenhang einer der Zeichnungen gegeben sind, auf andere Zeichnungen zutreffen, in denen ein Element/Materialien mit der gleichen Bezugsziffer veranschaulicht sein können. In den Zeichnungen können des Weiteren manche schematischen Veranschaulichungen beispielhafter Strukturen verschiedener hier beschriebener Vorrichtungen und Baugruppen mit präzisen rechten Winkeln und geraden Linien gezeigt sein, aber es versteht sich, dass solche schematischen Veranschaulichungen möglicherweise nicht reale Prozessbeschränkungen wiedergeben, die bewirken können, dass die Merkmale nicht so „ideal“ aussehen, wenn beliebige der hier beschriebenen Strukturen unter Verwendung von z. B. Bildern geeigneter Charakterisierungswerkzeuge, wie etwa Rasterelektronenmikroskopie(SEM: Scanning Electron Microscopy)-Bildern, Transmissionselektronenmikroskop(TEM: Transmission Electron Microscope)-Bildern oder einem kontaktlosem Profilometer, untersucht werden. Bei solchen Bildern realer Strukturen könnten mögliche Verarbeitungs- und/oder Oberflächendefekte auch sichtbar sein, z. B. Oberflächenrauigkeit, Krümmung oder Profilabweichung, Vertiefungen oder Kratzer, nicht perfekt gerade Ränder von Materialien, sich verjüngende Vias oder andere Öffnungen, unbeabsichtigte Rundungen von Ecken oder Variationen der Dicken unterschiedlicher Materialschichten, gelegentliche Schrauben-, Stufen- oder Kombinationen von Versetzungen innerhalb des (der) kristallinen Gebiets (Gebiete) und/oder gelegentliche Versetzungsdefekte einzelner Atome oder von Clustern von Atomen. Es kann andere hier nicht aufgelistete Defekte geben, die aber auf dem Gebiet der Vorrichtungsfertigung und/oder -kapselung üblich sind.
  • In den Zeichnungen sind eine spezielle Anzahl und Anordnung von Strukturen und Komponenten zu veranschaulichenden Zwecken präsentiert, und eine beliebige gewünschte Anzahl oder Anordnung solcher Strukturen und Komponenten kann bei verschiedenen Ausführungsformen vorhanden sein. Ferne können die in den Figuren gezeigten Strukturen eine beliebige geeignete Gestalt oder Form gemäß Materialeigenschaften, Fertigungsprozessen und Betriebsbedingungen annehmen.
  • Verschiedene Vorgänge können als mehrere diskrete Handlungen oder Vorgänge der Reihe nach auf eine Weise beschrieben sein, die für das Verständnis des beanspruchten Gegenstands außerordentlich hilfreich ist. Die Reihenfolge der Beschreibung sollte jedoch nicht so ausgelegt werden, dass impliziert wird, dass diese Vorgänge notwendigerweise abhängig von der Reihenfolge sind. Insbesondere werden diese Vorgänge möglicherweise nicht in der Reihenfolge der Darstellung durchgeführt werden. Beschriebene Vorgänge können in einer von der beschriebenen Ausführungsform verschiedenen Reihenfolge durchgeführt werden. Verschiedene zusätzliche Vorgänge können durchgeführt werden und/oder beschriebene Vorgänge können bei zusätzlichen Ausführungsformen weggelassen werden.
  • Ausführungsbeispiele
  • 1 ist eine schematische Querschnittsansichtsveranschaulichung eines Gehäuses 100 gemäß manchen Ausführungsformen der vorliegenden Offenbarung. Wie in 1 gezeigt, kann das Gehäuse 100 einen oder mehrere IC-Dies beinhalten, die in 1 Dies 102 repräsentiert sind, von denen jeder elektrische Vorrichtungen, einschließlich unter anderem zum Beispiel Verarbeitungseinheiten (XPUs), elektronischer integrierter Schaltungen (EICs) und Speicher, beinhalten kann. Die Dies 102 können ein Halbleitermaterial einschließlich zum Beispiel n-Typ- oder p-Typ-Materialien umfassen. Die Dies 102 können zum Beispiel ein kristallines Substrat beinhalten, das unter Verwendung von Volumensilicium (oder eines anderen Volumenhalbleitermaterials) oder einer Halbleiter-auf-Isolator(SOI, z. B. einer Silicium-auf-Isolator)-Struktur gebildet wird. Bei manchen Ausführungsformen können die Dies 102 unter Verwendung alternativer Materialien gebildet werden, die mit Silicium kombiniert werde können oder nicht und die unter anderem Lithiumniobit, Indiumphosphid, Siliciumdioxid, Germanium, Siliciumgermanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Aluminiumgalliumarsenid, Aluminiumarsenid, Indiumaluminiumarsenid, Aluminiumindiumantimonid, Indiumgalliumarsenid, Galliumnitrid, Indiumgalliumnitrid, Aluminiumindiumnitrid oder Galliumantimonid oder andere Kombinationen von Gruppe-III-N- oder Gruppe-IV-Materialien beinalten. Bei manchen Ausführungsformen können die Dies 102 ein nichtkristallines Material, wie etwa Polymere, umfassen. Bei manchen Ausführungsformen können die Dies 102 inhomogen sein, einschließlich eines Trägermaterials (wie etwa Glas oder Siliciumcarbid) als ein Substrat mit einer dünnen Halbleiterschicht, über der sich eine aktive Seite des Die 102 befindet. Obwohl einige wenige Beispiele für das Material für Dies 102 hier beschrieben sind, fällt ein beliebiges Material oder eine beliebige Struktur, das/die als ein Fundament dienen kann, auf der IC-Schaltungen und Strukturen, wie hier beschrieben, gebildet werden können, in die Idee und den Schutzumfang der vorliegenden Offenbarung als Dies 102.
  • Bei der veranschaulichten Ausführungsform können die Dies 102 mittels Zwischenverbindungen 104 elektrisch mit einem oder mehreren weiteren Dies gekoppelt sein, die sich in einem Interposer 108 befinden, wobei der eine oder die mehreren weiteren Dies in 1 durch Dies 106A, die TSVs beinhalten, und einen die 106B, der keine TSVs aufweist, repräsentiert sind. Um die Dies 102 leicht von weiteren Dies 106A, 106B zu unterscheiden, können die Dies 102 hier als „obere Dies“ oder alternativ dazu als „Dies zweiter Ebene“ bezeichnet werden, während die Dies 106A, 106B hier als „eingebettete Dies“ oder alternativ dazu als „Dies erster Ebene“ bezeichnet werden können. Die Zwischenverbindungen 104 können DTD-Zwischenverbindungen zusammen mit assoziierten leitfähigen Leiterbahnen, Ebenen, Vias, Umverteilungsschichten (RDLs) und Pads umfassen, die eine elektrische Kopplung zwischen den oberen Dies 102 und den eingebetteten Dies 106A, 106B ermöglichen. Es ist anzumerken, dass manche Komponententeile von Zwischenverbindungen in 1 gezeigt sind, aber nicht separat beschriftet sind, um die Zeichnung nicht zu überladen. Bei manchen Ausführungsformen können die Zwischenverbindungen 104 Flip-Chip-Zwischenverbindungen umfassen, die ermöglichen, dass das Gehäuse 100 eine kleinere Grundfläche und eine höhere Die-zu-Gehäuse-Gehäusestützverbindungsdichte aufweist als dies unter Verwendung herkömmlicher Drahtbondtechniken erreicht werden könnte, wobei sich leitfähige Kontakte zwischen den oberen Dies 102 und den eingebetteten Dies 106A, 106B auf einer Peripherie der oberen Dies 102 und/oder eingebetteten Dies 106A, 106B befinden. Zum Beispiel kann einer der oberen Dies 102 mit einer quadratischen Form mit einer Seitenlänge N dazu in der Lage sein, 4N Drahtbondzwischenverbindungen gegenüber N2 Flip-Chip-Zwischenverbindungen unter Nutzung der gesamten „Vollfeld“-Oberfläche des oberen Die 102 zu bilden. Das Implementieren der Zwischenverbindungen 104 in einer hochdichten Konfiguration kann ermöglichen, dass das Gehäuse 100 eine viel niedrigere parasitäre Induktivität relativ zur Verwendung von Drahtbondungen aufweist, was zu einer verbesserten Signalintegrität für Hochgeschwindigkeitssignale zwischen den oberen Dies 102 und den eingebetteten Dies 106A, 106B führen kann.
  • Außerdem kann durch das gemeinsame Kapseln der oberen Dies 102 mit den eingebetteten Dies 106A, 106B unter Verwendung der Zwischenverbindungen 104 in einer hochdichten Konfiguration eine Eingabe/Ausgabe-Leistung reduziert werden, indem eine elektrische Signalisierung auf gehäuseinterne Entfernungen beschränkt wird, während (unter anderen Vorteilen) auch Kosten und Signalverlust reduziert werden. Die dreidimensionale (3D-) gestapelte Architektur kann die Leistungsanforderungen für einen Datentransfer beispielsweise auf 2-3 Picojoule/Bit senken. Die hochdichte Konfiguration Dichte kann auch eine Serialisierung elektromagnetischer Signale in den oberen Dies 102 ermöglichen, wodurch ferner eine geringere Anzahl an elektrischen Zwischenverbindungen mit eingebetteten Dies 106A, 106B ermöglicht wird. Bei manchen Ausführungsbeispielen können Zwischenverbindungen 104 mit einem hochdichten Rastermaß zwischen ungefähr 18 und 36 Mikrometer gebildet werden. Bei einem Ausführungsbeispiel können die Zwischenverbindungen 104 mit einem hochdichten Rastermaß von 25 Mikrometer gebildet werden.
  • Bei manchen Ausführungsformen können einer oder mehrere der eingebetteten Dies 106A, 106B einen IC umfassen, der zum elektrischen Integrieren mit einem oder mehreren der oberen Dies 102 konfiguriert ist, um eine beabsichtigte Funktionalität des Gehäuses 100 zu erreichen. Zum Beispiel können die eingebetteten Dies 106A, 106B ein anwendungsspezifischer IC (ASIC) sein, wie etwa eine Schalterschaltung oder eine Treiber/Empfänger-Schaltung, die in optischen Kommunikationssystemen verwendet wird. Bei manchen Ausführungsformen können einer oder mehrere der eingebetteten Dies 106A, 106B eine Brückenschaltung umfassen, die zum Beispiel eine eingebettete Mehrfach-Die-Zwischenverbindungsbrücke mit einer geeigneten Schaltungsanordnung auf/in einem Halbleitersubstrat zum Verbinden mit Siliciumzwischenverbindungsgeschwindigkeiten mit einer kleinen Grundfläche als Teil einer speziellen Kapselungsarchitektur beinhaltet. Bei manchen Ausführungsformen können ein oder mehrere der eingebetteten Dies 106A, 106B aktive Komponenten umfassen, einschließlich eines oder mehrerer Transistoren, Spannungswandler, Transimpedanzverstärker (TIA), Takt-und-Daten-Wiederherstellung(CDR)-Komponenten, Mikrocontroller usw. Bei manchen Ausführungsformen können ein oder mehrere der eingebetteten Dies 106A, 106B eine passive Schaltungsanordnung umfassen, die ausreicht, um eine Zwischenverbindung zu den oberen Dies 102 und anderen Komponenten in dem Gehäuse 100 ohne irgendwelche aktiven Komponenten zu ermöglichen. Bei manchen Ausführungsformen können sich ein oder mehrere der eingebetteten Dies 106A, 106B unter einem erheblichen Bereich der oberen Dies 102 erstrecken; bei anderen Ausführungsformen können ein oder mehrere der eingebetteten Dies 106A, 106B entlang eines oder mehrerer Ränder mit den oberen Dies 102 überlappen. Bei verschiedenen Ausführungsformen können ein oder mehrere der eingebetteten Dies 106A, 106B und der oberen Dies 102 ausreichend überlappen, um eine Anordnung von Zwischenverbindungen 104 mit einem gewünschten Rastermaß und einer gewünschten Anzahl an Zwischenverbindungen zu ermöglichen, die ermöglichen, dass das Gehäuse 100 zweckmäßig arbeitet.
  • Bei verschiedenen Ausführungsformen kann der Interposer 108 ein beliebiges geeignetes Isolationsmaterial umfassen, wie etwa ein organisches Material, zum Beispiel ein Polymer mit Füllstoffen. Bei manchen Ausführungsformen (z. B. wie in 1 gezeigt), kann der Interposer 108 aus einer einzigen Schicht mit Metallisierungsschaltungsanordnung auf einer oberen und unteren Oberfläche gebildet sein. Bei anderen Ausführungsformen kann der Interposer 108 mehrere Schichten mit einer Metallisierungsschaltungsanordnung zwischen den Schichten umfassen. Die wie veranschaulichte 3D-Architektur kann eine kleinere Grundfläche insgesamt für das Gehäuse 100 ermöglichen.
  • Die Zwischenverbindungen 110, die DTPS-Zwischenverbindungen umfassen und assoziierte leitfähige Leiterbahnen, Ebenen, Vias, RDLs und Pads können eine elektrische Kopplung zwischen eingebetteten Dies 106A, 106B und einer Gehäusestütze 112 bereitstellen. Die eingebetteten Dies 106A, 106B können alternativ dazu unter Verwendung anderer Mittel zum elektrischen und/oder physischen Koppeln eines IC, wie etwa eines DAF, mit einer Gehäusestütze 112 gekoppelt werden. Bei verschiedenen Ausführungsformen kann die Gehäusestütze 112 ein ein- oder mehrschichtiges Isolationsmaterial mit einer Metallisierung umfassen, die Ebenen, Leiterbahnen, Vias und passive Komponenten (z. B. Induktivitäten, Kondensatoren) innerhalb des Isolationsmaterials und/oder auf den Oberflächen beinhaltet. Die Gehäusestütze 112 kann ein keramisches (z. B. Aluminiumoxid) und/oder organisches Material (z. B. epoxidbasiertes FR4, harzbasiertes Bismaleimid-Triazin (BT) oder Polyimid) umfassen und kann in verschiedenen Varianten einschließlich einer starren und eines Bandes gebildet werden. Die Gehäusestütze 112 kann eine mechanische Basisstützung und geeignete Schnittstellen bereitstellen, um elektrisch auf Komponenten in dem Gehäuse 100 zuzugreifen. Die Zwischenverbindungen 116, die DTPS-Zwischenverbindungen umfassen und assoziierte leitfähige Leiterbahnen, Ebenen, Vias, RDLs, Kupfersäulen und Pads können eine elektrische Kopplung zwischen den oberen Dies 102 und der Gehäusestütze 112 bereitstellen.
  • Die Zwischenverbindungen 110 und 116 können eine beliebige geeignete Zwischenverbindung umfassen, einschließlich Flip-Chips und einer Kugelgitteranordnung (BGA: Ball Grid Array) mit entsprechender Metallisierung, Pads und Vias, einschließlich TSVs durch eingebettete Dies 106A oder Durchgangsloch-Vias, die auch als Vergussdurchkontaktierungen (TMVs: Through-Mold-Vias) genannt werden, durch den Interposer 108. Es wird angemerkt, dass die Formen verschiedener in der Figur gezeigter Zwischenverbindungen lediglich veranschaulichenden Zwecken dienen und nicht als Beschränkungen aufgefasst werden sollen. Die Formen der Zwischenverbindungen 104, 110 und/oder 116 können zum Beispiel aus natürlichen Prozessen resultieren, die während des Lotwiederaufschmelzens auftreten. Die Formen können von einer Materialviskosität im flüssigen Zustand, Temperaturen einer Verarbeitung, Oberflächenspannungskräften, Kapillarwirkung und anderen Mechanismen jenseits des Schutzumfangs der vorliegenden Offenbarung abhängen. Die Zwischenverbindungen 104, 110 und 116 können eine spezielle Kapselungsarchitektur ermöglichen, die elektrische Signale mit niedriger Leistung, niedrigem Verlust und hoher Geschwindigkeit zwischen den oberen Dies 102 und den eingebetteten Dies 106A, 106B ermöglicht. Solche Kapselungsarchitekturen ermöglichen, dass IC-Chips horizontal oder vertikal miteinander kommunizieren, was eine kleinere Grundfläche, höhere Geschwindigkeiten und einen reduzierten Leistungsverbrauch für das Gehäuse 100 ermöglicht.
  • Es versteht sich, dass eine oder mehrere Ebenen einer Unterfüllung und/oder eines Lötstopplacks (z. B. ein organisches Polymermaterial, wie etwa Benzotriazol, Imidazol, Polyimid oder Epoxid) in einem Gehäuse 100 bereitgestellt sein können und nicht beschriftet sind, um ein Überfüllen der Zeichnungen zu vermeiden. Bei verschiedenen Ausführungsformen können die Ebenen einer Unterfüllung die gleichen oder unterschiedliche Isolationsmaterialien umfassen. Bei manchen Ausführungsformen können die Ebenen einer Unterfüllung duroplastische Epoxide mit Siliciumoxidteilchen umfassen; bei manchen Ausführungsformen können die Ebenen einer Unterfüllung ein beliebiges geeignetes Material umfassen, das Unterfüllungsfunktionen durchführen kann, wie etwa Unterstützen der Dies und Reduzieren einer thermischer Belastung an Zwischenverbindungen. Bei manchen Ausführungsformen kann die Wahl des Unterfüllungsmaterials auf Gestaltungsüberlegungen basieren, wie etwa Formfaktor, Größe, mechanische Spannung, Betriebsbedingungen usw.; bei anderen Ausführungsformen kann die Wahl des Unterfüllmaterials auf Materialeigenschaften und Verarbeitungsbedingungen, wie etwa unter anderen Faktoren Aushärtungstemperatur, Glasübergangstemperatur, Viskosität und chemische Beständigkeit, basieren. Bei manchen Ausführungsformen kann die Wahl des Unterfüllungsmaterials auf sowohl Gestaltungs- als auch Verarbeitungsüberlegungen basieren. Bei manchen Ausführungsformen kann ein Lötstopplack ein flüssiges oder Trockenfilmmaterial einschließlich fotoabbildbarer Polymere sein. Bei manchen Ausführungsformen kann der Lötstopplack nicht fotoabbildbar sein.
  • Die oberen Dies 102 können durch einen Verguss 130 eingeschlossen sein. Bei manchen Ausführungsformen kann sich der Verguss 130 zu den Oberflächen der oberen Dies 102 fern von dem Interposer erstrecken, ohne mit solche Oberflächen zu überlappen, wodurch obere Dies 102 für eine direkte Verbindung von Kühlkörpern, Identifizierungsmarkierungen usw. freigelegt werden. Bei manchen Ausführungsformen kann der Verguss 130 die Oberflächen der oberen Dies 102 fern von dem Interposer 108 bedecken.
  • Obwohl dies in allen der vorliegenden Veranschaulichungen nicht speziell gezeigt ist, um die Zeichnungen nicht zu unübersichtlich zu machen, kann eine Oberfläche eines ersten IC (oder Die), wenn DTD- oder DTPS-Zwischenverbindungen beschrieben sind, einen ersten Satz leitfähiger Kontakte beinhalten und kann eine Oberfläche eines zweiten IC (oder Die) oder einer Gehäusestütze einen zweiten Satz leitfähiger Kontakte beinhalten. Ein oder mehrere leitfähige Kontakte des ersten Satzes können dann durch die DTD- oder DTPS-Zwischenverbindungen elektrisch und mechanisch mit manchen der leitfähigen Kontakte des zweiten Satzes gekoppelt werden. Bei manchen Ausführungsformen kann sich das Rastermaß der DTD-Zwischenverbindungen von dem Rastermaß der DTPS-Zwischenverbindungen unterscheiden, obwohl bei anderen Ausführungsformen diese Rastermaße im Wesentlichen gleich sein können. Bei manchen Ausführungsformen können die hier offenbarten DTPS-Zwischenverbindungen ein Rastermaß zwischen näherungsweise 80 Mikrometer und 300 Mikrometer aufweisen, während die hier offenbarten DTD-Zwischenverbindungen ein Rastermaß zwischen näherungsweise 7 Mikrometer und 36 Mikrometer aufweisen können. Bei einem Ausführungsbeispiel weisen manche DTD-Zwischenverbindungen ein Rastermaß von 25 Mikrometer auf.
  • Die hier offenbarten DTPS-Zwischenverbindungen können eine beliebige geeignete Form annehmen. Bei manchen Ausführungsformen kann ein Satz von DTPS-Zwischenverbindungen ein Lot (z. B. Löthügel oder -kugeln, die einem thermischen Wiederaufschmelzen unterzogen werden, um die DTPS-Zwischenverbindungen zu bilden) beinhalten. Die DTPS-Zwischenverbindungen, die ein Lot beinhalten, können ein beliebiges geeignetes Lotmaterial beinhalten, wie etwa Blei/Zinn, Zinn/Bismut, eutektisches Zinn/Silber, ternäres Zinn/Silber/Kupfer, eutektisches Zinn/Kupfer, Zinn/Nickel/Kupfer, Zinn/Bismut/Kupfer, Zinn/Indium/Kupfer, Zinn/Zink/Indium/Bismut oder andere Legierungen. Bei manchen Ausführungsformen kann ein Satz von DTPS-Zwischenverbindungen ein anisotropes leitfähiges Material, wie etwa einen anisotropen leitfähigen Film oder eine anisotrope leitfähige Paste, beinhalten. Ein anisotropes leitfähiges Material kann leitfähige Materialien beinhalten, die in einem nichtleitfähigen Material dispergiert sind. Bei manchen Ausführungsformen kann ein anisotropes leitfähiges Material mikroskopische leitfähige Teilchen beinhalten, die in einem Bindemittel oder einem duroplastischen Klebstofffilm (z. B. einem duroplastischen Epoxidharz vom Biphenyltyp oder einem acrylbasierten Material) eingebettet sind. Bei manchen Ausführungsformen können die leitfähigen Teilchen ein Polymer und/oder ein oder mehrere Metalle (z. B. Nickel oder Gold) beinhalten. Zum Beispiel können die leitfähigen Teilchen nickelbeschichtetes Gold oder silberbeschichtetes Kupfer beinhalten, das wiederum mit einem Polymer beschichtet ist. Bei einem weiteren Beispiel können die leitfähigen Teilchen Nickel beinhalten. Wenn ein anisotropes leitfähiges Material unkomprimiert ist, muss kein leitfähiger Pfad von einer Seite des Materials zu der anderen vorhanden sein. Wenn das anisotrope leitfähige Material jedoch angemessen komprimiert wird (z. B. durch leitfähige Kontakte auf beiden Seiten des anisotropen leitfähigen Materials), können die leitfähigen Materialien in der Nähe des Kompressionsgebiets einander so kontaktieren, dass in dem Kompressionsgebiet ein leitfähiger Pfad von einer Seite des Films zu der anderen gebildet wird.
  • Die hier offenbarten DTD-Zwischenverbindungen können eine beliebige geeignete Form annehmen. Bei manchen Ausführungsformen können manche oder alle der DTD-Zwischenverbindungen, wie hier beschrieben, Metall-zu-Metall-Zwischenverbindungen (z. B. Kupfer-zu-Kupfer-Zwischenverbindungen oder plattierte Zwischenverbindungen) sein. Bei solchen Ausführungsformen können die leitfähigen Kontakte auf beiden Seiten der DTD-Zwischenverbindung ohne die Verwendung von dazwischenliegendem Lot oder einem anisotropen leitfähigen Material aneinander gebondet werden (z. B. unter erhöhtem Druck und/oder erhöhter Temperatur). Bei manchen Ausführungsformen kann eine dünne Lotkappe in einer Metall-zu-Metall-Zwischenverbindung verwendet werden, um eine Planarität bereitzustellen, und dieses Lot kann während der Verarbeitung zu einer intermetallischen Verbindung werden. Bei manchen Metall-zu-Metall-Zwischenverbindungen, die hybrides Bonden nutzen, kann ein dielektrisches Material (z. B. Siliciumoxid, Siliciumnitrid, Siliciumcarbid oder eine organische Schicht) zwischen den aneinander gebondeten Metallen (z. B. zwischen Kupferpads oder - pfosten, welche die assoziierten leitfähigen Kontakte bereitstellen) vorhanden sein. Bei manchen Ausführungsformen kann eine Seite einer DTD-Zwischenverbindung eine Metallsäule (z. B. eine Kupfersäule) beinhalten und kann die andere Seite der DTD-Zwischenverbindung einen Metallkontakt (z. B. einen Kupferkontakt) beinhalten, der in einem Dielektrikum vertieft ist. Bei manchen Ausführungsformen kann eine Metall-zu-Metall-Zwischenverbindung (z. B. eine Kupfer-zu-Kupfer-Zwischenverbindung) ein Edelmetall (z. B. Gold) oder ein Metall, dessen Oxide leitfähig sind (z. B. Silber), beinhalten. Bei manchen Ausführungsformen kann eine Metall-zu-Metall-Zwischenverbindung Metallnanostrukturen (z. B. Nanostäbe) beinhalten, die einen reduzierten Schmelzpunkt aufweisen können. Metall-zu-Metall-Zwischenverbindungen können dazu in der Lage sein, zuverlässig einen höheren Strom als andere Arten von Zwischenverbindungen zu leiten; zum Beispiel können einige Lotzwischenverbindungen spröde intermetallische Verbindungen bilden, wenn Strom fließt, und der maximale Strom, der durch solche Zwischenverbindungen bereitgestellt wird, kann begrenzt werden, um mechanisches Versagen abzumildern.
  • Bei manchen Ausführungsformen können die ICs auf beiden Seiten eines Satzes von DTD-Zwischenverbindungen ungekapselte Dies sein und/oder können die DTD-Zwischenverbindungen kleine leitfähige Kontakthügel oder Säulen (z. B. Kupferkontakthügel oder -säulen) beinhalten, die durch Lot an den jeweiligen leitfähigen Kontakten angebracht sind. Bei manchen Ausführungsformen können manche oder alle der DTD-Zwischenverbindungen Lotzwischenverbindungen sein, die ein Lot mit einem höheren Schmelzpunkt als ein Lot beinhalten, das in manchen oder allen der DTPS-Zwischenverbindungen enthalten ist. Wenn zum Beispiel die DTD-Zwischenverbindungen gebildet werden, bevor die DTPS-Zwischenverbindungen gebildet werden, können lotbasierte DTD-Zwischenverbindungen ein Lot für höhere Temperatur (z. B. mit einem Schmelzpunkt oberhalb von 200 Grad Celsius) verwenden, während die DTPS-Zwischenverbindungen ein Lot für niedrigere Temperatur (z. B. mit einem Schmelzpunkt unterhalb von 200 Grad Celsius) verwenden können. Bei manchen Ausführungsformen kann ein Lot für höhere Temperatur Folgendes beinhalten: Zinn; Zinn und Gold; oder Zinn, Silber und Kupfer (z. B. 96,5 % Zinn, 3 % Silber und 0,5 % Kupfer). Bei manchen Ausführungsformen kann ein Lot für niedrigere Temperatur Zinn und Bismut (z. B. eutektisches Zinnbismut) oder Zinn, Silber und Bismut beinhalten. Bei manchen Ausführungsformen kann ein Lot für niedrigere Temperatur Indium, Indium und Zinn oder Gallium beinhalten.
  • Bei manchen Ausführungsformen kann ein Satz von DTD-Zwischenverbindungen ein Lot beinhalten. Die DTD-Zwischenverbindungen, die ein Lot beinhalten, können ein beliebiges geeignetes Lotmaterial, wie etwa ein beliebiges der oben für die DTPS-Zwischenverbindungen besprochenen Materialien, beinhalten. Bei manchen Ausführungsformen kann ein Satz von DTD-Zwischenverbindungen ein anisotropes leitfähiges Material, wie etwa ein beliebiges der oben für die DTPS-Zwischenverbindungen besprochenen Materialien, beinhalten. Bei manchen Ausführungsformen können die DTD-Zwischenverbindungen als Datentransferspuren verwendet werden, während die DTPS-Zwischenverbindungen unter anderem für Leistungs- und Masseleitungen verwendet werden können.
  • In Gehäusen, wie hier beschrieben, können manche oder alle DTD-Zwischenverbindungen ein feineres Rastermaß als die DTPS-Zwischenverbindungen aufweisen. Bei manchen Ausführungsformen können die DTD-Zwischenverbindungen ein zu feines Rastermaß aufweisen, um direkt mit dem Gehäusesubstrat gekoppelt zu werden (z. B. zu fein, um als DTPS-Zwischenverbindungen zu dienen). Die DTD-Zwischenverbindungen können ein kleineres Rastermaß als die DTPS-Zwischenverbindungen aufgrund der größeren Ähnlichkeit von Materialien in den unterschiedlichen Dies auf beiden Seiten eines Satzes von DTD-Zwischenverbindungen als zwischen einem Die und einer Gehäusestütze auf beiden Seiten eines Satzes von DTPS-Zwischenverbindungen aufweisen. Insbesondere können die Unterschiede der Materialzusammensetzung von ICs und Gehäusestützen zu einer differenziellen Ausdehnung und Kontraktion der ICs und Gehäusestützen aufgrund von Wärme führen, die während des Betriebs erzeugt wird (sowie der Wärme, die während verschiedener Herstellungsvorgänge angewandt wird). Um Schäden abzumildern, die durch diese differenzielle Ausdehnung und Kontraktion verursacht werden (z. B. Rissbildung, Lötüberbrückungen usw.), können die DTPS-Zwischenverbindungen in einem beliebigen der Gehäuse, wie hier beschrieben, größer und weiter entfernt als DTD-Zwischenverbindungen gebildet werden, die aufgrund der größeren Materialähnlichkeit des Paares von Dies auf beiden Seiten der DTD-Zwischenverbindungen weniger thermischen Spannung unterliegen können.
  • Verschiedene leitfähige Kontakte, die in dem Gehäuse 100 verwendet werden, zum Beispiel leitfähige Kontakte, die einen Teil der Zwischenverbindungen 104, 110, 116 bilden, können mehrere Schichten aus einem Material beinhalten, die ausgewählt werden können, um unterschiedlichen Zwecken zu dienen. Bei manchen Ausführungsformen können die leitfähigen Kontakte aus Aluminium gebildet sein und können eine Schicht aus Gold (z. B. mit einer Dicke von weniger als 1 Mikrometer) zwischen dem Aluminium und angrenzenden Zwischenverbindungen beinhalten, um eine Oberflächenoxidation der Kontakte zu begrenzen und eine Haftung mit angrenzenden Kontakten zu verbessern. Alternative Materialien für das Oberflächenfinish beinhalten Palladium, Platin, Silber und Zinn. Bei manchen Ausführungsformen können die leitfähigen Kontakte aus Aluminium gebildet sein und können eine Schicht aus einem Barrieremetall, wie etwa Nickel, sowie eine Schicht aus Gold oder einem anderen angemessenen Material beinhalten, wobei die Schicht des Barrieremetalls zwischen Aluminium und Gold angeordnet ist, und die Schicht aus Gold zwischen dem Barrieremetall und der angrenzenden Zwischenverbindung angeordnet ist. Bei solchen Ausführungsformen kann das Gold oder ein anderes Oberflächenfinish die Barrieremetalloberfläche vor Oxidation vor der Montage schützen und das Barrierematerial kann eine Diffusion von Lot von den angrenzenden Zwischenverbindungen in Aluminium begrenzen. Bei vielen Ausführungsformen können Oberflächen der oberen Dies 102 und der eingebetteten Dies 106A, 106B in Kontakt mit Lot durch ein (nicht gezeigtes) geeignetes Lotmaskenmaterial bedeckt werden, das verhindert, dass Lot schmilzt und angrenzende Kontakte während des Lotwiederaufschmelzens überbrückt.
  • Bei verschiedenen Ausführungsformen können im Vergleich zu dem, was in 1 gezeigt ist, mehr oder weniger Elemente, die oben beschrieben sind, in dem Gehäuse 100 enthalten sein. Bei manchen Ausführungsformen können sich leitfähige Metallisierungsleitungen in die Ebene der Zeichnung hinein und aus dieser heraus erstrecken, wodurch leitfähige Pfade bereitgestellt werden, um elektrische Signale zu und/oder von verschiedenen Elementen in dem Gehäuse 100 zu führen. Die leitfähigen Vias und/oder Leitungen, die leitfähige Pfade in/auf dem Gehäuse 100 bereitstellen, können unter Verwendung beliebiger geeigneter Techniken gebildet werden. Beispiele für solche Techniken können subtraktive Fertigungstechniken, additive oder halbadditive Fertigungstechniken, Single-Damascene-Fertigungstechniken, Dual-Damascene-Fertigungstechniken oder beliebige andere geeignete Techniken beinhalten. Bei manchen Ausführungsformen können Schichten aus einem Isolatormaterial, wie etwa einem Oxidmaterial oder Nitridmaterial, verschiedene Strukturen in den leitfähigen Pfaden von nahen Strukturen isolieren und/oder können als Ätzstopps während der Fertigung dienen. Bei manchen Ausführungsformen können zusätzliche Schichten, wie etwa Diffusionsbarriereschichten oder/und Haftschichten, zwischen einem leitfähigem Material und einem nahen Isolationsmaterial angeordnet sein. Diffusionsbarriereschichten können eine Diffusion des leitfähigen Materials in das Isolationsmaterial reduzieren. Haftschichten können eine mechanische Haftung zwischen dem leitfähigen Material und dem Isolationsmaterial verbessern.
  • Es ist anzumerken, dass in der Figur die Zwischenverbindungen 104, 110, 116 lediglich zu veranschaulichenden Zwecken mit Vias ausgerichtet gezeigt sein können. Bei verschiedenen Ausführungsformen können geeignete Leiterbahnen ermöglichen, dass sich manche Zwischenverbindungen, wie etwa Lötkugeln, von Vias entfernt befinden und umgekehrt. Bei manchen Ausführungsformen kann eine Umverteilungsschicht, die wenigstens eine Schicht aus einem Isolationsmaterial und eine Metallisierung auf den oberen Dies 102 und den eingebetteten Dies 106A, 106B umfasst, eine beliebige gewünschte Platzierung von Lötkugeln mit Bezug auf Vias und eine andere Schaltungsanordnung ermöglichen. In einem allgemeinen Sinn können Zwischenverbindungsstrukturen innerhalb des Gehäuses 100 angeordnet sein, um elektrische Signale gemäß einer breiten Vielfalt von Gestaltungen zu führen. Während des Betriebs des Gehäuses 100 können elektrische Signale (wie etwa Leistungs-, Eingabe/Ausgabe(E/A)-Signale, einschließlich verschiedener Steuersignale zur externen und internen Steuerung der Dies 102) durch die leitfähigen Kontakte und leitfähigen Pfade des Gehäuses 100 zu und/oder von den Dies 102 geführt werden.
  • Es sei angemerkt, dass 1 relative Anordnungen der Komponenten innerhalb ihrer Baugruppen zeigen sollen und dass solche Baugruppen allgemein andere Komponenten beinhalten können, die nicht veranschaulicht sind (z. B. verschiedene Grenzflächenschichten oder verschiedene andere Komponenten in Bezug auf eine Funktionalität, elektrische Konnektivität, oder thermische Abschwächung). Zum Beispiel können bei manchen weiteren Ausführungsformen die Baugruppen, wie in 1 gezeigt, mehrere obere Dies 102 und/oder eingebettete Dies 106A, 106B zusammen mit anderen elektrischen Komponenten beinhalten.
  • Obwohl manche Komponenten der Baugruppen in 1 als planare Rechtecke oder als aus rechteckigen Feststoffen gebildet veranschaulicht sind, ist dies außerdem einfach aus Gründen der einfachen Veranschaulichung der Fall und Ausführungsformen dieser Baugruppenkönnen gekrümmt, abgerundet oder anderweitig unregelmäßig geformt sein, wie es durch den zum Fertigen verschiedener Komponenten verwendeten Herstellungsprozess vorgeschrieben ist, und manchmal aufgrund von diesem unumgänglich ist.
  • Bei verschiedenen Ausführungsformen können beliebige der hier unter Bezugnahme auf 1 besprochenen Merkmale mit beliebigen anderen Merkmalen kombiniert werden, um ein Gehäuse, wie hier beschrieben, zu bilden, um zum Beispiel ein modifiziertes Gehäuse 100 zu bilden. Manche solche Kombinationen sind oben beschrieben, aber bei verschiedenen Ausführungsformen sind weitere Kombinationen und Modifikationen möglich.
  • 2 ist eine schematische Querschnittsansichtsveranschaulichung eines Gehäuses 200 gemäß manchen Ausführungsformen der vorliegenden Offenbarung. Beschreibungen des Gehäuses 100 und von Elementen davon, die unter Bezugnahme auf 1 bereitgestellt sind, sind auf das Gehäuse 200 und Elemente davon anwendbar, die in 2 gezeigt sind, und werden daher der Knappheit halber möglicherweise nicht wiederholt, wobei nur zusätzliche Merkmale oder Unterschiede in gewissen Fällen beschrieben werden.
  • Wie in 2 gezeigt, kann das Gehäuse 200 einen oder mehrere IC-Dies beinhalten, die in 2 durch Dies 202 repräsentiert sind. Bei der veranschaulichten Ausführungsform können die Dies 202 mittels Zwischenverbindungen 204 elektrisch mit einem oder mehreren Dies, die in 2 durch Dies 206A repräsentiert sind, die TSVs beinhalten, und einem Die 206B gekoppelt sein, der keine TWSVs aufweist und der sich in einem Interposer 208 befindet. Wie zuvor angemerkt, können, um die Dies 202 leicht von dem Die 206A, 206B zu unterscheiden, die Dies 202 hier als „obere Dies“ oder alternativ dazu als „Dies zweiter Ebene“ bezeichnet werden, während die Dies 206A, 206B hier als „eingebettete Dies“ oder alternativ dazu als „Dies erster Ebene“ bezeichnet werden können. Die Zwischenverbindungen 204 können DTD-Zwischenverbindungen zusammen mit assoziierten leitfähigen Leiterbahnen, Ebenen, Vias, RDLs und Pads umfassen, die eine elektrische Kopplung zwischen den oberen Dies 202 und den eingebetteten Dies 206A, 206B ermöglichen. Es ist anzumerken, dass manche Komponententeile von Zwischenverbindungen in 2 gezeigt sind, aber nicht separat beschriftet sind, um die Zeichnung nicht zu überladen. Bei einigen Ausführungsformen können die Zwischenverbindungen 204 Flip-Chip-Zwischenverbindungen umfassen, die es ermöglichen, dass Gehäuse 200 eine kleinere Grundfläche und eine höhere Die-zu-Gehäuse-Gehäusestützverbindungsdichte zu erreichen, als dies unter Verwendung herkömmlicher Drahtbondtechniken, wie oben beschrieben, erreicht werden könnte.
  • Bei manchen Ausführungsformen können einer oder mehrere der eingebetteten Dies 206A, 206B einen IC umfassen, der zum elektrischen Integrieren mit einem oder mehreren der oberen Dies 202 konfiguriert ist, um eine beabsichtigte Funktionalität des Gehäuses 200 zu erreichen. Zum Beispiel können ein oder mehrere der eingebetteten Dies 206A, 206B ein anwendungsspezifischer IC (ASIC) sein, wie etwa eine Schalterschaltung oder eine Treiber/Empfänger-Schaltung, die in optischen Kommunikationssystemen verwendet wird. Bei manchen Ausführungsformen können einer oder mehrere der eingebetteten Dies 206A, 206B eine Brückenschaltung umfassen, die zum Beispiel eine eingebettete Mehrfach-Die-Zwischenverbindungsbrücke mit einer geeigneten Schaltungsanordnung auf/in einem Halbleitersubstrat zum Verbinden mit Siliciumzwischenverbindungsgeschwindigkeiten mit einer kleinen Grundfläche als Teil gewisser Kapselungsarchitekturen beinhaltet. Bei manchen Ausführungsformen können einer oder mehrere der eingebetteten Dies 206A, 206B aktive Komponenten umfassen. Bei manchen Ausführungsformen können ein oder mehrere der eingebetteten Dies 206A, 206B eine passive Schaltungsanordnung umfassen, die ausreicht, um eine Zwischenverbindung zu den oberen Dies 202 und anderen Komponenten in dem Gehäuse 200 ohne irgendwelche aktiven Komponenten zu ermöglichen. Bei manchen Ausführungsformen können sich ein oder mehrere der eingebetteten Dies 206A, 206B unter einem erheblichen Bereich der oberen Dies 202 erstrecken; bei anderen Ausführungsformen können ein oder mehrere des eingebetteten Die 206A, 206B entlang eines oder mehrerer Ränder mit den oberen Dies 202 überlappen. Bei verschiedenen Ausführungsformen können ein oder mehrere der eingebetteten Dies 206A, 206B und der oberen Dies 202 ausreichend überlappen, um eine Anordnung von Zwischenverbindungen 204 mit einem gewünschten Rastermaß und einer gewünschten Anzahl an Zwischenverbindungen zu ermöglichen, die ermöglichen, dass das Gehäuse 200 zweckmäßig arbeitet.
  • Bei verschiedenen Ausführungsformen kann der Interposer 208 ein beliebiges geeignetes Isolationsmaterial umfassen, wie etwa ein organisches Material, zum Beispiel ein Polymer mit Füllstoffen. Bei manchen Ausführungsformen (z. B. wie in 2 gezeigt), kann der Interposer 208 aus einer einzigen Schicht mit Metallisierungsschaltungsanordnung auf einer oberen und unteren Oberfläche gebildet sein; bei anderen Ausführungsformen kann der Interposer 208 mehrere Schichten mit einer Metallisierungsschaltungsanordnung zwischen den Schichten umfassen. Die wie veranschaulichte 3D-Architektur kann eine kleinere Grundfläche insgesamt für das photonische Gehäuse 200 ermöglichen.
  • Die Zwischenverbindungen 210, die DTPS-Zwischenverbindungen umfassen und assoziierte leitfähige Leiterbahnen, Ebenen, Vias, RDLs und Pads können eine elektrische Kopplung zwischen eingebetteten Dies 206A, 206B und einer Gehäusestütze 212 bereitstellen. Die eingebetteten Dies 206A, 206B können alternativ dazu unter Verwendung anderer Mittel zum elektrischen und/oder physischen Koppeln eines IC, wie etwa eines DAF, mit einer Gehäusestütze 212 gekoppelt werden. Bei verschiedenen Ausführungsformen kann die Gehäusestütze 212 ein ein- oder mehrschichtiges Isolationsmaterial mit einer Metallisierung umfassen, die Ebenen, Leiterbahnen, Vias und passive Komponenten (z. B. Induktivitäten, Kondensatoren) innerhalb des Isolationsmaterials und/oder auf den Oberflächen beinhaltet. Die Gehäusestütze 212 kann ein keramisches (z. B. Aluminiumoxid) und/oder organisches Material (z. B. epoxidbasiertes FR4, harzbasiertes BT oder Polyimid) umfassen und kann in verschiedenen Varianten einschließlich einer starren und eines Bandes gebildet werden. Die Gehäusestütze 212 kann eine mechanische Basisstützung und geeignete Schnittstellen bereitstellen, um elektrisch auf Komponenten in dem Gehäuse 200 zuzugreifen. Die Zwischenverbindungen 216, die DTPS-Zwischenverbindungen umfassen und assoziierte leitfähige Leiterbahnen, Ebenen, Vias, Kupfersäulen, RDLs und Pads können eine elektrische Kopplung zwischen den oberen Dies 202 und der Gehäusestütze 212 bereitstellen.
  • Die Zwischenverbindungen 210 und 216 können eine beliebige geeignete Zwischenverbindung umfassen, einschließlich Flip-Chips und einer BGA mit entsprechender Metallisierung, Pads und Vias, einschließlich TSVs durch eingebettete Dies 206A TMVs durch den Interposer 208. Es wird angemerkt, dass die Formen verschiedener in der Figur gezeigter Zwischenverbindungen lediglich veranschaulichenden Zwecken dienen und nicht als Beschränkungen aufgefasst werden sollen. Die Formen der Zwischenverbindungen 204, 210 und/oder 216 können zum Beispiel aus natürlichen Prozessen resultieren, die während des Lotwiederaufschmelzens auftreten. Die Formen können von einer Materialviskosität im flüssigen Zustand, Temperaturen einer Verarbeitung, Oberflächenspannungskräften, Kapillarwirkung und anderen Mechanismen jenseits des Schutzumfangs der vorliegenden Offenbarung abhängen. Die Zwischenverbindungen 204, 210 und 216 können eine spezielle Kapselungsarchitektur ermöglichen, die elektrische Signale mit niedriger Leistung, niedrigem Verlust und hoher Geschwindigkeit zwischen den oberen Dies 102 und den eingebetteten Dies 106A, 106B ermöglicht. Solche Kapselungsarchitekturen ermöglichen, dass IC-Chips horizontal oder vertikal miteinander kommunizieren, was eine kleinere Grundfläche, höhere Geschwindigkeiten und einen reduzierten Leistungsverbrauch für das Gehäuse 200 ermöglicht.
  • Es versteht sich, dass eine oder mehrere Ebenen einer Unterfüllung und/oder eines Lötstopplacks in einem Gehäuse 200 bereitgestellt sein können und nicht beschriftet sind, um ein Überfüllen der Zeichnungen zu vermeiden.
  • Die oberen Dies 202 können durch einen Verguss 230 eingeschlossen sein. Bei manchen Ausführungsformen kann sich der Verguss 230 zu den Oberflächen der oberen Dies 202 fern von dem Interposer 208 erstrecken, ohne mit solche Oberflächen zu überlappen, wodurch obere Dies 202 für eine direkte Verbindung von Kühlkörpern, Identifizierungsmarkierungen usw. freigelegt werden. Bei manchen Ausführungsformen kann der Verguss 230 die Oberflächen der oberen Dies 202 fern von dem Interposer 208 bedecken.
  • Verschiedene leitfähige Kontakte, die in dem Gehäuse 200 verwendet werden, zum Beispiel leitfähige Kontakte, die einen Teil der Zwischenverbindungen 204, 210, 216 bilden, können mehrere Schichten aus einem Material beinhalten, die ausgewählt werden können, um unterschiedlichen Zwecken zu dienen. Bei manchen Ausführungsformen können die leitfähigen Kontakte aus Aluminium gebildet sein und können eine Schicht aus Gold (z. B. mit einer Dicke von weniger als 1 Mikrometer) zwischen dem Aluminium und angrenzenden Zwischenverbindungen beinhalten, um eine Oberflächenoxidation der Kontakte zu begrenzen und eine Haftung mit angrenzenden Kontakten zu verbessern. Alternative Materialien für das Oberflächenfinish beinhalten Palladium, Platin, Silber und Zinn. Bei manchen Ausführungsformen können die leitfähigen Kontakte aus Aluminium gebildet sein und können eine Schicht aus einem Barrieremetall, wie etwa Nickel, sowie eine Schicht aus Gold oder einem anderen angemessenen Material beinhalten, wobei die Schicht des Barrieremetalls zwischen Aluminium und Gold angeordnet ist, und die Schicht aus Gold zwischen dem Barrieremetall und der angrenzenden Zwischenverbindung angeordnet ist. Bei solchen Ausführungsformen kann das Gold oder ein anderes Oberflächenfinish die Barrieremetalloberfläche vor Oxidation vor der Montage schützen und das Barrierematerial kann eine Diffusion von Lot von den angrenzenden Zwischenverbindungen in Aluminium begrenzen. Bei vielen Ausführungsformen können Oberflächen der oberen Dies 202 und der eingebetteten Dies 206A, 206B in Kontakt mit Lot durch ein (nicht gezeigtes) geeignetes Lotmaskenmaterial bedeckt werden, das verhindert, dass Lot schmilzt und angrenzende Kontakte während des Lotwiederaufschmelzens überbrückt.
  • Bei verschiedenen Ausführungsformen können im Vergleich zu dem, was in 2 gezeigt ist, mehr oder weniger Elemente, die oben beschrieben sind, in dem Gehäuse 200 enthalten sein. Es ist anzumerken, dass in der Figur die Zwischenverbindungen 204, 210, 216 lediglich zu veranschaulichenden Zwecken mit Vias ausgerichtet oder nichtausgerichtet gezeigt sein können. Bei verschiedenen Ausführungsformen können geeignete Leiterbahnen ermöglichen, dass sich manche Zwischenverbindungen, wie etwa Lötkugeln, von Vias entfernt befinden und umgekehrt. Bei manchen Ausführungsformen kann eine Umverteilungsschicht, die wenigstens eine Schicht aus einem Isolationsmaterial und eine Metallisierung auf den oberen Dies 202 und den eingebetteten Dies 206A, 206B umfasst, eine beliebige gewünschte Platzierung von Lötkugeln mit Bezug auf Vias und eine andere Schaltungsanordnung ermöglichen. In einem allgemeinen Sinn können Zwischenverbindungsstrukturen innerhalb des Gehäuses 200 angeordnet sein, um elektrische Signale gemäß einer breiten Vielfalt von Gestaltungen zu führen. Während des Betriebs des Gehäuses 200 können elektrische Signale (wie etwa Leistungs-, Eingabe/Ausgabe(E/A)-Signale, einschließlich verschiedener Steuersignale zur externen und internen Steuerung der Dies 202) durch die leitfähigen Kontakte und leitfähigen Pfade des Gehäuses 200 zu und/oder von den Dies 202 geführt werden.
  • Es sei angemerkt, dass 2 relative Anordnungen der Komponenten innerhalb ihrer Baugruppen zeigen sollen und dass solche Baugruppen allgemein andere Komponenten beinhalten können, die nicht veranschaulicht sind (z. B. verschiedene Grenzflächenschichten oder verschiedene andere Komponenten in Bezug auf eine Funktionalität, elektrische Konnektivität, oder thermische Abschwächung). Zum Beispiel können bei manchen weiteren Ausführungsformen die Baugruppen, wie in 2 gezeigt, mehrere obere Dies 202 und/oder eingebettete Dies 206A, 206B zusammen mit anderen elektrischen Komponenten beinhalten.
  • Obwohl manche Komponenten der Baugruppen in 2 als planare Rechtecke oder als aus rechteckigen Feststoffen gebildet veranschaulicht sind, ist dies außerdem einfach aus Gründen der einfachen Veranschaulichung der Fall und Ausführungsformen dieser Baugruppenkönnen gekrümmt, abgerundet oder anderweitig unregelmäßig geformt sein, wie es durch den zum Fertigen verschiedener Komponenten verwendeten Herstellungsprozess vorgeschrieben ist, und manchmal aufgrund von diesem unumgänglich ist.
  • Bei verschiedenen Ausführungsformen können beliebige der hier unter Bezugnahme auf 2 besprochenen Merkmale mit beliebigen anderen Merkmalen kombiniert werden, um ein Gehäuse, wie hier beschrieben, zu bilden, um zum Beispiel ein modifiziertes Gehäuse 200 zu bilden. Manche solche Kombinationen sind oben beschrieben, aber bei verschiedenen Ausführungsformen sind weitere Kombinationen und Modifikationen möglich.
  • 3 ist eine schematische Querschnittsansichtsveranschaulichung eines Gehäuses 300 gemäß manchen Ausführungsformen der vorliegenden Offenbarung. Beschreibungen des Gehäuses 100 und von Elementen davon, die unter Bezugnahme auf 1 bereitgestellt sind, sind auf das Gehäuse 300 und Elemente davon anwendbar, die in 3 gezeigt sind, und werden daher der Knappheit halber möglicherweise nicht wiederholt, wobei nur zusätzliche Merkmale oder Unterschiede in gewissen Fällen beschrieben werden.
  • Wie in 3 gezeigt, kann das Gehäuse 300 einen oder mehrere IC-Dies beinhalten, die in 3 durch Dies 302 repräsentiert sind. Bei der veranschaulichten Ausführungsform können die Dies 302 mittels Zwischenverbindungen 304 elektrisch mit einem oder mehreren Dies, die in 3 durch Dies 306A repräsentiert sind, die TSVs beinhalten, und einem Die 306B gekoppelt sein, der keine TSVs aufweist und der sich in einem Interposer 308 befindet. Wie zuvor angemerkt, können, um die Dies 302 leicht von den Dies 306A, 306B zu unterscheiden, die Dies 302 hier als „obere Dies“ oder alternativ dazu als „Dies zweiter Ebene“ bezeichnet werden, während die Dies 306A, 306B hier als „eingebettete Dies“ oder alternativ dazu als „Dies erster Ebene“ bezeichnet werden können. Die Zwischenverbindungen 304 können DTD-Zwischenverbindungen zusammen mit assoziierten leitfähigen Leiterbahnen, Ebenen, Vias, RDLs und Pads umfassen, die eine elektrische Kopplung zwischen den oberen Dies 302 und den eingebetteten Dies 306A, 306B ermöglichen. Es ist anzumerken, dass manche Komponententeile von Zwischenverbindungen in 3 gezeigt sind, aber nicht separat beschriftet sind, um die Zeichnung nicht zu überladen. Bei einigen Ausführungsformen können die Zwischenverbindungen 304 Flip-Chip-Zwischenverbindungen umfassen, die es ermöglichen, dass Gehäuse 300 eine kleinere Grundfläche und eine höhere Die-zu-Gehäuse-Gehäusestützverbindungsdichte zu erreichen, als dies unter Verwendung herkömmlicher Drahtbondtechniken, wie oben beschrieben, erreicht werden könnte.
  • Bei manchen Ausführungsformen können einer oder mehrere der eingebetteten Dies 306A, 306B einen IC umfassen, der zum elektrischen Integrieren mit einem oder mehreren der oberen Dies 302 konfiguriert ist, um eine beabsichtigte Funktionalität des Gehäuses 300 zu erreichen. Zum Beispiel können ein oder mehrere der eingebetteten Dies 306A, 306B ein anwendungsspezifischer IC (ASIC) sein, wie etwa eine Schalterschaltung oder eine Treiber/Empfänger-Schaltung, die in optischen Kommunikationssystemen verwendet wird. Bei manchen Ausführungsformen können einer oder mehrere der eingebetteten Dies 306A, 306B eine Brückenschaltung umfassen, die zum Beispiel eine eingebettete Mehrfach-Die-Zwischenverbindungsbrücke mit einer geeigneten Schaltungsanordnung auf/in einem Halbleitersubstrat zum Verbinden mit Siliciumzwischenverbindungsgeschwindigkeiten mit einer kleinen Grundfläche als Teil einer speziellen Kapselungsarchitektur beinhaltet. Bei manchen Ausführungsformen können einer oder mehrere von einem oder mehreren der eingebetteten Dies 306A, 306B aktive Komponenten umfassen. Bei manchen Ausführungsformen können ein oder mehrere der eingebetteten Dies 306A, 306B eine passive Schaltungsanordnung umfassen, die ausreicht, um eine Zwischenverbindung zu den oberen Dies 302 und anderen Komponenten in dem Gehäuse 300 ohne irgendwelche aktiven Komponenten zu ermöglichen. Bei manchen Ausführungsformen können sich ein oder mehrere der eingebetteten Dies 306A, 306B unter einem erheblichen Bereich der oberen Dies 302 erstrecken; bei anderen Ausführungsformen können ein oder mehrere der eingebetteten Dies 306A, 306B entlang eines oder mehrerer Ränder mit den oberen Dies 302 überlappen. Bei verschiedenen Ausführungsformen können ein oder mehrere der eingebetteten Dies 306A, 306B und der oberen Dies 302 ausreichend überlappen, um eine Anordnung von Zwischenverbindungen 304 mit einem gewünschten Rastermaß und einer gewünschten Anzahl an Zwischenverbindungen zu ermöglichen, die ermöglichen, dass das Gehäuse 300 zweckmäßig arbeitet.
  • Bei verschiedenen Ausführungsformen kann der Interposer 308 ein beliebiges geeignetes Isolationsmaterial umfassen, wie etwa ein organisches Material, zum Beispiel ein Polymer mit Füllstoffen. Bei manchen Ausführungsformen (z. B. wie in 3 gezeigt), kann der Interposer 308 aus einer einzigen Schicht mit Metallisierungsschaltungsanordnung auf einer oberen und unteren Oberfläche gebildet sein; bei anderen Ausführungsformen kann der Interposer 108 mehrere Schichten mit einer Metallisierungsschaltungsanordnung zwischen den Schichten umfassen. Die wie veranschaulichte 3D-Architektur kann eine kleinere Grundfläche insgesamt für das Gehäuse 300 ermöglichen.
  • Die Zwischenverbindungen 310, die DTPS-Zwischenverbindungen umfassen und assoziierte leitfähige Leiterbahnen, Ebenen, Vias, RDLs und Pads können eine elektrische Kopplung zwischen eingebetteten Dies 306A, 306B und einer Gehäusestütze 312 bereitstellen. Die eingebetteten Dies 306A, 306B können alternativ dazu unter Verwendung anderer Mittel zum elektrischen und/oder physischen Koppeln eines IC, wie etwa eines DAF, mit einer Gehäusestütze 312 gekoppelt werden. Bei verschiedenen Ausführungsformen kann die Gehäusestütze 312 ein ein- oder mehrschichtiges Isolationsmaterial mit einer Metallisierung umfassen, die Ebenen, Leiterbahnen, Vias und passive Komponenten (z. B. Induktivitäten, Kondensatoren) innerhalb des Isolationsmaterials und/oder auf den Oberflächen beinhaltet. Die Gehäusestütze 312 kann ein keramisches (z. B. Aluminiumoxid) und/oder organisches Material (z. B. epoxidbasiertes FR4, harzbasiertes BT oder Polyimid) umfassen und kann in verschiedenen Varianten einschließlich einer starren und eines Bandes gebildet werden. Die Gehäusestütze 312 kann eine mechanische Basisstützung und geeignete Schnittstellen bereitstellen, um elektrisch auf Komponenten in dem Gehäuse 300 zuzugreifen. Die Zwischenverbindungen 316, die DTPS-Zwischenverbindungen umfassen und assoziierte leitfähige Leiterbahnen, Ebenen, Vias, Kupfersäulen 318, RDLs und Pads können eine elektrische Kopplung zwischen den oberen Dies 302 und der Gehäusestütze 312 bereitstellen.
  • Die Zwischenverbindungen 310 und 316 können eine beliebige geeignete Zwischenverbindung umfassen, einschließlich Flip-Chips und einer BGA mit entsprechender Metallisierung, Pads und Vias, einschließlich TSVs durch eingebettete Dies 306A TMVs durch den Interposer 308. Es wird angemerkt, dass die Formen verschiedener in der Figur gezeigter Zwischenverbindungen lediglich veranschaulichenden Zwecken dienen und nicht als Beschränkungen aufgefasst werden sollen. Die Formen der Zwischenverbindungen 304, 305, 310 und/oder 316 können zum Beispiel aus natürlichen Prozessen resultieren, die während des Lotwiederaufschmelzens auftreten. Die Formen können von einer Materialviskosität im flüssigen Zustand, Temperaturen einer Verarbeitung, Oberflächenspannungskräften, Kapillarwirkung und anderen Mechanismen jenseits des Schutzumfangs der vorliegenden Offenbarung abhängen. Die Zwischenverbindungen 304, 310 und 316 können eine spezielle Kapselungsarchitektur ermöglichen, die elektrische Signale mit niedriger Leistung, niedrigem Verlust und hoher Geschwindigkeit zwischen den oberen Dies 102 und den eingebetteten Dies 106A, 106B ermöglicht. Solche Kapselungsarchitekturen ermöglichen, dass IC-Chips horizontal oder vertikal miteinander kommunizieren, was eine kleinere Grundfläche, höhere Geschwindigkeiten und einen reduzierten Leistungsverbrauch für das Gehäuse 300 ermöglicht.
  • Es versteht sich, dass eine oder mehrere Ebenen einer Unterfüllung und/oder eines Lötstopplacks in einem Gehäuse 300 bereitgestellt sein können und nicht beschriftet sind, um ein Überfüllen der Zeichnungen zu vermeiden.
  • Die oberen Dies 302 können durch einen Verguss 330 eingeschlossen sein. Bei manchen Ausführungsformen kann sich der Verguss 330 zu den Oberflächen der oberen Dies 302 fern von dem Interposer 308 erstrecken, ohne mit solche Oberflächen zu überlappen, wodurch obere Dies 302 für eine direkte Verbindung von Kühlkörpern, Identifizierungsmarkierungen usw. freigelegt werden. Bei manchen Ausführungsformen kann der Verguss 330 die Oberflächen der oberen Dies 302 fern von dem Interposer 308 bedecken.
  • Verschiedene leitfähige Kontakte, die in dem Gehäuse 300 verwendet werden, zum Beispiel leitfähige Kontakte, die einen Teil der Zwischenverbindungen 304, 310, 316 bilden, können mehrere Schichten aus einem Material beinhalten, die ausgewählt werden können, um unterschiedlichen Zwecken zu dienen. Bei manchen Ausführungsformen können die leitfähigen Kontakte aus Aluminium gebildet sein und können eine Schicht aus Gold (z. B. mit einer Dicke von weniger als 1 Mikrometer) zwischen dem Aluminium und angrenzenden Zwischenverbindungen beinhalten, um eine Oberflächenoxidation der Kontakte zu begrenzen und eine Haftung mit angrenzenden Kontakten zu verbessern. Alternative Materialien für das Oberflächenfinish beinhalten Palladium, Platin, Silber und Zinn. Bei manchen Ausführungsformen können die leitfähigen Kontakte aus Aluminium gebildet sein und können eine Schicht aus einem Barrieremetall, wie etwa Nickel, sowie eine Schicht aus Gold oder einem anderen angemessenen Material beinhalten, wobei die Schicht des Barrieremetalls zwischen Aluminium und Gold angeordnet ist, und die Schicht aus Gold zwischen dem Barrieremetall und der angrenzenden Zwischenverbindung angeordnet ist. Bei solchen Ausführungsformen kann das Gold oder ein anderes Oberflächenfinish die Barrieremetalloberfläche vor Oxidation vor der Montage schützen und das Barrierematerial kann eine Diffusion von Lot von den angrenzenden Zwischenverbindungen in Aluminium begrenzen. Bei vielen Ausführungsformen können Oberflächen der oberen Dies 302 und der eingebetteten Dies 306A, 306B in Kontakt mit Lot durch ein (nicht gezeigtes) geeignetes Lotmaskenmaterial bedeckt werden, das verhindert, dass Lot schmilzt und angrenzende Kontakte während des Lotwiederaufschmelzens überbrückt.
  • Bei verschiedenen Ausführungsformen können im Vergleich zu dem, was in 3 gezeigt ist, mehr oder weniger Elemente, die oben beschrieben sind, in dem Gehäuse 300 enthalten sein.
  • Es ist anzumerken, dass in der Figur die Zwischenverbindungen 304, 310, 316 lediglich zu veranschaulichenden Zwecken mit Vias ausgerichtet oder nichtausgerichtet gezeigt sein können. Bei verschiedenen Ausführungsformen können geeignete Leiterbahnen ermöglichen, dass sich manche Zwischenverbindungen, wie etwa Lötkugeln, von Vias entfernt befinden und umgekehrt. Bei manchen Ausführungsformen kann eine Umverteilungsschicht, die wenigstens eine Schicht aus einem Isolationsmaterial und eine Metallisierung auf den oberen Dies 302 und den eingebetteten Dies 306A, 306B umfasst, eine beliebige gewünschte Platzierung von Lötkugeln mit Bezug auf Vias und eine andere Schaltungsanordnung ermöglichen. In einem allgemeinen Sinn können Zwischenverbindungsstrukturen innerhalb des Gehäuses 300 angeordnet sein, um elektrische Signale gemäß einer breiten Vielfalt von Gestaltungen zu führen. Während des Betriebs des Gehäuses 300 können elektrische Signale (wie etwa Leistungs-, Eingabe/Ausgabe(E/A)-Signale, einschließlich verschiedener Steuersignale zur externen und internen Steuerung der Dies 302) durch die leitfähigen Kontakte und leitfähigen Pfade des Gehäuses 300 zu und/oder von den Dies 302 geführt werden.
  • Es sei angemerkt, dass 3 relative Anordnungen der Komponenten innerhalb ihrer Baugruppen zeigen sollen und dass solche Baugruppen allgemein andere Komponenten beinhalten können, die nicht veranschaulicht sind (z. B. verschiedene Grenzflächenschichten oder verschiedene andere Komponenten in Bezug auf eine Funktionalität, elektrische Konnektivität, oder thermische Abschwächung). Zum Beispiel können bei manchen weiteren Ausführungsformen die Baugruppen, wie in 3 gezeigt, mehrere obere Dies 302 und/oder eingebettete Dies 306A, 306B zusammen mit anderen elektrischen Komponenten beinhalten.
  • Obwohl manche Komponenten der Baugruppen in 3 als planare Rechtecke oder als aus rechteckigen Feststoffen gebildet veranschaulicht sind, ist dies außerdem einfach aus Gründen der einfachen Veranschaulichung der Fall und Ausführungsformen dieser Baugruppenkönnen gekrümmt, abgerundet oder anderweitig unregelmäßig geformt sein, wie es durch den zum Fertigen verschiedener Komponenten verwendeten Herstellungsprozess vorgeschrieben ist, und manchmal aufgrund von diesem unumgänglich ist.
  • Bei verschiedenen Ausführungsformen können beliebige der hier unter Bezugnahme auf 3 besprochenen Merkmale mit beliebigen anderen Merkmalen kombiniert werden, um ein Gehäuse, wie hier beschrieben, zu bilden, um zum Beispiel ein modifiziertes Gehäuse 300 zu bilden. Manche solche Kombinationen sind oben beschrieben, aber bei verschiedenen Ausführungsformen sind weitere Kombinationen und Modifikationen möglich.
  • Wie in 1-3 gezeigt, sind die Gehäuse 100 und 200 Beispiele für Gehäuse, die unter Verwendung eines TDL-Montageprozesses montiert werden, wohingegen das Gehäuse 300 ein Beispiel für ein Gehäuse ist, das unter Verwendung eines TDF-Montageprozesses montiert wird. Außerdem können die oberen Dies 202 (2) als „kontakthügellose Dies“ bezeichnet werden, weil sie keine Mikrokontakthügel auf ihren der Gehäusestütze zugewandten Oberflächen enthalten, wohingegen die oberen Dies 102, 302 als „Dies mit Kontakthügel“ bezeichnet werden können, weil sie Mikrokontakthügel auf ihren der Gehäusestütze zugewandten Oberflächen beinhalten.
  • 4 veranschaulicht schematische Querschnittsansichten verschiedener Ausführungsbeispiele eines Die, der keine TSVs aufweist (Nicht-TSV-Die) und der für eine F2F-Verbindung zu einem oberen Die in TDL-Gehäusemontageprozessen konfiguriert ist, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
  • Unter Bezugnahme auf 4 beinhaltet ein Nicht-TSV-Die 400 DTD-Kontakthügel 402 auf einer aktiven Fläche 404 des Die 400 und DTPS-Kontakthügel 406 einschließlich des Lots 408 auf einer gegenüberliegenden (oder „inaktiven“) Fläche des Die 400. Für einen aktiven Die ist die aktive Fläche des Die die Fläche, auf der sich die Transistoren befinden. Für einen passiven Die ist die aktive Fläche die Fläche, auf der sich die Stapel-Routings befinden.
  • Bei einer alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 410 DTD-Kontakthügel 402 auf der aktiven Fläche 464 des Die 410 und DTPS-Kontakthügel 406 einschließlich des Lots 418 auf einer inaktiven Fläche des Die 410. Der Die 410 beinhaltet auch einen Gehäuseseitenverguss 412 zwischen den DTPS-Kontakthügeln 406.
  • Bei einer weiteren alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 420 DTD-Kontakthügel 402 auf der aktiven Fläche 404 des Die 420 und DTPS-Kontakthügel 406 einschließlich des Lots 408 auf einer inaktiven Fläche des Die 420. Der Die 420 beinhaltet auch einen Siliciumseitenverguss 422 zwischen den DTD-Kontakthügeln 402 auf der aktiven Fläche 404.
  • Bei noch einer weiteren alternativen Ausführungsform beinhaltet ein nicht-TSV-die 430 DTD-Bumps 402 auf der aktiven Fläche 404 des die 430 und DTPS-Bumps 406 einschließlich Lot 408 auf der inaktiven Fläche des die 430. Der Die 430 beinhaltet auch sowohl einen Gehäuseseitenverguss 412 als auch einen Siliciumseitenverguss 422.
  • 5 veranschaulicht schematische Querschnittsansichten verschiedener Ausführungsbeispiele eines Nicht-TSV-Die, der für eine F2B-Verbindung zu einem oberen Die in TDL-Gehäusemontageprozessen konfiguriert ist, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
  • Unter Bezugnahme auf 5 beinhaltet ein Nicht-TSV-Die 500 DTD-Kontakthügel 502 auf einer inaktiven Fläche des Die 500 und DTPS-Kontakthügel 504 auf einer aktiven Fläche 506. Die DTPS-Kontakthügel 504 beinhalten ein Lot 508.
  • Bei einer alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 510 DTD-Kontakthügel 502 auf der inaktiven Fläche des Die 510 und DTPS-Kontakthügel 504 einschließlich des Lots 508 auf einer aktiven Fläche 506. Der Die 510 beinhaltet auch einen Gehäuseseitenverguss 512 zwischen den DTPS-Kontakthügeln 504 auf der aktiven Fläche 506.
  • Bei einer anderen alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 520 DTD-Kontakthügel 502 auf der inaktiven Fläche des Die 520 und DTPS-Kontakthügel 504 einschließlich des Lots 508 auf einer aktiven Fläche 506. Der Die 520 beinhaltet auch einen Siliciumseitenverguss 522 zwischen den DTD-Kontakthügeln 504.
  • Bei noch einer anderen alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 530 DTD-Kontakthügel 502 auf der inaktiven Fläche des Die 530 und DTPS-Kontakthügel 504 einschließlich des Lots 508 auf einer aktiven Fläche 506. Der Die 530 beinhaltet auch einen Gehäuseseitenverguss 512 und einen Siliciumseitenverguss 522.
  • 6 veranschaulicht schematische Querschnittsansichten verschiedener Ausführungsbeispiele eines Nicht-TSV-Die, der für F2F-Verbindungen in TDF-Gehäusebaugruppenprozessen konfiguriert ist, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
  • Unter Bezugnahme auf 6 beinhaltet ein Nicht-TSV-Die 600 DTD-Kontakthügel 602 auf einer aktiven Fläche 604 eines Die 600 und DTPS-Kontakthügel 606 auf einer inaktiven Fläche. Die DTD-Kontakthügel 602 beinhalten ein Lot 608.
  • Bei einer alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 610 DTD-Kontakthügel 602 einschließlich Lot 608 auf der aktiven Fläche 604 des Die 600 und DTPS-Kontakthügel 606 auf der inaktiven Fläche. Der Die 610 beinhaltet auch einen Gehäuseseitenverguss 612 zwischen den DTPS-Kontakthügeln 606.
  • Bei einer anderen alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 620 DTD-Kontakthügel 602 einschließlich Lot 608 auf der aktiven Fläche 604 des Die 620 und DTPS-Kontakthügel 606 auf der inaktiven Fläche. Der Die 620 beinhaltet auch einen Siliciumseitenverguss 622 zwischen den DTD-Kontakthügeln 602 auf der aktiven Fläche 604.
  • Bei noch einer anderen alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 630 DTD-Kontakthügel 602 einschließlich Lot 608 auf der aktiven Fläche 604 des Die 630 und DTPS-Kontakthügel 606 auf der inaktiven Fläche. Der Die 630 beinhaltet auch sowohl einen Gehäuseseitenverguss 612 als auch einen Siliciumseitenverguss 622.
  • 7 veranschaulicht schematische Querschnittsansichten verschiedener Ausführungsbeispiele eines Nicht-TSV-Die, der für F2B-Verbindungen zu einem oberen Die in TDF-Gehäusemontageprozessen konfiguriert ist, gemäß manchen Ausführungsformen der vorliegenden Offenbarung.
  • Unter Bezugnahme auf 7 beinhaltet ein Nicht-TSV-Die 700 DTD-Kontakthügel 702 auf einer inaktiven Fläche des Die 700 und DTPS-Kontakthügel 704 auf einer aktiven Fläche 506. Die DTD-Kontakthügel 702 beinhalten ein Lot 708.
  • Bei einer alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 710 DTD-Kontakthügel 702 einschließlich Lot 708 auf einer inaktiven Fläche eines Die 710 und DTPS-Kontakthügel 704 auf einer aktiven Fläche 706. Der Die 710 beinhaltet auch einen Gehäuseseitenverguss 712 zwischen den DTPS-Kontakthügeln 704 auf der aktiven Fläche 706.
  • Bei einer anderen alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 720 DTD-Kontakthügel 702 einschließlich Lot 708 auf einer inaktiven Fläche eines Die 720 und DTPS-Kontakthügel 704 auf einer aktiven Fläche 706. Der Die 720 beinhaltet auch einen Siliciumseitenverguss 722 zwischen den DTD-Kontakthügeln 702.
  • Bei noch einer anderen alternativen Ausführungsform beinhaltet ein Nicht-TSV-Die 730 DTD-Kontakthügel 702 einschließlich Lot 708 auf der inaktiven Fläche des Die 730 und DTPS-Kontakthügel 704 einschließlich des Lots 708 auf einer aktiven Fläche 706. Der Die 730 beinhaltet auch einen Gehäuseseitenverguss 712 und einen Siliciumseitenverguss 722.
  • Beispielhafte Verfahren
  • 8A-8E sind schematische Querschnittsveranschaulichungen verschiedener Stufen einem beispielhaften Prozess zum Fertigen eines Nicht-TSV-Die, wie etwa in 4-7 veranschaulichter Ausführungsbeispiele, gemäß manchen Ausführungsformen der vorliegenden Offenbarung. Obwohl 8A-8E verschiedene Vorgänge veranschaulichen, die in einer bestimmten Reihenfolge durchgeführt werden, ist dies lediglich veranschaulichend und die hier erörterten Vorgänge können gegebenenfalls umgeordnet und/oder wiederholt werden. Ferner können zusätzliche Prozesse, die nicht veranschaulicht sind, auch durchgeführt werden, ohne von dem Schutzumfang der vorliegenden Offenbarung abzuweichen. Außerdem können verschiedene der hier mit Bezug auf 8A-8E besprochenen Vorgänge gemäß der vorliegenden Offenbarung modifiziert werden, um andere Ausführungsformen von Nicht-TSV-Dies, wie hier offenbart, zu fertigen.
  • 8A veranschaulicht eine mikroelektronische Baugruppe 800 (die hier alternativ dazu einfach als „Baugruppe“ bezeichnet wird), die einen Träger 802 beinhaltet, der bei gewissen Ausführungsformen ein Glasträger mit einer Dicke von näherungsweise 700 Mikrometer ist, der eine Siliciumstruktur 804 stützt, wobei bei gewissen Ausführungsformen ein Siliciumwafer eine Dicke von etwa 20 bis 80 Mikrometer aufweist. Bei der veranschaulichten Ausführungsform werden DTD-Kontakthügel 806 auf einer hinteren Oberfläche 807 der Siliciumstruktur 804 gebildet, die als die Oberfläche definiert ist, die dem Träger 802 zugewandt ist. Bei gewissen Ausführungsformen kann eine vordere Oberfläche 808 der Siliciumstruktur 804, die als die Oberfläche definiert ist, die von dem Träger 802 abgewandt ist, eine Keimschicht beinhalten, die eine dünne Schicht aus gesputtertem oder aufgedampftem Metall umfasst, die zur elektrischen Leitung auf dem Wafer abgeschieden ist. In Abhängigkeit von der Konfiguration können die Kontakthügel 806 elektroplattiertes Kupfer, Kupfer und Lot (das Zinn und Silber (z. B. SnAg) umfassen kann) oder andere Materialien, wie für eine gegebene Anwendung angemessen, beinhalten.
  • 8B veranschaulicht eine Mikroelektronikbaugruppe 810, die eine Baugruppe 800 (8A) beinhaltet, auf dem Fotolackmaterial 812 auf der vorderen Oberfläche der Siliciumstruktur 804 abgeschieden wurde. Abscheidungstechniken könnten unter anderem Aufschleudern, Schlitzbeschichtung oder Laminierung beinhalten, um einige Möglichkeiten zu nennen. Bei gewissen Ausführungsformen sind das Fotolackmaterial 812 und Silicium ausreichend ätzselektiv. Wie in der Technik bekannt, werden zwei Materialien als „ausreichend ätzselektiv“ und/oder als eine „ausreichend Ätzselektivität“ aufweisend bezeichnet, wenn Ätzmittel, die zum Ätzen eines Materials verwendet werden, das andere nicht wesentlich ätzen, wodurch eine selektive Ätzung eines Materials, aber nicht des anderen ermöglicht wird.
  • Es versteht sich, dass die Siliciumstruktur 804 mit geeigneter Gestaltung (z. B. metallfreien Zonen) und geeigneten Dotierungsniveaus für Infrarot(IR)-Licht effektiv „transparent“ ist. Gemäß Merkmalen von hier beschriebenen Ausführungsformen wird eine IR-Ausrichtungskamera verwendet, um das Fotolackmaterial 812 der Baugruppe 810 unter Verwendung von DTD-Kontakthügeln 806 auf der hinteren Oberfläche der Siliciumstruktur 804 als Ausrichtungsmarkierungen zu strukturieren, um Positionen von DTPS-Kontakthügeln auf der Vorderseite der Siliciumstruktur zu definieren.
  • 8C veranschaulicht eine Baugruppe 820, nachdem ein Fotolackmaterial 812 auf der Baugruppe 810 (8B) strukturiert wurde, wie oben unter Verwendung einer beliebigen Anzahl zusätzlicher Fotolithografietechniken beschrieben, einschließlich unter anderem Belichtung unter Verwendung einer IR-Ausrichtungskamera, Entwicklung, Ätzen, und/oder Reinigen, um einen strukturierten Fotolack 822 zu erzeugen, der Öffnungen 824 beinhaltet, die DTPS-Kontakthügelstellen umfassen, wie unter Verwendung der DTD-Kontakthügel 806 als Ausrichtungsmarkierungen definiert. Alternativ dazu und/oder zusätzlich könnten Ausrichtungsmarkierungen auf der Rückseite der Siliciumstruktur 804 außerhalb der aktiven Bereiche davon bereitgestellt werden, so dass die Ausrichtungsmarkierungen auf der Rückseite der Struktur unter Verwendung der IR-Kamera auf der Vorderseite des Wafers „zu sehen“ sind.
  • 8D veranschaulicht eine Baugruppe 830, nachdem die Öffnungen 824 der Baugruppe 820 (8C) plattiert wurden, um DTPS-Kontakthügel 832 zu erzeugen. Das Plattieren der Öffnungen 823 kann unter Verwendung von Techniken durchgeführt werden, einschließlich unter anderem zum Beispiel Elektroplattieren von Kupfer oder anderen elektrisch leitfähigen Materialien, Stopfen und/oder Kupferdruck, sowie einer Kombination von Kupfer und Lot (z. B. Cu+SnAg).
  • 8E veranschaulicht eine Baugruppe 840, nachdem das Fotolackmaterial 822 von der Baugruppe 830 abgelöst wurde (8D) und eine obere Oberfläche nach Bedarf gereinigt wurde. Es versteht sich, dass, obwohl der in 8A-8E veranschaulichte Prozess unter Bezugnahme auf die Verwendung von DTD-Kontakthügeln, die auf der Rückseite einer Siliciumstruktur gebildet werden, als Ausrichtungsmarkierungen zum Positionieren von DTPS-Kontakthügeln auf der Vorderseite der Siliciumstruktur beschrieben wurde, der gleiche Prozess verwendet werden könnte, um DTD-Kontakthügel auf der Vorderseite einer Siliciumstruktur unter Verwendung von DTPS-Kontakthügeln, die auf der Rückseite der Siliciumstruktur gebildet werden, als Ausrichtungsmarkierungen zu bilden.
  • Verschiedene Typen von Vorrichtungen und/oder Gehäusen können unter Verwendung von Techniken, wie hier beschrieben, hergestellt werden. Bei manchen Implementierungen kann eine Auswahl von Fertigungsprozessen oder anderen Techniken davon abhängen, wie Dies gekoppelt werden (z. B. unter Verwendung einer Flip-Chip-Anordnung oder unter Verwendung irgendeiner anderen Anordnung). Bei einem anderen Beispiel kann bei manchen Implementierungen eine Wahl einer Technik von der Größe, Anordnung und/oder Identität der Vorrichtung oder Vorrichtungen abhängen. Bei noch anderen Beispielen kann eine Wahl einer Technik von der Einfachheit einer Verarbeitung und Verfügbarkeit verschiedener Materialien abhängen.
  • Obwohl die Vorgänge des in 8A-8E gezeigten beispielhaften Prozesses als jeweils einmal auftretend und in einer speziellen Reihenfolge veranschaulicht sind, ist es ersichtlich, dass die Vorgänge in einer beliebigen geeigneten Reihenfolge durchgeführt und nach Bedarf wiederholt werden. Zum Beispiel können ein oder mehrere Vorgänge parallel mit dem Herstellen mehrerer Vorrichtungen und/oder Gehäuse im Wesentlichen zur gleichen Zeit durchgeführt werden. Bei einem anderen Beispiel können die Vorgänge in einer anderen Reihenfolge durchgeführt werden, um die Struktur eines bestimmten Gehäuses wiederzugeben, in Verbindung mit welchem der Prozess implementiert wird.
  • Des Weiteren können die in 8A-8E veranschaulichten Vorgänge kombiniert werden oder mehr Details als beschrieben beinhalten. Noch weiter kann der 8A-8E gezeigte Prozess ferner andere Herstellungsvorgänge in Bezug auf eine Fertigung anderer Komponenten des Gehäuses beinhalten, in Verbindung mit welchen das Verfahren 700 implementiert wird. Zum Beispiel kann der Prozess Keimabscheidung und -entfernung, Via-Öffnung vor der Kontakthügelbildung, verschiedene Reinigungsvorgänge, Oberflächenplanarisierungsvorgänge (z. B. unter Verwendung von CMP), Vorgänge zur Oberflächenaufrauhung, Vorgänge zum Aufnehmen von Barriere- und/oder Haftschichten nach Bedarf und/oder Vorgänge zum Einbinden von Gehäusen, wie hier beschrieben, in oder mit einer IC-Komponente, einer Rechenvorrichtung oder einer beliebigen gewünschten Struktur oder Vorrichtung beinhalten.
  • Beispielhafte Vorrichtungen und Komponenten
  • Die hier offenbarten Gehäusekomponenten, z. B. eine beliebige der in den Figuren gezeigten Ausführungsformen oder beliebige weitere hier beschriebene Ausführungsformen, können in einer beliebigen geeigneten Komponente enthalten sein. 9-11 veranschaulichen verschiedene Beispiele für Gehäuse, Baugruppen und Vorrichtungen, die mit beliebigen der wie hier offenbarten Gehäusekomponenten verwendet werden können oder diese beinhalten können.
  • 9 ist eine Seitenquerschnittsansicht eines beispielhaften IC-Gehäuses 2200, das Gehäusekomponenten gemäß beliebigen der hier offenbarten Ausführungsformen beinhalten kann. Bei manchen Ausführungsformen kann das IC-Gehäuse 2200 ein System-in-Package (SiP) sein.
  • Wie in 9 gezeigt, kann die Gehäusestütze 2252 kann aus einem Isolationsmaterial (z. B. einer Keramik, einem Aufbaufilm, einem Epoxidfilm mit Füllstoffteilchen darin usw.) gebildet sein und kann leitfähige Pfade aufweisen, die sich durch das Isolationsmaterial zwischen der ersten Fläche 2272 und der zweiten Fläche 2274 oder zwischen unterschiedlichen Stellen auf der ersten Fläche 2272 und/oder zwischen unterschiedlichen Stellen auf der zweiten Fläche 2274 erstrecken. Diese leitfähigen Pfade können die Form einer beliebigen der Zwischenverbindungsstrukturen annehmen, die Leitungen und/oder Vias umfassen, wie z. B. oben unter Bezugnahme auf die Figuren besprochen.
  • Die Gehäusestütze 2252 kann leitfähige Kontakte 2263 beinhalten, die mit leitfähigen Pfaden 2262 durch die Gehäusestütze 2252 gekoppelt sind, wodurch es ermöglicht wird, dass eine Schaltungsanordnung innerhalb der Dies 2256 und/oder des Interposers 2257 elektrisch mit verschiedenen der leitfähigen Kontakte 2264 (oder mit anderen Vorrichtungen, die in der Gehäusestütze 2252 enthalten sind, nicht gezeigt) koppeln.
  • Das IC-Gehäuse 2200 kann einen Interposer 2257 beinhalten, der über leitfähige Kontakte 2261 des Interposers 2257, Erstebenenzwischenverbindungen 2265 und leitfähigen Kontakte 2263 der Gehäusestütze 2252 mit der Gehäusestütze 2252 gekoppelt ist. Die in 9 veranschaulichten Erstebenenzwischenverbindungen 2265 sind Lötkontakthügel, aber es können beliebige geeignete Erstebenenzwischenverbindungen 2265 verwendet werden, wie etwa Lötkontakthügel, Lötpfosten oder Bonddrähte.
  • Das IC-Gehäuse 2200 kann einen oder mehrere Dies 2256 beinhalten, die über leitfähige Kontakte 2254 von Dies 2256, Erstebenenzwischenverbindungen 2258 und leitfähige Kontakte 2260 eines Interposers 2257 mit dem Interposer 2257 gekoppelt sind. Die leitfähigen Kontakte 2260 können mit (nicht gezeigten) leitfähigen Pfaden durch den Interposer 2257 gekoppelt sein, wodurch es ermöglicht wird, dass eine Schaltungsanordnung innerhalb der Dies 2256 elektrisch mit verschiedenen der leitfähigen Kontakte 2261 (oder mit anderen nicht gezeigten Vorrichtungen, die in dem Interposer 2257 enthalten sind) gekoppelt werden. Die in 9 veranschaulichten Erstebenenzwischenverbindungen 2258 sind Lötkontakthügel, aber es können beliebige geeignete Erstebenenzwischenverbindungen 2258 verwendet werden, wie etwa Lötkontakthügel, Lötpfosten oder Bonddrähte. Wie hier verwendet, kann sich ein „leitfähiger Kontakt“ auf einen Teil eines elektrisch leitfähigen Materials (z. B. Metalls) beziehen, der als eine Grenzfläche zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente vertieft, bündig mit dieser sein oder sich von dieser weg erstrecken und können eine beliebige geeignete Form (z. B. ein leitfähiges Pad oder ein Sockel) annehmen.
  • Bei manchen Ausführungsformen kann ein Unterfüllungsmaterial 2266 zwischen der Gehäusestütze 2252 und dem Interposer 2257 um die Erstebenenzwischenverbindungen 2265 herum angeordnet sein und kann eine Vergussmasse 2268 kann um die Dies 2256 und den Interposer 2257 herum und in Kontakt mit der Gehäusestütze 2252 angeordnet sein. Bei manchen Ausführungsformen kann das Unterfüllungsmaterial 2266 das gleiche wie der Verguss 2268 sein. Beispielhafte Materialien, die für das Unterfüllungsmaterial 2266 und den Verguss 2268 verwendet werden können, sind geeignete Epoxide. Zweitebenenzwischenverbindungen 2270 können mit den leitfähigen Kontakten 2264 gekoppelt sein. Die Zweitebenenzwischenverbindungen 2270, die in 9 veranschaulicht sind, sind Lötkugeln (z. B. für eine BGA-Anordnung), aber es können beliebige geeignete Zweitebenenzwischenverbindungen 2270 verwendet werden (z. B. Stifte in einer Stiftgitterarrayanordnung oder Kontaktflecken in einer Kontaktfleckgitterarrayanordnung). Die Zweitebenenzwischenverbindungen 2270 können verwendet werden, um das IC-Gehäuse 2200 mit einer anderen Komponente, wie etwa einer Leiterplatte (z. B. einer Hauptplatine), einem Interposer oder einem anderen IC-Gehäuse zu koppeln, wie dies in der Technik bekannt ist und nachstehend unter Bezugnahme auf 10 besprochen wird.
  • Bei Ausführungsformen, bei denen das IC-Gehäuse 2200 mehrere Dies 2256 beinhaltet, kann das IC-Gehäuse 2200 als ein Mehrfachchipgehäuse (MCP: Multi-Chip Package) bezeichnet werden. Die Dies 2256 können eine Schaltungsanordnung zum Durchführen einer beliebigen gewünschten Funktionalität beinhalten. Zum Beispiel können einer oder mehrere der Dies 2256 Logik-Dies (z. B. siliciumbasierte Dies) sein, können einer oder mehrere der Dies 2256 Speicher-Dies (z. B. Speicher mit hoher Bandbreite) sein usw.
  • Obwohl das in 9 veranschaulichte IC-Gehäuse 2200 ein Flip-Chip-Gehäuse ist, können andere Gehäusearchitekturen verwendet werden. Zum Beispiel kann das IC-Gehäuse 2200 ein BGA-Gehäuse sein, wie etwa ein eWLB-Gehäuse (eWLB: Embedded Wafer-Level Ball Grid Array - eingebettete Waferebene-Kugelgitteranordnung). Bei einem anderen Beispiel kann das IC-Gehäuse 2200 ein WLCSP (WLCSP: Wafer-Level Chip Scale Package) oder ein Panel-Fanout(FO)-Gehäuse sein. Obwohl zwei Dies 2256 in dem IC-Gehäuse 2200 veranschaulicht sind, kann ein IC-Gehäuse 2200 eine beliebige gewünschte Anzahl an Dies 2256 beinhalten. Das IC-Gehäuse 2200 kann zusätzliche passive Komponenten beinhalten, wie etwa oberflächenmontierte Widerstände, Kondensatoren und Induktivitäten, die über der ersten Fläche 2272 oder der zweiten Fläche 2274 der Gehäusestütze 2252 oder auf beiden Flächen des Interposers 2257 angeordnet sind. Allgemeiner kann das IC-Gehäuse 2200 beliebige andere aktive oder passive Komponenten beinhalten, die in der Technik bekannt sind.
  • Bei manchen Ausführungsformen ist möglicherweise kein Interposer 2257 in dem IC-Gehäuse 2200 enthalten; stattdessen können die Dies 2256 durch Zweitebenenzwischenverbindungen 2265 direkt mit den leitfähigen Kontakten 2263 an der ersten Fläche 2272 gekoppelt sein.
  • 10 ist eine Querschnittsseitenansicht einer IC-Vorrichtungsbaugruppe 2300, die Komponenten mit einer oder mehreren Gehäusekomponenten 100 beinhalten kann, gemäß beliebigen der hier offenbarten Ausführungsformen. Die IC-Vorrichtungsbaugruppe 2300 beinhaltet eine Anzahl an Komponenten, die auf einer Leiterplatte 2302 (die z. B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Vorrichtungsbaugruppe 2300 beinhaltet Komponenten, die über einer ersten Fläche 2340 der Leiterplatte 2302 und auf einer gegenüberliegenden zweiten Fläche 2342 der Leiterplatte 2302 angeordnet sind; allgemein können Komponenten über einer oder beiden Flächen 2340 und 2342 angeordnet sein. Insbesondere können beliebige geeignete der Komponenten der IC-Vorrichtungsbaugruppe 2300 beliebige der einen oder mehreren Gehäusekomponenten 100 gemäß beliebigen der hier offenbarten Ausführungsformen beinhalten; z. B. können beliebige der nachstehend unter Bezugnahme auf die IC-Vorrichtungsbaugruppe 2300 besprochenen IC-Gehäuse können die Form einer beliebigen der oben unter Bezugnahme auf 9 besprochenen Ausführungsformen des IC-Gehäuses 2200 annehmen.
  • Bei manchen Ausführungsformen kann die Leiterplatte 2302 eine PCB sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus einem Isolationsmaterial voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Eine oder mehrere beliebige der Metallschichten können in einer gewünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 2302 gekoppelten Komponenten zu führen. Bei manchen Ausführungsformen kann die Leiterplatte 2302 eine Nicht-PCB-Gehäusestütze sein.
  • 10 veranschaulicht, dass bei manchen Ausführungsformen die IC-Vorrichtungsbaugruppe 2300 eine Gehäuse-auf-Interposer-Struktur 2336 beinhalten kann, die durch Kopplungskomponenten 2316 mit der ersten Fläche 2340 der Leiterplatte 2302 gekoppelt ist. Die Kopplungskomponenten 2316 können die Gehäuse-auf-Interposer-Struktur 2336 elektrisch und mechanisch mit der Leiterplatte 2302 koppeln und können Lötkugeln (wie gezeigt), männliche und weibliche Teile eines Sockels, einen Klebstoffstoff, ein Unterfüllungsmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Gehäuse-auf-Interposer-Struktur 2336 kann ein IC-Gehäuse 2320 beinhalten, das durch Kopplungskomponenten 2318 mit einem Interposer 2304 gekoppelt ist. Die Kopplungskomponenten 2318 können eine beliebige geeignete Form in Abhängigkeit von gewünschten Funktionalitäten annehmen, wie etwa die oben unter Bezugnahme auf die Kopplungskomponenten 2316 besprochenen Formen. Bei manchen Ausführungsformen kann das IC-Gehäuse 2320 kann das IC-Gehäuse 2200 sein oder beinhalten, wie z. B. zuvor unter Bezugnahme auf 9 beschrieben. Bei manchen Ausführungsformen kann das IC-Gehäuse 2320 wenigstens eine Gehäusekomponenten 100, wie hier beschrieben, beinhalten. Die Gehäusekomponente 100 ist in 10 nicht speziell gezeigt, um die Zeichnung nicht zu überfüllen.
  • Obwohl ein einziges IC-Gehäuse 2320 in 10 gezeigt ist, können mehrere IC-Gehäuse mit dem Interposer 2304 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Interposer 2304 gekoppelt sein. Der Interposer 2304 kann eine dazwischenliegende Gehäusestütze bereitstellen, die verwendet wird, um eine Brücke zwischen der Leiterplatte 2302 und dem IC-Gehäuse 2320 zu bilden. Allgemein kann der Interposer 2304 eine Verbindung auf ein größeres Rastermaß umverteilen oder eine Verbindung zu einer anderen Verbindung umleiten. Zum Beispiel kann der Interposer 2304 das IC-Gehäuse 2320 mit einer BGA der Kopplungskomponenten 2316 zum Koppeln mit der Leiterplatte 2302 koppeln.
  • Bei der in 10 veranschaulichten Ausführungsform sind das IC-Gehäuse 2320 und die Leiterplatte 2302 auf gegenüberliegenden Seiten des Interposers 2304 angebracht. Bei anderen Ausführungsformen können das IC-Gehäuse 2320 und die Leiterplatte 2302 an einer gleichen Seite des Interposers 2304 angebracht sein. Bei manchen Ausführungsformen können drei oder mehr Komponenten mittels des Interposers 2304 miteinander verbunden sein, wie zum Beispiel in 1-3 gezeigt.
  • Der Interposer 2304 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei manchen Implementierungen kann der Interposer 2304 aus alternativen starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Interposer 2304 kann Metallzwischenverbindungen 2308 und Vias 2310 beinhalten, einschließlich unter anderem TSVs 2306. Der Interposer 2304 kann ferner eingebettete Vorrichtungen 2314 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche Vorrichtungen können unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatische-Entladung(ESD)-Vorrichtungen und Speichervorrichtungen beinhalten. Komplexere Vorrichtungen, wie etwa HF-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System(MEMS)-Vorrichtungen, können auch auf dem Interposer 2304 gebildet werden. Die Gehäuse-auf-Interposer-Struktur 2336 kann die Form beliebiger der in der Technik bekannten Gehäuse-auf-Interposer-Strukturen annehmen.
  • Bei manchen Ausführungsformen kann die IC-Vorrichtungsbaugruppe 2300 ein IC-Gehäuse 2324 beinhalten, das durch Kopplungskomponenten 2322 mit der ersten Fläche 2340 der Leiterplatte 2302 gekoppelt ist. Die Kopplungskomponenten 2322 können die Form beliebiger der oben unter Bezugnahme auf die Kopplungskomponenten 2316 besprochenen Ausführungsformen annehmen und das IC-Gehäuse 2324 kann die Form beliebiger der oben unter Bezugnahme auf das IC-Gehäuse 2320 besprochenen Ausführungsformen annehmen.
  • Bei manchen Ausführungsformen kann die IC-Vorrichtungsbaugruppe 2300 eine Gehäuse-auf-Gehäuse-Struktur 2334 beinhalten, die durch die Kopplungskomponenten 2328 mit der zweiten Fläche 2342 der Leiterplatte 2302 gekoppelt ist. Die Gehäuse-auf-Gehäuse-Struktur 2334 kann ein IC-Gehäuse 2326 und ein IC-Gehäuse 2332 beinhalten, die durch Kopplungskomponenten 2330 so miteinander gekoppelt sind, dass das IC-Gehäuse 2326 zwischen der Leiterplatte 2302 und dem IC-Gehäuse 2332 angeordnet ist. Die Kopplungskomponenten 2328 und 2330 können die Form beliebiger Ausführungsformen der oben besprochenen Kopplungskomponenten 2316 annehmen und die IC-Gehäuse 2326 und/oder 2332 können die Form beliebiger Ausführungsformen des oben besprochenen IC-Gehäuses 2320 annehmen. Die Gehäuse-auf-Gehäuse-Struktur 2334 kann gemäß beliebiger in der Technik bekannter Gehäuse-auf-Gehäuse-Strukturen konfiguriert sein.
  • 11 ist ein Blockdiagramm einer beispielhaften Rechenvorrichtung 2400, die eine oder mehrere Gehäusekomponenten beinhalten kann, gemäß beliebigen der hier offenbarten Ausführungsformen. Zum Beispiel können eine oder mehrere beliebige der Komponenten der Rechenvorrichtung 2400 beliebige Ausführungsformen des IC-Gehäuses 2200 (wie z. B. in 9 gezeigt) beinhalten. Bei noch einem anderen Beispiel können eine oder mehrere beliebige der Komponenten der Rechenvorrichtung 2400 eine IC-Vorrichtungsbaugruppe 2300 (z. B. wie in 10 gezeigt) beinhalten.
  • Eine Reihe von Komponenten ist in 11 als in der Rechenvorrichtung 2400 enthalten veranschaulicht, jedoch können eine oder mehrere beliebige dieser Komponenten weggelassen oder dupliziert werden, wie für die Anwendung geeignet. Bei manchen Ausführungsformen können manche oder alle der Komponenten, die in der Rechenvorrichtung 2400 enthalten sind, an einer oder mehreren Hauptplatinen befestigt sein. Bei manchen Ausführungsformen können manche oder alle dieser Komponenten auf einem einzigen System-auf-Chip(SoC: System-on-Chip)-Die gefertigt sein.
  • Außerdem beinhaltet die Rechenvorrichtung 2400 bei verschiedenen Ausführungsformen möglicherweise nicht eine oder mehrere der in 11 veranschaulichten Komponenten, sondern kann die Rechenvorrichtung 2400 eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten beinhalten. Zum Beispiel beinhaltet die Rechenvorrichtung 2400 möglicherweise keine Anzeigevorrichtung 2406, sondern kann eine Anzeigevorrichtungsschnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiberschaltungsanordnung) beinhalten, mit der eine Anzeigevorrichtung 2406 gekoppelt werden kann. In einem anderen Satz von Beispielen beinhaltet die Rechenvorrichtung 2400 möglicherweise keine Audioeingabevorrichtung 2418 oder Audioausgabevorrichtung 2408, aber kann eine Audioeingabe- oder -ausgabevorrichtungsschnittstellenschaltungsanordnung (z. B. Verbinder und eine Unterstützungsschaltungsanordnung) beinhalten, mit der eine Audioeingabevorrichtung 2418 oder die Audioausgabevorrichtung 2408 gekoppelt werden kann.
  • Die Rechenvorrichtung 2400 kann eine Verarbeitungsvorrichtung 2402 (z. B. eine oder mehrere Verarbeitungsvorrichtungen) beinhalten. Wie hier verwendet, kann der Ausdruck „Verarbeitungsvorrichtung“ oder „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 2402 kann einen oder mehrere Digitalsignalprozessoren (DSPs), ASICs, CPUs, GPUs, Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen in Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen beinhalten. Die Rechenvorrichtung 2400 kann einen Speicher 2404 beinhalten, welcher selbst eine oder mehrere Speichervorrichtungen beinhalten kann, wie etwa flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM)), nichtflüchtigen Speicher (z. B. Nur-Lese-Speicher (ROM)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte. Bei manchen Ausführungsformen kann der Speicher 2404 einen Speicher beinhalten, der einen Die mit der Verarbeitungsvorrichtung 2402 teilt. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM) oder einen magnetischen Spintransferdrehmoment-Direktzugriffsspeicher (STT-MRAM) beinhalten.
  • Bei manchen Ausführungsformen kann die Rechenvorrichtung 2400 einen Kommunikationschip 2412 (z. B. einen oder mehrere Kommunikationschips) beinhalten. Zum Beispiel kann der Kommunikationschip 2412 zum Verwalten drahtloser Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 2400 ausgebildet sein. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl sie bei manchen Ausführungsformen diese nicht enthalten können.
  • Der Kommunikationschip 2412 kann beliebige einer Reihe von Drahtlosstandards oder-protokollen implementieren, einschließlich unter anderem Institute-for-Electrical-and-Electronic-Engineers(IEEE)-Standards einschließlich Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z. B. IEEE-802.16-2005-Amendment), Long-Term-Evolution(LTE)-Project zusammen mit allen Änderungen, Aktualisierungen und/oder Revisionen (z. B. Advanced-LTE-Project, Ultra-Mobile-Broadband(UMB)-Projekt (auch als „3GPP2“ bezeichnet) usw.). IEEE-802.16-kompatible Broadband-Wireless-Access(BWA)-Netze werden allgemein als WiMAX-Netze bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was eine Zertifikationsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE-802.16-Standards bestehen. Der Kommunikationschip 2412 kann gemäß einem Global-System-for-Mobile-Communication(GSM)-, General-Packet-Radio-Service(GPRS)-, Universal-Mobile-Telecommunications-System(UMTS)-, High-Speed-Packet-Access(HSPA)-, Evolved-HSPA(E-HSPA)- oder LTE-Netz arbeiten. Der Kommunikationschip 2412 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 2412 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Abwandlungen davon sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden, arbeiten. Der Kommunikationschip 2412 kann bei anderen Ausführungsformen gemäß anderen Drahtlosprotokollen arbeiten. Die Rechenvorrichtung 2400 kann eine Antenne 2422 beinhalten, um drahtlose Kommunikationen zu erleichtern und/oder um andere drahtlose Kommunikationen (wie etwa AM- oder FM-Funkübertragungen) zu empfangen.
  • Bei manchen Ausführungsformen kann der Kommunikationschip 2412 drahtgebundene Kommunikationen verwalten, wie etwa elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z. B. das Ethernet). Wie oben erwähnt, kann der Kommunikationschip 2412 mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip 2412 für drahtlose Kommunikationen mit kürzerer Reichweite dediziert sein, wie etwa WiFi oder Bluetooth, und kann ein zweiter Kommunikationschip 2412 für drahtlose Kommunikationen mit längerer Reichweite dediziert sein, wie etwa globales Positionierungssystem (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei manchen Ausführungsformen kann ein erster Kommunikationschip 2412 drahtlosen Kommunikationen dediziert sein und ein zweiter Kommunikationschip 2412 kann drahtgebundenen Kommunikationen dediziert sein.
  • Die Rechenvorrichtung 2400 kann eine Batterie-/Leistungsschaltungsanordnung 2414 beinhalten. Die Batterie-/Leistungsschaltungsanordnung 2414 kann eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder eine Schaltungsanordnung zum Koppeln von Komponenten der Rechenvorrichtung 2400 mit einer von der Rechenvorrichtung 2400 separaten Energiequelle (z. B. der AC-Netzversorgung) beinhalten.
  • Die Rechenvorrichtung 2400 kann eine Anzeigevorrichtung 2406 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Anzeigevorrichtung 2406 kann beliebige visuelle Indikatoren beinhalten, wie etwa zum Beispiel ein Heads-Up-Display, einen Computermonitor, einen Projektor, eine Berührungsbildschirmanzeige, eine Flüssigkristallanzeige (LCD), eine Leuchtdiodenanzeige oder eine Flachbildschirmanzeige.
  • Die Rechenvorrichtung 2400 kann die Audioausgabevorrichtung 2408 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Audioausgabevorrichtung 2408 kann eine beliebige Vorrichtung beinhalten, die einen akustischen Indikator erzeugt, wie etwa zum Beispiel Lautsprecher, Kopfhörer oder Ohrhörer.
  • Die Rechenvorrichtung 2400 kann die Audioeingabevorrichtung 2418 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Audioeingabevorrichtung 2418 kann eine beliebige Vorrichtung beinhalten, die ein Signal erzeugt, das einen Ton repräsentiert, wie etwa Mikrofone, Mikrofonarrays oder digitale Instrumente (z. B. Instrumente mit einem Musical-Instrument-Digital-Interface(MIDI)-Ausgang).
  • Die Rechenvorrichtung 2400 kann eine GPS-Vorrichtung 2416 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die GPS-Vorrichtung 2416 kann in Kommunikation mit einem satellitenbasierten System stehen und einen Standort der Rechenvorrichtung 2400 empfangen, wie in der Technik bekannt ist.
  • Die Rechenvorrichtung 2400 kann eine andere Ausgabevorrichtung 2410 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Beispiele für die andere Ausgabevorrichtung 2410 können einen Audiocodec, einen Videocodec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Liefern von Informationen an andere Vorrichtungen oder eine zusätzliche Speicherungsvorrichtung beinhalten.
  • Die Rechenvorrichtung 2400 kann eine andere Eingabevorrichtung 2420 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Beispiele für die andere Eingabevorrichtung 2420 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuervorrichtung wie etwa eine Maus, einen Stift, ein Berührungsfeld, ein Strichcodelesegerät, ein Quick-Response(QR)-Code-Lesegerät, einen beliebigen Sensor oder ein Hochfrequenzidentifikation(RFID)-Lesegerät beinhalten.
  • Die Rechenvorrichtung 2400 kann einen beliebigen gewünschten Formfaktor aufweisen, wie etwa eine handgehaltene oder mobile Rechenvorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musik-Player, ein Tablet-Computer, ein Laptop-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (PDA), ein ultramobiler Personal-Computer usw.), eine Desktop-Rechenvorrichtung, ein Server oder eine andere vernetzte Rechenkomponente, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Fahrzeugsteuereinheit, eine digitale Kamera, ein digitaler Videorekorder oder eine Wearable-Rechenvorrichtung. Bei manchen Ausführungsformen kann die Rechenvorrichtung 2400 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Ausgewählte Beispiele
  • Die folgenden Absätze stellen verschiedene Beispiele für die hier offenbarten Ausführungsformen bereit.
  • Beispiel 1 stellt eine mikroelektronische Baugruppe bereit, die Folgendes beinhaltet: eine Stützstruktur; einen Interposer oberhalb der Stützstruktur; einen ersten Din dem Interposer, wobei der erste Die TSVs beinhaltet; und einen zweiten Die in dem Interposer, wobei der zweite Die keine TSVs aufweist; wobei ein DTPS-Zwischenverbindungsfeld auf einer ersten Fläche des ersten Die im Wesentlichen identisch mit einem DTPS-Zwischenverbindungsfeld auf einer ersten Fläche des zweiten Die ist, wobei die DTPS-Zwischenverbindungsfelder mehrere DTPS-Zwischenverbindungen zum Verbinden des ersten und zweiten Die mit der Stützstruktur beinhalten; und wobei ein DTD-Zwischenverbindungsfeld auf einer zweiten Fläche des ersten Die im Wesentlichen identisch mit einem DTD-Zwischenverbindungsfeld auf einer zweiten Fläche des zweiten Die ist, wobei die DTD-Zwischenverbindungsfelder mehrere DTD-Zwischenverbindungen beinhalten.
  • Beispiel 2 stellt die mikroelektronische Baugruppe aus Beispiel 1 bereit, die ferner ein Vergussmaterial auf der ersten Fläche des zweiten Die beinhaltet.
  • Beispiel 3 stellt die mikroelektronische Baugruppe aus Beispiel 2 bereit, wobei sich die DTPS-Zwischenverbindungen des zweiten Die durch das Vergussmaterial erstrecken.
  • Beispiel 4 stellt die mikroelektronische Baugruppe aus einem der Beispiele 1 bereit, die ferner ein Vergussmaterial auf der zweiten Fläche des zweiten Die beinhaltet.
  • Beispiel 5 stellt die mikroelektronische Baugruppe aus Beispiel 4 bereit, wobei sich die DTD-Zwischenverbindungen des zweiten Die durch das Vergussmaterial erstrecken.
  • Beispiel 6 stellt die mikroelektronische Baugruppe aus einem der Beispiele 1 bereit, die ferner ein Vergussmaterial auf der ersten und zweiten Fläche des zweiten Die beinhaltet.
  • Beispiel 7 stellt die mikroelektronische Baugruppe aus Beispiel 6 bereit, wobei sich die DTPS-Zwischenverbindungen und die DTD-Zwischenverbindungen durch das Vergussmaterial erstrecken.
  • Beispiel 8 stellt die mikroelektronische Baugruppe aus einem der Beispiele 1-7 bereit, die ferner einen dritten Die beinhaltet, wobei sich der Interposer zwischen dem dritten Die und der Stützstruktur befindet.
  • Beispiel 9 stellt die mikroelektronische Baugruppe aus Beispiel 8 bereit, wobei eine aktive Fläche des zweiten Die mit den DTD-Zwischenverbindungen mit einer aktiven Fläche des dritten Die verbunden ist.
  • Beispiel 10 stellt die mikroelektronische Baugruppe aus Beispiel 9 bereit, wobei eine inaktive Fläche des zweiten Die gegenüber der aktiven Fläche des zweiten Die mit den DTPS-Zwischenverbindungen mit der Stützstruktur verbunden ist.
  • Beispiel 11 stellt die mikroelektronische Baugruppe aus einem der Beispiele 9-10 bereit, die ferner ein Lötmaterial auf den DTD-Zwischenverbindungen beinhaltet.
  • Beispiel 12 stellt die mikroelektronische Baugruppe aus einem der Beispiele 9-10 bereit, die ferner ein Lötmaterial auf den DTPS-Zwischenverbindungen beinhaltet.
  • Beispiel 13 stellt die mikroelektronische Baugruppe aus Beispiel 8 bereit, wobei eine inaktive Fläche des zweiten Die mit den DTD-Zwischenverbindungen mit einer aktiven Fläche des dritten Die verbunden ist.
  • Beispiel 14 stellt die mikroelektronische Baugruppe aus Beispiel 13 bereit, wobei eine aktive Fläche des zweiten Die gegenüber der inaktiven Fläche des zweiten Die mit den DTPS-Zwischenverbindungen mit der Stützstruktur verbunden ist.
  • Beispiel 15 stellt die mikroelektronische Baugruppe aus einem der Beispiele 13-14 bereit, die ferner ein Lötmaterial auf den DTD-Zwischenverbindungen beinhaltet.
  • Beispiel 16 stellt die mikroelektronische Baugruppe aus einem der Beispiele 13-14 bereit, die ferner ein Lötmaterial auf den DTPS-Zwischenverbindungen beinhaltet.
  • Beispiel 17 stellt die mikroelektronische Baugruppe aus einem der Beispiele 1-7 bereit, wobei die erste Fläche des zweiten Die eine aktive Komponente beinhaltet.
  • Beispiel 18 stellt die mikroelektronische Baugruppe aus einem der Beispiele 1-7 bereit, wobei die zweite Fläche des zweiten Die eine aktive Komponente beinhaltet.
  • Beispiel 19 stellt ein IC-Gehäuse bereit, das Folgendes beinhaltet: eine Gehäusestütze; einen Interposer; einen ersten die in dem Interposer, wobei der erste die keine Vias aufweist, die sich zwischen einer ersten Fläche des ersten Die und einer zweiten Fläche des ersten Die erstrecken, wobei die zweite Fläche des ersten Die der ersten Fläche des ersten Die gegenüberliegt; einen zweiten Die, wobei sich der Interposer zwischen dem zweiten Die und der Gehäusestütze befindet; mehrere DTPS-Zwischenverbindungen auf der ersten Fläche des ersten Die, wobei die mehreren DTPS-Zwischenverbindungen mit dem ersten Die und der Gehäusestütze gekoppelt sind; und mehrere DTD-Zwischenverbindungen auf der zweiten Fläche des ersten Die, wobei die zweite Fläche der ersten Fläche gegenüberliegt, und die DTD-Zwischenverbindungen mit dem ersten Die und einer aktiven Fläche des zweiten Die gekoppelt sind.
  • Beispiel 20 stellt das IC-Gehäuse aus Beispiel 19 bereit, wobei Durchmesser der DTPS-Zwischenverbindungen größer als Durchmesser der DTD-Zwischenverbindungen sind.
  • Beispiel 21 stellt das IC-Gehäuse aus Beispiel 19 bereit, wobei ein Rastermaß der DTPS-Zwischenverbindungen größer als ein Rastermaß der DTD-Zwischenverbindungen ist.
  • Beispiel 22 stellt das IC-Gehäuse aus einem der Beispiele 19-21 bereit, wobei die zweite Fläche des ersten Die eine aktive Fläche des ersten Die ist.
  • Beispiel 23 stellt das IC-Gehäuse aus einem der Beispiele 19-21 bereit, wobei die zweite Fläche des ersten Die eine inaktive Fläche des ersten Die ist.
  • Beispiel 24 stellt das IC-Gehäuse aus einem der Beispiele 19-21 bereit, das ferner ein Vergussmaterial auf der ersten Fläche des ersten Die beinhaltet, wobei das Vergussmaterial die DTPS-Zwischenverbindungen umgibt.
  • Beispiel 25 stellt das IC-Gehäuse aus einem der Beispiele 19-21 bereit, das ferner ein Vergussmaterial auf der zweiten Fläche des ersten Die beinhaltet, wobei das Vergussmaterial die DTD-Zwischenverbindungen umgibt.
  • Beispiel 26 stellt das IC-Gehäuse aus einem der Beispiele 19-21 bereit, das ferner ein Vergussmaterial auf der ersten und zweiten Fläche des zweiten Die beinhaltet, wobei das Vergussmaterial die DTPS-Zwischenverbindungen und die DTD-Zwischenverbindungen umgibt.
  • Beispiel 27 stellt das IC-Gehäuse aus einem der Beispiele 19-21 bereit, wobei eine aktive Fläche des ersten Die mit den DTD-Zwischenverbindungen mit der aktiven Fläche des zweiten Die verbunden ist.
  • Beispiel 28 stellt das IC-Gehäuse aus Beispiel 27 bereit, wobei eine inaktive Fläche des ersten Die gegenüber der aktiven Fläche des ersten Die mit den DTPS-Zwischenverbindungen mit der Gehäusestütze verbunden ist.
  • Beispiel 29 stellt das IC-Gehäuse aus einem der Beispiele 27-28 bereit, die ferner ein Lötmaterial auf den DTPS-Zwischenverbindungen beinhaltet.
  • Beispiel 30 stellt das IC-Gehäuse aus einem der Beispiele 27-28 bereit, die ferner ein Lötmaterial auf den DTD-Zwischenverbindungen beinhaltet.
  • Beispiel 31 stellt das IC-Gehäuse aus Beispiel 19-21 bereit, wobei eine inaktive Fläche des ersten Die mit den DTD-Zwischenverbindungen mit der aktiven Fläche des zweiten Die verbunden ist.
  • Beispiel 32 stellt das IC-Gehäuse aus Beispiel 31 bereit, wobei eine aktive Fläche des ersten Die gegenüber der aktiven Fläche des ersten Die mit den DTPS-Zwischenverbindungen mit der Stützstruktur verbunden ist.
  • Beispiel 33 stellt das IC-Gehäuse aus einem der Beispiele 31-32 bereit, die ferner ein Lötmaterial auf den DTD-Zwischenverbindungen beinhaltet.
  • Beispiel 34 stellt das IC-Gehäuse aus einem der Beispiele 31-32 bereit, die ferner ein Lötmaterial auf den DTPS-Zwischenverbindungen beinhaltet.
  • Beispiel 35 stellt Verfahren zum Fertigen einer mikroelektronischen Baugruppe bereit, wobei das Verfahren Folgendes beinhaltet: Bereitstellen eines Wafers, der Silicium beinhaltet, wobei der Wafer erste Zwischenverbindungsstrukturen beinhaltet, die auf eine erste Fläche des Wafers plattiert sind; und Strukturieren zweiter Zwischenverbindungsstrukturen auf einer zweiten Fläche des Wafers, wobei eine Ausrichtung der zweiten Zwischenverbindungsstrukturen während des Strukturierens unter Verwendung einer Infrarot(IR)-Ausrichtung mit Referenzierung auf eine Struktur der ersten Zwischenverbindungsstrukturen durchgeführt wird.
  • Beispiel 36 stellt das Verfahren aus Beispiel 35 bereit, das ferner, anschließend an das Strukturieren, Plattieren der zweiten Zwischenverbindungsstrukturen auf der zweiten Fläche des Wafers beinhaltet.
  • Beispiel 37 stellt das Verfahren aus einem der Beispiele 35-36 bereit, wobei die ersten Zwischenverbindungsstrukturen einen anderen Durchmesser als die zweiten Zwischenverbindungsstrukturen aufweisen.
  • Beispiel 38 stellt das Verfahren aus einem der Beispiele 35-36 bereit, wobei die ersten Zwischenverbindungsstrukturen ein anderes Rastermaß als die zweiten Zwischenverbindungsstrukturen aufweisen.
  • Beispiel 39 stellt das Verfahren aus einem der Beispiele 35-36 bereit, wobei das Strukturieren unter Verwendung einer IR-Kamera durchgeführt wird.
  • Beispiel 40 stellt das Verfahren aus einem der Beispiele 35-36 bereit, das ferner Abscheiden eines Fotolackmaterials auf der zweiten Seite des Wafers beinhaltet.
  • Beispiel 41 stellt das Verfahren aus einem der Beispiele 35-36 bereit, wobei der Wafer nichtdotiert ist.
  • Beispiel 42 stellt das Verfahren aus einem der Beispiele 35-36 bereit, das ferner Ablösen des Fotolackmaterials beinhaltet.
  • Beispiel 43 stellt das Verfahren aus Beispiel 42 bereit, wobei das Ablösen nach dem Plattieren durchgeführt wird.
  • Beispiel 44 stellt das Verfahren aus einem der Beispiele 35-36 bereit, wobei die Ausrichtung der zweiten Zwischenverbindungsstrukturen während des Strukturierens ohne Referenzierung auf Substratdurchkontaktierung(TSV)-Markierungen auf der zweiten Fläche des Wafers durchgeführt wird.
  • Die obige Beschreibung von veranschaulichten Implementierungen der Offenbarung, einschließlich dem, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Offenbarung auf die offenbarten genauen Formen beschränken. Obgleich spezielle Implementierungen der Offenbarung und Beispiele dafür hier zu veranschaulichenden Zwecken beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Schutzumfangs der Offenbarung möglich, ein Fachmann auf dem betreffenden Gebiet erkennen wird.

Claims (25)

  1. Mikroelektronische Baugruppe, die Folgendes umfasst: eine Stützstruktur; einen Interposer oberhalb der Stützstruktur; einen ersten Din dem Interposer, wobei der erste Die Substratdurchkontaktierungen (TSVs) beinhaltet; und einen zweiten Die in dem Interposer, wobei der zweite Die keine TSVs aufweist; wobei ein Die-zu-Gehäusestütze(DTPS)-Zwischenverbindungsfeld auf einer ersten Fläche des ersten Die im Wesentlichen identisch mit einem DTPS-Zwischenverbindungsfeld auf einer ersten Fläche des zweiten Die ist, wobei die DTPS-Zwischenverbindungsfelder mehrere DTPS-Zwischenverbindungen zum Verbinden des ersten und zweiten Die mit der Stützstruktur umfassen; und wobei ein Die-zu-Die(DTD)-Zwischenverbindungsfeld auf einer zweiten Fläche des ersten Die im Wesentlichen identisch mit einem DTD-Zwischenverbindungsfeld auf einer zweiten Fläche des zweiten Die ist, wobei die DTD-Zwischenverbindungsfelder mehrere DTD-Zwischenverbindungen umfassen.
  2. Mikroelektronische Baugruppe nach Anspruch 1, die ferner ein Vergussmaterial auf der ersten Fläche des zweiten Die umfasst.
  3. Mikroelektronische Baugruppe nach Anspruch 2, wobei sich die DTPS-Zwischenverbindungsstrukturen des zweiten Die durch das Vergussmaterial erstrecken.
  4. Mikroelektronische Baugruppe nach einem der Ansprüche 1-3, die ferner ein Vergussmaterial auf der zweiten Fläche des zweiten Die umfasst.
  5. Mikroelektronische Baugruppe nach Anspruch 4, wobei sich die DTD-Zwischenverbindungen des zweiten Die durch das Vergussmaterial erstrecken.
  6. Mikroelektronische Baugruppe nach einem der Ansprüche 1-5, die ferner ein Vergussmaterial auf der ersten und zweiten Fläche des zweiten Die umfasst.
  7. Mikroelektronische Baugruppe nach Anspruch 6, wobei sich die DTPS-Zwischenverbindungen und die DTD-Zwischenverbindungen durch das Vergussmaterial erstrecken.
  8. Mikroelektronische Baugruppe nach einem der Ansprüche 1-7, die ferner einen dritten Die umfasst, wobei sich der Interposer zwischen dem dritten Die und der Stützstruktur befindet.
  9. Mikroelektronische Baugruppe nach Anspruch 8, wobei eine aktive Fläche des zweiten Die mit den DTD-Zwischenverbindungen mit einer aktiven Fläche des dritten Die verbunden ist.
  10. Mikroelektronische Baugruppe nach Anspruch 9, wobei eine inaktive Fläche des zweiten Die gegenüber der aktiven Fläche des zweiten Die mit den DTPS-Zwischenverbindungen mit der Stützstruktur verbunden ist.
  11. Mikroelektronische Baugruppe nach einem der Ansprüche 9-10, die ferner ein Lötmaterial auf den DTD-Zwischenverbindungen umfasst.
  12. Mikroelektronische Baugruppe nach einem der Ansprüche 9-10, die ferner ein Lötmaterial auf den DTPS-Zwischenverbindungen umfasst.
  13. Mikroelektronische Baugruppe nach Anspruch 8, wobei eine inaktive Fläche des zweiten Die mit den DTD-Zwischenverbindungen mit einer aktiven Fläche des dritten Die verbunden ist.
  14. Mikroelektronische Baugruppe nach Anspruch 13, wobei eine aktive Fläche des zweiten Die gegenüber der inaktiven Fläche des zweiten Die mit den DTPS-Zwischenverbindungen mit der Stützstruktur verbunden ist.
  15. Mikroelektronische Baugruppe nach einem der Ansprüche 13-14, die ferner ein Lötmaterial auf den DTD-Zwischenverbindungen umfasst.
  16. Mikroelektronische Baugruppe nach einem der Ansprüche 13-14, die ferner ein Lötmaterial auf den DTPS-Zwischenverbindungen umfasst.
  17. Mikroelektronische Baugruppe nach einem der Ansprüche 1-16, wobei die erste Fläche des zweiten Die eine aktive Komponente beinhaltet.
  18. Mikroelektronische Baugruppe nach einem der Ansprüche 1-17, wobei die zweite Fläche des zweiten Die eine aktive Komponente beinhaltet.
  19. Mikroelektronische Baugruppe nach einem der Ansprüche 1-18, wobei Durchmesser der DTPS-Zwischenverbindungen größer als Durchmesser der DTD-Zwischenverbindungen sind.
  20. Mikroelektronische Baugruppe nach einem der Ansprüche 1-19, wobei ein Rastermaß der DTPS-Zwischenverbindungen größer als ein Rastermaß der DTD-Zwischenverbindungen ist.
  21. Verfahren zum Fertigen einer mikroelektronischen Baugruppe, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Wafers, der Silicium umfasst, wobei der Wafer erste Zwischenverbindungsstrukturen beinhaltet, die auf eine erste Fläche des Wafers plattiert sind; und Strukturieren zweiter Zwischenverbindungsstrukturen auf einer zweiten Fläche des Wafers, wobei eine Ausrichtung der zweiten Zwischenverbindungsstrukturen während des Strukturierens mit Referenzierung auf eine Struktur der ersten Zwischenverbindungsstrukturen durchgeführt wird.
  22. Verfahren nach Anspruch 21, das ferner, anschließend an das Strukturieren, Plattieren der zweiten Zwischenverbindungsstrukturen auf der zweiten Fläche des Wafers umfasst.
  23. Verfahren nach einem der Ansprüche 21-22, wobei die ersten Zwischenverbindungsstrukturen einen anderen Durchmesser oder ein anderes Rastermaß als die zweiten Zwischenverbindungsstrukturen aufweisen.
  24. Verfahren nach einem der Ansprüche 21-23, wobei die Ausrichtung der zweiten Zwischenverbindungsstrukturen während des Strukturierens ohne Referenzierung auf Substratdurchkontaktierung(TSV)-Markierungen auf der zweiten Fläche des Wafers durchgeführt wird.
  25. Verfahren nach einem der Ansprüche 21-24, das ferner Abscheiden eines Fotolackmaterials auf der zweiten Seite des Wafers umfasst.
DE102022117951.6A 2021-09-07 2022-07-19 Kostengünstige eingebettete integrierte-schaltung-dies Pending DE102022117951A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/467,666 US20230074181A1 (en) 2021-09-07 2021-09-07 Low cost embedded integrated circuit dies
US17/467,666 2021-09-07

Publications (1)

Publication Number Publication Date
DE102022117951A1 true DE102022117951A1 (de) 2023-03-09

Family

ID=85226285

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022117951.6A Pending DE102022117951A1 (de) 2021-09-07 2022-07-19 Kostengünstige eingebettete integrierte-schaltung-dies

Country Status (3)

Country Link
US (1) US20230074181A1 (de)
CN (1) CN115775790A (de)
DE (1) DE102022117951A1 (de)

Also Published As

Publication number Publication date
US20230074181A1 (en) 2023-03-09
CN115775790A (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
US20210111156A1 (en) Microelectronic assemblies
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112017008327T5 (de) Mikroelektronische anordnungen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112012002506T5 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
US20230085411A1 (en) Glass core with cavity structure for heterogeneous packaging architecture
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE102022129664A1 (de) Packaging architecture with patterned through-dielectric vias and redistribution layers
US20230282615A1 (en) Stacked die packaging architecture with conductive vias on interposer
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet
EP4152366A2 (de) Mikroelektronische anordnungen mit löt- und nichtlötverbindungen
DE102022117951A1 (de) Kostengünstige eingebettete integrierte-schaltung-dies
DE102022119996A1 (de) Siliziumnitrid-liner zur förderung der form-adhäsion in integriertenschaltungen
US20240079337A1 (en) Microelectronic assemblies having power delivery routed through a bridge die
US20240105655A1 (en) Microelectronic assemblies having a bridge die with a lined-interconnect
US20230082706A1 (en) Microelectronic assemblies with direct attach to circuit boards
US20240096809A1 (en) Microelectronic assemblies with mixed copper and solder interconnects having different thicknesses
US20230197679A1 (en) Microelectronic assemblies including interconnects with different solder materials
US20230087367A1 (en) Microelectronic assemblies with through die attach film connections
US20230197661A1 (en) Microelectronic assemblies with silicon nitride multilayer