KR102563424B1 - 반도체 패키지 및 모바일용 전자기기 - Google Patents

Abstract

본 발명은 패키지형 시스템(SIP) 형태로 인쇄회로기판의 양면에 반도체 소자가 실장되되, 금속 단자를 인쇄회로기판의 하면 가장자리 영역에 형성되는 반도체 패키지로서, 본 발명에 의하면, SIP 형태의 반도체 패키지에서 시그널 단자의 구성을 용이하게 하고, 방열 성능을 확보할 수 있다.

Description

반도체 패키지 및 모바일용 전자기기{SEMICONDUCTOR PACKAGE AND ELECTRONIC DEVICE FOR MOBILE}

본 발명은 인쇄회로기판에 반도체 소자를 실장하여 제조되는 반도체 패키지에 관한 것이다.

반도체 패키지는 도 1(a)에 도시된 바와 같이, 패턴이 형성된 인쇄회로기판(1, PCB)에 반도체 소자(2)를 SMT(Surface Mounting Technology) 작업을 통해 실장하여 제조된다.

삭제

나아가, 최근에는 완성품의 크기를 작게 하는 것이 요구되는 경우가 많이 발생됨에 따라 도 2와 같이 인쇄회로기판(1)의 상부면 및 하부면에 반도체 소자(2, 3)를 실장한 패키지형 시스템(SIP, System In Package) 형태로 제조되어 전체적인 모듈의 크기를 상당히 축소할 수 있게 되었다.

그러나, 도 1(a)와 같은 구성에서 시그널 단자(4)는 도 1(b)와 같이 인쇄회로기판(1)의 하부면에 구성되게 되는데, 도 2와 같은 SIP 형태에서는 이러한 시그널 단자를 바닥면에 구성시키는 것이 매우 어려운 사항이 된다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.

한국등록특허공보 제10-0515168호

본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 SIP 형태의 반도체 패키지에서 시그널 단자의 구성을 용이하게 하고, 방열 성능을 확보할 수 있는 반도체 패키지를 제공하는 데 그 목적이 있다.

본 발명에 의한 반도체 패키지는 인쇄회로기판의 상부면 및 하부면에 반도체 소자가 패키지형 시스템(SIP) 형태로 실장되고, 상기 인쇄회로기판의 하부면 가장자리 영역에 형성된 금속 단자를 포함할 수 있다.

또한, 상기 금속 단자는 4개 이상으로 구성되어 SMT(Surface Mounted Technology) 공정시 수평을 유지할 수 있다.

또한, 상기 금속 단자는 실버, 구리, 금, 알루미늄, 아연, 니켈, 철 및 주석에서 선택되는 1종 또는 2종 이상의 합금일 수 있다.

또한, 본 발명에 의한 반도체 패키지는 상기 인쇄회로기판의 하부면에 형성되는 방열 코어를 더 포함할 수 있다.

또한, 상기 방열 코어는 전도성 물질 또는 비전도성 물질일 수 있다.

또한, 상기 방열 코어는 상기 금속 단자와 동일한 재질일 수 있다.

또한, 상기 금속 단자의 길이는 상기 방열 코어의 길이와 동일하거나 길 수 있다.

또한, 상기 방열 코어의 길이는 상기 인쇄회로기판 하부면에 실장된 반도체 소자의 길이보다 길 수 있다.

또한, 본 발명에 의한 반도체 패키지는 상기 인쇄회로기판의 상측에 커버를 구비할 수 있다.

또한, 상기 반도체 패키지는 거리인식용 3D 센서모듈에 탑재되는 발광광원의 VCSEL(Vertical Cavity Surface Emitting Laser) 패키지일 수 있다.

또한, 반도체 패키지를 구비한 모바일용 전자기기일 수 있다.

도 1은 일반적인 반도체 패키지를 도시한 것이다.
도 2는 SIP 형태의 반도체 패키지를 도시한 것이다.
도 3 및 도 4는 각각 본 발명에 의한 반도체 패키지의 상측과 하측의 사시 도면이다.
도 5는 도 3의 A-A 단면을 도시한 것이다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.

본 발명의 바람직한 실시 예를 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지의 기술이나 반복적인 설명은 그 설명을 줄이거나 생략하기로 한다.

도 3은 본 발명에 의한 반도체 패키지의 상측에서의 사시도를 도시한 것이고, 도 4는 본 발명에 의한 반도체 패키지의 하측에서의 사시도를 도시한 것이며, 도 5는 도 3의 A-A 단면을 도시한 것이다.

이하, 도 3 내지 도 5를 참조하여 본 발명의 일 실시예에 의한 반도체 패키지를 설명하기로 한다.

본 발명에 의한 반도체 패키지는 패키지형 시스템(SIP) 형태로 인쇄회로기판(10)의 양면에 반도체 소자(21, 22)가 SMT(Surface Mounting Technology) 공정으로 실장되고, 반도체 소자를 보호하기 위해 인쇄회로기판(10) 상측으로 커버(50)가 결합될 수 있다. 도 4의 경우에는 커버(50)의 도시가 생략되었다.

예를 들어 거리인식용 3D 센서 모듈에 들어가는 발광광원의 VCSEL(Vertical Cavity Surface Emitting Laser) 패키지의 경우에는 인가전류신호 대비 광출력 응답속도가 매우 중요하다.

이는 VCSEL 패키지 내부의 고출력 레이저 다이오드를 damage로부터 보호해 줌으로써 결과적으로 거리인식에 대한 정밀성을 향상시켜야 한다.

그러기 위해서, 인쇄회로기판 상의 회로 패턴은 패턴의 두께, 폭, 부품 소자 간의 거리 등을 최적화하여 디자인되어야 한다.

즉, VCSEL 패키지 내부 전자부품들 간의 회로패턴의 거리가 짧을수록 인덕턴스(Inductance) 값이 최소화되어 유리하고, 이를 위해 기존에 소자 간 거리가 넓은 편인 전자부품을 SIP(System in Package) 타입으로 디자인하여 부품 간 패턴거리를 최소화해 줌으로써 결과적으로 VCSEL 패키지의 응답속도를 빠르게 구현할 수 있게 한다.

본 발명은 인쇄회로기판 상의 반도체 소자 간 패턴 거리를 짧게 하기 위해 SIP 타입에 의한 반도체 패키지를 제공하고, 금속 단자 및 방열 코어 등의 구성을 통해 그에 따른 발열이 패키지에 저해가 되지 않게 한다.

이를 위해, 금속 단자(30)를 인쇄회로기판(10)의 하부면 가장자리 영역에 형성되게 한다. 인쇄회로기판(10)가 중앙부 및 테두리부가 있다고 할 때, 가장자리 영역은 인쇄회로기판(10)의 테두리부를 나타낸다.

금속 단자(30)의 역할은 Main PCB 상의 Signal 및 전원이 인입되고, 실장된 반도체 소자(21, 22)를 통하여 다시 Main PCB로 출력되는 통로의 역할을 한다,

또한, 반도체 소자(21, 22)가 동작됨으로써 발생되는 열을 외부로 전달해주는 방열 역할도 하게 된다.

이러한 금속 단자(30)는 전도성 물질 또는 금속일 수 있고, 실버, 구리, 금, 알루미늄, 아연, 니켈, 철 및 주석에서 선택되는 1종 또는 2종 이상의 합금일 수 있다.

거리인식용 3D 거리센서 모듈에 적용되는 VCSEL(Vertical Cavity Surface Emitting Laser) 패키지에 있어서, VCSEL 패키지 주변으로 반도체 소자를 양면 세라믹 기판 구조로 회로 구성하여 상부면 및 하부면에 위치시키고, 금속 단자(30)를 전도성 물질로 적용함으로써, 메인보드의 전자신호를 패키지로 연결시켜주는 구조에 의해 VCSEL(Vertical Cavity Surface Emitting Laser) 패키지를 모바일 제품에서 중요한 제품 사이즈를 소형화할 수가 있으며, 전도성 브리지를 통해 방열 성능을 개선할 수가 있다.

그리고, 금속 단자(30)는 인쇄회로기판(10)의 하부면의 중앙으로부터 대칭적으로 형성됨으로써, SMT 공정시 수평을 유지할 수 있도록 한다. 예를 들어, 금속 단자(30)는 인쇄회로기판의 하부면의 가장자리 각각에 4개를 형성하게 되어 SMT 공정시 수평을 유지할 수 있다. 금속 단자(30)의 개수가 4개 미만인 경우 SMT 공정시 수평을 유지하기 어렵게 된다. 경우에 따라서는, 실장된 부품의 개수가 증가되면 금속 단자(30)의 수도 4개 이상으로 증가할 수 있다. 실장된 부품의 개수가 많은 경우, 금속 단자(30)가 인쇄회로기판의 하부면의 가장자리 각각에 4개를 형성되면, 나머지 금속 단자(30)의 위치는 인쇄회로기판의 하부면의 가장자리에 위치하면 특별히 제한되지 않는다.

금속 단자(30)에 의해서도 전체적으로 걸리는 전력(Power:W)에 따라서는 방열이 부족할 수 있는데, 이를 위해 방열 코어(40)를 인쇄회로기판(10)의 하부면에 형성시킬 수 있다.

방열 코어(40)는 발열량이 많은 부품에 근접하여 위치시키는 것이 바람직하고, 인쇄회로기판(10) 하부면의 중앙에 위치될 수 있다.

방열 코어(40)의 재질은 전도성 물질 또는 비전도성 물질일 수 있다. 방열 코어(40)의 재질은 금속일 수 있고, 실버, 구리, 금, 알루미늄, 아연, 니켈, 철 및 주석에서 선택되는 1종 또는 2종 이상의 합금일 수 있다. 또는, 방열 코어는 금속 단자(30)와 동일한 재질일 수 있다.

나아가, 금속 단자(30)의 길이는 방열 코어의 길이(40)와 동일하거나 길 수 있다. 금속 단자(30)의 길이는 방열 코어의 길이(40)와 동일하면 방열 효과가 최대가 될 수 있어 더욱 바람직하다. (d2 ≥ d3)

방열 코어(40)의 길이는 상기 인쇄회로기판 하부면에 실장된 반도체 소자(22)의 길이보다 긴 것이 반도체 소자가 바닥에 닿지 않는다는 점에서 바람직하다. (d3 ≥ d1)

이상과 같은 본 발명은 예시된 도면을 참조하여 설명되었지만, 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형될 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정 예 또는 변형 예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이며, 본 발명의 권리범위는 첨부된 특허청구범위에 기초하여 해석되어야 할 것이다.

10 : 인쇄회로기판
21, 22 : 반도체 소자
30 : 금속 단자
40 : 방열 코어
50 : 커버

Claims (11)

1. 인쇄회로기판의 상부면 및 하부면에 반도체 소자가 패키지형 시스템(SIP) 형태로 실장되고,
   상기 인쇄회로기판의 하부면 가장자리 영역에 형성된 금속 단자; 및
   상기 인쇄회로기판의 하부면의 상기 가장자리 영역 및 상기 반도체 소자가 실장된 영역을 제외한 영역에 형성되는 방열 코어를 포함하는 반도체 패키지.
2. 청구항 1에 있어서,
   상기 금속 단자는 4개 이상으로 구성되어 SMT(Surface Mounted Technology) 공정시 수평을 유지하는 것을 특징으로 하는 반도체 패키지.
3. 청구항 1에 있어서,
   상기 금속 단자는 실버, 구리, 금, 알루미늄, 아연, 니켈, 철 및 주석에서 선택되는 1종 또는 2종 이상의 합금인 것을 특징으로 하는 반도체 패키지.
4. 삭제
5. 청구항 1에 있어서,
   상기 방열 코어는 전도성 물질 또는 비전도성 물질인 것을 특징으로 하는 반도체 패키지.
6. 청구항 1에 있어서,
   상기 방열 코어는 상기 금속 단자와 동일한 재질인 것을 특징으로 하는 반도체 패키지.
7. 청구항 1에 있어서,
   상기 금속 단자의 길이는 상기 방열 코어의 길이와 동일하거나 긴 것을 특징으로 하는 반도체 패키지.
8. 청구항 1에 있어서,
   상기 방열 코어의 길이는 상기 인쇄회로기판 하부면에 실장된 반도체 소자의 길이보다 긴 것을 특징으로 하는 반도체 패키지.
9. 청구항 1 내지 3 및 청구항 5 내지 8항의 어느 한 항에 있어서,
   상기 인쇄회로기판의 상측에 커버를 구비하는 것을 특징으로 하는 반도체 패키지.
10. 청구항 1 내지 3 및 청구항 5 내지 8항의 어느 한 항에 있어서,
    상기 반도체 패키지는 거리인식용 3D 센서모듈에 탑재되는 발광광원의 VCSEL(Vertical Cavity Surface Emitting Laser) 패키지인 것을 특징으로 하는 반도체 패키지.
11. 청구항 10항의 반도체 패키지를 구비한 모바일용 전자기기.

Images