KR20220140283A - 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법 - Google Patents

집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20220140283A
KR20220140283A KR1020210046585A KR20210046585A KR20220140283A KR 20220140283 A KR20220140283 A KR 20220140283A KR 1020210046585 A KR1020210046585 A KR 1020210046585A KR 20210046585 A KR20210046585 A KR 20210046585A KR 20220140283 A KR20220140283 A KR 20220140283A
Authority
KR
South Korea
Prior art keywords
substrate
integrated circuit
electronic device
interposer
circuit package
Prior art date
Application number
KR1020210046585A
Other languages
English (en)
Inventor
나태양
배기철
박철우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210046585A priority Critical patent/KR20220140283A/ko
Priority to PCT/KR2022/004870 priority patent/WO2022216006A1/ko
Publication of KR20220140283A publication Critical patent/KR20220140283A/ko
Priority to US18/070,825 priority patent/US20230085764A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 개시의 다양한 실시 예들은 집적 회로 패키지, 그를 포함하는 전자 장치, 및 그의 제조 방법에 관한 것으로, 상기 방법은 기판의 제1 면에 적어도 하나의 제1 소자를 부착하는 동작; 제1 몰딩 부재를 이용하여 상기 제1 면을 몰딩하는 동작; 상기 제1 몰딩 부재를 그라인딩하는 동작; 상기 기판의 제2 면에 적어도 하나의 제2 소자 및 적어도 하나의 연결 부재를 부착하는 동작; 및 전자 장치에 포함되는 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들을 포함하는 인터포저 기판을 상기 기판의 제2 면에 부착하는 동작을 포함할 수 있다. 그 밖의 다양한 실시 예들이 가능하다.

Description

집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법{INTEGRATED CIRCUIT PACKAGE, ELECTRONIC DEVICE INCLUDING THE SAME, AND MANUFACTURING METHOD THEREOF}
본 개시의 다양한 실시 예들은 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법에 관한 것이다.
전자 장치(예: 이동 단말, 스마트 폰, 태블릿 PC(personal computer), 또는 착용형(wearable) 단말)는 다양한 기능을 제공할 수 있다. 예를 들어, 전자 장치는 촬영 기능, 음악 재생 기능, 네비게이션 기능, 통화 기능, 근거리 무선 통신(예: 블루투스(bluetooth), 와이파이(Wi-Fi), 또는 NFC(near field communication)) 기능, 전자 결제 기능 및/또는 음성 인식 기능을 제공할 수 있다.
전자 장치는 상술한 다양한 기능을 제공하기 위하여 다양한 집적 회로(integrated circuit: IC)들을 포함할 수 있다. 전자 장치에 포함되는 집적 회로들은 다양한 방식(예: BGA(ball grid array), LGA(land grid array))으로 패키징될 수 있다. 최근의 전자 장치에 포함되는 집적 회로들은 가볍고, 얇으며, 소형화가 요구됨에 따라 DSM(double side mold) BGA(ball grid array) 방식을 이용하여 패키징되고 있다.
일반적으로, 상기 DSM BGA 패키지의 공정은 기판의 제1 면(상부면)에 부품(component)(예: 집적 회로, 반도체)들을 실장하고, 제1 면에 실장된 부품들을 보호하기 위하여 제1 면을 몰딩하고, 기판의 제2 면(하부면)에 부품들 및 숄더링 볼을 실장하고, 제2 면을 몰딩하고, 제2 면의 몰딩을 그라인딩하고, 제품 정보를 마킹하고, 숄더링 볼 주변의 몰딩을 레이저 어블레이션(laser ablation)하여 숄더링 볼을 외부로 노출시키고, 리볼링(reballing)하고, 패키지 절단(sawing)하며, 및 전자기 차폐(electromagnetic interference(EMI) shielding)는 공정들을 포함할 수 있다.
하지만, 상기 DSM BGA 패키지는 상기 레이저의 편차 및/또는 가공 오차로 인하여 숄더링 볼 주변의 몰딩이 일정하게 어블레이션되지 않고, 편차가 발생할 수 있다. 상기 DSM BGA 패키지는 몰딩이 비정상적으로 어블레이션된 상태에서 리볼링하는 경우 숄더링 볼의 형상이 비정상적일 수 있다. 숄더링 볼의 형상이 비정상적인 DSM BGA 패키지를 인쇄회로기판에 실장하는 경우 실장 불량(예: 단락(short) 불량 및/또는 젖음성(non-wet, wettability) 불량)이 발생할 수 있다.
또한, 상기 DSM BGA 패키지는 하부면의 몰딩을 그라인드하는 경우 하부면에 실장된 부품들이 외부로 노출될 수 있다. 이로 인하여, 기판의 하부면에 실장된 부품들은 외부 충격에 의해 불량(예: 크랙(crack))이 발생할 수 있다.
한편, 동일한 기능을 가지는 집적 회로를 다수의 업체에서 제조하는 경우 동일한 기능을 가지는 집적회로일지라도 각 업체에 따라 기판에 실장되는 부품의 배치를 다르게 하거나, 동일한 기능을 가지는 다른 부품을 사용하여 패키징할 수 있다. 이러한 경우 각 업체마다 DSM BGA 패키지의 볼 맵이 상이할 수 있다. 예를 들면, DSM BGA 패키지가 실장되는 인쇄회로기판의 설계 역시 각 DSM BGA 패키지의 볼 맵에 대응하도록 달라져야 한다. 전자 장치의 제조 시 부품 수급 등의 문제로 다수 업체의 집적회로를 이용하는 경우 전자 장치의 제조사는 다수 업체의 집적회로에 각각 대응하도록 전자 장치에 포함되는 인쇄회로기판을 각각 설계 및 제작해야 한다.
본 개시의 다양한 실시 예들은 인터포저 기판을 이용하여 불량율을 감소할 수 있고, 핀 맵(또는 볼 맵)을 공용화할 수 있고, 패키징 사이즈를 감소할 수 있는 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법을 제공할 수 있다.
본 개시의 다양한 실시 예에 따른 전자 장치는, 예를 들면, 인쇄회로기판; 및 상기 인쇄회로기판에 부착되는 집적 회로 패키지를 포함하고, 상기 집적 회로 패키지는 제1 면 및 상기 제1 면의 반대면인 제2 면에 다수의 소자들이 부착되는 기판; 상기 기판의 제1 면을 커버하는 제1 몰딩 부재; 상기 기판의 제2 면에 부착되며, 상기 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들을 포함하는 인터포저 기판; 및 상기 기판과 상기 인터포저 기판을 전기적으로 연결하는 연결 부재를 포함할 수 있다.
본 개시의 다양한 실시 예에 따른 집적 회로 패키지는, 예를 들면, 제1 면 및 상기 제1 면의 반대면인 제2 면에 다수의 소자들이 부착되는 기판; 상기 기판의 제1 면을 커버하는 제1 몰딩 부재; 상기 기판의 제2 면에 부착되며, 전자 장치에 포함되는 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들을 포함하는 인터포저 기판; 및 상기 기판과 상기 인터포저 기판을 전기적으로 연결하는 연결 부재를 포함할 수 있다.
본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 제조 방법은, 예를 들면, 기판의 제1 면에 적어도 하나의 제1 소자를 부착하는 동작; 제1 몰딩 부재를 이용하여 상기 제1 면을 몰딩하는 동작; 상기 제1 몰딩 부재를 그라인딩하는 동작; 상기 기판의 제2 면에 적어도 하나의 제2 소자 및 적어도 하나의 연결 부재를 부착하는 동작; 및 전자 장치에 포함되는 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들을 포함하는 인터포저 기판을 상기 기판의 제2 면에 부착하는 동작을 포함할 수 있다.
본 개시의 다양한 실시 예들은 랜딩 패드를 포함하는 인터포저 기판을 이용하여 기판의 하부면을 패키징함에 따라, DSM BGA 패키징 공정의 레이저 어블레이션의 편차로 인한 숄더링 볼의 불량 및/또는 집적 회로 패키지의 실장 불량을 해소할 수 있다.
본 개시의 다양한 실시 예들은 기판의 하부면에 실장되는 부품들의 배치 및/또는 크기가 상이하더라도 인터포저 기판을 이용하여 집적 회로의 핀 맵(또는 볼 맵)을 공용화할 수 있다.
본 개시의 다양한 실시 예들은 기판의 하부면에 인터포저 기판을 실장함에 따라 하부면에 실장된 부품들이 외부로 노출되지 않아, 내부 부품을 보호(예: 손상을 방지)할 수 있고, 집적 회로 패키지의 강도를 보완할 수 있다.
본 개시의 다양한 실시 예들은 인터포저 기판을 이용하여 핀 맵(또는 볼 맵)을 최적화할 수 있어, 집적 회로 패키지의 사이즈를 감소할 수 있다.
본 개시의 다양한 실시 예들은 하부면의 몰딩 공정을 제거하여, 집적 회로의 제조(또는 패키징)를 위한 시간 및/또는 비용을 감소할 수 있다.
도 1은 본 개시의 다양한 실시 예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는 본 개시의 한 실시 예들에 따른 집적 회로 패키지의 단면도이다.
도 2b는 본 개시의 한 실시 예들에 따른 집적 회로 패키지의 하부면의 핀 맵의 일 예를 도시한 도면이다.
도 3a는 본 개시의 다른 실시 예에 따른 집적 회로 패키지의 단면도이다.
도 3b는 본 개시의 다른 실시 예에 따른 집적 회로 패키지의 하부면의 볼 맵의 일 예를 도시한 도면이다.
도 4는 본 개시의 또 다른 실시 예에 따른 집적 회로 패키지의 단면도이다.
도 5a는 본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 핀 맵의 공용화를 설명하기 위한 도면이다.
도 5b는 본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 핀 맵의 공용화를 설명하기 위한 도면이다.
도 6a는 본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 패키징 방법을 설명하는 흐름도이다.
도 6b는 본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 패키징 방법을 설명하기 위한 예시도이다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시 예들을 설명한다. 본 개시는 특정 실시 예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있으나, 이는 본 개시의 다양한 실시 예들을 특정한 형태로 한정하려는 것이 아니다. 예를 들어, 본 개시의 실시 예들은 다양하게 변경될 수 있다는 것은 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
도 1은 본 개시의 한 실시 예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성 요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성 요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성 요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성 요소(예: 하드웨어 또는 소프트웨어 구성 요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성 요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성 요소들 중 적어도 하나의 구성 요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성 요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성 요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시 예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시 예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시 예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시 예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성 요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시 예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시 예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
다양한 실시 예에 따르면, 전자 장치(101)에 포함된 다양한 구성들 중 적어도 일부(예: 프로세서(120), 메모리(130), 통신 모듈(190), 전력 관리 모듈(188), 오디오 모듈(170))는 집적 회로(integrated circuit: IC)일 수 있다. 집적 회로는 다양한 방식(예: BGA(ball grid array), LGA(land grid array))으로 패키징될 수 있다. 본 개시의 다양한 실시 예들은 집적 회로를 패키징하는 새로운 구조 및 방법(제조 공정)을 제공할 수 있다. 이하에서는, 본 개시의 다양한 실시 예에 따른 집적 회로의 패키징 구조 및 방법에 대하여 설명하기로 한다.
도 2a는 본 개시의 한 실시 예들에 따른 집적 회로 패키지의 단면도이고, 도 2b는 본 개시의 한 실시 예들에 따른 집적 회로 패키지의 하부면의 핀 맵의 일 예를 도시한 도면이다.
도 2a 및 도 2b를 참조하면, 본 개시의 한 실시 예에 따른 집적 회로 패키지(200)는 기판(substrate)(210), 제1 몰딩 부재(220), 제2 몰딩 부재(230), 인터포저 기판(interposer PCB(printed circuit board))(240), 연결 부재(250) 및 다수의 소자(또는 부품)(260)를 포함할 수 있다.
다양한 실시 예에 따르면, 집적 회로 패키지(200)는 집적 회로(예: 반도체 칩)를 전자 장치(예: 전자 장치(101))에 포함되는 인쇄회로기판(미도시)에 부착(또는 접착, 접합, 결합, 적층)(예: 표면 실장(surface mount))할 수 있도록 패키징하여 형성될 수 있다. 예를 들어, 기판(210)의 제1 면(상부면)에 다수의 제1 소자들(예: 트랜지스터, 다이오드, 캐패시터, 저항 등)(261)을 부착하고, 다수의 제1 소자들(261)을 보호하기 위해 제1 몰딩 부재(220)(예: 세라믹, 금속, 플라스틱(예: 에폭시 몰딩 컴파운드(expoxy molding compound: EMC)))로 기판(210)의 제1 면의 적어도 일부를 몰딩할 수 있다. 다른 실시 예에 따르면, 제1 몰딩 부재(220)에는 전자기 차폐 물질이 첨가되거나, 제1 몰딩 부재(220)의 표면에 전자기 차폐 물질이 도포 또는 부착되어 전자기 차폐 구조를 제공할 수 있다. 이후, 기판(210)의 제2 면(하부면)에 다수의 제2 소자들(262) 및 연결 부재(250)를 부착하고, 제2 몰딩 부재(230)로 기판(210)의 제2 면의 적어도 일부를 몰딩할 수 있다. 기판(210)의 제2 면을 몰딩한 후 연결 부재(250)가 외부로 노출되도록 제2 몰딩 부재(230)를 그라인딩(grinding)할 수 있다. 일 실시 예에 따르면, 상기 그라인딩으로 인하여, 제2 소자들(262) 중 적어도 일부의 외면이 외부로 노출될 수 있다.
상기 제2 몰딩 부재(230)를 그라인딩한 후 인터포저 기판(240)을 기판(210)의 제2 면에 부착할 수 있다. 인터포저 기판(240)은 연결 부재(250)를 통해 기판(210)에 부착될 수 있다. 연결 부재(250) 중 적어도 일부는 기판(210)과 인터포저 기판(240)을 전기적으로 연결할 수 있다. 인터포저 기판(240)은 인쇄회로기판(미도시)과 전기적 연결을 위한 랜딩 패드(241)를 포함할 수 있다. 랜딩 패드(241)는, 도 2b에 도시된 바와 같이, 인터포저 기판(240)의 제1 면(기판(210)의 제2 면과 마주보는 면)(상부면)의 반대면인 제2 면(하부면)에 다행 다열로 배치될 수 있다. 도 2b에 도시된 랜딩 패드(241)의 배치(핀 맵)은 일 예일 뿐, 본 개시의 실시 예를 한정하지는 않는다.
다양한 실시 예에 따르면, 연결 부재(250)는 인터포저 기판(240)과 기판(210) 사이를 전기적 연결할 수 있으며, 인터포저 볼, 숄더링 볼, 구리 코어드 볼(cu-cored ball), 또는 구리 포스트(cu-post)를 포함할 수 있다.
도 3a는 본 개시의 다른 실시 예에 따른 집적 회로 패키지의 단면도이고, 도 3b는 본 개시의 다른 실시 예에 따른 집적 회로 패키지의 하부면의 볼 맵의 일 예를 도시한 도면이다.
도 3a 및 도 3b를 참조하면, 본 개시의 다른 실시 예에 따른 집적 회로 패키지(300)는 기판(310), 제1 몰딩 부재(320), 제2 몰딩 부재(330), 인터포저 기판(340), 연결 부재(350), 제1 소자들(361) 및 제2 소자들(362)을 포함하는 다수의 소자(또는 부품)(360) 및 숄더링 볼(370)을 포함할 수 있다.
상기 기판(310), 제1 몰딩 부재(320), 제2 몰딩 부재(330), 인터포저 기판(340), 연결 부재(350), 및 다수의 소자(360)는 도 2a의 기판(210), 제1 몰딩 부재(220), 제2 몰딩 부재(230), 인터포저 기판(240), 연결 부재(250) 및 다수의 소자(260)와 각각 동일(또는 유사)할 수 있다. 이에 상세한 설명을 생략하기로 한다.
다양한 실시 예에 따르면, 집적 회로 패키지(300)는 볼 작업(예: 볼 드랍(ball drop))을 통해 랜딩 패드(341)에 숄더링 볼(370)을 형성할 수 있다. 이를 통해, 집적 회로 패키지(300)는 BGA 타입으로 형성될 수 있다. 일 실시 예에 따르면, 집적 회로 패키지(300)의 랜딩 패드(341)는, 도 2b에 도시된 형상(예: 직사각형)과 달리, 볼 형성에 적합한 형상을 가질 수 있다.
도 4는 본 개시의 또 다른 실시 예에 따른 집적 회로 패키지의 단면도이다.
도 4를 참조하면, 본 개시의 또 다른 실시 예에 따른 집적 회로 패키지(400)는 기판(410), 제1 몰딩 부재(420), 인터포저 기판(440), 연결 부재(450), 및 제1 소자들(461) 및 제2 소자들(462)을 포함하는 다수의 소자(또는 부품)(460)을 포함할 수 있다.
상기 기판(410), 제1 몰딩 부재(420), 인터포저 기판(440), 연결 부재(450), 및 다수의 소자(또는 부품)(460)은 도 2a의 기판(210), 제1 몰딩 부재(220), 인터포저 기판(240), 연결 부재(250) 및 다수의 소자(260)와 각각 동일(또는 유사)할 수 있다. 이에 상세한 설명을 생략하기로 한다.
다양한 실시 예에 따르면, 집적 회로 패키지(400)는 기판(410)의 제2 면을 몰딩하지 않는다. 이는 인터포저 기판(440)에 의해 기판(410)의 제2 면이 보호될 수 있기 때문이다. 제2 면을 몰딩하지 않아, 집적 회로 패키지(400)는 제조 시간, 제조 비용을 감소할 수 있고, 제조 공정을 단순화할 수 있다.
일 실시 예에 따르면, 집적 회로 패키지(400)는, 도 3a의 집적 회로 패키지(400)와 유사하게, 랜딩 패드(441)에 숄더링 볼(미도시)을 더 포함할 수 있다.
도 5a는 본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 핀 맵의 공용화를 설명하기 위한 도면이고, 도 5b는 본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 핀 맵의 공용화를 설명하기 위한 도면이다.
도 5a 및 도 5b를 참조하면, 본 개시의 다양한 실시 예에 따른 전자 장치에 포함되는 집적 회로 패키지(예: 집적 회로 패키지(200, 300, 400))는 다수의 패키징 업체에서 생산될 수 있다. 이는 전자 장치의 제조사가, 집적 회로 패키지의 원할한 수급을 위하여, 다수의 패키징 업체에 의해 생산된 다수의 집적회로 패키지를 이용하여 전자 장치를 제조할 수 있기 때문이다. 집적 회로 패키지는, 패키지 업체에 따라, 내부에 위치하는 다수의 소자들의 배치가 상이할 수 있다. 예를 들어, 제1 패키징 업체에서 생산된 제1 집적 회로 패키지의 제1 기판(510a)은, 도 5a에 도시된 바와 같이, 다수의 제2 소자들(562a)이 제1 배치 구조를 가질 수 있고, 제2 패키징 업체에서 생산된 제2 집적 회로 패키지의 제2 기판(510b)은, 도 5b에 도시된 바와 같이, 다수의 제2 소자들(562b)이 제1 배치 구조와 상이한 제2 배치 구조를 가질 수 있다.
다양한 실시 예에 따르면, 제1 집적 회로 패키지의 랜딩 패드(541a)의 배치 구조 및 제2 집적 회로 패키지의 랜딩 패드(541b)의 배치 구조는 동일할 수 있다. 다시 말해, 제1 집적 회로 패키지 및 제2 집적 회로 패키지는 동일한 핀 맵(또는 볼 맵)을 가질 수 있다. 예를 들어, 도 5a 및 5b에 도시된 바와 같이, 제1 집적 회로 패키지의 제1 인터포저 기판(540a) 및 제2 집적 회로 패키지의 제2 인터포저 기판(540b)의 제2 면의 핀 맵은 동일할 수 있다.
다양한 실시 예에 따르면, 제1 집적 회로 패키지 및 제2 집적 회로 패키지는 기판과 인터포저 기판 사이의 전기적 연결 구조가 상이할 수 있다. 예를 들어, 도 5a 및 도 5b에 도시된 바와 같이, 제1 집적 회로 패키지의 제1 연결 부재(550a) 및/또는 제1 배선(580a)의 배치 및 제2 집적 회로 패키지의 제2 연결 부재(550b) 및/또는 제2 배선(580b)의 배치는 상이할 수 있다.
상술한 바와 같이, 본 개시의 다양한 실시 예는, 인터포저 기판을 이용하여, 다수의 패키징 업체들에서 생산된 집적 회로 패키지들이 핀 맵(또는 볼 맵)을 공용화할 수 있다. 이로 인하여, 전자 장치의 제조사는 각 업체의 집적 회로 패키지에 대응하여 전자 장치의 인쇄회로기판(미도시)을 별도로 설계 및 제작하지 않을 수 있다. 따라서, 전자 장치의 제조사는 전자 장치의 제조 비용 및/또는 제조 시간을 감소할 수 있다.
도 6a는 본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 패키징 방법을 설명하는 흐름도이고, 도 6b는 본 개시의 다양한 실시 예에 따른 집적 회로 패키지의 패키징 방법을 설명하기 위한 예시도이다.
도 6a 및 도 6b를 참조하면, 본 개시의 다양한 실시 예에 따른 집적 회로 패키지(예: 집적 회로 패키지(200, 300, 400))의 패키징 방법은, 601 동작에서, 기판(예: 기판(210, 310, 410), 제1 기판(510a), 제2 기판(510b))의 제1 면에 다수의 소자를 부착할 수 있다. 예를 들어, 다수의 제1 소자들(661)(예: 다수의 제1 소자들(261))은 기판(610)의 제1 면에 표면 실장(surface mounting)될 수 있다.
다양한 실시 예에 따르면, 상기 방법은, 603 동작에서, 와이어를 본딩할 수 있다. 예를 들어, 제1 소자들(661) 간에 전기적 연결 공정 및/또는 제1 소자들(661)과 기판(610) 간에 전기적 연결 공정이 도전성 와이어(예: 골드 와이어(gold wire))를 이용하여 수행될 수 있다.
다양한 실시 예에 따르면, 상기 방법은, 605 동작에서, 제1 면을 몰딩하고, 그라인딩할 수 있다. 예를 들어, 도 6b의 식별 부호 631의 도면에 도시된 바와 같이, 기판(610)의 제1 면에 다수의 제1 소자들(661)을 실장하고, 제1 몰딩 부재(620)(예: 제1 몰딩 부재(220, 320, 420))를 이용하여 제1 면을 몰딩하고, 제1 몰딩 부재(620)를 그라인딩하여 제1 면에 대한 패키징 공정을 수행할 수 있다.
다양한 실시 예에 따르면, 상기 방법은, 607 동작에서, 기판의 제2 면에 다수의 제2 소자들(662)(예: 제2 소자들(262, 562a, 562b)) 및 연결 부재(650)(예: 연결 부재(250, 350, 450), 제1 연결 부재(550a), 제2 연결 부재(550b))를 부착할 수 있다. 예를 들어, 도 6b의 식별 부호 633의 도면에 도시된 바와 같이, 다수의 제2 소자들(662) 및 연결 부재(650)는 기판(610)의 제2 면에 표면 실장될 수 있다.
다양한 실시 예에 따르면, 상기 방법은, 609 동작에서, 제2 면을 몰딩하고, 그라인딩할 수 있다. 예를 들어, 도 6b의 식별 부호 635 및 637의 도면에 도시된 바와 같이, 제2 몰딩 부재(630)(예: 제2 몰딩 부재(230, 330))를 이용하여 기판(610)의 제2 면을 몰딩하고, 연결 부재(650) 및 제2 소자(652)의 표면이 외부로 노출되도록 제2 몰딩 부재(630)의 일부를 그라인딩할 수 있다. 어떤 실시 예에 따르면, 609 동작은 생략될 수 있다. 예를 들어, 도 4의 집적 회로 패키지를 생산하는 경우 609 동작은 생략될 수 있다.
다양한 실시 예에 따르면, 상기 방법은, 611 동작에서, 제2 면에 인터포저 기판(640)(예: 인터포저 기판(240, 340, 440), 제1 인터포저 기판(540a), 제2 인터포저 기판(540b))을 부착할 수 있다. 예를 들어, 도 6b의 식별 부호 639의 도면에 도시된 바와 같이, 기판(610)의 제2 면에 인터포저 기판(640)을 표면 실장할 수 있다.
다양한 실시 예에 따르면, 상기 방법은, 613 동작에서, 인터포저 기판의 랜딩 패드(예: 랜딩 패드(241, 341, 441, 541a, 541b))에 숄더링 볼을 형성할 수 있다. 어떤 실시 예에 따르면, 613 동작은 생략될 수 있다. 예를 들어, 상기 방법은 도 3a 및 도 3b의 집적 회로 패키지와 같이, BGA 타입의 집적 회로 패키지를 생산하는 경우에 613 동작을 수행할 수 있다.
본 개시의 다양한 실시 예에 따르면, 전자 장치(예: 전자 장치(101))는 인쇄회로기판; 및 상기 인쇄회로기판에 부착되는 집적 회로 패키지(예: 집적 회로 패키지(200, 300, 400))를 포함할 수 있다. 상기 집적 회로 패키지는 제1 면 및 상기 제1 면의 반대면인 제2 면에 다수의 소자들이 부착되는 기판(예: 기판(210, 310, 410, 610), 제1 기판(510a), 제2 기판(510b)); 상기 기판의 제1 면을 커버하는 제1 몰딩 부재(예: 제1 몰딩 부재(220, 320, 420, 620)); 상기 기판의 제2 면에 부착되며, 상기 인쇄회로기판과 전기적 연결을 위한 랜딩 패드(예: 랜딩 패드(241, 341, 441, 541a, 541b))들을 포함하는 인터포저 기판(예: 인터포저 기판(240, 340, 440, 640), 제1 인터포저 기판(540a), 제2 인터포저 기판(540b)); 및 상기 기판과 상기 인터포저 기판을 전기적으로 연결하는 연결 부재(예: 연결 부재(250, 350, 450, 650), 제1 연결 부재(550a), 제2 연결 부재(550b))를 포함할 수 있다.
다양한 실시 예에 따르면, 상기 연결 부재는 인터포저 볼을 포함할 수 있다.
다양한 실시 예에 따르면, 상기 기판은 상기 다수의 소자들이 제1 배치 구조를 가지는 제1 기판(예: 제1 기판(510a)); 또는 상기 다수의 소자들이 상기 제1 배치 구조와 상이한 제2 배치 구조를 가지는 제2 기판(예: 제2 기판(510b))을 포함할 수 있다.
다양한 실시 예에 따르면, 상기 인터포저 기판은 상기 제1 기판에 대응하는 제1 인터포저 기판(예: 제1 인터포저 기판(540a)); 또는 상기 제2 기판에 대응하는 제2 인터포저 기판(예: 제2 인터포저 기판(540b))을 포함할 수 있다.
다양한 실시 예에 따르면, 상기 제1 인터포저 기판 및 상기 제2 인터포저 기판은 동일한 구조의 랜딩 패드들을 포함할 수 있고, 상기 제1 기판과 상기 제1 인터포저 기판 사이의 전기적 연결 구조와 상기 제2 기판과 상기 제2 인터포저 기판 사이의 전기적 연결 구조는 상이할 수 있다.
다양한 실시 예에 따르면, 상기 집적 회로 패키지는 상기 기판의 제2 면과 상기 인터포저 기판 사이에 위치하고, 상기 제2 면을 커버하는 제2 몰딩 부재(예: 제2 몰딩 부재(230, 330. 630))를 더 포함할 수 있다.
다양한 실시 예에 따르면, 상기 집적 회로 패키지는 상기 랜딩 패드에 형성되는 숄더링 볼(예: 숄더링 볼(370))을 더 포함할 수 있다.
본 개시의 다양한 실시 예에 따르면, 집적 회로 패키지(예: 집적 회로 패키지(200, 300, 400))는 제1 면 및 상기 제1 면의 반대면인 제2 면에 다수의 소자들이 부착되는 기판(예: 기판(210, 310, 410, 610), 제1 기판(510a), 제2 기판(510b)); 상기 기판의 제1 면을 커버하는 제1 몰딩 부재(예: 제1 몰딩 부재(220, 320, 420, 620)); 상기 기판의 제2 면에 부착되며, 전자 장치에 포함되는 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들(예: 랜딩 패드(241, 341, 441, 541a, 541b))을 포함하는 인터포저 기판(예: 인터포저 기판(240, 340, 440, 640), 제1 인터포저 기판(540a), 제2 인터포저 기판(540b)); 및 상기 기판과 상기 인터포저 기판을 전기적으로 연결하는 연결 부재(예: 연결 부재(250, 350, 450, 650), 제1 연결 부재(550a), 제2 연결 부재(550b))를 포함할 수 있다.
다양한 실시 예에 따르면, 상기 연결 부재는 인터포저 볼을 포함할 수 있다.
다양한 실시 예에 따르면, 상기 기판은 상기 다수의 소자들이 제1 배치 구조를 가지는 제1 기판(예: 제1 기판(510a)); 또는 상기 다수의 소자들이 상기 제1 배치 구조와 상이한 제2 배치 구조를 가지는 제2 기판(예: 제2 기판(510b))을 포함할 수 있다.
다양한 실시 예에 따르면, 상기 인터포저 기판은 상기 제1 기판에 대응하는 제1 인터포저 기판(예: 제1 인터포저 기판(540a)); 또는 상기 제2 기판에 대응하는 제2 인터포저 기판(예: 제2 인터포저 기판(540b))을 포함할 수 있다.
다양한 실시 예에 따르면, 상기 제1 인터포저 기판 및 상기 제2 인터포저 기판은 동일한 구조의 랜딩 패드들을 포함할 수 있고, 상기 제1 기판과 상기 제1 인터포저 기판 사이의 전기적 연결 구조와 상기 제2 기판과 상기 제2 인터포저 기판 사이의 전기적 연결 구조는 상이할 수 있다.
다양한 실시 예에 따르면, 상기 집적회로패키지는 상기 기판의 제2 면과 상기 인터포저 기판 사이에 위치하고, 상기 제2 면을 커버하는 제2 몰딩 부재(예: 제2 몰딩 부재(230, 330, 630))를 더 포함할 수 있다.
다양한 실시 예에 따르면, 상기 집적회로패키지는 상기 랜딩 패드에 형성되는 숄더링 볼(예: 숄더링 볼(370))을 더 포함할 수 있다.
본 개시의 다양한 실시 예에 따르면, 집적 회로 패키지의 제조 방법은 기판(예: 기판(210, 310, 410, 610), 제1 기판(510a), 제2 기판(510b))의 제1 면에 적어도 하나의 제1 소자(예: 제1 소자(261, 361, 461, 661))를 부착하는 동작; 제1 몰딩 부재(예: 제1 몰딩 부재(220, 320, 420, 620))를 이용하여 상기 제1 면을 몰딩하는 동작; 상기 제1 몰딩 부재를 그라인딩하는 동작; 상기 기판의 제2 면에 적어도 하나의 제2 소자(예: 제2 소자(262, 362, 462, 662)) 및 적어도 하나의 연결 부재(예: 연결 부재(250, 350, 450, 650), 제1 연결 부재(550a), 제2 연결 부재(550b))를 부착하는 동작; 및 전자 장치(예: 전자 장치(101))에 포함되는 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들(예: 랜딩 패드(241, 341, 441, 541a, 541b))을 포함하는 인터포저 기판(예: 인터포저 기판(240, 340, 440, 640), 제1 인터포저 기판(540a), 제2 인터포저 기판(540b))을 상기 기판의 제2 면에 부착하는 동작을 포함할 수 있다.
다양한 실시 예에 따르면, 상기 방법은 제2 몰딩 부재(예: 제2 몰딩 부재(230, 330, 630))를 이용하여 상기 제2 면을 몰딩하는 동작; 및 상기 제1 몰딩 부재를 그라인딩하는 동작을 더 포함할 수 있다.
다양한 실시 예에 따르면, 상기 방법은 상기 인터포저 기판의 랜딩 패드들에 숄더링 볼(예: 숄더링 볼(370))을 형성하는 동작을 더 포함할 수 있다.
다양한 실시 예에 따르면, 상기 연결 부재는 인터포저 볼을 포함할 수 있다.
본 개시에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 개시의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 개시의 다양한 실시 예들 및 이에 사용된 용어들은 본 개시에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성 요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 개시에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성 요소를 다른 해당 구성 요소와 구분하기 위해 사용될 수 있으며, 해당 구성 요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성 요소가 다른(예: 제 2) 구성 요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성 요소가 상기 다른 구성 요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성 요소를 통하여 연결될 수 있다는 것을 의미한다.
본 개시의 다양한 실시 예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 개시의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 개시의 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성 요소들의 각각의 구성 요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성 요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성 요소들 중 하나 이상의 구성 요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성 요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성 요소들(예: 모듈 또는 프로그램)은 하나의 구성 요소로 통합될 수 있다. 이런 경우, 통합된 구성 요소는 상기 복수의 구성 요소들 각각의 구성 요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성 요소들 중 해당 구성 요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

  1. 전자 장치에 있어서,
    인쇄회로기판; 및
    상기 인쇄회로기판에 부착되는 집적 회로 패키지를 포함하고,
    상기 집적 회로 패키지는
    제1 면 및 상기 제1 면의 반대면인 제2 면에 다수의 소자들이 부착되는 기판;
    상기 기판의 제1 면을 커버하는 제1 몰딩 부재;
    상기 기판의 제2 면에 부착되며, 상기 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들을 포함하는 인터포저 기판; 및
    상기 기판과 상기 인터포저 기판을 전기적으로 연결하는 연결 부재를 포함하는 전자 장치.
  2. 제 1 항에 있어서,
    상기 연결 부재는
    인터포저 볼을 포함하는 전자 장치.
  3. 제 1 항에 있어서,
    상기 기판은
    상기 다수의 소자들이 제1 배치 구조를 가지는 제1 기판; 또는
    상기 다수의 소자들이 상기 제1 배치 구조와 상이한 제2 배치 구조를 가지는 제2 기판을 포함하는 전자 장치.
  4. 제 3 항에 있어서,
    상기 인터포저 기판은
    상기 제1 기판에 대응하는 제1 인터포저 기판; 또는
    상기 제2 기판에 대응하는 제2 인터포저 기판을 포함하는 전자 장치.
  5. 제 4 항에 있어서,
    상기 제1 인터포저 기판 및 상기 제2 인터포저 기판은 동일한 구조의 랜딩 패드들을 포함하며, 및
    상기 제1 기판과 상기 제1 인터포저 기판 사이의 전기적 연결 구조와 상기 제2 기판과 상기 제2 인터포저 기판 사이의 전기적 연결 구조는 상이한 전자 장치.
  6. 제 1 항에 있어서,
    상기 집적 회로 패키지는
    상기 기판의 제2 면과 상기 인터포저 기판 사이에 위치하고, 상기 제2 면을 커버하는 제2 몰딩 부재를 더 포함하는 전자 장치.
  7. 제 6 항에 있어서,
    상기 집적 회로 패키지는
    상기 랜딩 패드에 형성되는 숄더링 볼을 더 포함하는 전자 장치.
  8. 제 1 항에 있어서,
    상기 집적 회로 패키지는
    상기 랜딩 패드에 형성되는 숄더링 볼을 더 포함하는 전자 장치.
  9. 집적 회로 패키지에 있어서,
    제1 면 및 상기 제1 면의 반대면인 제2 면에 다수의 소자들이 부착되는 기판;
    상기 기판의 제1 면을 커버하는 제1 몰딩 부재;
    상기 기판의 제2 면에 부착되며, 전자 장치에 포함되는 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들을 포함하는 인터포저 기판; 및
    상기 기판과 상기 인터포저 기판을 전기적으로 연결하는 연결 부재를 포함하는 집적 회로 패키지.
  10. 제 9 항에 있어서,
    상기 연결 부재는
    인터포저 볼을 포함하는 집적 회로 패키지.
  11. 제 9 항에 있어서,
    상기 기판은
    상기 다수의 소자들이 제1 배치 구조를 가지는 제1 기판; 또는
    상기 다수의 소자들이 상기 제1 배치 구조와 상이한 제2 배치 구조를 가지는 제2 기판을 포함하는 집적 회로 패키지.
  12. 제 11 항에 있어서,
    상기 인터포저 기판은
    상기 제1 기판에 대응하는 제1 인터포저 기판; 또는
    상기 제2 기판에 대응하는 제2 인터포저 기판을 포함하는 집적 회로 패키지.
  13. 제 12 항에 있어서,
    상기 제1 인터포저 기판 및 상기 제2 인터포저 기판은 동일한 구조의 랜딩 패드들을 포함하며, 및
    상기 제1 기판과 상기 제1 인터포저 기판 사이의 전기적 연결 구조와 상기 제2 기판과 상기 제2 인터포저 기판 사이의 전기적 연결 구조는 상이한 집적 회로 패키지.
  14. 제 9 항에 있어서,
    상기 기판의 제2 면과 상기 인터포저 기판 사이에 위치하고, 상기 제2 면을 커버하는 제2 몰딩 부재를 더 포함하는 집적 회로 패키지.
  15. 제 14 항에 있어서,
    상기 랜딩 패드에 형성되는 숄더링 볼을 더 포함하는 집적 회로 패키지.
  16. 제 9 항에 있어서,
    상기 랜딩 패드에 형성되는 숄더링 볼을 더 포함하는 집적 회로 패키지.
  17. 집적 회로 패키지의 제조 방법에 있어서,
    기판의 제1 면에 적어도 하나의 제1 소자를 부착하는 동작;
    제1 몰딩 부재를 이용하여 상기 제1 면을 몰딩하는 동작;
    상기 제1 몰딩 부재를 그라인딩하는 동작;
    상기 기판의 제2 면에 적어도 하나의 제2 소자 및 적어도 하나의 연결 부재를 부착하는 동작; 및
    전자 장치에 포함되는 인쇄회로기판과 전기적 연결을 위한 랜딩 패드들을 포함하는 인터포저 기판을 상기 기판의 제2 면에 부착하는 동작을 포함하는 방법.
  18. 제 17 항에 있어서,
    제2 몰딩 부재를 이용하여 상기 제2 면을 몰딩하는 동작; 및
    상기 제1 몰딩 부재를 그라인딩하는 동작을 더 포함하는 방법.
  19. 제 17 항 또는 제 18항에 있어서,
    상기 인터포저 기판의 랜딩 패드들에 숄더링 볼을 형성하는 동작을 더 포함하는 방법.
  20. 제 17 항에 있어서,
    상기 연결 부재는
    인터포저 볼을 포함하는 방법.
KR1020210046585A 2021-04-09 2021-04-09 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법 KR20220140283A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210046585A KR20220140283A (ko) 2021-04-09 2021-04-09 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법
PCT/KR2022/004870 WO2022216006A1 (ko) 2021-04-09 2022-04-05 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법
US18/070,825 US20230085764A1 (en) 2021-04-09 2022-11-29 Integrated circuit package, electronic device including the same, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210046585A KR20220140283A (ko) 2021-04-09 2021-04-09 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220140283A true KR20220140283A (ko) 2022-10-18

Family

ID=83545553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210046585A KR20220140283A (ko) 2021-04-09 2021-04-09 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20230085764A1 (ko)
KR (1) KR20220140283A (ko)
WO (1) WO2022216006A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198858B1 (ko) * 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US9853446B2 (en) * 2015-08-27 2017-12-26 Qualcomm Incorporated Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
US20200312733A1 (en) * 2019-03-29 2020-10-01 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11569172B2 (en) * 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture

Also Published As

Publication number Publication date
US20230085764A1 (en) 2023-03-23
WO2022216006A1 (ko) 2022-10-13

Similar Documents

Publication Publication Date Title
US20230156902A1 (en) Electronic device including printed circuit board structure including thermal interface material
KR20220140283A (ko) 집적 회로 패키지, 그를 포함하는 전자 장치 및 그의 제조 방법
KR20220130387A (ko) 쉴드 캔의 연결 부재를 포함하는 전자 장치
KR20220092073A (ko) 방열 구조를 포함하는 전자 장치
KR20220114939A (ko) 안테나 모듈을 포함하는 전자 장치 및 그의 동작 방법
US12089384B2 (en) Electronic device
US20240030648A1 (en) Receptacle connector
US20230116299A1 (en) Electronic device comprising printed circuit board
KR20230120534A (ko) 인터포저를 포함하는 전자 장치 및 그 제조 방법
WO2022215851A1 (ko) 기판을 기준으로 다이의 반대편에 배치되는 캐패시터를 포함하는 패키지 장치
EP4274389A1 (en) Flexible circuit board and electronic device comprising same
EP4373225A1 (en) Electronic device comprising thermosetting bonding sheet
US20230371180A1 (en) Double-sided arrangement type electronic component module and electronic device including same
EP4326014A1 (en) Circuit board and electronic device comprising same
EP4255127A1 (en) Electronic device including interposer and method for manufacturing same
KR20240139492A (ko) 커넥터를 포함하는 전자 장치
KR20230132331A (ko) 브릿지 인쇄회로기판을 포함하는 전자 장치
KR20230015773A (ko) 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치
KR20220014729A (ko) 손상 방지를 위한 보강 구조를 포함하는 전자 장치
KR20230118406A (ko) 인터포저 인쇄 회로 기판을 포함하는 전자 장치
KR20220121020A (ko) 인쇄 회로 기판 어셈블리
KR20220132908A (ko) 광학센서 모듈 및 이의 제조방법과, 광학센서 모듈을 포함하는 전자 장치
KR20230069756A (ko) 열 전도성 계면 물질을 수용하는 인쇄 회로 기판 구조체를 포함하는 전자 장치
KR20230120529A (ko) 자가정렬 기능을 갖는 스페이서를 포함하는 인쇄 회로 기판 어셈블리 및 이를 포함하는 전자 장치
KR20240021657A (ko) 커넥터 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination