TWI694581B - 靜電放電防護裝置與具有電容的整合被動元件 - Google Patents

靜電放電防護裝置與具有電容的整合被動元件 Download PDF

Info

Publication number
TWI694581B
TWI694581B TW107147215A TW107147215A TWI694581B TW I694581 B TWI694581 B TW I694581B TW 107147215 A TW107147215 A TW 107147215A TW 107147215 A TW107147215 A TW 107147215A TW I694581 B TWI694581 B TW I694581B
Authority
TW
Taiwan
Prior art keywords
capacitor
transistor
coupled
power rail
impedance
Prior art date
Application number
TW107147215A
Other languages
English (en)
Other versions
TW202025434A (zh
Inventor
鍾育華
王泰瑞
馮捷威
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW107147215A priority Critical patent/TWI694581B/zh
Priority to CN201910159382.5A priority patent/CN111370400B/zh
Priority to US16/406,032 priority patent/US11088135B2/en
Application granted granted Critical
Publication of TWI694581B publication Critical patent/TWI694581B/zh
Publication of TW202025434A publication Critical patent/TW202025434A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種靜電放電防護裝置與具有電容的整合被動元件。所述靜電放電防護裝置包括配置在封裝的重佈線層結構中的電晶體、阻抗以及電容。電晶體的第一端與第二端分別耦接至重佈線層結構的第一電力軌線與第二電力軌線。阻抗的第一端耦接至第一電力軌線。阻抗的第二端耦接至電晶體的控制端。電容的第一端耦接至阻抗的第二端。電容的第二端耦接至第二電力軌線。

Description

靜電放電防護裝置與具有電容的整合被動元件
本發明是有關於一種積體電路的封裝，且特別是有關於一種靜電放電防護裝置與具有電容的整合被動元件。
扇出型（fan-out）封裝被視為下世代高性價比、高整合度的積體電路（Integrated circuit, IC）封裝技術。一些研究指出，多晶片封裝（multi-chip package, MCP）容易衍生出帶電器件模式（charged-device model, CDM）的靜電放電（electrostatic discharge, ESD）。此ESD電流往往會損壞晶片（積體電路）。一般ESD防護電路被配置在晶片（積體電路）內。被配置在晶片內的一般ESD防護電路會增加晶片的佈局面積，降低生產效益。
靜電放電（electrostatic discharge, ESD）防護裝置可以被配置於矽中介層（interposer）內。為減少製作成本（為了減少光罩數量），被配置於矽中介層內的ESD防護電路可以採用二極體（diode）等被動元件作為ESD防護元件。
本發明實施例提供一種靜電放電（electrostatic discharge, ESD）防護裝置與具有電容的整合被動元件（IPD，Integrated Passive Device），其可以被實現在封裝（Package）的重佈線層（redistribution layer, RDL）結構中。
本發明的一實施例提供一種ESD防護裝置。所述ESD防護裝置包括第一電晶體、阻抗以及電容。第一電晶體配置在封裝的RDL結構中。第一電晶體的第一端與第二端分別耦接至RDL結構的第一電力軌線與第二電力軌線。在封裝中容置有至少一個積體電路。所述積體電路的第一電力焊墊與第二電力焊墊分別耦接至RDL結構的第一電力軌線與第二電力軌線。阻抗配置在RDL結構中。阻抗的第一端耦接至第一電力軌線。阻抗的第二端耦接至第一電晶體的控制端。電容配置在RDL結構中。電容的第一端耦接至阻抗的第二端。電容的第二端耦接至第二電力軌線。
本發明的一實施例提供一種具有電容的整合被動元件。所述整合被動元件包括第一電容以及第二電容。第一電容配置在封裝的RDL結構中。在封裝中容置有至少一個積體電路，所述積體電路的至少一個焊墊經由該RDL結構分別耦接至該封裝的至少一個接腳。第二電容配置在RDL結構中。第二電容的第一端耦接至第一電容的第一端。第二電容的第二端耦接至第一電容的第二端。RDL結構的導電部件作為第二電容的一電極板。在RDL結構的垂直投影面中，該導電部件對第一電容完全重疊或部分重疊。
本發明的一實施例提供一種ESD防護裝置。所述ESD防護裝置包括第一電晶體、第二電晶體、阻抗以及電容。第一電晶體的第一端與第二端分別耦接至第一電力軌線與第二電力軌線。阻抗的第一端耦接至第一電力軌線。阻抗的第二端耦接至第一電晶體的控制端。電容的第一端耦接至阻抗的第二端。電容的第二端耦接至第二電力軌線。第二電晶體的控制端耦接至阻抗的第二端與電容的第一端。第二電晶體的第一端耦接至封裝的信號接腳。第二電晶體的第二端耦接至第一電力軌線或第二電力軌線。
基於上述，本發明諸實施例所述ESD防護裝置與具有電容的整合被動元件可以被實現在封裝的RDL結構中，以提供ESD防護功能。在一些實施例中，所述ESD防護裝置的電容包括配置在封裝的RDL結構中的第一電容以及第二電容。RDL結構的一個導電部件作為第二電容的一電極板。在RDL結構的垂直投影面中，所述導電部件對第一電容完全重疊或部分重疊，以減少電容的布局面積。
為讓本發明能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例所繪示被配置於封裝（Package）100的一種靜電放電（ESD）防護裝置110的電路方塊（circuit block）示意圖。封裝100具有重佈線層（redistribution layer, RDL）結構與多個接腳。本實施例並不限制封裝100的RDL結構的實施方式。舉例來說，依照設計需求，封裝100的所述RDL結構可以包括習知的RDL結構以及/或是其他的RDL結構。
封裝100可以容置一個或多個積體電路（或稱晶片，例如圖1所示積體電路120）。所述RDL結構與積體電路120被配置在封裝100中，其中所述RDL結構在積體電路120的外部。
積體電路120可以通過封裝100的RDL結構而電性耦接至一個或多個接腳。舉例來說，積體電路120的一個信號焊墊123可以經由封裝100的RDL結構的信號導線W1而耦接至封裝100的信號接腳SP1。再舉例來說，積體電路120的第一電力焊墊121可以耦接至封裝100的RDL結構的第一電力軌線PR1，而積體電路120的第二電力焊墊122可以耦接至封裝100的RDL結構的第二電力軌線PR2。因此，積體電路120可以通過RDL結構的第一電力軌線PR1而電性耦接至第一電力接腳PP1，以及積體電路120可以通過RDL結構的第二電力軌線PR2而電性耦接至第二電力接腳PP2。依照設計需求，當第一電力軌線PR1為系統電壓軌線時，第二電力軌線PR2可以是參考電壓軌線（例如接地電壓軌線）。當第一電力軌線PR1為所述參考電壓軌線時，第二電力軌線PR2可以是所述系統電壓軌線。
ESD防護裝置110被配置在封裝100的所述RDL結構中，亦即所述ESD防護裝置110在積體電路120的外部。ESD防護裝置110包括電晶體111、阻抗112、電容113、電晶體114、電晶體115與電晶體116。電晶體111、阻抗112、電容113、電晶體114、電晶體115與電晶體116均被配置在封裝100的RDL結構中。依照設計需求，電晶體111、電晶體114、電晶體115以及/或是電晶體116可以是多個薄膜電晶體（thin film transistor, TFT）或是陣列式排列的薄膜電晶體，為方便說明，圖示與內文皆以一個薄膜電晶體表示。再者，薄膜電晶體的半導體層材料可以是多晶矽(poly silicon)、金屬氧化物，例如氧化銦鎵鋅(IGZO)、微晶矽(microcrystalline silicon)或是其他類型的半導體材料。舉例來說，電晶體111、電晶體114、電晶體115以及/或是電晶體116可以是P型低溫多晶矽薄膜電晶體(low temperature polysilicon thin film transistor, LTPS-TFT)。
電晶體111的第一端（例如源極）與控制端（例如閘極）耦接至第一電力軌線PR1（例如系統電壓軌線）。電晶體111的第二端（例如汲極）耦接至第二電力軌線PR2（例如接地電壓軌線）。因此，電晶體111可以作為二極體，其中電晶體111的第一端與控制端相當於二極體的陰極，而電晶體111的第二端相當於二極體的陽極。圖1所示電晶體111被繪示為一個p通道金屬氧化物半導體（p-channel metal oxide semiconductor, PMOS）電晶體，然而在其他實施例中，圖1所示電晶體111可能是n通道金屬氧化物半導體（n-channel metal oxide semiconductor, NMOS）電晶體或是其他電晶體。在以NMOS電晶體實現電晶體111的情況下，電晶體111的第一端（例如源極）與控制端（例如閘極）耦接至第二電力軌線PR2（例如接地電壓軌線），而電晶體111的第二端（例如汲極）耦接至第一電力軌線PR1（例如系統電壓軌線）。在一些實施例中，電晶體111可以依照設計需求而被省略。
阻抗112的第一端耦接至所述RDL結構的第一電力軌線PR1。電容113的第一端耦接至阻抗112的第二端。電容113的第二端耦接至所述RDL結構的第二電力軌線PR2。電晶體114的控制端（例如閘極）耦接至阻抗112的第二端與電容113的第一端。電晶體114的第一端（例如源極）耦接至所述RDL結構的第一電力軌線PR1（例如系統電壓軌線）。電晶體114的第二端（例如汲極）耦接至所述RDL結構的第二電力軌線PR2（例如接地電壓軌線）。圖1所示電晶體114被繪示為一個PMOS電晶體，然而在其他實施例中，圖1所示電晶體114可能是NMOS電晶體或是其他電晶體。在以NMOS電晶體實現電晶體114的情況下，電晶體114的第一端（例如汲極）耦接至所述RDL結構的第一電力軌線PR1，而電晶體114的第二端（例如源極）耦接至所述RDL結構的第二電力軌線PR2。
電晶體115的第一端（例如源極）與控制端（例如閘極）耦接至第一電力軌線PR1（例如系統電壓軌線）。電晶體115的第二端（例如汲極）耦接至封裝100的信號接腳SP1。因此，電晶體115可以作為二極體，其中電晶體115的第一端與控制端相當於二極體的陰極，而電晶體115的第二端相當於二極體的陽極。圖1所示電晶體115被繪示為一個PMOS電晶體，然而在其他實施例中，圖1所示電晶體115可能是NMOS電晶體或是其他電晶體。在以NMOS電晶體實現電晶體115的情況下，電晶體115的第一端（例如源極）與控制端（例如閘極）耦接至第二電力軌線PR2（例如接地電壓軌線），而電晶體115的第二端（例如汲極）耦接至第一電力軌線PR1（例如系統電壓軌線）。在一些實施例中，電晶體115可以依照設計需求而被省略。
電晶體116的第一端（例如源極）與控制端（例如閘極）耦接至信號接腳SP1。電晶體116的第二端（例如汲極）耦接至第二電力軌線PR2（例如接地電壓軌線）。電晶體116的實施細節可以參照電晶體115的相關說明來類推，故不再贅述。
圖1所示ESD防護裝置110可以被整合至封裝100的所述RDL結構內。因此，ESD防護裝置110可適用於任何面板製造製程，例如面板級扇出型封裝（Fan-Out Panel Level Packaging, FOPLP）製程。
圖2是依照本發明的一實施例說明封裝100的布局結構的剖面示意圖。封裝100的多個接腳（例如圖2所示第一電力接腳PP1）電性耦接至基板（substrate）200的不同焊墊（未繪示）。依照設計需求，基板200可以是顯示面板的玻璃基板、印刷電路板或是其他電路基板。封裝100包括RDL結構101。RDL結構101上方覆蓋了封裝材料（不導電材料），以保護RDL結構101、積體電路120與積體電路140。圖2所示封裝100、RDL結構101、ESD防護裝置110、積體電路120、信號接腳SP1、第一電力接腳PP1以及第二電力接腳PP2可以參照圖1的實施例所述封裝100、RDL結構、ESD防護裝置110、積體電路120、信號接腳SP1、第一電力接腳PP1以及第二電力接腳PP2的相關說明。
於圖2所示實施例中，封裝100容置了積體電路120與積體電路140。積體電路140可以參照積體電路120的相關說明來類推。積體電路120與積體電路140可以通過封裝100的RDL結構101而電性耦接至封裝100的一個或多個接腳。舉例來說，積體電路120的信號焊墊123可以經由封裝100的RDL結構101的信號導線而電性耦接至信號接腳SP1。再舉例來說，積體電路120的第一電力焊墊121可以通過RDL結構101的第一電力軌線而電性耦接至第一電力接腳PP1，以及積體電路120的第二電力焊墊122可以通過RDL結構101的第二電力軌線而電性耦接至第二電力接腳PP2。
ESD防護裝置110與ESD防護裝置130被配置在封裝100的所述RDL結構101中。亦即，所述ESD防護裝置110與ESD防護裝置130被配置在積體電路120與積體電路140的外部。ESD防護裝置130可以參照ESD防護裝置110的相關說明來類推。
圖3是依照本發明的一實施例說明ESD防護裝置110的布局結構的剖面示意圖。請參照圖1與圖3。電容113與電晶體114均被配置在封裝100的RDL結構101中。電晶體114的源極電極114s與汲極電極114d被配置在RDL結構101的第二金屬層（一般稱為M2層）。源極電極114s經由介層窗插塞（via）電性耦接至第一電力軌線PR1（例如系統電壓軌線），而汲極電極114d經由介層窗插塞電性耦接至第二電力軌線PR2（例如接地電壓軌線）。第一電力軌線PR1與第二電力軌線PR2被配置在RDL結構101的金屬電鍍層。所述金屬電鍍層的材質可以依照設計需求來決定。例如，所述金屬電鍍層的材質可以是銅、金或鋁等。隨著基板的尺寸增加，以銅電鍍層為例，為了改善銅電鍍層成膜均勻性，可以同時設置虛設銅（Dummy Cu）降低電鍍裝置施加在基板各處的電場差異。在一實施例中，銅電鍍層的虛設銅，可以被利用來作為第一電力軌線PR1與/或第二電力軌線PR2，降低ESD防護裝置的佈局面積。
在圖3所示實施例中，第二電力軌線PR2的一部分被用來作為電容113的一個電極板113a。電容113的另一個電極板113b則被配置在RDL結構101的所述第二金屬層中。電極板113b被疊置於電極板113a的下方，以形成電容113。電容113的電極板113b可以被電性連接至電晶體114的閘極。
圖4是依照本發明的另一實施例說明ESD防護裝置110的布局結構的剖面示意圖。圖4所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2可以參照圖3所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2的相關說明，故不再贅述。
請參照圖1與圖4。在圖4所示實施例中，電容113的一個電極板113c被配置在RDL結構101的所述第二金屬層中。電極板113c電性連接至電晶體114的汲極電極114d。電容113的另一個電極板113d則被配置在RDL結構101的第一金屬層（一般稱為M1層）中。電極板113d被疊置於電極板113c的下方，以形成電容113。電容113的電極板113d可以被電性連接至電晶體114的閘極。
圖5是依照本發明的又一實施例說明ESD防護裝置110的布局結構的剖面示意圖。圖5所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2可以參照圖3所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2的相關說明，故不再贅述。
請參照圖1與圖5。在圖5所示實施例中，電容113的一個電極板113c被配置在RDL結構101的所述第二金屬層中。電容113的另一個電極板113e則被配置在RDL結構101的多晶矽層（一般稱為POLY層）中。電極板113e被疊置於電極板113c的下方，以形成電容113。電極板113e電性連接至電晶體114的汲極電極114d。電容113的電極板113c可以被電性連接至電晶體114的閘極。
依照設計需求，在一些實施例中，圖1所示電容113可以採用並聯設計。例如，電容113可以包括相互並聯的第一電容C1以及第二電容C2。第一電容C1與第二電容C2配置在RDL結構101中。第一電容C1的第一端與第二電容C2的第一端耦接至圖1所示阻抗112的第二端。第一電容C1的第二端與第二電容C2的第二端耦接至第二電力軌線PR2。重佈線層結構101的導電部件被用來作為第二電容C2的一個電極板。在重佈線層結構101的垂直投影面中，所述導電部件對第一電容C1完全重疊或部分重疊。
舉例來說，圖6是依照本發明的再一實施例說明ESD防護裝置110的布局結構的剖面示意圖。圖6所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2可以參照圖3所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2的相關說明，故不再贅述。
請參照圖1與圖6。在圖6所示實施例中，電容113包括相互並聯的第一電容C1以及第二電容C2。第一電容C1的一個電極板C1a被配置在RDL結構101的所述第二金屬層中。電極板C1a電性連接至電晶體114的汲極電極114d。第一電容C1的另一個電極板C1b則被配置在RDL結構101的所述第一金屬層中。電極板C1b被疊置於電極板C1a的下方，以形成第一電容C1。重佈線層結構101的第二電力軌線PR2（導電部件）的一部分被用來作為第二電容C2的一個電極板C2a。第二電容C2的另一個電極板C2b則被配置在RDL結構101的所述第二金屬層中。電極板C2b可以經由介層窗插塞而電性耦接至電極板C1b。電極板C2b被疊置於電極板C2a的下方，以形成第二電容C2。第一電容C1的電極板C1b與第二電容C2的電極板C2b可以被電性連接至電晶體114的閘極。在重佈線層結構101的垂直投影面中，所述電極板C2a（導電部件）對第一電容C1完全重疊或部分重疊，以降低電容113的佈局面積。
圖7是依照本發明的更一實施例說明ESD防護裝置110的布局結構的剖面示意圖。圖7所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2可以參照圖3所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2的相關說明，故不再贅述。
請參照圖1與圖7。在圖7所示實施例中，電容113包括相互並聯的第一電容C3以及第二電容C4。第一電容C3的一個電極板C3a被配置在RDL結構101的所述第一金屬層中。第一電容C3的另一個電極板C3b則被配置在RDL結構101的所述多晶矽層中。電極板C3b被疊置於電極板C3a的下方，以形成第一電容C3。第二電容C4的一個電極板C4a被配置在RDL結構101的所述第二金屬層中。第一電容C3的電極板C3a與第二電容C4的電極板C4a可以被電性連接至電晶體114的閘極。第二電容C4的另一個電極板C4b則被配置在RDL結構101的所述多晶矽層中。電極板C4b與電極板C3b電性連接至電晶體114的汲極電極114d。電極板C4b被疊置於電極板C4a的下方，以形成第二電容C4。
圖8是依照本發明的另一實施例說明ESD防護裝置110的布局結構的剖面示意圖。圖8所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2可以參照圖3所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2的相關說明，故不再贅述。
請參照圖1與圖8。在圖8所示實施例中，電容113包括相互並聯的第一電容C5、第二電容C6以及第三電容C7。第一電容C5的一個電極板C5a被配置在RDL結構101的所述第二金屬層中。電極板C5a電性連接至電晶體114的汲極電極114d。第一電容C5的另一個電極板C5b被配置在RDL結構101的所述第一金屬層中。電極板C5b可以被電性連接至電晶體114的閘極。電極板C5b被疊置於電極板C5a的下方，以形成第一電容C5。第二電容C6的一個電極板C6a被配置在RDL結構101的所述第一金屬層中。電極板C6a電性連接至電極板C5b。第二電容C6的另一個電極板C6b被配置在RDL結構101的所述多晶矽層中。電極板C6b電性連接至電晶體114的汲極電極114d。電極板C6b被疊置於電極板C6a的下方，以形成第二電容C6。第三電容C7的一個電極板C7a被配置在RDL結構101的所述第二金屬層中。電極板C7a可以被電性連接至電晶體114的閘極。第三電容C7的另一個電極板C7b被配置在RDL結構101的所述多晶矽層中。電極板C7b電性連接至電極板C6b與電晶體114的汲極電極114d。電極板C7b被疊置於電極板C7a的下方，以形成第三電容C7。
圖9是依照本發明的又一實施例說明ESD防護裝置110的布局結構的剖面示意圖。圖9所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2可以參照圖3所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2的相關說明，故不再贅述。
請參照圖1與圖9。在圖9所示實施例中，電容113包括相互並聯的第一電容C8、第二電容C9以及第三電容C10。第一電容C8的一個電極板C8a被配置在RDL結構101的所述第二金屬層中。電極板C8a可以被電性連接至電晶體114的閘極。第一電容C8的另一個電極板C8b被配置在RDL結構101的所述多晶矽層中。電極板C8b電性連接至電晶體114的汲極電極114d。電極板C8b被疊置於電極板C8a的下方，以形成第一電容C8。重佈線層結構101的第二電力軌線PR2（導電部件）的一部分被用來作為第二電容C9的一個電極板C9a。第二電容C9的另一個電極板C9b被配置在RDL結構101的所述第二金屬層中。電極板C9b電性連接至電極板C8a。電極板C9b被疊置於電極板C9a的下方，以形成第二電容C9。第三電容C10的一個電極板C10a被配置在RDL結構101的所述第一金屬層中。電極板C10a可以被電性連接至電晶體114的閘極。第三電容C10的另一個電極板C10b被配置在RDL結構101的所述多晶矽層中。電極板C10b電性連接至電晶體114的汲極電極114d。電極板C10b被疊置於電極板C10a的下方，以形成第三電容C10。
圖10是依照本發明的再一實施例說明ESD防護裝置110的布局結構的剖面示意圖。圖10所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2可以參照圖3所示RDL結構101、ESD防護裝置110、電晶體114、源極電極114s、汲極電極114d、第一電力軌線PR1以及第二電力軌線PR2的相關說明，故不再贅述。
請參照圖1與圖10。在圖10所示實施例中，電容113包括相互並聯的第一電容C11、第二電容C12、第三電容C13以及第四電容C14。第一電容C11的一個電極板C11a被配置在RDL結構101的所述第二金屬層中。電極板C11a可以被電性連接至電晶體114的閘極。第一電容C11的另一個電極板C11b被配置在RDL結構101的所述多晶矽層中。電極板C11b電性連接至電晶體114的汲極電極114d。電極板C11b被疊置於電極板C11a的下方，以形成第一電容C11。第二電容C12的一個電極板C12a被配置在RDL結構101的所述第二金屬層中。電極板C12a電性連接至電晶體114的汲極電極114d。第二電容C12的另一個電極板C12b被配置在RDL結構101的所述第一金屬層中。電極板C12b可以被電性連接至電晶體114的閘極。電極板C12b被疊置於電極板C12a的下方，以形成第二電容C12。
第三電容C13的一個電極板C13a被配置在RDL結構101的所述第一金屬層中。電極板C13a電性連接至電極板C12b。第三電容C13的另一個電極板C13b被配置在RDL結構101的所述多晶矽層中。電極板C13b電性連接至電晶體114的汲極電極114d。電極板C13b被疊置於電極板C13a的下方，以形成第三電容C13。重佈線層結構101的第二電力軌線PR2（導電部件）的一部分被用來作為第四電容C14的一個電極板C14a。第四電容C14的另一個電極板C14b被配置在RDL結構101的所述第二金屬層中。電極板C14b電性連接至電極板C11a。電極板C14b經由介層窗插塞電性連接至電極板C13a。電極板C14b被疊置於電極板C14a的下方，以形成第四電容C14。
圖11是依照本發明的一實施例說明具有電容1100的整合被動元件（IPD，Integrated Passive Device）的布局結構的剖面示意圖。圖1所示電容113可以參照圖11所示電容1100的相關說明。在圖11所示實施例中，電容1100包括相互並聯的第一電容C111、第二電容C112以及第三電容C113。第一電容C111的一個電極板C111a被配置在第二金屬層（一般稱為M2層）中。第一電容C111的另一個電極板C111b被配置在第一金屬層（一般稱為M1層）中。電極板C111b被疊置於電極板C111a的下方，以形成第一電容C111。第二電容C112的一個電極板C112a（導電部件）被配置在第三金屬層（一般稱為M3層）中。電極板C112a經由介層窗插塞電性連接至電極板C111b。第二電容C112的另一個電極板C112b被配置在所述第二金屬層中。電極板C112b電性連接至電極板C111a。電極板C112b被疊置於電極板C112a的下方，以形成第二電容C112。在電容1100的垂直投影面中，所述電極板C112a（導電部件）對第一電容C111完全重疊或部分重疊。
第三電容C113的一個電極板C113a（導電部件）被配置在RDL層中。電極板C113a經由介層窗插塞電性連接至電極板C111a。第三電容C113的另一個電極板C113b被配置在所述第三金屬層中。電極板C113b電性連接至電極板C112a。電極板C113b被疊置於電極板C113a的下方，以形成第三電容C113。在電容1100的垂直投影面中，所述電極板C113a（導電部件）對第一電容C111與第二電容C112完全重疊或部分重疊。
如圖11所示，第一電容C111、第二電容C112以及第三電容C113彼此以指插狀方式相互疊置，因此電容1100的佈局面積可以被有效降低。電容1100可以被應用至任何電路中，例如射頻（radio frequency, RF）電路等。舉例來說，電容1100可以被應用至諧波濾波器（harmonic filter）、耦合器（coupler）、功率合成器（combiner）、分配器（divider）或是其他電路/裝置。
圖1所示實施例中，電晶體115的控制端（例如閘極）耦接至第一電力軌線PR1（例如系統電壓軌線），而電晶體116的控制端（例如閘極）耦接至信號接腳SP1。在其他實施例中，電晶體115的控制端以及/或是電晶體116的控制端可以耦接至阻抗112的第二端與電容113的第一端。
舉例來說，圖12是依照本發明的另一實施例所繪示一種ESD防護裝置1200的電路方塊示意圖。圖12所示ESD防護裝置1200包括阻抗112、電容113、電晶體114、電晶體115與電晶體116。圖12所示第一電力接腳PP1、第一電力軌線PR1、第二電力接腳PP2、第二電力軌線PR2、ESD防護裝置1200、阻抗112、電容113、電晶體114、電晶體115、電晶體116、信號接腳SP1以及積體電路120可以參照圖1所示第一電力接腳PP1、第一電力軌線PR1、第二電力接腳PP2、第二電力軌線PR2、ESD防護裝置110、阻抗112、電容113、電晶體114、電晶體115、電晶體116、信號接腳SP1以及積體電路120的相關說明，故不再贅述。
在圖12所示實施例中，電晶體115的控制端（例如閘極）以及電晶體116的控制端（例如閘極）耦接至阻抗112的第二端與電容113的第一端。電晶體115的第一端（例如汲極）以及電晶體116的第一端（例如源極）耦接至信號接腳SP1。電晶體115的第二端（例如源極）耦接至第一電力軌線PR1。電晶體116的第二端（例如汲極）耦接至第二電力軌線PR2。
圖13是依照本發明的又一實施例所繪示一種ESD防護裝置1300的電路方塊示意圖。圖13所示ESD防護裝置1300包括阻抗112、電容113、電晶體114、電晶體116與電晶體117。圖13所示第一電力接腳PP1、第一電力軌線PR1、第二電力接腳PP2、第二電力軌線PR2、ESD防護裝置1300、阻抗112、電容113、電晶體114、電晶體116、信號接腳SP1以及積體電路120可以參照圖1所示第一電力接腳PP1、第一電力軌線PR1、第二電力接腳PP2、第二電力軌線PR2、ESD防護裝置110、阻抗112、電容113、電晶體114、電晶體116、信號接腳SP1以及積體電路120的相關說明，故不再贅述。
在圖13所示實施例中，電晶體117被配置在所述RDL結構中。電晶體117的控制端（例如閘極）耦接至阻抗112的第二端與電容113的第一端。電晶體117的第一端（例如源極）耦接至信號接腳SP1。電晶體117的第二端（例如汲極）耦接至第二電力軌線PR2。
圖14是依照本發明的再一實施例所繪示一種ESD防護裝置1400的電路方塊示意圖。圖14所示ESD防護裝置1400包括阻抗112、電容113、電晶體114、電晶體115與電晶體118。圖14所示第一電力接腳PP1、第一電力軌線PR1、第二電力接腳PP2、第二電力軌線PR2、ESD防護裝置1400、阻抗112、電容113、電晶體114、電晶體115、信號接腳SP1以及積體電路120可以參照圖1所示第一電力接腳PP1、第一電力軌線PR1、第二電力接腳PP2、第二電力軌線PR2、ESD防護裝置110、阻抗112、電容113、電晶體114、電晶體115、信號接腳SP1以及積體電路120的相關說明，故不再贅述。
在圖14所示實施例中，電晶體118被配置在所述RDL結構中。電晶體118的控制端（例如閘極）耦接至阻抗112的第二端與電容113的第一端。電晶體118的第一端（例如汲極）耦接至信號接腳SP1。電晶體118的第二端（例如源極）耦接至第一電力軌線PR1。
圖15是依照本發明的一實施例說明一種具有電容的整合被動元件的布局結構的剖面示意圖。圖15所示整合被動元件包括相互並聯的第一電容C111、第二電容C112以及第三電容C113。圖15所示第一電容C111、第二電容C112以及第三電容C113可以參照圖11所示第一電容C111、第二電容C112以及第三電容C113的相關說明，故不再贅述。依照設計需求，第一電容C111、第二電容C112以及第三電容C113的總電容值可以是數個nF以上。
在圖15所示實施例中，整合被動元件還包括電感L150。電感L150可以包括相互串聯的多個電感，以便增加電感值。電感L150的布局結構可以依照設計需求而決定。舉例來說，在一些應用範例中，電感L150的布局結構可以是習知的電感布局或是其他電感布局。依照設計需求，電感L150的電感值可以是數十個nH以上。電感L150經由第三金屬層或是RDL層電性連接第一電容C111、第二電容C112以及第三電容C113。電感L150的材質可以是任何低阻抗金屬。
圖15所示電感L150串聯了等效電容C（即第一電容C111、第二電容C112以及第三電容C113）。因此，在一些應用範例中，圖15所示整合被動元件可以被應用為LC串聯共振電路。透過薄膜電晶體（Thin Film Transistor，TFT）製程，圖15所示整合被動元件可被整合於各種電路中，使得產品體積更小、厚度更薄，更能提升產品效能。
綜上所述，本發明諸實施例所述ESD防護裝置可以採用薄膜電晶體（thin film transistor, TFT）等主動元件作為ESD防護元件，並將所述主動元件整合於封裝的重分佈層（redistribution layer, RDL）內。薄膜電晶體（thin film transistor, TFT）製程可以被整合在RDL製程中。透過TFT製程可實現整合被動元件（integrated passive device，IPD），其中ESD防護電路或IPD所需之電容採並聯佈局設計，且至少一電容採用RDL內的金屬電鍍層作為電極板，降低RDL內之主動、被動元件整體佈局空間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:封裝
101:重佈線層（RDL）結構
110、130、1200、1300、1400:靜電放電（ESD）防護裝置
111、114、115、116、117、118:電晶體
112:阻抗
113:電容
113a、113b、113c、113d、113e:電極板
114d:汲極電極
114s:源極電極
120、140:積體電路
121:第一電力焊墊
122:第二電力焊墊
123:信號焊墊
200:基板
1100:電容
C:等效電阻
C1、C3、C5、C8、C11、C111:第一電容
C1a、C1b、C2a、C2b、C3a、C3b、C4a、C4b、C5a、C5b、C6a、C6b、C7a、C7b、C8a、C8b、C9a、C9b、C10a、C10b、C11a、C11b、C12a、C12b、C13a、C13b、C14a、C14b、C111a、C111b、C112a、C112b、C113a、C113b:電極板
C2、C4、C6、C9、C12、C112:第二電容
C7、C10、C13、C113:第三電容
C14:第四電容
L150:電感
PP1:第一電力接腳
PP2:第二電力接腳
PR1:第一電力軌線
PR2:第二電力軌線
SP1:信號接腳
W1:信號導線
圖1是依照本發明的一實施例所繪示被配置於封裝（Package）的一種靜電放電（ESD）防護裝置的電路方塊（circuit block）示意圖。 圖2是依照本發明的一實施例說明封裝的布局結構的剖面示意圖。 圖3是依照本發明的一實施例說明ESD防護裝置的布局結構的剖面示意圖。 圖4是依照本發明的另一實施例說明ESD防護裝置的布局結構的剖面示意圖。 圖5是依照本發明的又一實施例說明ESD防護裝置的布局結構的剖面示意圖。 圖6是依照本發明的再一實施例說明ESD防護裝置的布局結構的剖面示意圖。 圖7是依照本發明的更一實施例說明ESD防護裝置的布局結構的剖面示意圖。 圖8是依照本發明的另一實施例說明ESD防護裝置的布局結構的剖面示意圖。 圖9是依照本發明的又一實施例說明ESD防護裝置的布局結構的剖面示意圖。 圖10是依照本發明的再一實施例說明ESD防護裝置110的布局結構的剖面示意圖。 圖11是依照本發明的一實施例說明具有電容的整合被動元件的布局結構的剖面示意圖。 圖12是依照本發明的另一實施例所繪示一種ESD防護裝置的電路方塊示意圖。 圖13是依照本發明的又一實施例所繪示一種ESD防護裝置的電路方塊示意圖。 圖14是依照本發明的再一實施例所繪示一種ESD防護裝置的電路方塊示意圖。 圖15是依照本發明的一實施例說明一種具有電容的整合被動元件（IPD，Integrated Passive Device）的布局結構的剖面示意圖。
100:封裝
110:靜電放電(ESD)防護裝置
111、114、115、116:電晶體
112:阻抗
113:電容
120:積體電路
PP1:第一電力接腳
PP2:第二電力接腳
PR1:第一電力軌線
PR2:第二電力軌線
SP1:信號接腳
W1:信號導線

Claims (13)

  1. 一種靜電放電防護裝置，包括：一第一電晶體，配置在一封裝的一重佈線層結構中，其中該第一電晶體的一第一端與一第二端分別耦接至該重佈線層結構的一第一電力軌線與一第二電力軌線，在該封裝中容置有至少一積體電路，所述至少一積體電路的一第一電力焊墊與一第二電力焊墊分別耦接至該重佈線層結構的該第一電力軌線與該第二電力軌線；一阻抗，配置在該重佈線層結構中，其中該阻抗的一第一端耦接至該第一電力軌線，該阻抗的一第二端耦接至該第一電晶體的一控制端；以及一電容，配置在該重佈線層結構中，其中該電容的一第一端耦接至該阻抗的一第二端，該電容的一第二端耦接至該第二電力軌線，其中當該第一電力軌線為一系統電壓軌線時該第二電力軌線為一參考電壓軌線，以及當該第一電力軌線為該參考電壓軌線時該第二電力軌線為該系統電壓軌線。
  2. 如申請專利範圍第1項所述的靜電放電防護裝置，其中該第一電晶體為一薄膜電晶體，該薄膜電晶體的一半導體層材料包括多晶矽、金屬氧化物或微晶矽。
  3. 如申請專利範圍第1項所述的靜電放電防護裝置，其中該第一電晶體為一P型低溫多晶矽薄膜電晶體。
  4. 如申請專利範圍第1項所述的靜電放電防護裝置，其中該電容包括：一第一電容，配置在該重佈線層結構中，其中該第一電容的一第一端耦接至該阻抗的該第二端，該第一電容的一第二端耦接至該第二電力軌線；以及一第二電容，配置在該重佈線層結構中，其中該第二電容的一第一端耦接至該阻抗的該第二端，該第二電容的一第二端耦接至該第二電力軌線，該重佈線層結構的一導電部件作為該第二電容的一電極板，其中在該重佈線層結構的一垂直投影面中，該導電部件對該第一電容完全重疊或部分重疊。
  5. 如申請專利範圍第1項所述的靜電放電防護裝置，更包括：一第二電晶體，配置在該重佈線層結構中，其中該第二電晶體的一控制端耦接至該阻抗的該第二端與該電容的該第一端，該第二電晶體的一第一端耦接至該封裝的一信號接腳，該第二電晶體的一第二端耦接至該第一電力軌線或該第二電力軌線，其中所述至少一積體電路的一信號焊墊經由該重佈線層結構耦接至該封裝的該信號接腳。
  6. 如申請專利範圍第5項所述的靜電放電防護裝置，更包括：一第三電晶體，配置在該重佈線層結構中，其中該第三電晶 體的一控制端耦接至該阻抗的該第二端與該電容的該第一端，該第三電晶體的一第一端耦接至該封裝的該信號接腳，其中當該第二電晶體的該第二端耦接至該第一電力軌線時該第三電晶體的一第二端耦接至該第二電力軌線，以及當該第二電晶體的該第二端耦接至該第二電力軌線時該第三電晶體的該第二端耦接至該第一電力軌線。
  7. 一種具有電容的整合被動元件，包括：一第一電容，配置在一封裝的一重佈線層結構中，其中在該封裝中容置有至少一積體電路，所述至少一積體電路的至少一焊墊經由該重佈線層結構分別耦接至該封裝的至少一接腳；以及一第二電容，配置在該重佈線層結構中，其中該第二電容的一第一端耦接至該第一電容的一第一端，該第二電容的一第二端耦接至該第一電容的一第二端，該重佈線層結構的一導電部件作為該第二電容的一電極板，其中在該重佈線層結構的一垂直投影面中，該導電部件對該第一電容完全重疊或部分重疊。
  8. 如申請專利範圍第7項所述的具有電容的整合被動元件，更包括：一電感，電性連接該第一電容以及該第二電容。
  9. 一種靜電放電防護裝置，包括：一第一電晶體，其中該第一電晶體的一第一端與一第二端分別耦接至一第一電力軌線與一第二電力軌線； 一阻抗，其中該阻抗的一第一端耦接至該第一電力軌線，該阻抗的一第二端耦接至該第一電晶體的一控制端；一電容，其中該電容的一第一端耦接至該阻抗的一第二端，該電容的一第二端耦接至該第二電力軌線；以及一第二電晶體，其中該第二電晶體的一控制端耦接至該阻抗的該第二端與該電容的該第一端，該第二電晶體的一第一端耦接至一封裝的一信號接腳，該第二電晶體的一第二端耦接至該第一電力軌線或該第二電力軌線。
  10. 如申請專利範圍第9項所述的靜電放電防護裝置，其中當該第一電力軌線為一系統電壓軌線時該第二電力軌線為一參考電壓軌線，以及當該第一電力軌線為該參考電壓軌線時該第二電力軌線為該系統電壓軌線。
  11. 如申請專利範圍第9項所述的靜電放電防護裝置，其中該第一電晶體為一薄膜電晶體，該薄膜電晶體的一半導體層材料包括多晶矽、金屬氧化物或微晶矽。
  12. 如申請專利範圍第9項所述的靜電放電防護裝置，其中該第一電晶體為一P型低溫多晶矽薄膜電晶體。
  13. 如申請專利範圍第9項所述的靜電放電防護裝置，更包括：一第三電晶體，其中該第三電晶體的一控制端耦接至該阻抗的該第二端與該電容的該第一端，該第三電晶體的一第一端耦接至該封裝的該信號接腳， 其中當該第二電晶體的該第二端耦接至該第一電力軌線時該第三電晶體的一第二端耦接至該第二電力軌線，以及當該第二電晶體的該第二端耦接至該第二電力軌線時該第三電晶體的該第二端耦接至該第一電力軌線。
TW107147215A 2018-12-26 2018-12-26 靜電放電防護裝置與具有電容的整合被動元件 TWI694581B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107147215A TWI694581B (zh) 2018-12-26 2018-12-26 靜電放電防護裝置與具有電容的整合被動元件
CN201910159382.5A CN111370400B (zh) 2018-12-26 2019-03-04 静电放电防护装置与具有电容的整合被动组件
US16/406,032 US11088135B2 (en) 2018-12-26 2019-05-08 Electrostatic discharge protection apparatus and integrated passive device with capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107147215A TWI694581B (zh) 2018-12-26 2018-12-26 靜電放電防護裝置與具有電容的整合被動元件

Publications (2)

Publication Number Publication Date
TWI694581B true TWI694581B (zh) 2020-05-21
TW202025434A TW202025434A (zh) 2020-07-01

Family

ID=71123164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147215A TWI694581B (zh) 2018-12-26 2018-12-26 靜電放電防護裝置與具有電容的整合被動元件

Country Status (3)

Country Link
US (1) US11088135B2 (zh)
CN (1) CN111370400B (zh)
TW (1) TWI694581B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210020612A (ko) * 2019-08-16 2021-02-24 주식회사 실리콘웍스 정전기 방전 보호 회로
US11610921B2 (en) * 2019-12-12 2023-03-21 Au Optronics Corporation Chip having a flexible substrate
US11901315B2 (en) * 2021-03-04 2024-02-13 Innolux Corporation Package device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208789A (zh) * 2005-06-29 2008-06-25 皇家飞利浦电子股份有限公司 制造组件的方法及组件
TW201042747A (en) * 2009-05-20 2010-12-01 Ind Tech Res Inst Electrostatic discharge clamp circuit
CN204442303U (zh) * 2012-06-08 2015-07-01 株式会社村田制作所 可变电容元件、高频设备以及通信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI264106B (en) * 2002-04-30 2006-10-11 Winbond Electronics Corp Static charge protection circuit of adopting gate-coupled MOSFET (metal-oxide-semiconductor field effect transistor)
JP2007165492A (ja) * 2005-12-13 2007-06-28 Seiko Instruments Inc 半導体集積回路装置
US8823133B2 (en) * 2011-03-29 2014-09-02 Xilinx, Inc. Interposer having an inductor
US9245852B2 (en) 2011-09-08 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection for 2.5D/3D integrated circuit systems
US8873209B2 (en) 2011-12-19 2014-10-28 Arm Limited Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit
US9362252B2 (en) * 2013-03-13 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of ESD protection in stacked die semiconductor device
US20150048497A1 (en) 2013-08-16 2015-02-19 Qualcomm Incorporated Interposer with electrostatic discharge protection
CN104867450B (zh) * 2015-06-05 2017-09-19 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105280632B (zh) * 2015-09-18 2018-06-05 京东方科技集团股份有限公司 一种静电防护电路及显示装置
US11373990B2 (en) 2016-02-29 2022-06-28 Semtech Corporation Semiconductor device and method of stacking semiconductor die for system-level ESD protection
CN106229314B (zh) 2016-08-15 2020-01-24 矽力杰半导体技术(杭州)有限公司 静电放电保护器件及其制造方法
CN107887376A (zh) * 2016-09-29 2018-04-06 扬智科技股份有限公司 集成电路及其操作方法
US11367695B2 (en) * 2018-07-31 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer with capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208789A (zh) * 2005-06-29 2008-06-25 皇家飞利浦电子股份有限公司 制造组件的方法及组件
TW201042747A (en) * 2009-05-20 2010-12-01 Ind Tech Res Inst Electrostatic discharge clamp circuit
CN204442303U (zh) * 2012-06-08 2015-07-01 株式会社村田制作所 可变电容元件、高频设备以及通信装置

Also Published As

Publication number Publication date
US11088135B2 (en) 2021-08-10
TW202025434A (zh) 2020-07-01
CN111370400A (zh) 2020-07-03
CN111370400B (zh) 2023-01-10
US20200212033A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
TWI694581B (zh) 靜電放電防護裝置與具有電容的整合被動元件
US10068897B2 (en) Shallow trench isolation area having buried capacitor
US9510454B2 (en) Integrated interposer with embedded active devices
EP3042394B1 (en) Low package parasitic inductance using a through-substrate interposer
US20120153437A1 (en) Esd protection structure for 3d ic
US6858885B2 (en) Semiconductor apparatus and protection circuit
US11081559B1 (en) Backside contact of a semiconductor device
US9202696B2 (en) Method for designing antenna cell that prevents plasma induced gate dielectric damage in semiconductor integrated circuits
US9293606B2 (en) Semiconductor device with seal ring with embedded decoupling capacitor
US8729679B1 (en) Shielding silicon from external RF interference
US11894366B2 (en) Trench capacitor assembly for high capacitance density
KR20160131542A (ko) 스위치드 커패시터 디씨-디씨 컨버터
US8817434B2 (en) Electrostatic discharge (ESD) protection device
TWI778071B (zh) 半導體裝置
US9356137B2 (en) Power MOS device structure
JP2013143568A (ja) 半導体装置
US9716087B1 (en) Semiconductor electrostatic discharge protection circuit, ESD protection semiconductor device, and layout structure of ESD protection semiconductor device
KR102326820B1 (ko) 스위치드-커패시터 디시-디시 컨버터의 제조방법
US20100123245A1 (en) Semiconductor integrated circuit devices and display apparatus including the same
US8981488B1 (en) Semiconductor structure and integrated circuit
TWI222208B (en) Semiconductor integrated circuit device
US20120049260A1 (en) Method for forming capacitor and semiconductor device using the same
TW202008550A (zh) 半導體結構以及靜電防護裝置
CN210296371U (zh) 半导体结构及其esd器件
JP3441104B2 (ja) 半導体装置