KR20180008394A - 고체 촬상 장치 및 그 제조 방법 및 전자 기기 - Google Patents

고체 촬상 장치 및 그 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR20180008394A
KR20180008394A KR1020177026202A KR20177026202A KR20180008394A KR 20180008394 A KR20180008394 A KR 20180008394A KR 1020177026202 A KR1020177026202 A KR 1020177026202A KR 20177026202 A KR20177026202 A KR 20177026202A KR 20180008394 A KR20180008394 A KR 20180008394A
Authority
KR
South Korea
Prior art keywords
solid
circuit
pixel
input
output
Prior art date
Application number
KR1020177026202A
Other languages
English (en)
Other versions
KR102550830B1 (ko
Inventor
신지 미야자와
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20180008394A publication Critical patent/KR20180008394A/ko
Application granted granted Critical
Publication of KR102550830B1 publication Critical patent/KR102550830B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/374—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 개시는, 장치 사이즈를 보다 소형화할 수 있도록 하는 고체 촬상 장치 및 그 제조 방법 및 전자 기기에 관한 것이다. 고체 촬상 장치는, 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 형성된 제2 구조체가 적층되어 구성되어 있다. 출력 회로부, 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아 및 장치의 외부와 접속하는 신호 출력용 외부 단자는, 제1 구조체의 화소 어레이부의 하방에 배치되고, 출력 회로부는, 관통 비아를 통하여 신호 출력용 외부 단자와 접속되어 있다. 본 개시는, 예를 들면, 고체 촬상 장치 등에 적용할 수 있다.

Description

고체 촬상 장치 및 그 제조 방법 및 전자 기기
본 개시는, 고체 촬상 장치 및 그 제조 방법 및 전자 기기에 관한 것으로, 특히, 장치 사이즈를 보다 소형화할 수 있도록 하는 고체 촬상 장치 및 그 제조 방법 및 전자 기기에 관한 것이다.
CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 장치는, 복수의 반도체 기판을 적층한 구성이 제안되는 등, 한층 더 소형화가 진행되고 있다(예를 들면, 특허 문헌 1 참조).
특허 문헌 1 : 일본 특개2014-72294호 공보
고체 촬상 장치의 소형화를 진행하면, 장치의 평면 사이즈에 대해, 출력 신호를 취출하는 단자부가 차지하는 면적이 커져서 소형화가 어려워진다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것으로, 장치 사이즈를 보다 소형화할 수 있도록 하는 것이다.
본 개시의 제1의 측면의 고체 촬상 장치는, 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 제1 구조체의 상방에 위치하는 유리 기판과, 소정의 신호를 장치의 외부로부터 입력시키는 입력 회로부, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부 및 신호 처리 회로가 형성되고, 상기 제1 구조체의 하방에 위치하는 제2 구조체가 적층되어 구성되어 있고, 상기 출력 회로부, 상기 출력 회로부에 접속되어 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제1 관통 비아 및 상기 제1 관통 비아를 통하여 상기 출력 회로부를 상기 장치의 외부와 접속하는 신호 출력용 외부 단자를 포함하는 출력부와, 상기 입력 회로부, 상기 입력 회로부에 접속되어 상기 반도체 기판을 관통하는 제2 관통 비아 및 상기 제2 관통 비아를 통하여 상기 입력 회로부를 상기 장치의 외부와 접속하는 신호 입력용 외부 단자를 포함하는 입력부가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되어 있다.
본 개시의 제1의 측면에서는, 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 제1 구조체의 상방에 위치하는 유리 기판과, 소정의 신호를 장치의 외부로부터 입력시키는 입력 회로부, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부 및 신호 처리 회로가 형성되고, 상기 제1 구조체의 하방에 위치하는 제2 구조체가 적층되어 구성되고, 상기 출력 회로부, 상기 출력 회로부에 접속되어 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제1 관통 비아 및 상기 제1 관통 비아를 통하여 상기 출력 회로부를 상기 장치의 외부와 접속하는 신호 출력용 외부 단자를 포함하는 출력부와, 상기 입력 회로부, 상기 입력 회로부에 접속되어 상기 반도체 기판을 관통하는 제2 관통 비아 및 상기 제2 관통 비아를 통하여 상기 입력 회로부를 상기 장치의 외부와 접속하는 신호 입력용 외부 단자를 포함하는 입력부가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치된다.
본 개시의 제2의 측면의 고체 촬상 장치는, 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 형성된 제2 구조체가 적층되어 구성되어 있고, 상기 출력 회로부, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제1 관통 비아 및 상기 장치의 외부와 접속하는 신호 출력용 외부 단자가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고, 상기 출력 회로부는, 상기 제1 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속되어 있다.
본 개시의 제3의 측면의 고체 촬상 장치의 제조 방법은, 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 상기 화소 어레이부의 하방이 되도록 형성된 제2 구조체를 배선층끼리가 마주 보도록 하여 맞붙이고, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아를 형성하고, 상기 관통 비아를 통하여 상기 출력 회로부와 전기적으로 접속하고, 상기 장치의 외부와 접속하는 신호 출력용 외부 단자를 상기 제1 구조체의 상기 화소 어레이부의 하방이 되는 위치에 형성한다.
본 개시의 제3의 측면에서는, 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 상기 화소 어레이부의 하방이 되도록 형성된 제2 구조체가 배선층끼리가 마주 보도록 하여 맞붙여지고, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아가 형성되고, 상기 관통 비아를 통하여 상기 출력 회로부와 전기적으로 접속하고, 상기 장치의 외부와 접속하는 신호 출력용 외부 단자가 상기 제1 구조체의 상기 화소 어레이부의 하방이 되는 위치에 형성된다.
본 개시의 제4의 측면의 전자 기기는, 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 형성된 제2 구조체가 적층되어 구성되어 있고, 상기 출력 회로부, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아 및 상기 장치의 외부와 접속하는 신호 출력용 외부 단자가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고, 상기 출력 회로부는, 상기 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속되어 있는 고체 촬상 장치를 구비한다.
본 개시의 제2 및 제4의 측면에서는, 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 형성된 제2 구조체가 적층되어 구성되고, 상기 출력 회로부, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아 및 상기 장치의 외부와 접속하는 신호 출력용 외부 단자가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고, 상기 출력 회로부가 상기 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속된다.
고체 촬상 장치 및 전자 기기는, 독립한 장치라도 좋고, 다른 장치에 조립되는 모듈이라도 좋다.
본 개시의 제1 내지 제4의 측면에 의하면, 장치 사이즈를 보다 소형화할 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 본 기술을 채용한 고체 촬상 장치의 개략의 구조를 도시하는 도면.
도 2는 고체 촬상 장치의 시스템 구성례를 도시하는 블록도.
도 3은 화소의 회로 배치 구성례를 도시하는 도면.
도 4는 입력 회로부와 출력 회로부의 구성례를 도시하는 도면.
도 5는 고체 촬상 장치에서의 회로 배치의 제1의 회로 배치 구성례를 도시하는 도면.
도 6은 도 5의 A-A'선에서의 단면 구조를 도시하는 도면.
도 7은 고체 촬상 장치에서의 회로 배치의 제2의 회로 배치 구성례를 도시하는 도면.
도 8은 도 7의 B-B'선에서의 단면 구조를 도시하는 도면.
도 9는 비교례 1로서의 고체 촬상 장치의 최종 형상에서의 단면을 도시하는 도면.
도 10은 비교례 2로서의 고체 촬상 장치의 최종 형상에서의 단면을 도시하는 도면.
도 11은 비교례 3으로서의 고체 촬상 장치의 최종 형상에서의 단면을 도시하는 도면.
도 12는 고체 촬상 장치에서의 회로 배치의 제3의 회로 배치 구성례를 도시하는 도면.
도 13은 고체 촬상 장치에서의 회로 배치의 제4의 회로 배치 구성례를 도시하는 도면.
도 14는 도 13의 C-C'선에서의 단면 구조를 도시하는 도면.
도 15는 고체 촬상 장치에서의 회로 배치의 제5의 회로 배치 구성례를 도시하는 도면.
도 16은 고체 촬상 장치에서의 회로 배치의 제6의 회로 배치 구성례를 도시하는 도면.
도 17은 고체 촬상 장치에서의 회로 배치의 제7의 회로 배치 구성례를 도시하는 도면이다.
도 18은 고체 촬상 장치에서의 회로 배치의 제8의 회로 배치 구성례를 도시하는 도면.
도 19는 고체 촬상 장치에서의 회로 배치의 제9의 회로 배치 구성례를 도시하는 도면.
도 20은 고체 촬상 장치에서의 회로 배치의 제10의 회로 배치 구성례를 도시하는 도면.
도 21은 도 20의 D-D'선에서의 단면 구조를 도시하는 도면.
도 22는 고체 촬상 장치에서의 회로 배치의 제11의 회로 배치 구성례를 도시하는 도면.
도 23은 고체 촬상 장치(1)의 외주 부근의 확대 단면도.
도 24는 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 25는 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 26은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 27은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 28은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 29는 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 30은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 31은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 32는 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 33은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 34는 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 35는 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 36은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 37은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 38은 트윈 콘택트 구조의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 39는 Cu-Cu 직접 접합 구조의 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 40은 Cu-Cu 직접 접합 구조의 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 41은 Cu-Cu 직접 접합 구조의 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 42는 Cu-Cu 직접 접합 구조의 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 43은 Cu-Cu 직접 접합 구조의 도 5의 고체 촬상 장치의 제조 방법을 설명하는 도면.
도 44는 고체 촬상 장치의 또 하나의 변형례 그 1을 설명하는 도면.
도 45는 고체 촬상 장치의 또 하나의 변형례 그 2를 설명하는 도면.
도 46은 고체 촬상 장치의 또 하나의 변형례 그 3을 설명하는 도면.
도 47은 고체 촬상 장치의 또 하나의 변형례 그 4를 설명하는 도면.
도 48은 고체 촬상 장치가 3층의 적층 구조체로 구성된 예를 설명하는 도면.
도 49는 고체 촬상 장치가 3층의 적층 구조체로 구성된 예를 설명하는 도면.
도 50은 본 기술을 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도.
도 51은 도 1의 고체 촬상 장치의 사용례를 설명하는 도면.
이하, 본 기술을 실시하기 위한 형태(이하, 실시 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 고체 촬상 장치의 개략의 구조
2. 고체 촬상 장치의 시스템 구성
3. 화소의 회로 배치 구성례
4. 입력 회로부와 출력 회로부의 구성례
5. 고체 촬상 장치의 회로 배치 구성례
6. 고체 촬상 장치의 단면 구조
7. 다른 상하 배선 접속 구조를 이용한 경우의 고체 촬상 장치의 회로 배치
8. 다른 고체 촬상 장치와의 비교례
9. 고체 촬상 장치의 다른 회로 배치 구성례
10. 고체 촬상 장치의 상세 구조
11. 제조 방법
12. 또 하나의 변형례
13. 3층의 적층 구조체의 예
14. 전자 기기에의 적용례
15. 이미지 센서의 사용례
<1.고체 촬상 장치의 개략의 구조>
도 1은, 본 기술을 채용한 반도체 장치로서의 고체 촬상 장치의 개략의 구조를 도시하고 있다.
도 1에 도시되는 고체 촬상 장치(1)는, 도면 중의 화살표의 방향으로 장치에 입사하는 광 또는 전자파를 전기 신호로 변환한다. 이후, 본 개시에서는, 편의상, 전기 신호로 변환하는 대상으로서 광을 전기 신호로 변환하는 장치를 예로 이용하여 설명한다.
고체 촬상 장치(1)는, 제1 구조체(11)와 제2 구조체(12)가 적층된 적층 구조체(13)와, 외부 단자(14)와, 제1 구조체(11)의 상측에 형성된 보호 기판(18)을 구비한다. 또한, 이하에서는, 편의상, 도 1에서의, 광이 장치에 입사하는 입사면의 측을 상측, 입사면과 대향하는 장치의 또 일방의 면의 측을 하측으로 하여 제1 구조체(11)를 상측 구조체(11), 제2 구조체(12)를 하측 구조체(12)라고 부르기로 한다.
이 고체 촬상 장치(1)는, 후에 기술하는 바와 같이, 상측 구조체(11)의 일부를 구성하는 반도체 기판(웨이퍼)과, 하측 구조체(12)의 일부를 구성하는 반도체 기판(웨이퍼)과, 보호 기판(18)을, 웨이퍼 레벨로 맞붙인 후, 개개의 고체 촬상 장치(1)로 개편화하여 형성된다.
개편화되기 전의 상측 구조체(11)는, 반도체 기판(웨이퍼)에, 입사한 광을 전기 신호로 변환하기 위한 화소가 형성된 것이다. 화소는, 예를 들면, 광전변환하기 위한 포토 다이오드(PD)와, 광전변환 동작이나 광전변환된 전기 신호를 판독하는 동작을 제어하는, 복수개의 화소 트랜지스터를 구비한다. 개편화된 후의 고체 촬상 장치(1)에 포함되는 상측 구조체(11)는, 상측 칩, 이미지 센서 기판, 또는 이미지 센서 칩이라고 불리는 경우도 있다.
고체 촬상 장치(1)가 구비하는 화소 트랜지스터는, 예를 들면, MOS 트랜지스터인 것이 바람직하다.
상측 구조체(11)의 상면에는, 예를 들면, R(적), G(녹), 또는 B(청)의 컬러 필터(15)와 온 칩 렌즈(16)가 형성되어 있다. 온 칩 렌즈(16)의 상측에는, 고체 촬상 장치(1)의 구조물, 특히 온 칩 렌즈(16)나 컬러 필터(15)를 보호하기 위한 보호 기판(18)이 배치되어 있다. 보호 기판(18)은, 예를 들면 투명한 유리 기판이다. 보호 기판(18)은 그 경도가 온 칩 렌즈(16)의 경도보다도 높으면, 온 칩 렌즈(16)를 보호하는 작용이 강해진다.
개편화되기 전의 하측 구조체(12)는, 반도체 기판(웨이퍼)에, 트랜지스터와 배선을 포함하는 반도체 회로가 형성된 것이다. 개편화된 후의 고체 촬상 장치(1)에 포함되는 하측 구조체(12)는, 하측 칩, 신호 처리 기판, 또는 신호 처리 칩이라고 불리는 경우도 있다. 하측 구조체(12)에는, 장치 외부의 도시생략의 배선과 전기적으로 접속하기 위한 외부 단자(14)가 복수, 형성되어 있다. 외부 단자(14)는, 예를 들면, 솔더볼이다.
고체 촬상 장치(1)는, 온 칩 렌즈(16)상에 배치된 유리 실 수지(17)를 통하여 상측 구조체(11)의 상측 또는 온 칩 렌즈(16)의 상측에 보호 기판(18)이 고정된 캐비티리스 구조를 이루고 있다. 유리 실 수지(17)는, 그 경도가 보호 기판(18)의 경도보다도 낮기 위해, 실 수지가 존재하지 않는 경우와 비교하면, 고체 촬상 장치(1)의 외부로부터 보호 기판(18)에 가하여진 응력이 장치 내부로 전하여지는 것을 완화하는 작용을 다할 수 있다.
또한, 고체 촬상 장치(1)는, 캐비티리스 구조와 다른 구조로서 상측 구조체(11)의 상면에, 주형상(柱狀) 또는 벽형상(壁狀)의 구조를 형성하여 보호 기판(18)이 온 칩 렌즈(16)의 상방에 공극을 갖고서 담지되도록, 상기 주형상 또는 벽형상의 구조에 고정된 캐비티 구조를 이루어도 좋다.
<2. 고체 촬상 장치의 시스템 구성>
도 2는, 고체 촬상 장치(1)의 시스템 구성례를 도시하는 블록도이다.
도 2의 고체 촬상 장치(1)는, 광전변환부(PD)를 갖는 화소(31)가 행방향 및 열방향으로 복수개 배치된 화소 어레이부(24)를 구비한다.
화소 어레이부(24)는, 화소(31)를 행마다 구동하기 위한 행구동 신호선(32)나, 행마다 구동된 복수개의 화소(31)로부터, 광전변환의 결과 생긴 신호를 판독하기 위한 수직 신호선(열판독선(33))을 구비한다. 도 2에 도시하는 바와 같이, 1개의 행구동 신호선(32)에는, 행방향으로 배열된 복수개의 화소(31)가 접속되어 있다. 1개의 수직 신호선(33)에는, 열방향으로 배열된 복수개의 화소(31)가 접속되어 있다.
고체 촬상 장치(1)는, 행구동부(22)와 열신호 처리부(25)를 더 구비한다.
행구동부(22)는, 예를 들면, 화소 구동하기 위한 행의 위치를 정하는 행어드레스 제어부, 환언하면, 행디코더부와, 화소(31)를 구동하기 위한 신호를 발생시키는 행구동 회로부를 구비한다.
열신호 처리부(25)는, 예를 들면, 수직 신호선(33)에 접속되고, 화소(31)와 소스 폴로워 회로를 형성하는 부하 회로부를 구비한다. 또한, 열신호 처리부(25)는, 수직 신호선(33)을 통하여 화소(31)로부터 판독된 신호를 증1폭하는 증폭 회로부를 구비하고 있어도 좋다. 또한, 열신호 처리부(25)는, 광전변환의 결과로서 화소(31)로부터 판독된 신호로부터, 계의 노이즈 레벨을 제거하기 위한, 노이즈 처리부를 더 구비하여도 좋다.
열신호 처리부(25)는, 화소(31)로부터 판독된 신호 또는 상기 노이즈 처리된 아날로그 신호를 디지털 신호로 변환하기 위한, 아날로그 디지털 컨버터(ADC)를 구비한다. ADC는, 변환 대상이 되는 아날로그 신호와, 이것과 비교 대상이 되는 참조 소인(掃引) 신호를 비교하기 위한 콤퍼레이터부 및 콤퍼레이터부에서의 비교 결과가 반전할 때까지의 시간을 계측하는 카운터부를 구비한다. 열신호 처리부(25)는, 판독렬을 주사하는 제어를 행하는 수평 주사 회로부를 더 구비하여도 좋다.
고체 촬상 장치(1)는, 타이밍 제어부(23)를 더 구비한다. 타이밍 제어부(23)는, 장치에 입력된 기준 클록 신호나 타이밍 제어 신호를 기초로 하여 행구동부(22)와 열신호 처리부(25)에, 타이밍을 제어하는 신호를 공급한다. 이후, 본 개시에서는, 행구동부(22), 열신호 처리부(25) 및 타이밍 제어부(23)의 전부 또는 일부를 단지 화소 주변 회로부, 주변 회로부, 또는 제어 회로부라고 부르는 경우가 있다.
고체 촬상 장치(1)는, 화상 신호 처리부(26)를 더 구비한다. 화상 신호 처리부(26)는, 광전변환의 결과 얻어진 데이터, 환언하면, 고체 촬상 장치(1)에서의 촬상 동작의 결과 얻어진 데이터에 대해, 각종의 신호 처리를 시행하는 회로이다. 화상 신호 처리부(26)는, 예를 들면, 화상 신호 처리 회로부와, 데이터 유지부를 포함하여 구성된다. 화상 신호 처리부(26)는, 또한 프로세서부를 구비하여도 좋다.
화상 신호 처리부(26)에서 실행되는 신호 처리의 한 예는, AD 변환된 촬상 데이터가 어두운 피사체를 촬영한 데이터인 경우에는 계조를 많이 갖게 하고, 밝은 피사체를 촬영한 데이터인 경우에는 계조를 적게 하는 톤 커브 보정 처리이다. 이 경우, 촬상 데이터의 계조를 어떤 톤 커브에 의거하여 보정하는지, 톤 커브의 특성 데이터를 미리 화상 신호 처리부(26)의 데이터 유지부에 기억시키고 두는 것이 바람직하다.
고체 촬상 장치(1)는, 입력부(21A)를 더 구비한다. 입력부(21A)는, 예를 들면, 상기 기준 클록 신호나, 수직 동기 신호 및 수평 동기 신호 등의 타이밍 제어 신호나, 화상 신호 처리부(26)의 데이터 유지부에 기억시키는 특성 데이터 등을, 장치 외부로부터 고체 촬상 장치(1)에 입력한다. 입력부(21A)는, 고체 촬상 장치(1)에 데이터를 입력하기 위한 외부 단자(14)인 입력 단자(41)와, 입력 단자(41)에 입력된 신호를 고체 촬상 장치(1)의 내부에 받아들이는 입력 회로부(42)를 구비한다.
입력부(21A)는, 입력 회로부(42)에서 받아들여진 신호의 진폭을, 고체 촬상 장치(1)의 내부에서 이용하기 쉬운 진폭으로 변경하는 입력 진폭 변경부(43)를 더 구비한다.
입력부(21A)는, 입력 데이터의 데이터열의 나열을 변경하는 입력 데이터 변환 회로부(44)를 더 구비한다. 입력 데이터 변환 회로부(44)는, 예를 들면, 입력 데이터로서 시리얼 신호를 수취하여 이것을 패럴렐 신호로 변환하는 시리얼 패럴렐 변환 회로이다.
또한, 입력 진폭 변경부(43)와 입력 데이터 변환 회로부(44)는, 생략되는 경우도 있다.
고체 촬상 장치(1)가 플래시 메모리나 SRAM, DRAM이라는 외부의 메모리 디바이스와 접속되는 경우에는, 입력부(21A)는, 이들 외부의 메모리 디바이스로부터의 데이터를 수취하는 메모리 인터페이스 회로를 더 구비할 수 있다.
고체 촬상 장치(1)는, 출력부(21B)를 더 구비한다. 출력부(21B)는, 고체 촬상 장치(1)에서 촬영된 화상 데이터나, 화상 신호 처리부(26)에서 신호 처리된 화상 데이터를 고체 촬상 장치(1)로부터 장치 외부에 출력한다. 출력부(21B)는, 고체 촬상 장치(1)로부터 장치 외부에 데이터를 출력하기 위한 외부 단자(14)인 출력 단자(48)와, 고체 촬상 장치(1)의 내부로부터 장치 외부에 데이터를 출력하는 회로이고, 출력 단자(48)와 접속된 고체 촬상 장치(1) 외부의 외부 배선을 구동하는 회로인, 출력 회로부(47)를 구비한다.
출력부(21B)는, 고체 촬상 장치(1)의 내부에서 이용한 신호의 진폭을, 고체 촬상 장치(1)의 외부에 접속된 외부 디바이스에서 이용하기 쉬운 진폭으로 변경하는 출력 진폭 변경부(46)를 더 구비한다.
출력부(21B)는, 출력 데이터의 데이터열의 나열을 변경하는 출력 데이터 변환 회로부(45)를 더 구비한다. 출력 데이터 변환 회로부(45)는, 예를 들면, 고체 촬상 장치(1) 내부에서 사용한 패럴렐 신호를 시리얼 신호로 변환하는 패럴렐 시리얼 변환 회로이다.
출력 데이터 변환 회로부(45)와 출력 진폭 변경부(46)는, 생략되는 경우도 있다.
고체 촬상 장치(1)가 플래시 메모리나 SRAM, DRAM이라는 외부의 메모리 디바이스와 접속되는 경우에는, 출력부(21B)는, 이들 외부의 메모리 디바이스에 데이터를 출력하는 메모리 인터페이스 회로를 더 구비할 수 있다.
또한, 본 개시에서는, 편의상, 입력부(21A)와 출력부(21B)의 쌍방 또는 적어도 일방을 포함하는 회로 블록을, 입출력부(21)라고 부르는 경우가 있다. 또한, 입력 회로부(42)와 출력 회로부(47)의 쌍방 또는 적어도 일방을 포함하는 회로부를 입출력 회로부(49)라고 부르는 경우가 있다.
<3.화소의 회로 배치 구성례>
도 3은, 본 실시 형태에 관한 고체 촬상 장치(1)의 화소(31)의 회로 배치 구성례를 도시하고 있다.
화소(31)는, 광전변환 소자로서의 포토 다이오드(51), 전송 트랜지스터(52), FD(플로팅 디퓨전)(53), 리셋 트랜지스터(54), 증폭 트랜지스터(55) 및 선택 트랜지스터(56)를 갖는다.
포토 다이오드(51)는, 수광한 광량에 응한 전하(신호 전하)를 생성하고, 또한 축적한다. 포토 다이오드(51)는, 애노드 단자가 접지되어 있음과 함께, 캐소드 단자가 전송 트랜지스터(52)를 통하여 FD(53)에 접속되어 있다.
전송 트랜지스터(52)는, 전송 신호(TR)에 의해 온 된 때, 포토 다이오드(51)에서 생성되는 전하를 판독하고, FD(53)에 전송한다.
FD(53)는, 포토 다이오드(51)로부터 판독된 전하를 유지한다. 리셋 트랜지스터(54)는, 리셋 신호(RST)에 의해 온 된 때, FD(53)에 축적되어 있는 전하가 드레인(정전압원(Vdd))에 배출됨으로써, FD(53)의 전위를 리셋한다.
증폭 트랜지스터(55)는, FD(53)의 전위에 응한 화소 신호를 출력한다. 즉, 증폭 트랜지스터(55)는, 수직 신호선(33)을 통하여 접속되어 있는 정전류원으로서의 부하 MOS(도시생략)와 소스 팔로워 회로를 구성하고, FD(53)에 축적되어 있는 전하에 응한 레벨을 나타내는 화소 신호가 증폭 트랜지스터(55)로부터 선택 트랜지스터(56)와 수직 신호선(33)을 통하여 열신호 처리부(25)에 출력된다.
선택 트랜지스터(56)는, 선택 신호(SEL)에 의해 화소(31)가 선택된 때 온 되어, 화소(31)의 화소 신호를 수직 신호선(33)을 통하여 열신호 처리부(25)에 출력한다. 전송 신호(TR), 선택 신호(SEL) 및 리셋 신호(RST)가 전송되는 각 신호선은, 도 2의 행구동 신호선(32)에 대응한다.
화소(31)는, 이상과 같이 구성할 수 있지만, 이 구성으로 한정되는 것이 아니고, 그 밖의 구성을 채용할 수도 있다.
<4. 입력 회로부와 출력 회로부의 구성례>
도 4는, 본 실시 형태에 관한 고체 촬상 장치(1)의 입력부(21A)에 구비되는 입력 회로부(42)와, 출력부(21B)에 구비되는 출력 회로부(47)의 회로 배치 구성례를 도시하고 있다.
또한, 입출력 회로부(49)는, 하나의 외부 단자(14)에 대해, 입력 회로부(42) 또는 출력 회로부(47)의 어느 일방을 포함하는 구성이라도 좋고, 입력 회로부(42)와 출력 회로부(47)와의 쌍방을 병렬로 구비하는 쌍방향의 입출력 회로의 구성이라도 좋다.
입력 회로부(42)는, 이하의 특징을 갖는 회로이다.
(1) 고체 촬상 장치(1)의 입력 단자(41)로부터 입력 회로부(42)에 입력되는 데이터와, 입력 회로부(42)로부터 고체 촬상 장치(1)의 내부 회로에 출력되는 데이터에 있어서 논리가 같은, 또는 반전할 뿐의 회로인, 환언하면, 신호열에서의 데이터의 나열을 바꾸지 않는 회로인, 또한 환언하면, 신호열에서 논리의 "1"과 "0" 또는 "Hi"와 "Low"가 전환되는 위치를 바꾸지 않는 회로이다.
(2) 고체 촬상 장치(1)의 입력 단자(41)에 입력된 신호의 전압 진폭을, 입력 회로부(42)의 후단에 배치된 회로, 환언하면 고체 촬상 장치(1)에서 보다 내부가 되는 회로가 수취하는데 바람직한 전압 진폭으로 변환하는 회로이다. 이 회로는, 회로에 입력된 데이터를 전압 진폭이 작아지는 방향으로 변환하는 경우가 있다.
(2') 또는 입력 회로부(42)에 입력된 신호(예를 들면 LVDS의 소진폭 차동 신호)를 입력 회로부(42)의 후단에 배치된 회로, 환언하면 고체 촬상 장치(1)에서 보다 내부가 되는 회로가 수취하는데 바람직한 포맷 또는 전압 진폭(예를 들면 싱글 엔드로 풀 스윙하는 디지털 신호)로 변환하여 출력하는 회로이다. 이 회로는, 회로에 입력된 데이터를 전압 진폭이 커지는 방향으로 변환하는 경우가 있다.
(3) 또한, 입력 회로부(42)에 과대한 노이즈가 입력되는 경우에, 이 노이즈를 입력 회로부(42)의 후단에 배치된 회로, 환언하면 고체 촬상 장치(1)에서 보다 내부가 되는 회로에 전파시키지 않고 차단하는 보호 회로를 구비하는 경우도 있다.
출력 회로부(47)는, 이하의 특징을 갖는 회로이다.
(1) 고체 촬상 장치(1)의 내부 회로로부터 출력 회로부(47)에 입력되는 데이터와, 출력 회로부(47)로부터 고체 촬상 장치(1)의 출력 단자(48)를 통하여 고체 촬상 장치(1)의 외부에 출력되는 데이터에 있어서 논리가 같은, 또는 반전할 뿐의 회로인, 환언하면, 신호열에서의 데이터의 나열을 바꾸지 않는 회로인, 또한 환언하면, 신호열에서 논리의 "1"과 "0" 또는 "Hi"와 "Low"가 전환되는 위치를 바꾸지 않는 회로이다.
(2) 고체 촬상 장치(1)의 출력 단자(48)와 고체 촬상 장치(1)에 접속되는 외부 소자와의 사이의 신호선을, 구동하는 전류 능력을 크게 하는 회로이다. 또는 신호선의 전압 진폭을 크게 하는 회로이다. 이 회로는, 회로에 입력된 데이터를 전압 진폭이 커지는 방향으로 변환하는 경우가 있다.
(2') 또는 고체 촬상 장치(1)의 내부의 회로로부터 출력 회로부(47)에 입력된 신호(싱글 엔드로 풀 스윙하는 디지털 신호)를 출력 단자(48)에 접속된 외부 소자가 신호를 수취하는데 바람직한 포맷 또는 전압 진폭(예를 들면 LVDS의 소진폭 차동 신호)으로 변환하여 출력하는 회로이다. 이 회로는, 회로에 입력된 데이터를 전압 진폭이 작아지는 방향으로 변환하는 경우가 있다.
도 4에 도시하는 바와 같이, 적어도 입력 회로부(42) 또는 출력 회로부(47)의 어느 일방을 포함하는 입출력 회로부(49)는, 하나 이상 트랜지스터를 포함한다. 본 개시에서는, 편의상, 입출력 회로부(49)에 포함되는 트랜지스터를 입출력 트랜지스터라고 부르는 경우가 있다. 입출력 회로부(49)는, 인버터 회로, 버퍼 회로, 등을 포함하여 있어도 좋고, 입력 동작 또는 출력 동작을 제어하는 이네이블 회로를 또한 포함하여 있어도 좋다.
입력 회로부(42) 또는 출력 회로부(47)는, 회로에서 사용하는 전원 전압을 적절하게 설정함에 의해, 입력 신호 또는 출력 신호의 진폭 변경부를 겸할 수 있다. 예를 들면, 고체 촬상 장치(1)의 화소 주변 회로부의 일부나 화상 신호 처리부(26)에서의 신호의 진폭이 V2이고, 한편, 고체 촬상 장치(1)의 외부로부터 입력 단자(41)에 입력되는 신호의 진폭, 또는 출력 단자(48)로부터 고체 촬상 장치(1)의 외부에 출력되는 신호의 진폭이 V2보다도 큰 V1인 경우, 입력 회로부(42) 또는 출력 회로부(47)의 회로가 예를 들면 도 4에서 도시하는 회로에서는, 고체 촬상 장치(1)의 내부 회로측에 위치하는 인버터의 전원 전압을 V2, 고체 촬상 장치(1) 외측방향향에 위치하는 인버터의 전원 전압을 V1으로 함에 의해, 입력 회로부(42)는 외부로부터 진폭(V1)의 신호를 수취하고, 이 진폭을 V2로 작게 하여 고체 촬상 장치(1)의 내부 회로에 입력하고, 출력 회로부(47)는, 고체 촬상 장치(1)의 내부 회로로부터 진폭(V2)의 신호를 수취하고, 이 진폭을 V1로 크게 하여 외부에 출력할 수 있다. 또한, 도 4에 도시하는 전압(V1과 V2)을 동전압으로 하는 경우는, 신호 진폭 변경의 기능을 갖지 않는 구성이 된다.
또한, 상기한 설명을 포함하여 본 개시에서는, 트랜지스터 회로에서의 기준 전압(도 4의 회로인 경우, 접지 전압)과, 회로에 공급되는 전원의 전압으로서 상기 기준 전압과는 다른 전압(도 4의 회로인 경우, 예를 들면 V1)과의 전압차를 단지 전원 전압이라고 부르는 경우가 있다.
<5. 고체 촬상 장치의 회로 배치 구성례>
다음에, 본 실시 형태에 관한 고체 촬상 장치(1)의 회로의 배치, 즉, 도 2에 도시한 고체 촬상 장치(1)의 각 블록을, 상측 구조체(11)와 하측 구조체(12)로 어떻게 나누어 탑재하는지를 설명한다.
도 5는, 고체 촬상 장치(1)에서의 회로 배치의 제1의 회로 배치 구성례를 도시하는 도면이다.
제1의 회로 배치 구성례에서는, 화소 어레이부(24)는 상측 구조체(11)에 배치되어 있다.
고체 촬상 장치(1)에 구비되는 화소 주변 회로부 중, 행구동부(22)는, 일부가 상측 구조체(11)에 배치되고, 또한, 일부가 하측 구조체(12)에 배치되어 있다. 예를 들면, 행구동부(22) 중, 행구동 회로부가 상측 구조체(11)에 배치되고, 행디코더부가 하측 구조체(12)에 배치되어 있다.
상측 구조체(11)에 배치된 행구동부(22)는, 화소 어레이부(24)의 행방향의 외측에 배치되고, 하측 구조체(12)에 배치된 행구동부(22)는, 적어도 그 일부가 상측 구조체(11)에 구비되는 행구동부(22)의 하측에 배치되어 있다.
고체 촬상 장치(1)에 구비되는 화소 주변 회로부 중, 열신호 처리부(25)는, 일부가 상측 구조체(11)에 배치되고, 또한, 일부가 하측 구조체(12)에 배치되어 있다. 예를 들면, 열신호 처리부(25) 중, 부하 회로부, 증폭 회로부, 노이즈 처리부 및 ADC의 콤퍼레이터부가 상측 구조체(11)에 배치되고, ADC의 카운터부가 하측 구조체(12)에 배치되어 있다.
상측 구조체(11)에 배치된 열신호 처리부(25)는, 화소 어레이부(24)의 열방향의 외측에 배치되고, 하측 구조체(12)에 배치된 열신호 처리부(25)는, 적어도 그 일부가 상측 구조체(11)에 구비되는 열신호 처리부(25)의 하측에 배치되어 있다.
상측 구조체(11)에 배치된 행구동부(22)의 외측과, 하측 구조체(12)에 배치된 행구동부(22)의 외측에는, 이들 2개의 행구동부(22)의 배선을 접속하기 위한 배선 접속부(29)가 배치되어 있다.
상측 구조체(11)에 배치된 열신호 처리부(25)의 외측과, 하측 구조체(12)에 배치된 열신호 처리부(25)의 외측에도, 이들 2개의 열신호 처리부(25)의 배선을 접속하기 위한 배선 접속부(29)가 배치되어 있다. 이들의 배선 접속부(29)에서는, 이 후, 도 6을 이용하여 설명하는 배선 접속 구조가 이용되고 있다.
하측 구조체(12)에 배치된 행구동부(22)와 열신호 처리부(25)의 내측에, 화상 신호 처리부(26)가 배치되어 있다.
하측 구조체(12)에서 입출력 회로부(49)는, 상측 구조체(11)의 화소 어레이부(24)의 하측이 되는 영역에 배치된다.
입출력 회로부(49)는, 입력 회로부(42)와 출력 회로부(47)의 쌍방 또는 적어도 일방을 포함하는 회로부이다. 입출력 회로부(49)가 입력 회로부(42)와 출력 회로부(47)의 쌍방으로 구성되는 경우, 입출력 회로부(49)는, 하나의 외부 단자(14)마다 나누어져서 하측 구조체(12)에 복수개 배치된다. 입출력 회로부(49)가 입력 회로부(42)만으로 구성되는 경우, 입력 회로부(42)는, 하나의 외부 단자(14)(입력 단자(41))마다 나누어져서 하측 구조체(12)에 복수개 배치된다. 입출력 회로부(49)가 출력 회로부(47)만으로 구성되는 경우, 출력 회로부(47)는, 하나의 외부 단자(14)(출력 단자(48))마다 나누어져서 하측 구조체(12)에 복수개 배치된다. 이들 복수개로 나누어져서 배치된 각 입출력 회로부(49)의 주위에는, 화상 신호 처리부(26)가 배치되어 있다. 환언하면, 화상 신호 처리부(26)를 배치한 영역내에, 입출력 회로부(49)가 배치되어 있다.
또한, 하측 구조체(12)에서 입출력 회로부(49)는, 상측 구조체(11)의 행구동부(22)의 하측 또는 열신호 처리부(25)의 하측이 되는 영역에 배치되어도 좋다.
환언하면, 입출력 회로부(49)는, 외부 단자(14)가 형성되는 하측 구조체(12)측으로, 또한, 상측 구조체(11)의 화소 어레이부(24)의 영역의 하방, 또는 상측 구조체(11)의 화소 주변 회로부(도 6의 화소 주변 회로 영역(313) 중, 상측 구조체(11)에 형성된 회로부)의 하방의 임의의 영역에 배치할 수 있다.
또한, 이 후에 설명하는 다른 구성례도 포함하여 본 실시 형태에 관한 고체 촬상 장치(1)에서는, 입력 단자(41)와 입력 회로부(42)나, 출력 회로부(47)와 출력 단자(48)가 배치되어 있는 영역에, 이들 대신에, 전원 단자나 접지 단자를 배치하여도 좋다.
하측 구조체(12)에 배치된 트랜지스터 회로 중, 입력 회로부(42) 및 출력 회로부(47)를 구성하는 트랜지스터 회로의 전원 전압은, 화상 신호 처리부(26)를 구성하는 트랜지스터 회로의 전원 전압보다도, 높아도 좋다.
예를 들면, 입력 회로부(42)와 출력 회로부(47)를 구성하는 트랜지스터 회로의 전원 전압이 1.8V 내지 3.3V이고, 화상 신호 처리부(26)를 구성하는 트랜지스터 회로의 전원 전압이 1.2V 내지 1.5V라도 좋다. 전자(前者)(입력 회로부(42) 및 출력 회로부(47)를 구성하는 트랜지스터 회로)의 전원 전압과 후자(화상 신호 처리부(26)를 구성하는 트랜지스터 회로)의 전원 전압이 다르기 때문에, 입력 회로부(42) 및 출력 회로부(47)에서 전원 전압이 인가되는 웰 영역과, 이들의 주위에 배치된 화상 신호 처리부(26)에서 전원 전압이 인가되는 웰 영역을 이간하여 배치하기 위한 거리, 이른바 웰 분리 영역의 폭은, 화상 신호 처리부(26) 내에서 전원 전압이 인가되는 복수개의 웰 영역의 사이에 마련된 거리보다도, 큰 것이 바람직하다.
또한, 입력 회로부(42) 및 출력 회로부(47)에 구비되는 소자 분리 영역의 깊이는, 화상 신호 처리부(26) 내에 구비되는 소자 분리 영역의 깊이보다도, 깊어도 좋다. 또한, 입력 회로부(42) 및 출력 회로부(47)에 구비되는 트랜지스터의 게이트 길이는, 화상 신호 처리부(26) 내에 구비되는 트랜지스터의 게이트 길이보다도, 큰 것이 바람직하다.
고체 촬상 장치(1)에 구비되는 화소 주변 회로부 중, 상측 구조체(11)에 배치된 화소 주변 회로부의 일부, 예를 들면 열신호 처리부(25)에 구비되는 부하 회로부, 증폭 회로부, 노이즈 처리부 및 ADC의 콤퍼레이터부의 어느 하나를 구성하는 트랜지스터 회로의 전원 전압은, 하측 구조체(12)에 배치된 화소 주변 회로부의 일부, 예를 들면 열신호 처리부(25)에 구비되는 ADC의 카운터부를 구성하는 트랜지스터 회로의 전원 전압보다도, 높아도 좋다. 예로서 전자(상측 구조체(11)에 배치된 화소 주변 회로부, 예를 들면 열신호 처리부(25)에 구비되는 부하 회로부, 증폭 회로부, 노이즈 처리부, 또는 ADC의 콤퍼레이터부의 어느 하나)의 트랜지스터 회로의 전원 전압이 1.8V 내지 3.3V이고, 후자(하측 구조체(12)에 배치된 화소 주변 회로부, 예를 들면 ADC의 카운터부)의 트랜지스터 회로의 전원 전압이 1.2V 내지 1.5V라도 좋다. 후자의 트랜지스터 회로의 전원 전압은, 하측 구조체(12)에 배치된 화상 신호 처리부(26)를 구성하는 트랜지스터 회로의 전원 전압과 같아도 좋다. 전자의 트랜지스터 회로의 전원 전압이 후자의 트랜지스터 회로의 전원 전압보다도 높기 때문에, 전자의 트랜지스터 회로에서 전원 전압이 인가되는 복수개의 웰 영역의 사이에 마련된 거리는, 후자의 트랜지스터 회로에서 전원 전압이 인가되는 복수개의 웰 영역의 사이에 마련된 거리보다도, 큰 것이 바람직하다. 또한, 전자의 트랜지스터 회로에 구비되는 소자 분리 영역의 깊이는, 후자의 트랜지스터 회로에 구비되는 소자 분리 영역의 깊이보다도, 깊은 것이 바람직하다. 또한, 전자의 트랜지스터 회로에 구비되는 트랜지스터의 게이트 길이는, 후자의 트랜지스터 회로에 구비되는 트랜지스터의 게이트 길이보다도, 큰 것이 바람직하다.
또한, 상측 구조체(11)에 배치된 화소(31)를 구성하는 화소 트랜지스터 회로의 전원 전압은, 상측 구조체(11)에 배치된 화소 주변 회로부(예를 들면 열신호 처리부(25)에 구비되는 부하 회로부, 증폭 회로부, 노이즈 처리부, 또는 ADC의 콤퍼레이터부의 어느 하나)를 구성하는 트랜지스터 회로의 전원 전압과 같아도 좋다.
상측 구조체(11)에 배치된 화소(31)를 구성하는 화소 트랜지스터 회로의 전원 전압은, 하측 구조체(12)에 배치된 화소 주변 회로부(예를 들면 ADC의 카운터부) 또는 화상 신호 처리부(26)를 구성하는 트랜지스터 회로의 전원 전압보다도, 높아도 좋다. 이 때문에, 소자 분리 영역으로서 반도체 기판을 파들어가는 구조의 소자 분리 영역을 이용하는 경우에는, 상측 구조체(11)에 배치된 화소 트랜지스터의 주위에 구비되는 소자 분리 영역의 일부의 깊이는, 하측 구조체(12)에 배치된 화소 주변 회로부 또는 화상 신호 처리부(26)의 트랜지스터의 주위에 구비되는 소자 분리 영역의 깊이보다도 깊어도 좋다. 또는 화소 트랜지스터의 주위의 소자 분리 영역으로서 반도체 기판을 파들어가는 소자 분리 영역이 아니라, 화소 트랜지스터의 주위에, 화소 트랜지스터의 확산층 영역과는 반대의 도전형이 되는 불순물 영역을 형성한 소자 분리 영역을 일부에 이용하여도 좋다.
또한, 상측 구조체(11)에 배치된 화소 트랜지스터의 게이트 길이는, 하측 구조체(12)에 배치된 화소 주변 회로부 또는 화상 신호 처리부(26)의 트랜지스터의 게이트 길이보다도 커도 좋다. 한편, 소자 분리 영역이 깊어짐에 따라 증가가 우려되는 소자 분리 영역 부근에서의 노이즈 전하의 발생을 억제하기 위해, 상측 구조체(11)에 배치된 화소 트랜지스터의 주위에 구비되는 소자 분리 영역의 깊이는, 상측 구조체(11)에 배치된 화소 주변 회로부를 구성하는 트랜지스터의 주위에 구비되는 소자 분리 영역의 깊이보다도, 얕아도 좋다. 또는 화소 트랜지스터의 주위의 소자 분리 영역으로서 반도체 기판을 파들어가는 소자 분리 영역이 아니라, 화소 트랜지스터의 주위에, 화소 트랜지스터의 확산층 영역과는 반대의 도전형이 되는 불순물 영역을 형성하는 소자 분리 영역을 일부에 이용하여도 좋다.
<6. 고체 촬상 장치의 단면 구조>
본 실시 형태에 관한 고체 촬상 장치(1)의 단면 구조와 회로 배치를 도 6을 참조하여 더욱 설명한다.
도 6은, 도 5의 A-A'선에서의 고체 촬상 장치(1)에 관한 단면 구조를 도시하는 도면이다. 또한, 편의상, 도 6의 일부는, 이후 설명하는 본 기술의 다른 구성례에서의 단면 구조로 바꾸어 기재하고 있다.
고체 촬상 장치(1)에 구비되는 상측 구조체(11)와 그 상방을 포함하는 부분에는, 온 칩 렌즈(16)와 컬러 필터(15)와 화소 트랜지스터와 포토 다이오드(51)를 갖는 화소(31)가 복수개, 어레이형상으로 배열된 화소 어레이부(24)가 배치되어 있다. 화소 어레이부(24)의 영역(화소 어레이 영역)에는, 화소 트랜지스터 영역(301)도 배치된다. 화소 트랜지스터 영역(301)은, 전송 트랜지스터(52), 증폭 트랜지스터(55), 리셋 트랜지스터(54) 중의 적어도 하나의 화소 트랜지스터가 형성되는 영역이다.
하측 구조체(12)에 구비되는 반도체 기판(81)의 하측의 표면으로, 또한, 상측 구조체(11)에 구비되는 화소 어레이부(24)의 하방에 위치하는 영역에는, 외부 단자(14)가 복수개 배치되어 있다.
또한, 도 6의 설명에서는, 「하측 구조체(12)에 구비되는 반도체 기판(81)의 하측의 표면으로, 또한, 상측 구조체(11)에 구비되는 화소 어레이부(24)의 하방에 위치하는 영역」을 제1 특정 영역, 「하측 구조체(12)에 구비되는 반도체 기판(81)의 상측의 표면으로, 또한, 상측 구조체(11)에 구비되는 화소 어레이부(24)의 하방에 위치하는 영역」을 제2 특정 영역이라고 부른다.
제1 특정 영역에 배치된 복수개의 외부 단자(14)의 적어도 일부는, 외부로부터 고체 촬상 장치(1)에 신호를 입력하기 위한 신호 입력 단자(14A) 또는 고체 촬상 장치(1)로부터 외부에 신호를 출력하기 위한 신호 출력 단자(14B)이다. 환언하면, 신호 입력 단자(14A) 및 신호 출력 단자(14B)는, 외부 단자(14) 중에서 전원 단자 및 접지 단자를 제외한 외부 단자(14)이다. 본 개시에서는, 이들의 신호 입력 단자(14A) 또는 신호 출력 단자(14B)를 신호 입출력 단자(14C)라고 부른다.
제1 특정 영역으로서 또한, 이들 신호 입출력 단자(14C)의 부근에, 반도체 기판(81)을 관통하는 관통 비아(88)가 배치된다. 또한, 본 개시에서는, 반도체 기판(81)을 관통하는 비아 홀과 그 내부에 형성된 비아 배선을 아울러서 단지 관통 비아(88)라고 부르는 경우가 있다.
이 관통 비아 홀은, 반도체 기판(81)의 하측 표면부터, 반도체 기판(81)의 상측 표면상방에 배치된 다층 배선층(82)의 일부로서 비아 홀의 종단(終端)(저부)가 되는 도전성 패드(322)(이후, 비아용 패드(322)라고 부르는 경우가 있다)까지, 파들어가 형성된 구조인 것이 바람직하다.
제1 특정 영역에 배치된 신호 입출력 단자(14C)는, 마찬가지로 제1 특정 영역에 배치된 관통 비아(88)(보다 구체적으로는, 관통 비아 홀 내에 형성된 비아 배선)에 전기적으로 접속된다.
제2 특정 영역으로서 또한, 신호 입출력 단자(14C) 및 상기 관통 비아의 부근이 되는 영역에, 입력 회로부(42) 또는 출력 회로부(47)를 구비한 입출력 회로부(49)가 배치된다.
제1 특정 영역에 배치된 신호 입출력 단자(14C)는, 관통 비아(88)와 비아용 패드(322)와, 또는 또한 다층 배선층(82)의 일부를 통하여 입출력 회로부(49)에 전기적으로 접속된다.
입출력 회로부(49)를 배치한 영역을 입출력 회로 영역(311)이라고 부른다. 하측 구조체(12)에 구비되는 반도체 기판(81)의 상측의 표면에는, 입출력 회로 영역(311)에 인접하여 신호 처리 회로 영역(312)이 형성되어 있다. 신호 처리 회로 영역(312)은, 도 2를 참조하여 설명한 화상 신호 처리부(26)가 형성되는 영역이다.
도 2를 참조하여 설명한 행구동부(22)나 열신호 처리부(25)의 전부 또는 일부를 포함하는 화소 주변 회로부를 배치한 영역을, 화소 주변 회로 영역(313)이라고 부른다. 상측 구조체(11)에 구비되는 반도체 기판(101)의 하측의 표면 및 하측 구조체(12)에 구비되는 반도체 기판(81)의 상측의 표면 중, 화소 어레이부(24)의 외측이 되는 영역에는, 화소 주변 회로 영역(313)이 배치되어 있다.
신호 입출력 단자(14C)는, 하측 구조체(12)에 배치된, 입출력 회로 영역(311)의 하측의 영역에 배치되면 좋고, 또는 신호 처리 회로 영역(312)의 하측이 되는 영역에 배치되어도 좋다. 또는 신호 입출력 단자(14C)는, 하측 구조체(12)에 배치된, 행구동부(22) 또는 열신호 처리부(25) 등의 화소 주변 회로부의 하측에 배치되어도 좋다.
본 개시에서는, 상측 구조체(11)의 다층 배선층(102)에 포함되는 배선과, 하측 구조체(12)의 다층 배선층(82)에 포함되는 배선을 접속하는 배선 접속 구조를 상하 배선 접속 구조라고 부르는 일이 있고, 이 구조를 배치한 영역을 상하 배선 접속 영역(314)이라고 부르는 일이 있다.
상하 배선 접속 구조는, 상측 구조체(11)의 상측의 표면부터 반도체 기판(101)을 관통하여 다층 배선층(102)에 이르는 제1 관통전극(실리콘 관통전극)(109)과, 상측 구조체(11)의 상측의 표면부터 반도체 기판(101)과 다층 배선층(102)을 관통하여 하측 구조체(12)의 다층 배선층(82)에 이르는 제2 관통전극(칩 관통전극)(105)과, 이들 2개의 관통전극(Through Silicon Via, TSV)을 접속하기 위한 관통전극 접속 배선(106)에 의해 형성되어 있다. 본 개시에서는, 이와 같은 상하 배선 접속 구조를 트윈 콘택트 구조라고 부르는 경우가 있다.
화소 주변 회로 영역(313)의 외측에, 상하 배선 접속 영역(314)이 배치되어 있다.
본 실시 형태에서는, 화소 주변 회로 영역(313)이, 상측 구조체(11)와 하측 구조체(12)의 양방에 형성되어 있지만, 어느 일방에만 형성할 수도 있다.
또한, 본 실시 형태에서는, 상하 배선 접속 영역(314)이, 화소 어레이부(24)의 외측으로, 또한, 화소 주변 회로 영역(313)의 외측에 배치되어 있지만, 화소 어레이부(24)의 외측으로, 또한, 화소 주변 회로 영역(313)의 내측에 배치되어도 좋다.
또한, 본 실시 형태에서는, 상측 구조체(11)의 다층 배선층(102)과 하측 구조체(12)의 다층 배선층(82)을 전기적으로 접속하는 구조로서 실리콘 관통전극(109)과 칩 관통전극(105)의 2개의 관통전극을 이용하여 접속하는 트윈 콘택트 구조를 채용하였다.
상측 구조체(11)의 다층 배선층(102)과 하측 구조체(12)의 다층 배선층(82)을 전기적으로 접속하는 구조로서는, 예를 들면, 상측 구조체(11)의 배선층(103)과, 하측 구조체(12)의 배선층(83)의 각각이, 1개의 관통전극에 공통으로 접속하는 셰어 콘택트 구조로 하여도 좋다.
<7. 다른 상하 배선 접속 구조를 이용한 경우의 고체 촬상 장치의 회로 배치>
다른 상하 배선 접속 구조를 이용한 경우의, 고체 촬상 장치(1)의 회로의 배치와 단면 구조를 도 7과 도 8을 참조하여 설명한다.
도 8은, 도 6에 도시하는 상하 배선 접속 구조와는 다른 구조를 이용한 경우의, 도 7의 B-B'선에서의, 고체 촬상 장치(1)의 단면 구조를 도시하는 도면이다. 또한 편의상, 도 8의 일부는, 이후 설명하는 본 기술의 다른 구성례에서의 단면 구조로 바꾸어 기재하고 있다.
도 8의 화소 주변 회로 영역(313)에서 상측 구조체(11)의 다층 배선층(102)은, 일부의 배선을 다층 배선층(102)의 최하면, 환언하면, 상측 구조체(11)와 하측 구조체(12)와의 접합면에 배치하고 있다. 또한, 하측 구조체(12)의 다층 배선층(82)도, 일부의 배선을 다층 배선층(82)의 최상면, 환언하면, 상측 구조체(11)와 하측 구조체(12)와의 접합면에 배치하고 있다. 그리고, 다층 배선층(102)의 일부의 배선과, 다층 배선층(82)의 일부의 배선이, 이 접합면에서의 개략 동일한 위치에 배치되어, 배선끼리가 전기적으로 접속되어 있다. 배선끼리를 전기적으로 접속하는 형태로서는, 2개의 배선을 직접 접촉시키는 형태면 좋고, 또는 2개의 배선 사이에 박막의 절연막이나 고저항막이 형성되고, 형성되는 막이 일부에서 전기적으로 도통하고 있는 형태라도 좋다. 또는 2개의 배선 사이에 박막의 절연막이나 고저항막이 형성되고, 2개의 배선이 용량 결합에 의해 전기 신호를 전파시키는 형태라도 좋다.
본 개시에서는, 상측 구조체(11)의 다층 배선층(102)의 배선의 일부의 배선과 하측 구조체(12)의 다층 배선층(82)의 배선의 일부의 배선을 상기 접합면의 개략 동일한 위치에 형성하여 2개의 배선을 전기적으로 접속하는 구조의 총칭으로서 상하 배선 직접 접속 구조 또는 단지 배선 직접 접속 구조라고 부르는 경우가 있다.
상기 개략 동일한 위치의 구체적인 예로서는, 예를 들면, 고체 촬상 장치(1)를 상측에서 하측 방향으로 평면시(平面視)한 경우에, 전기적으로 접속하는 상기 2개의 배선의 적어도 일부가 겹쳐지는 위치이라면 좋다. 접속하는 2개의 배선의 재료로서 예를 들면, 구리(Cu)를 사용한 경우에는, 이 접속 구조를 Cu-Cu 직접 접합 구조 또는 단지 Cu-Cu 접합 구조라고 부르는 경우가 있다.
상하 배선 직접 접속 구조를 이용하는 경우에는, 이 접속 구조를 화소 어레이부(24)의 외측에 배치할 수 있다. 또는 이 접속 구조를 상측 구조체(11)가 구비하는 화소 주변 회로 영역(313)의 내부와, 하측 구조체(12)가 구비하는 화소 주변 회로 영역(313)의 내부에, 배치할 수 있다. 보다 구체적으로는, 상하 배선 직접 접속 구조를 구성하는 배선 중, 상기 접합면의 상측 구조체(11)의 측에 배치하는 배선은, 상측 구조체(11)의 화소 주변 회로 영역(313)에 구비되는 회로의 하측에 배치할 수 있다. 또한, 상하 배선 직접 접속 구조를 구성하는 배선 중, 상기 접합면의 하측 구조체(12)의 측에 배치하는 배선은, 하측 구조체(12)의 화소 주변 회로 영역(313)에 구비되는 회로의 상측에 배치할 수 있다. 또는 상측 구조체(11)의 배선으로서 화소 어레이부(24)(화소 트랜지스터 영역(301))에 배치된 배선을 이용하여 이것과 하측 구조체(12)의 배선에 의한 상하 배선 직접 접속 구조를 화소 어레이부(24)(화소 트랜지스터 영역(301))의 하방에 배치할 수도 있다.
<제2의 회로 배치 구성례>
도 7은, 고체 촬상 장치(1)의 제2의 회로 배치 구성례를 도시하는 도면이다.
제2의 회로 배치 구성례에서는, 상하 배선 접속 구조로서 상기 상하 배선 직접 접속 구조를 이용하고 있다.
도 7에 도시하는 바와 같이, 제2의 회로 배치 구성례에서의 화소 어레이부(24)의 배치는, 도 5에 도시한 제1의 회로 배치 구성례와 마찬가지이다. 즉, 화소 어레이부(24)는 상측 구조체(11)에 배치되어 있다.
또한, 도 7에 도시하는 바와 같이, 제2의 회로 배치 구성례에서의 고체 촬상 장치(1)의 행구동부(22)와 열신호 처리부(25)의 배치도, 도 5에 도시한 제1의 회로 배치 구성례와 마찬가지이다.
한편, 제2의 회로 배치 구성례에서의 상하 배선 접속부의 배치는, 도 5에 도시하는 제1의 회로 배치 구성례와 다르다.
상측 구조체(11)에 배치된 행구동부(22)의 배선과, 하측 구조체(12)에 배치된 행구동부(22)의 배선과의 접속은, 상측 구조체(11)에 배치된 행구동부(22)와 하측 구조체(12)에 배치된 행구동부(22)가 겹쳐지는 영역에서 상하 배선 직접 접속 구조를 이용하여 형성된다.
상측 구조체(11)에 배치된 열신호 처리부(25)의 배선과, 하측 구조체(12)에 배치된 열신호 처리부(25)의 배선과의 접속은, 상측 구조체(11)에 배치된 열신호 처리부(25)와 하측 구조체(12)에 배치된 열신호 처리부(25)가 겹쳐지는 영역에서 상하 배선 직접 접속 구조를 이용하여 형성된다.
도 5에 도시한 제1의 회로 배치 구성례에서는, 행구동부(22)의 배선을 접속하는 상하 배선 접속 구조와 열신호 처리부(25)의 배선을 접속하는 상하 배선 접속 구조는, 각각, 행구동부(22)의 외측과 열신호 처리부(25)의 외측의 배선 접속부(29)에 배치되어 있다. 이에 대해, 도 7에 도시하는 제2의 회로 배치 구성례에서는, 행구동부(22)의 배선을 접속하는 상하 배선 접속 구조와 열신호 처리부(25)의 배선을 접속하는 상하 배선 접속 구조는, 각각, 행구동부(22)의 영역 내와 열신호 처리부(25)의 영역 내에 형성되어 있다. 이 때문에, 제2의 회로 배치 구성례에 나타내는 고체 촬상 장치(1)는, 상측 구조체(11) 및 하측 구조체(12)에서의 배선 접속부(29)가 생략되어 있고, 제1의 회로 배치 구성례에 나타내는 고체 촬상 장치(1)보다도, 외형 사이즈가 작은 장치를 실현할 수 있다.
<8. 다른 고체 촬상 장치와의 비교례>
<비교례 1>
다른 고체 촬상 장치의 구조와 비교하여 고체 촬상 장치(1)의 구조의 특징에 관해 설명한다.
도 9는, 비교례 1로서 일본 특개2014-72294호 공보(이하, 비교 구조 개시 문헌 1이라고 한다.)에 개시된, 고체 촬상 장치의 최종 형상에서의 단면을 도시하는 도면이다.
도 9의 고체 촬상 장치(600)는, 제1 반도체층(611)을 포함하는 제1 소자부(621)와 제1 배선부(622)를 구비하는 제1 부분(623)과, 제2 반도체층(631)을 포함하는 제2 소자부(641)와 제2 배선부(642)를 구비하는 제2 부분(643)이 적층된 구조를 갖는다. 제1 부분(623)의 이면측에는, 컬러 필터(651)와 온 칩 렌즈(652) 등이 형성된 광학부재(653)가 배치되어 있다.
고체 촬상 장치(600)는, 제어 유닛을 구성하는 트랜지스터(Tr3과 Tr4)의 외측 및 신호 처리 유닛을 구성하는 트랜지스터(Tr5 내지 Tr8)를 배치한 영역의 외측에, 도전 부재(662)를 통하여 제1 배선(661)과 제2 배선(663)을 접속하는 구조가 형성되고, 이 접속 구조의 외측에, 외부 단자(664)가 배치되어 있다. 또한, 입출력 회로를 어디에 배치하는지의 기재는 없다.
이에 대해, 본 기술은, (1) 외부 단자(14)와, (2) 외부 단자(14)에 접속하는 입력 회로부(42) 또는 출력 회로부(47)를 형성한 반도체 영역과, (3) 촬상을 행하는 포토 다이오드(51) 및 화소 트랜지스터를 형성한 반도체 영역과, (4) 컬러 필터(15) 및 온 칩 렌즈(16)와, (5) 보호 기판(18)을 개략 동일하게 되는 영역에 적층한 구조에 의해, 도 9의 고체 촬상 장치(600)보다도, 외형 사이즈를 작게 할 수 있다.
도 9의 고체 촬상 장치(600)는, 그 최종 형상에서 온 칩 렌즈(652)의 상측에, 온 칩 렌즈(652)를 보호하기 위한 보호 기판을 구비하지 않는다. 그리고, 비교 구조 개시 문헌 1에서는, 도 9의 고체 촬상 장치(600)의 제조 방법으로서 제1 부분(623)과 제2 부분(643)을 정합하고, 컬러 필터(651)와 온 칩 렌즈(652)를 형성하고, 그 후, 기판을 반전시킨 후, 전극부를 노출시키는 개구와 외부 단자(664)의 형성을 행하는 것이 기재되어 있다. 외부 단자(664)를 형성할 때에는, 외부 단자(664)를 금속 배선상에, 특정치 이상의 응력을 가하여 압착시킬 필요가 있다. 온 칩 렌즈(652)상에 보호 기판을 구비하지 않는 고체 촬상 장치(600)에서 상기 제조 방법으로 외부 단자(664)를 형성하면, 외부 단자(664)를 압착시킬 때에, 온 칩 렌즈(652)가 제조 장치에 꽉 눌려서 온 칩 렌즈(652)에 흠집이 생길 우려가 있다.
또한, 도 9의 고체 촬상 장치(600)에서는, 외부 단자(664)는, 화소 어레이부의 외측의 영역에 형성되어 있고, 온 칩 렌즈(652)의 직하에는 형성되어 있지 않다. 이 경우, 외부 단자(664)를 압착할 때에 온 칩 렌즈(652)에 가하여지는 힘은, 외부 단자(664)를 압착하기 위해 인가하는 힘이 경사 방향으로 분산된 것이 된다.
가령, 외형 사이즈가 작은 고체 촬상 장치를 실현하기 위해, 화소 영역의 직하, 즉 온 칩 렌즈(652)의 직하에 외부 단자(664)를 형성하는 경우에는, 외부 단자(664)를 압착하기 위해 인가하는 힘의 방향의 연장선상에 온 칩 렌즈(652)가 있기 때문에, 온 칩 렌즈(652)에 가하여지는 힘은 보다 커져서 온 칩 렌즈(652)에의 상처의 발생이 보다 심각하게 될 우려가 있다.
또한, 비교 구조 개시 문헌 1에서는, 외부 단자(664)를 형성한 후, 컬러 필터(651)와 온 칩 렌즈(652)를 형성하는 제법도 개시되어 있다.
그러나, 이 제법의 경우, 고체 촬상 장치 표면에 외부 단자(664)에 의한 돌출부를 다수 구비한 상태에서는, 컬러 필터(651)와 온 칩 렌즈(652)를 형성할 때에, 이들의 제조 장치에 고체 촬상 장치를 진공 흡착법이라는 일반적인 방법으로는 고정하는 것이 곤란하여질 우려가 있다.
이에 대해, 도 1의 고체 촬상 장치(1)는, 온 칩 렌즈(16)상에 보호 기판(18)을 갖는다. 이 때문에, 온 칩 렌즈(16)를 외부 단자(14)의 제조 장치로 꽉 누르는 일 없이, 외부 단자(14)를 형성하는 것이 가능해진다. 고체 촬상 장치(1)는, (1) 외부 단자(14)와, (2) 외부 단자(14)에 접속하는 입력 회로부(42) 또는 출력 회로부(47)를 형성한 반도체 영역과, (3) 촬상을 행하는 포토 다이오드(51) 및 화소 트랜지스터를 형성한 반도체 영역과, (4) 컬러 필터(15) 및 온 칩 렌즈(16)와, (5) 보호 기판(18)을 개략 동일하게 되는 영역에 적층한 구조를 가능하게 하고, 도 9의 고체 촬상 장치(600)보다도, 외형 사이즈를 작게 할 수 있다.
<비교례 2>
도 10은, 비교례 2로서 일본 특개2010-50149호 공보(비교 구조 개시 문헌 2)에 개시된, 고체 촬상 장치의 최종 형상에서의 단면을 도시하는 도면이다.
도 10의 고체 촬상 장치(700)는, 포토 다이오드(도시생략), 컬러 필터(711), 온 칩 렌즈(712) 등이 형성되는 촬상 영역(722)과, 그 주변에 형성된 주변 영역(723)으로 나뉘어져 있다.
주변 영역(723)에는, 구동 펄스나 신호 입출력을 위한 제1 패드(724)가 배치되어 있다. 제1 패드(724)에는, 본딩 와이어(725)가 접속된다. 그리고, 촬상 영역(722) 내에, 기준 전위(Vss)를 주는 제2 패드(726)가 배치되어 있다. 제2 패드(726)상에, 외부 단자(솔더볼)(727)가 마련되어 있다.
이상과 같이, 고체 촬상 장치(700)는, 화소 어레이의 하측에 외부 단자(727)를 구비한다.
고체 촬상 장치(1)는, (1) 외부 단자(14)와, (2) 외부 단자(14)에 접속하는 입력 회로부(42) 또는 출력 회로부(47)를 형성한 반도체 영역과, (3) 촬상을 행하는 포토 다이오드(51) 및 화소 트랜지스터를 형성한 반도체 영역과, (4) 컬러 필터(15) 및 온 칩 렌즈(16)와, (5) 보호 기판(18)을 개략 동일하게 되는 영역에 적층한 구조에 의해, 도 10의 고체 촬상 장치(700)보다도, 외형 사이즈를 작게 할 수 있다.
도 10의 고체 촬상 장치(700)는, 고체 촬상 소자(1)의 상측 구조체(11)와 하측 구조체(12)와 같은 적층 구조를 구비하지 않는, 환언하면, 트랜지스터 회로가 형성되는 반도체 기판을 1층밖에 구비하지 않는 고체 반도체 장치이다.
도 10에 개시된 고체 촬상 장치(700)는, 그 최종 형상에서 지지 기판(731)을 관통하는 비아(732)와 외부 단자(727)가 촬상 영역(722) 내의 화소 어레이의 하측에 형성되어 있다.
그러나, 도 10에서 형성되어 있는 외부 단자(727)는, 기준 전위(Vss)(접지 전위)용의 단자이다. 기준 전위(Vss)의 단자는, 기준 전위(Vss)를 고체 촬상 장치 내부에 공급할 때, 트랜지스터 회로에 의해 구성되는 입력 회로를 필요로 하지 않는다. 이 때문에, 도 10에 개시된 고체 촬상 장치(700)는, 기준 전위(Vss)용의 외부 단자(737)를 촬상 영역(722)의 하측에 배치 할 수 있고 있다.
한편, 촬상 영역(722)에는, 포토 다이오드와 화소 트랜지스터를 구비하는 화소가 나열하여 배치되어 있다. 이 때문에, 트랜지스터 회로가 형성된 반도체 기판(741)을 1층밖에 구비하지 않는 구조인 경우, 화소가 형성되는 반도체 기판(741)에서 화소 영역 내에 입력 회로를 아울러서 형성하기는 어렵다. 이 때문에, 도 10에 개시된 반도체 기판(741)을 1층밖에 구비하지 않은 고체 촬상 장치(700)는, 화소 영역의 하측에, 입출력 회로를 필요로 하지 않는 전원 단자를 배치하는 것은 가능하지만, 입력 회로 또는 출력 회로를 필요로 하는 외부 단자, 환언하면 신호 입력용 또는 신호 출력용의 외부 단자를 배치할 수가 없다.
또한, 도 10의 고체 촬상 장치(700)는, 도 9에 도시한 고체 촬상 장치(600)와 마찬가지로, 온 칩 렌즈(712)상에 보호 기판을 구비하지 않는다. 이 때문에, 외부 단자 압착시에 온 칩 렌즈(712)에 흠집이 생긴다는 문제가 발생한다.
이에 대해, 고체 촬상 장치(1)는, 트랜지스터 회로를 형성한 반도체 기판을 복수층 적층한 구조를 구비한다. 이에 의해, 화소 영역의 하측에, 입력 회로 또는 출력 회로를 필요로 하는 외부 단자(14), 환언하면 신호 입력용 또는 신호 출력용의 신호 입출력 단자(14C)를 배치하는 것이 가능해진다. 또한, 고체 촬상 장치(1)는, 온 칩 렌즈(16)상에 보호 기판(18)을 갖는다. 이 때문에, 온 칩 렌즈(16)를 외부 단자(14)의 제조 장치로 꽉 누르는 일 없이, 외부 단자(14)를 형성하는 것이 가능해진다. 이에 의해, 고체 촬상 장치(1)는, (1) 외부 단자(14)와, (2) 외부 단자(14)에 접속하는 입력 회로부(42) 또는 출력 회로부(47)를 형성한 반도체 영역과, (3) 촬상을 행하는 포토 다이오드(51) 및 화소 트랜지스터를 형성한 반도체 영역과, (4) 컬러 필터(15) 및 온 칩 렌즈(16)와, (5) 보호 기판(18)을 개략 동일하게 되는 영역에 적층한 구조를 가능하게 하고, 도 10의 고체 촬상 장치(700)보다도, 외형 사이즈를 작게 할 수 있다.
<비교례 3>
도 11은, 비교례 3으로서 일본 특개2011-9645호 공보(비교 구조 개시 문헌 3)에 개시된, 고체 촬상 장치의 최종 형상에서의 단면을 도시하는 도면이다.
도 11의 고체 촬상 장치(800)는, 반도체 기판(811)의 제1 주면(상측의 면)에, 포토 다이오드 및 트랜지스터를 포함하는 촬상 소자(812)가 형성되어 있다. 촬상 소자(812)의 상측에, 다층 배선층(813), 컬러 필터(814), 오버코트(815) 및 온 칩 렌즈(816)가 형성되어 있다. 또한, 고체 촬상 장치(800)는, 온 칩 렌즈(816)의 상측에, 보호 기판(817)을 구비하고 있다.
촬상 소자(812)나 컬러 필터(814), 온 칩 렌즈(816)가 형성된 촬상 화소부(822)의 외측에, 반도체 기판(811)을 관통하는 실리콘 관통전극(831), 외부에 접속된 외부 단자(솔더볼)(832) 등이 형성된 주변 회로부(823)가 배치되어 있다.
도 11의 고체 촬상 장치(800)는, 비교례 2의 고체 촬상 장치(700)와 마찬가지로, 상측 구조체와 하측 구조체를 적층시킨 적층 구조를 구비하지 않는다, 환언하면, 트랜지스터 회로가 형성되는 반도체 기판을 1층밖에 구비하지 않는 고체 반도체 장치이다. 이 때문에, 화소 영역의 하측에, 입력 회로 또는 출력 회로를 필요로 하는 외부 단자, 환언하면 신호 입력용 또는 신호 출력용의 외부 단자를 배치할 수가 없다.
이에 대해, 고체 촬상 장치(1)는, 트랜지스터 회로를 형성한 반도체 기판을 복수층 적층한 구조를 구비한다. 이에 의해, 화소 영역의 하측에, 입력 회로 또는 출력 회로를 필요로 하는 외부 단자(14), 환언하면 신호 입력용 또는 신호 출력용의 외부 단자(14)를 배치하는 것이 가능해진다. 이에 의해, 고체 촬상 장치(1)는, (1) 외부 단자(14)와, (2) 외부 단자(14)에 접속하는 입력 회로부(42) 또는 출력 회로부(47)를 형성한 반도체 영역과, (3) 촬상을 행하는 포토 다이오드(51) 및 화소 트랜지스터를 형성한 반도체 영역과, (4) 컬러 필터(15) 및 온 칩 렌즈(16)와, (5) 보호 기판(18)을 개략 동일하게 되는 영역에 적층한 구조를 가능하게 하고, 도 11의 고체 촬상 장치(800)보다도, 외형 사이즈를 작게 할 수 있다.
또한, 도 11의 고체 촬상 장치(800)와 같이, 장치 외주부(주변 회로부(823))에만 실리콘 관통전극(831)이 형성되어 있는 경우에는, 전원 단자나 그라운드 단자에 대해서도 마찬가지로, 장치 외주부에만 배치되는 것이 된다. 이 경우, IR 드롭 대책이나 배선 지연 대책을 위해, 전원 단자 및 그라운드 단자를 다수 배치할 필요가 있다. 이에 대해, 고체 촬상 장치(1)는, 관통 비아(88)를 상하 기판 접속 영역(314)보다 내측의 하측 구조체(12)의 임의의 영역에 배치할 수 있기 때문에, 그 중의 일부를 전원 단자나 접지 단자용으로서 사용할 수 있다. 즉, 전원 단자나 접지 단자에 대해서도 임의의 영역에 배치할 수 있다. 이에 의해, 전원 단자 및 접지 단자의 개수를 외주부에만 배치한 경우보다도 적게 할 수 있다. 이에 의해, 고체 촬상 장치(1) 전체로서의 회로 면적을 삭감할 수 있다.
<도 1의 고체 촬상 장치와 비교례와의 차이>
고체 촬상 장치(1)는, (1) 외부 단자(14)와, (2) 외부 단자(14)에 접속하는 입력 회로부(42) 또는 출력 회로부(47)를 형성한 반도체 영역과, (3) 촬상을 행하는 포토 다이오드(51) 및 화소 트랜지스터를 형성한 반도체 영역과, (4) 컬러 필터(15) 및 온 칩 렌즈(16)와, (5) 보호 기판(18)을 개략 동일하게 되는 영역에 적층한 구조에 의해, 외형 사이즈를 작게 할 수 있는 것이다.
비교례 1과 비교례 2에 나타낸, 보호 기판을 구비하지 않는, 반도체 적층 구조의 고체 촬상 장치의 경우, 온 칩 렌즈에 흠집이 생길 우려가 있다. 즉, 상기 (1) 내지 (4)를 개략 동일하게 되는 영역에 적층한 구조로 하여 본 기술과 동등한 외형 사이즈의 고체 촬상 장치를 얻는데는, 저해 요인이 있다. 즉, 「상기 (1) 내지 (4)를 개략 동일하게 되는 영역에 적층하여 소형의 고체 촬상 장치를 실현한다」는 기능 및 작용은, 비교례 1과 비교례 2에 나타낸, 보호 기판을 구비하지 않는, 반도체 적층 구조의 고체 촬상 장치에 의해서는 얻어지지 않는 기능 및 작용이다.
비교례 3에 나타낸, 트랜지스터 회로가 형성되는 반도체 기판을 1층밖에 구비하지 않는 고체 반도체 장치의 경우, 상기 (1) 내지 (5)를 개략 동일하게 되는 영역에 적층한 구조로 하여 본 기술과 동등한 외형 사이즈의 고체 촬상 장치를 얻을 수가 없다. 환언하면, 저해 요인이 있다. 즉, 「상기 (1) 내지 (5)를 거의 동일하게 되는 영역에 적층하여 소형의 고체 촬상 장치를 실현한다」는 기능 및 작용은, 비교례 3에 나타낸, 트랜지스터 회로가 형성된 반도체 기판을 1층밖에 구비하지 않은 고체 촬상 장치에 의해서는 얻어지지 않는 기능 및 작용이다.
이와 같이, 본 기술의 「상기 (1) 내지 (5)를 개략 동일하게 되는 영역에 적층한 구조에 의해, 이 구조를 구비하지 않는 고체 촬상 장치보다도, 외형 사이즈가 작은 고체 촬상 장치를 실현한다」는 기능 및 작용은, 비교례 1과 비교례 2에서 나타내 「보호 기판을 구비하지 않는 반도체 적층 구조의 고체 촬상 장치」의 구성 단독으로는 얻어지지 않는 기능 및 작용이고, 또한, 비교례 3에서 나타낸 「트랜지스터 회로가 형성된 반도체 기판을 1층밖에 구비하지 않는 고체 촬상 장치」의 구성 단독으로도 얻어지지 않는 기능 및 작용이다.
<9. 고체 촬상 장치의 다른 회로 배치 구성례>
<제3의 회로 배치 구성례>
도 12는, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제1의 회로 배치 구성례의 변형이 되는 제3의 회로 배치 구성례를 도시하는 도면이다.
도 5에 도시한 제1의 회로 배치 구성례에서는, 입출력 회로부(49)가 각각, 하나의 외부 단자(14)마다 나누어져서 배치되어 있다. 그리고, 각각의 입출력 회로부(49)의 주위를 화상 신호 처리부(26)가 둘러싸고 있다.
이에 대해, 도 12에 도시하는 제3의 회로 배치 구성례에서는, 입출력 회로부(49)가 복수개의 외부 단자(14)마다 통합하여 배치되어 있다. 입출력 회로부(49)의 하나의 영역의 내부에서는, 예를 들면, 어느 외부 단자(14)의 입출력 회로부(49)와 다른 외부 단자(14)의 입출력 회로부(49)가 접하여 배치되고, 이들 입출력 회로부(49)의 사이에는, 화상 신호 처리부(26)가 배치되어 있지 않다. 전원 전압이 다른 입출력 회로부(49)와 화상 신호 처리부(26)를 교대로 인접시켜서 배치하는 제1의 회로 배치 구성례보다도, 전원 전압이 같은 복수개의 입출력 회로부(49)를 통합하여 한 덩어리의 입출력 회로부 영역으로서 배치하는 제3의 회로 배치 구성례의 쪽이, 전원 전압이 다른 웰의 사이를 분리하여 배치하는 개소가 적어지기 때문에, 고체 촬상 장치(1)의 외형 사이즈가 같아도, 하측 구조체(12)에서 예를 들면 화상 신호 처리부(26)에 보다 많은 회로를 탑재할 수 있을 가능성이 있다.
또한, 도 12에 도시하는 제3의 회로 배치 구성례에서는, 입출력 회로부(49)의 일부를 상측 구조체(11)에 포함되는 화소 어레이부(24)의 하측에 배치하는 것은 아니고, 상측 구조체(11)에 포함되는 화소 주변 회로부의 하측, 예를 들면 상측 구조체(11)에 포함되는 행구동부(22)의 하측, 또는 하측 구조체(12)에 포함되는 화상 신호 처리부(26)를 배치하는 영역의 외측에 배치하여도 좋다. 이에 의해, 고체 촬상 장치(1)의 외형 사이즈가 같아도, 하측 구조체(12)에서 예를 들면 화상 신호 처리부(26)에 더욱 많은 회로를 탑재할 수 있을 가능성이 있다.
<제4의 회로 배치 구성례>
도 13은, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제1 및 제3의 회로 배치 구성례의 변형이 되는 제4의 회로 배치 구성례를 도시하는 도면이다.
도 14는, 도 13의 C-C'선에서의 고체 촬상 장치(1)에 관한 단면 구조를 도시하는 도면이다. 또한 편의상, 도 14의 일부는, 이후 설명하는 본 기술의 다른 구성례에서의 단면 구조로 바꾸어 기재하고 있다.
도 13과 도 14에 도시하는 제4의 회로 배치 구성례에서는, 입출력 회로부(49), 환언하면, 입력 회로부(42)와 출력 회로부(47)의 전부를 하측 구조체(12)에 포함되는 화상 신호 처리부(26)를 배치한 영역의 외주부에 배치하고 있다. 이 입출력 회로부(49)를 배치하는 영역은, 상측 구조체(11)에 포함되는 행구동부(22)와 열신호 처리부(25)(화소 주변 회로 영역(313))의 하측이라도 좋고, 상측 구조체(11)에 포함되는 화소 어레이부(24)의 외주부 하측이라도 좋다.
또한, 입출력 회로부(49)를 배치하는 영역은, 예를 들면, 열신호 처리부(25)의 행방향 전체에 걸쳐서 끊어진 곳 없이 배치될 필요는 없고, 열신호 처리부(25)와 화상 신호 처리부(26)와의 사이에, 입출력 회로부(49)가 배치되지 않는 영역이 있어도 좋다.
또한, 입출력 회로부(49)를 배치하는 영역은, 행구동부(22)의 열방향 전체에 걸쳐서 끊어진 곳 없이 배치될 필요는 없고, 행구동부(22)와 화상 신호 처리부(26)와의 사이에, 입출력 회로부(49)가 배치되지 않는 영역이 있어도 좋다.
제4의 회로 배치 구성례에 의해, 전원 전압이 다른 웰의 사이를 분리하여 배치하는 개소가 제3의 회로 배치 구성례보다도 적어지기 때문에, 고체 촬상 장치(1)의 외형 사이즈가 같아도, 하측 구조체(12)에서 예를 들면 화상 신호 처리부(26)에 보다 많은 회로를 탑재할 수 있을 가능성이 있다.
<제5의 회로 배치 구성례>
도 15는, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제1, 제3 및 제4의 회로 배치 구성례의 변형이 되는 제5의 회로 배치 구성례를 도시하는 도면이다.
도 13에 도시한 제4의 회로 배치 구성례에서는, 입출력 회로부(49)가 열신호 처리부(25)와 화상 신호 처리부(26)와의 사이 및 행구동부(22)와 화상 신호 처리부(26)와의 사이에, 배치되지 않는 영역이 있다.
이에 대해, 도 15에 도시하는 제5의 회로 배치 구성례에서는, 입출력 회로부(49)가 열신호 처리부(25)의 행방향 전체에 걸쳐서 또한, 행구동부(22)의 열방향 전체에 걸쳐서 열형상(列狀)으로 배치되어 있다. 이에 의해, 입출력 회로부(49)의 면적을 크게 할 수 있을 가능성이 있다.
또한, 제5의 회로 배치 구성례에서는, 제1 및 제3의 회로 배치 구성례의 고체 촬상 장치(1)와 외형 사이즈가 같아도, 하측 구조체(12)에서 예를 들면 화상 신호 처리부(26)에 보다 많은 회로를 탑재할 수 있을 가능성이 있다.
<제6의 회로 배치 구성례>
도 16은, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제1 및 제3의 회로 배치 구성례의 변형이 되는 제6의 회로 배치 구성례를 도시하는 도면이다.
제1 및 제3의 회로 배치 구성례에서는, 입출력 회로부(49)는, 하측 구조체(12)에서 상측 구조체(11)의 화소 어레이부(24)의 하측이 되는 영역에 배치되고, 그 주위에는, 화상 신호 처리부(26)가 배치되어 있다.
도 16의 제6의 회로 배치 구성례에서는, 하측 구조체(12)의 화상 신호 처리부(26)는, 파선에 의해 분할된 복수개(도 16에서는 3개)의 회로 블록을 포함하는 구성이 되어 배치되어 있다. 그리고, 제6의 회로 배치 구성례에서는, 입출력 회로부(49)는, 화상 신호 처리부(26)가 구비하는 회로 블록의 블록 경계나, 또는 행구동부(22)와의 경계가 되는 부분에 배치되어 있다.
화상 신호 처리부(26)를 복수개의 회로 블록으로 나누어 배치하는 경우, 블록 경계 부분에, 각 회로 블록이 구비하는 회로에의 전원 공급선이나 접지선을 배치하는 경우가 있다. 이 때문에, 블록 경계 부분에서의 회로와 회로 사이의 거리는, 회로 블록 내부에서의 회로와 회로 사이의 거리보다도 커지도록 배치되어 있는 경우가 있다. 이와 같이, 회로 밀도가 비교적 낮아져 있는 회로 블록의 경계 부분에 입출력 회로부(49)를 배치함에 의해, 회로 블록 내부에 입출력 회로부(49)를 배치하는 경우보다도, 회로의 레이아웃 설계가 용이하며 회로의 집적도를 그다지 내리는 일 없이 입출력 회로부(49)를 배치할 수 있을 가능성이 있다. 이에 의해, 고체 촬상 장치(1)의 외형 사이즈가 같아도, 제6의 회로 배치 구성례를 이용함에 의해, 하측 구조체(12)에서 예를 들면 화상 신호 처리부(26)에 보다 많은 회로를 탑재할 수 있을 가능성이 있다.
<제7의 회로 배치 구성례>
도 17은, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제5의 회로 배치 구성례의 변형이 되는 제7의 회로 배치 구성례를 도시하는 도면이다.
도 17의 제7의 회로 배치 구성례에서는, 상측 구조체(11)에 배치되어 있는 행구동부(22)의 면적보다도, 하측 구조체(12)에 배치되어 있는 행구동부(22)의 면적이 크게 형성되어 있다. 또한, 상측 구조체(11)에 배치되어 있는 행구동부(22)보다도, 하측 구조체(12)에 배치되어 있는 행구동부(22)의 쪽이, 장치의 내측방향으로 연재시켜서 배치되어 있다.
마찬가지로, 상측 구조체(11)에 배치되어 있는 열신호 처리부(25)의 면적보다도, 하측 구조체(12)에 배치되어 있는 열신호 처리부(25)의 면적이 크게 형성되어 있다. 또한, 상측 구조체(11)에 배치되어 있는 열신호 처리부(25)보다도, 하측 구조체(12)에 배치되어 있는 열신호 처리부(25)의 쪽이, 장치의 내측방향으로 연재시켜서 배치되어 있다.
이에 의해, 제7의 회로 배치 구성례는, 도 15에 도시한 제5의 회로 배치 구성례와 비교하여 고체 촬상 장치(1)의 화소 어레이부(24)의 사이즈가 같아도, 고체 촬상 장치(1)의 외형 사이즈를 작게 할 수 있을 가능성이 있다.
또한, 제7의 회로 배치 구성례에 도시한 행구동부(22)와 열신호 처리부(25)의 배치례는, 본 기술의 다른 구성례에도 적응할 수 있다.
<제8의 회로 배치 구성례>
도 18은, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제7의 회로 배치 구성례의 변형이 되는 제8의 회로 배치 구성례를 도시하는 도면이다.
도 17에 도시한 제7의 회로 배치 구성례에서는, 하측 구조체(12)에 배치된 행구동부(22)보다도 면적이 작으면서도, 상측 구조체(11)에도 행구동부(22)가 배치되어 있다. 마찬가지로, 하측 구조체(12)에 배치된 열신호 처리부(25)보다도 면적이 작으면서도, 상측 구조체(11)에도 열신호 처리부(25)가 배치되어 있다.
이에 대해, 도 18의 제8의 회로 배치 구성례에서는, 행구동부(22)와 열신호 처리부(25)가 하측 구조체(12)에만 배치되어 있다. 행구동부(22)로부터 화소 어레이부(24)에서 출력된 신호는, 도 8에 도시한 화소 주변 회로 영역(313)의 상하 배선 접속 구조를 갖는 배선 접속부(29)를 통하여 하측 구조체(12)에 배치된 행구동부(22)로부터, 상측 구조체(11)에 배치된 화소 어레이부(24)에 전달된다. 마찬가지로, 화소 어레이부(24)로부터 열신호 처리부(25)에 입력되는 신호는, 도 8에 도시한 화소 주변 회로 영역(313)의 상하 배선 접속 구조를 갖는 배선 접속부(29)를 통하여 상측 구조체(11)에 배치된 화소 어레이부(24)로부터, 하측 구조체(12)에 배치된 열신호 처리부(25)로 전달된다. 이에 의해, 도 17에 도시한 제7의 회로 배치 구성례와 비교하여 제8의 회로 배치 구성례는, 고체 촬상 장치(1)의 화소 어레이부(24)의 사이즈가 같아도, 고체 촬상 장치(1)의 외형 사이즈를 작게 할 수 있을 가능성이 있다.
또한, 제8의 회로 배치 구성례에 도시한 행구동부(22)와 열신호 처리부(25)의 배치례는, 본 기술의 다른 구성례에도 적응할 수 있다.
<제9의 회로 배치 구성례>
도 19는, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제5의 회로 배치 구성례의 변형이 되는 제9의 회로 배치 구성례를 도시하는 도면이다.
도 19에 도시하는 제9의 회로 배치 구성례에서는, 행구동부(22)와 열신호 처리부(25)가 전부 상측 구조체(11)에 배치되어 있다. 그리고, 하측 구조체(12)에서 상측 구조체(11)에 배치된 행구동부(22)와 열신호 처리부(25)의 하측에 위치하는 영역에는, 도 15에 도시한 제5의 회로 배치 구성례와 비교하여 화상 신호 처리부(26)가 외주 방향으로 연재되어 배치되어 있다. 또한, 상측 구조체(11)에 배치된 행구동부(22)와 열신호 처리부(25)의 하측에 위치하는 영역에, 입출력 회로부(49)를 배치하여도 좋다. 이에 의해, 도 15에 도시한 제5의 회로 배치 구성례와 비교하여 제9의 회로 배치 구성례는, 고체 촬상 장치(1)의 화소 어레이부(24)의 사이즈가 같아도, 화상 신호 처리부(26)의 면적을 크게 하여 화상 신호 처리부(26)에 보다 많은 회로를 탑재할 수 있을 가능성이 있다.
또한, 제9의 회로 배치 구성례에 도시한 행구동부(22)와 열신호 처리부(25)의 배치례는, 본 기술의 다른 구성례에도 적응할 수 있다.
<제10의 회로 배치 구성례>
도 20은, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제2의 회로 배치 구성례의 변형이 되는 제10의 회로 배치 구성례를 도시하는 도면이다.
도 21은, 도 20의 D-D'선에서의 고체 촬상 장치(1)에 관한 단면 구조를 도시하는 도면이다. 또한 편의상, 도 21의 일부는, 이후 설명하는 본 기술의 다른 구성례에서의 단면 구조로 바꾸어 기재하고 있다.
도 20과 도 21에 도시하는 제10의 회로 배치 구성례에서는, 도 7과 도 8에 도시하는 제2의 회로 배치 구성례와 마찬가지로, 상하 배선 직접 접속 구조를 상측 구조체(11)가 구비하는 화소 주변 회로 영역(313)의 내부와, 하측 구조체(12)가 구비하는 화소 주변 회로 영역(313)의 내부에, 배치할 수 있다.
또한, 도 20과 도 21에 도시하는 제10의 회로 배치 구성례에서는, 입출력 회로부(49), 환언하면, 입력 회로부(42)와 출력 회로부(47)의 전부가 하측 구조체(12)의 화상 신호 처리부(26)가 배치된 영역의 외측에 배치되어 있다. 이 입출력 회로부(49)가 배치되는 영역은, 상측 구조체(11)에 포함되는 행구동부(22)와 열신호 처리부(25)의 하측이라도 좋고, 상측 구조체(11)에 포함되는 화소 어레이부(24)의 하측이라도 좋다.
또한, 입출력 회로부(49)가 배치되는 영역은, 예를 들면, 열신호 처리부(25)의 행방향 전체에 걸쳐서 끊어진 곳 없이 배치될 필요는 없고, 열신호 처리부(25)와 화상 신호 처리부(26)와의 사이에, 입출력 회로부(49)가 배치되지 않는 영역이 있어도 좋다.
또한, 입출력 회로부(49)가 배치되는 영역은, 행구동부(22)의 열방향 전체에 걸쳐서 끊어진 곳 없이 배치될 필요는 없고, 행구동부(22)와 화상 신호 처리부(26)와의 사이에, 입출력 회로부(49)가 배치되지 않는 영역이 있어도 좋다. 제10의 회로 배치 구성례에 의해, 도 7에 도시한 제2의 회로 배치 구성례의 고체 촬상 장치(1)와 외형 사이즈가 같아도, 하측 구조체(12)에서 예를 들면 화상 신호 처리부(26)에 보다 많은 회로를 탑재할 수 있을 가능성이 있다.
또한, 제10의 회로 배치 구성례에 나타낸 회로의 배치례는, 본 기술의 다른 구성례에도 적응할 수 있다.
<제11의 회로 배치 구성례>
도 22는, 고체 촬상 장치(1)의 다른 회로 배치 구성례로서 제10의 회로 배치 구성례의 변형이 되는 제11의 회로 배치 구성례를 도시하는 도면이다.
도 20에 도시한 제10의 회로 배치 구성례에서는, 상측 구조체(11)와 하측 구조체(12)의 쌍방에, 행구동부(22)의 일부와 열신호 처리부(25)의 일부가 배치되어 있다. 그리고, 하측 구조체(12)에서 상측 구조체(11)에 배치된 행구동부(22)의 하측이 되는 영역으로서 또한, 하측 구조체(12)에 배치된 행구동부(22)보다도 장치 내측이 되는 영역에, 입출력 회로부(49)가 배치되어 있다. 마찬가지로, 하측 구조체(12)에서 상측 구조체(11)에 배치된 열신호 처리부(25)의 하측이 되는 영역으로서 또한, 하측 구조체(12)에 배치된 열신호 처리부(25)보다도 장치 내측이 되는 영역에, 입출력 회로부(49)가 배치되어 있다.
도 22에 도시하는 제11의 회로 배치 구성례에서는, 상측 구조체(11)와 하측 구조체(12)의 쌍방에, 행구동부(22)의 일부와 열신호 처리부(25)의 일부가 배치되어 있다. 그리고, 하측 구조체(12)에서 상측 구조체(11)에 배치된 행구동부(22)의 하측이 되는 영역으로서 또한, 하측 구조체(12)에 배치된 행구동부(22)보다도 장치 외측이 되는 영역에, 입출력 회로부(49)가 배치되어 있다. 마찬가지로, 하측 구조체(12)에서 상측 구조체(11)에 배치된 열신호 처리부(25)의 하측이 되는 영역으로서 또한, 하측 구조체(12)에 배치된 열신호 처리부(25)보다도 장치 외측이 되는 영역에, 입출력 회로부(49)가 배치되어 있다.
이에 의해, 도 20에 도시한 제10의 회로 배치 구성례와 비교하여 예를 들면, 하측 구조체(12)에서 하측 구조체(12)에 배치된 화상 신호 처리부(26)와 행구동부(22)와의 사이의 신호선 및 화상 신호 처리부(26)와 열신호 처리부(25)와의 사이의 신호선의 배치가 용이해지는, 또는 이들의 신호선을 고밀도로 배치할 수 있을 가능성이 있다.
또한, 제11의 회로 배치 구성례에 나타낸 회로의 배치례는, 본 기술의 다른 구성례에도 적응할 수 있다.
<10. 고체 촬상 장치의 상세 구조>
다음에, 도 23을 참조하여 고체 촬상 장치(1)의 상세 구조에 관해 설명한다. 도 23은, 트윈 콘택트 구조를 구비한 고체 촬상 장치(1)의 외주 부근을 확대하여 도시한 단면도이다.
하측 구조체(12)에는, 예를 들면 실리콘(Si)으로 구성된 반도체 기판(81)의 상측(상측 구조체(11)측)에, 다층 배선층(82)이 형성되어 있다. 이 다층 배선층(82)에 의해, 도 6에 도시한 입출력 회로 영역(311), 신호 처리 회로 영역(312)(도 23에서는 도시생략), 화소 주변 회로 영역(313) 등이 형성되어 있다.
다층 배선층(82)은, 상측 구조체(11)에 가장 가까운 최상층의 배선층(83a), 중간의 배선층(83b) 및 반도체 기판(81)에 가장 가까운 최하층의 배선층(83c) 등으로 이루어지는 복수의 배선층(83)과, 각 배선층(83)의 사이에 형성된 층간 절연막(84)으로 구성된다.
복수의 배선층(83)은, 예를 들면, 구리(Cu), 알루미늄(Al), 텅스텐(W) 등을 사용하여 형성되고, 층간 절연막(84)은, 예를 들면, 실리콘산화막, 실리콘질화막 등으로 형성된다. 복수의 배선층(83) 및 층간 절연막(84)의 각각은, 모든 계층이 동일한 재료로 형성되어 있어도 좋고, 계층에 따라 2개 이상의 재료를 분간하여 사용하여도 좋다.
반도체 기판(81)의 소정의 위치에는, 반도체 기판(81)을 관통하는 실리콘 관통구멍(85)이 형성되어 있고, 실리콘 관통구멍(85)의 내벽에, 절연막(86)을 통하여 접속 도체(87)가 매입됨에 의해, 관통 비아(TSV : Through Silicon Via)(88)가 형성되어 있다. 절연막(86)은, 예를 들면, SiO2막이나 SiN막 등으로 형성할 수 있다. 관통 비아(88)는, 본 실시 형태에서는, 외부 단자(14)측보다도 배선층(83)측의 평면적이 작은 역테이퍼 형상으로 되어 있지만, 반대로, 외부 단자(14)측의 평면적이 작은 순테이퍼 형상이라도 좋고, 외부 단자(14)측과 배선층(83)측의 면적이 개략 동일한 비(非)테이퍼 형상이라도 좋다.
관통 비아(88)의 접속 도체(87)는, 반도체 기판(81)의 하면측에 형성된 재배선(再配線)(90)과 접속되어 있고, 재배선(90)은, 외부 단자(14)와 접속되어 있다. 접속 도체(87) 및 재배선(90)은, 예를 들면, 구리(Cu), 텅스텐(W), 티탄(Ti), 탄탈(Ta), 티탄 텅스텐 합금(TiW), 폴리실리콘 등으로 형성할 수 있다.
또한, 반도체 기판(81)의 하면측에는, 외부 단자(14)가 형성되어 있는 영역을 제외하고, 재배선(90)과 절연막(86)을 덮도록, 솔더 마스크(솔더 레지스트)(91)가 형성되어 있다.
한편, 상측 구조체(11)에는, 예를 들면 실리콘(Si)으로 구성된 반도체 기판(101)의 하측(하측 구조체(12)측)에, 다층 배선층(102)이 형성되어 있다. 이 다층 배선층(102)에 의해, 도 3에 도시한 화소(31)의 회로가 형성되어 있다.
다층 배선층(102)은, 반도체 기판(101)에 가장 가까운 최상층의 배선층(103a), 중간의 배선층(103b) 및 하측 구조체(12)에 가장 가까운 최하층의 배선층(103c) 등으로 이루어지는 복수의 배선층(103)과, 각 배선층(103)의 사이에 형성된 층간 절연막(104)으로 구성된다.
복수의 배선층(103) 및 층간 절연막(104)으로서 사용되는 재료는, 상술한 배선층(83) 및 층간 절연막(84)의 재료와 동종의 것을 채용할 수 있다. 또한, 복수의 배선층(103)이나 층간 절연막(104)이, 1 또는 2개 이상의 재료를 분간하여 사용하여 형성되어도 좋은 점도, 상술한 배선층(83) 및 층간 절연막(84)과 마찬가지이다.
또한, 도 23의 예에1서는, 상측 구조체(11)의 다층 배선층(102)은 5층의 배선층(103)으로 구성되고, 하측 구조체(12)의 다층 배선층(82)은 4층의 배선층(83)으로 구성되어 있지만, 배선층의 총수는 이것으로 한정되지 않고, 임의의 층수로 형성할 수 있다.
반도체 기판(101) 내에는, PN 접합에 의해 형성되는 포토 다이오드(51)가 화소(31)마다 형성되어 있다.
또한, 상세한 도시는 생략되어 있지만, 다층 배선층(102)과 반도체 기판(101)에는, 전송 트랜지스터(52), 증폭 트랜지스터(55) 등의 복수의 화소 트랜지스터나, FD(53) 등도 형성되어 있다.
컬러 필터(15)와 온 칩 렌즈(16)가 형성되지 않은 반도체 기판(101)의 소정의 위치에는, 상측 구조체(11)의 소정의 배선층(103)과 접속되어 있는 실리콘 관통전극(109)과, 하측 구조체(12)의 소정의 배선층(83)과 접속되어 있는 칩 관통전극(105)이, 형성되어 있다.
칩 관통전극(105)과 실리콘 관통전극(109)은, 반도체 기판(101) 상면에 형성된 접속용 배선(106)으로 접속되어 있다. 또한, 실리콘 관통전극(109) 및 칩 관통전극(105)의 각각과 반도체 기판(101)의 사이에는, 절연막(107)이 형성되어 있다.
반도체 기판(101)의 포토 다이오드(51)와 컬러 필터(15)의 사이는 평탄화막(108)이 형성되어 있고, 온 칩 렌즈(16)와 유리 실 수지(17)의 사이도, 평탄화막(110)이 형성되어 있다.
이상과 같이, 도 1에 도시되는 고체 촬상 장치(1)의 적층 구조체(13)는, 하측 구조체(12)의 다층 배선층(82)측과, 상측 구조체(11)의 다층 배선층(102)측을 맞붙인 적층 구조로 되어 있다. 도 23에서는, 하측 구조체(12)의 다층 배선층(82)과, 상측 구조체(11)의 다층 배선층(102)과의 맞붙임면이, 1점쇄선으로 도시되어 있다.
또한, 고체 촬상 장치(1)의 적층 구조체(13)에서는, 상측 구조체(11)의 배선층(103)과 하측 구조체(12)의 배선층(83)이, 실리콘 관통전극(109)과 칩 관통전극(105)의 2개의 관통전극에 의해 접속되고, 하측 구조체(12)의 배선층(83)과 외부 단자(이면 전극)(14)가 관통 비아(88)와 재배선(90)에 의해 접속되어 있다. 이에 의해, 상측 구조체(11)의 화소(31)에서 생성된 화소 신호가 하측 구조체(12)에 전송되고, 하측 구조체(12)에서 신호 처리가 시행되어, 외부 단자(14)로부터, 장치의 외부에 출력된다.
<11. 제조 방법>
<트윈 콘택트 구조인 경우의 제조 방법>
다음에, 도 24 내지 도 38을 참조하여 트윈 콘택트 구조를 구비한 고체 촬상 장치(1)의 제조 방법에 관해 설명한다.
처음에, 웨이퍼 상태의 하측 구조체(12)와 상측 구조체(11)가 제각기 제조된다.
하측 구조체(12)로서는, 실리콘 기판(실리콘 웨이퍼)(81)의 각 칩부가 되는 영역에, 입출력 회로부(49)나, 행구동부(22) 또는 열신호 처리부(25)의 일부가 되는 다층 배선층(82)이 형성된다. 이 시점에서의 반도체 기판(81)은, 박육화되기 전의 상태이고, 예를 들면, 600㎛ 정도의 두께를 갖는다.
한편, 상측 구조체(11)로서는, 실리콘 기판(실리콘 웨이퍼)(101)의 각 칩부가 되는 영역에 각 화소(31)의 포토 다이오드(51)나 화소 트랜지스터의 소스/드레인 영역이 형성된다. 또한, 반도체 기판(101)의 일방의 면에, 행구동 신호선(32), 수직 신호선(33) 등을 구성하는 다층 배선층(102)이 형성된다. 이 시점에서의 반도체 기판(101)도, 박육화되기 전의 상태이고, 예를 들면, 600㎛ 정도의 두께를 갖는다.
그리고, 도 24에 도시되는 바와 같이, 제조된 웨이퍼 상태의, 하측 구조체(12)의 다층 배선층(82)측과 상측 구조체(11)의 다층 배선층(102)측이 마주 보도록 맞붙여진 후, 도 25에 도시되는 바와 같이, 상측 구조체(11)의 반도체 기판(101)이, 박육화된다. ?G붙임은, 예를 들면 플라즈마 접합과, 접착제에 의한 접합이 있지만, 본 실시 형태에서는, 플라즈마 접합에 의해 행하여지는 것으로 한다. 플라즈마 접합의 경우는, 상측 구조체(11)와 하측 구조체(12)의 접합면에, 각각 플라즈마 TEOS막, 플라즈마 SiN막, SiON막(블록막), 또는 SiC막 등의 막을 형성하여 접합면을 플라즈마 처리하여 맞붙이고, 그 후 어닐 처리함에 의해, 양자가 접합된다.
상측 구조체(11)의 반도체 기판(101)이 박육화된 후, 도 26에 도시되는 바와 같이, 상하 배선 접속 영역(314)이 되는 영역에, 다마신법 등을 이용하여 실리콘 관통전극(109) 및 칩 관통전극(105), 그것들을 접속하는 접속용 배선(106)이, 형성된다.
다음에, 도 27에 도시되는 바와 같이, 각 화소(31)의 포토 다이오드(51)의 상방에, 평탄화막(108)을 통하여 컬러 필터(15) 및 온 칩 렌즈(16)가 형성된다.
그리고, 도 28에 도시되는 바와 같이, 상측 구조체(11)와 하측 구조체(12)가 맞붙여진 적층 구조체(13)의 온 칩 렌즈(16)가 형성되어 있는 면 전체에, 평탄화막(110)을 통하여 유리 실 수지(17)가 도포되어, 도 29에 도시되는 바와 같이, 캐비티리스 구조로, 유리 보호 기판(18)이 접속된다.
다음에, 도 30에 도시되는 바와 같이, 적층 구조체(13) 전체가 반전된 후, 하측 구조체(12)의 반도체 기판(81)이, 디바이스 특성에 영향이 없을 정도의 두께, 예를 들면, 30 내지 100㎛ 정도로 박육화된다.
다음에, 도 31에 도시되는 바와 같이, 박육화된 반도체 기판(81)상의, 관통 비아(88)(도시생략)를 배치한 위치가 개구되도록, 감광성 수지(221)가 패터닝된 후, 드라이 에칭에 의해, 반도체 기판(81)과, 그 아래의 층간 절연막(84)의 일부가 제거되어, 개구부(222)가 형성된다.
다음에, 도 32에 도시되는 바와 같이, 개구부(222)를 포함하는 반도체 기판(81) 상면 전체에, 절연막(아이솔레이션막)(86)이, 예를 들면, 플라즈마 CVD법으로 성막된다. 상술한 바와 같이, 절연막(86)은, 예를 들면, SiO2막이나 SiN막 등으로 할 수 있다.
다음에, 도 33에 도시되는 바와 같이, 개구부(222)의 저면의 절연막(86)이, 에치백법을 이용하여 제거되어, 반도체 기판(81)에 가장 가까운 배선층(83c)이 노출된다.
다음에, 도 34에 도시되는 바와 같이, 스퍼터법을 이용하여 배리어 메탈막(도시생략)과, Cu 시드층(231)이 형성된다. 배리어 메탈막은, 도 35에 도시하는 접속 도체(87)(Cu)의 확산을 방지하기 위한 막이고, Cu 시드층(231)은, 전해 도금법에 의해 접속 도체(87)를 매입할 때의 전극이 된다. 배리어 메탈막의 재료로는, 탄탈(Ta), 티탄(Ti), 텅스텐(W), 지르코늄(Zr) 및 그 질화막, 탄화막 등을 이용할 수 있다. 본 실시 형태에서는, 배리어 메탈막으로서 티탄이 사용된다.
다음에, 도 35에 도시되는 바와 같이, Cu 시드층(231)상의 필요한 영역에 레지스트 패턴(241)을 형성한 후, 전해 도금법에 의해, 접속 도체(87)로서의 구리(Cu)가 도금된다. 이에 의해, 관통 비아(88)가 형성됨과 함께, 반도체 기판(81) 상측에 재배선(90)도 형성된다.
다음에, 도 36에 도시되는 바와 같이, 레지스트 패턴(241)이 제거된 후, 웨트 에칭에 의해, 레지스트 패턴(241) 아래의 배리어 메탈막(도시생략)과 Cu 시드층(231)이 제거된다.
다음에, 도 37에 도시되는 바와 같이, 솔더 마스크(91)를 형성하여 재배선(90)을 보호한 후, 외부 단자(14)를 탑재하는 영역만 솔더 마스크(91)를 제거함으로써, 솔더 마스크 개구부(242)가 형성된다.
그리고, 도 38에 도시되는 바와 같이, 솔더 마스크 개구부(242)에, 솔더볼 마운트법 등에 의해, 외부 단자(14)가 형성된다.
이상과 같이, 본 개시의 제조 방법에 의하면, 우선, 광전변환을 행하는 포토 다이오드(51)나 화소 트랜지스터 회로 등이 형성된 상측 구조체(11)(제1의 반도체 기판)와, 화소(31)로부터 출력된 화소 신호를 고체 촬상 장치(1)의 외부에 출력하기 위한 입출력 회로부(49)가 화소 어레이부(24)의 하방이 되도록 형성된 하측 구조체(12)(제2의 반도체 기판)가 배선층끼리가 마주 보도록 하여 맞붙여진다. 그리고, 하측 구조체(12)를 관통하는 관통 비아(88)가 형성되고, 입출력 회로부(49)와 관통 비아(88)를 통하여 고체 촬상 장치(1)의 외부와 전기적으로 접속하는 외부 단자(14)가 형성된다. 이에 의해, 도 5에 도시한 고체 촬상 장치(1)를 제조할 수 있다.
본 개시의 제조 방법에 의하면, 유리 보호 기판(18)을 지지 기판으로 하여 관통 비아(88)를 형성하기 때문에, 관통 비아(88)는, 외부 단자(14)측부터 배선층(83)(회로)측으로 파들어간 형상이 된다.
<Cu-Cu 직접 접합 구조인 경우의 제조 방법>
다음에, 도 39 내지 도 43을 참조하여 하측 구조체(12)와 상측 구조체(11)가 Cu-Cu 직접 접합 구조에 의해 접속되는 경우의 고체 촬상 장치(1)의 제조 방법에 관해 설명한다.
처음에, 상하 배선 접속 구조로서 트윈 콘택트 구조를 채용한 경우에 있어서 제조 방법과 마찬가지로, 웨이퍼 상태의 하측 구조체(12)와 상측 구조체(11)가 제각기 제조된다.
단, 트윈 콘택트 구조와 다른 점으로서 도 39에 도시되는 바와 같이, 화소 어레이부(24)의 더욱 외측이 되는 상하 배선 접속 영역(314) 중, 상측 구조체(11)에서 하측 구조체(12)에 가장 가까운 최하층의 배선층(103c)보다 더욱 하측 구조체(12)측에, 하측 구조체(12)의 배선층(83x)과 직접 접속하기 위한 배선층(103x)이 형성되어 있다.
마찬가지로, 상하 배선 접속 영역(314) 중, 하측 구조체(12)에서도, 상측 구조체(11)에 가장 가까운 최상층의 배선층(83a)보다 더욱 상측 구조체(11)측에, 상측 구조체(11)의 배선층(103x)과 직접 접속하기 위한 배선층(83x)이 형성되어 있다.
그리고, 도 40에 도시되는 바와 같이, 하측 구조체(12)의 다층 배선층(82)측과, 상측 구조체(11)의 다층 배선층(102)측이 마주 보도록 맞붙여진 후, 상측 구조체(11)의 반도체 기판(101)이, 박육화된다. 이 맞붙임에 의해, 하측 구조체(12)의 배선층(83x)과, 상측 구조체(11)의 배선층(103x)이, 금속 결합(Cu-Cu 접합)에 의해 접속된다.
다음에, 도 41에 도시되는 바와 같이, 각 화소(31)의 포토 다이오드(51)의 상방에, 평탄화막(108)을 통하여 컬러 필터(15) 및 온 칩 렌즈(16)가 형성된다.
그리고, 도 42에 도시되는 바와 같이, 맞붙여진 하측 구조체(12)와 상측 구조체(11)의 온 칩 렌즈(16)가 형성되어 있는 면 전체에, 평탄화막(110)을 통하여 유리 실 수지(17)가 도포되어, 캐비티리스 구조로, 유리 보호 기판(18)이 접속된다.
또한, 이 예에서는, 하측 구조체(12)에서 입출력 회로부(49)나 행구동부(22) 또는 열신호 처리부(25)의 일부가 되는 배선층(83a 내지 83c)과는 달리, 상측 구조체(11)의 배선층(103)과 직접 접속하기 위한 배선층(83x)을 형성하고, 상측 구조체(11)에서 화소 트랜지스터의 구동 배선 등이 되는 배선층(103a 내지 103c)과는 달리, 하측 구조체(12)의 배선층(83)과 직접 접속하기 위한 배선층(103x)을 형성하였지만, 물론, 하측 구조체(12)의 최상층의 배선층(83a)과, 상측 구조체(11)의 최하층의 배선층(103c)을, 금속 결합(Cu-Cu 접합)에 의해 접속하여도 좋다.
도 42에 도시한 이후의 공정은, 상하 배선 접속 구조로서 트윈 콘택트 구조를 채용한 경우의, 도 30 내지 도 38을 참조하여 설명하는 공정과 마찬가지이다. 최종 상태로서 도 43에 도시하는 상태가 된다.
<12. 또 하나의 변형례>
<또 하나의 변형례 그 1>
다음에, 도 44를 참조하여 고체 촬상 장치(1)의 또 하나의 변형례에 관해 설명한다.
도 44의 A는, 또 하나의 변형례 그 1에 관한 고체 촬상 장치(1)의 외주 부근의 단면도이고, 도 44의 B는, 또 하나의 변형례 그 1에 관한 고체 촬상 장치(1)의 외부 단자(14)측의 평면도이다.
또 하나의 변형례 그 1에서는, 도 44의 A에 도시되는 바와 같이, 외부 단자(14)가 평면 위치에서 관통 비아(88)의 위치와 겹쳐지도록, 관통 비아(88)의 직상에 형성되어 있다. 이에 의해, 도 44의 B에 도시되는 바와 같이, 고체 촬상 장치(1)의 이면측에 재배선(90)을 형성한 면적이 불필요하게 되기 때문에, 입출력부(21)를 형성하는 면적 부족을 해소할 수 있다.
<또 하나의 변형례 그 2>
다음에, 도 45를 참조하여 고체 촬상 장치(1)의 또 하나의 변형례에 관해 설명한다.
도 45는, 또 하나의 변형례 그 2에 관한 고체 촬상 장치(1)의 단면도이다.
또 하나의 변형례 그 2에서는, 예를 들면 일반적인 침입식(針立式)의 반도체 장치 측정기를 이용하여 고체 촬상 장치(1)를 개편화하기 전의 상태, 환언하면 복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 고체 촬상 장치(1)의 동작을 측정하는 것을 목적으로 하여 고체 촬상 장치(1)는, 측정용의 침(針)을 세우기 위한 도전성 패드(411)를 구비하고 있다.
침입 측정용의 도전성 패드(411)는, 도 45에 도시하는 바와 같이, 화소 어레이부(24)의 외측의 영역, 예를 들면, 행구동부(22)나 열신호 처리부(25) 등이 형성된 화소 주변 회로 영역(313)의 상측에 형성되어 있다. 도전성 패드(411)는, 실리콘 관통전극(412)에 의해, 상측 구조체(11)의 소정의 배선층(103)에 접속되어 있다.
고체 촬상 장치(1)의 표면에 보호 기판(18)이 배치되기 전에, 침입 측정용의 도전성 패드(411)가 형성되어 있는 것이 바람직하다. 이에 의해, 보호 기판(18)을 고정하기 전에, 복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 고체 촬상 장치(1)의 동작을 측정하는 것이 가능해진다.
침입 측정용의 도전성 패드(411)는, 상측 구조체(11)가 구비하는 다층 배선층(102)의 일부에서 형성되어도 좋다.
또한, 침입 측정용의 도전성 패드(411)는, 고체 촬상 장치(1)가 구비하는, 기준 레벨 신호, 환언하면 흑레벨 신호를 취득하기 위한, 일반적으로는 광학 블랙 화소 영역 또는 단지 광학 블랙 영역(도시생략)이라고 불리는 영역의 상측에 형성되어도 좋다.
침입 측정용의 도전성 패드(411)를 고체 촬상 장치(1)의 보호 기판(18)을 고정하기 전에 고체 촬상 장치(1)에 형성함으로써, 보호 기판(18)을 형성하기 전의, 복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 고체 촬상 장치(1)의 동작을, 침입식의 반도체 장치의 측정 장치를 이용하여 측정하는 것이 가능해진다.
<또 하나의 변형례 그 3>
다음에, 도 46을 참조하여 고체 촬상 장치(1)의 또 하나의 변형례에 관해 설명한다.
도 46은, 또 하나의 변형례 그 3에 관한 고체 촬상 장치(1)의 단면도이다.
또 하나의 변형례 그 3에 관한 고체 촬상 장치(1)도 또한, 예를 들면 일반적인 침입식의 반도체 장치 측정기를 이용하여 고체 촬상 장치(1)를 개편화하기 전의 상태, 환언하면 복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 고체 촬상 장치(1)의 동작을 측정하는 것을 목적으로 하여 측정용의 바늘을 세우기 위한 도전성 패드(421)를 구비하고 있다.
침입 측정용의 도전성 패드(421)는, 도 46에 도시하는 바와 같이, 각 고체 촬상 장치(1)의 사이의 스크라이브 라인(다이싱 라인)상에 형성되어 있다.
고체 촬상 장치(1)의 표면에 보호 기판(18)이 배치되기 전에, 침입 측정용의 도전성 패드(421)가 형성되어 있는 것이 바람직하다. 이에 의해, 보호 기판(18)을 고정하기 전에, 복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 고체 촬상 장치(1)의 동작을 측정하는 것이 가능해진다.
침입 측정용의 도전성 패드(421)는, 상측 구조체(11)가 구비하는 다층 배선층(102)의 일부에서 형성되어도 좋고, 하측 구조체(12)가 구비하는 다층 배선층(82)의 일부에서 형성되어도 좋고, 또는 상하 배선 접속 구조에서 이용하는 도전층의 일부와 같은 층에서 형성되어도 좋다. 그리고, 침입 측정용의 도전성 패드(421)는, 상측 구조체(11)가 구비하는 다층 배선층(102)의 일부를 통하여 고체 촬상 장치(1)의 내부와 접속되면 좋고, 또는 하측 구조체(12)가 구비하는 다층 배선층(82)의 일부를 통하여 고체 촬상 장치(1)의 내부와 접속되어도 좋다.
침입 측정용의 도전성 패드(421)를 고체 촬상 장치(1)의 보호 기판(18)을 고정하기 전에 고체 촬상 장치(1)에 형성함으로써, 보호 기판(18)을 형성하기 전의, 복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 고체 촬상 장치(1)의 동작을, 침입식의 반도체 장치의 측정 장치를 이용하여 측정하는 것이 가능해진다.
<또 하나의 변형례 그 4>
다음에, 도 47을 참조하여 고체 촬상 장치(1)의 또 하나의 변형례에 관해 설명한다.
도 47은, 또 하나의 변형례 그 4에 관한 고체 촬상 장치(1)의 단면도이다.
또 하나의 변형례 그 4에 관한 고체 촬상 장치(1)도 또한, 복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 고체 촬상 장치(1)의 동작을 측정하는 것을 목적으로 하여 측정용의 바늘을 세우기 위한 도전성 패드(422)를 구비하고 있다.
침입 측정용의 도전성 패드(422)는, 도 47에 도시하는 바와 같이, 복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 하측 구조체(12)의 하측에 형성되어 있다. 침입 측정용의 도전성 패드(422)는, 예를 들면, 하측 구조체(12)가 구비하는 재배선(90)으로 형성되어도 좋다.
복수개의 고체 촬상 장치(1)가 웨이퍼상에 형성된 상태에서 고체 촬상 장치(1)의 표면에 보호 기판(18)이 배치된 후에, 상기 웨이퍼를 상하 반전시켜, 보호 기판(18)을 하측, 침입 측정용의 도전성 패드(422)를 상측에 배치시켜서 고체 촬상 장치(1)의 동작을 측정하는 것이 가능해진다. 이 경우, 고체 촬상 장치(1)의 하측부터 광을 입사시키는 장치를 이용하여 고체 촬상 장치(1)의 동작을 측정하여도 좋다.
<13. 3층의 적층 구조체의 예>
상술한 각 실시 형태는, 고체 촬상 장치(1)의 적층 구조체(13)가 하측 구조체(12)와 상측 구조체(11)의 2층으로 구성되어 있지만, 3층 이상의 구조체로 구성할 수도 있다.
도 48 및 도 49를 참조하여 하측 구조체(12)와 상측 구조체(11)의 사이에, 제3 구조체(511)를 마련함에 의해, 적층 구조체(13)가 3층으로 구성되는 예에 관해 설명한다.
도 48에서는, 화소 어레이부(24)가 화소 공유 구조를 갖는 경우의 구성이 나타나고 있다.
화소 공유 구조는, 포토 다이오드(PD51)와 전송 트랜지스터(52)에 대해서는 화소(31)마다 갖지만, FD(53), 증폭 트랜지스터(55), 리셋 트랜지스터(54) 및 선택 트랜지스터(56) 대해서는 복수 화소에서 공유하는 구조이다.
도 48에서는, 공유 유닛(520)으로서 행방향으로 2개씩, 열방향으로 2개씩 (2x2)의 4화소에서 FD(53), 증폭 트랜지스터(55), 리셋 트랜지스터(54) 및 선택 트랜지스터(56)를 공유하는 구조가 도시되어 있다.
4개의 전송 트랜지스터(52)의 게이트 전극에는, 각각 행방향으로 연재되는 전송 트랜지스터 구동 신호선(521)이 1개씩 접속되어 있다. 4개의 전송 트랜지스터(52)의 게이트 전극의 각각에 접속되어, 행방향으로 연재되는 4개의 전송 트랜지스터 구동 신호선(521)은, 4개가 평행하게 되어, 열방향으로 나열하여 배치되어 있다.
FD(53)는, 도시생략의 배선을 통하여 증폭 트랜지스터(55)의 게이트 전극 및 리셋 트랜지스터(54)의 확산층에 접속되어 있다. 리셋 트랜지스터(54)의 게이트 전극에는, 행방향으로 연재되는 리셋 트랜지스터 구동 신호선(522)이 1개 접속되어 있다.
선택 트랜지스터(56)의 게이트 전극에는, 행방향으로 연재되는 선택 트랜지스터 구동 신호선(523)이 1개 접속되어 있다. 선택 트랜지스터(56)는 생략되는 경우도 있다.
도 2에 도시한 고체 촬상 장치(1)의 시스템 구성례에서는, 열방향으로 연재되는 수직 신호선(33)에, 복수개의 화소(31)가 화소마다 접속되어 있다. 그리고, 복수개의 수직 신호선(33)의 각각이, 그 앞에 배치된 열신호 처리부(25)에 접속되어, 열신호 처리부(25)에서 노이즈 처리나 AD 변환 처리가 행하여지고 있다.
이에 대해, 도 48에 도시하는 3층의 적층 구조체(13)에 의한 고체 촬상 장치(1)는, 하측 구조체(12)와 상측 구조체(11)의 사이의 제3 구조체(511)에, 에어리어 신호 처리부(531)를 구비한다.
에어리어 신호 처리부(531)는, 노이즈 처리부나 ADC를 갖는 판독 신호 처리부(532)와, AD 변환 후의 디지털 데이터를 유지하는 데이터 유지부(533)를 구비한다.
예를 들면, 공유 유닛(520)의 화소(31) 각각이, AD 변환 후에 16비트로 표시되는 데이터를 출력하는 경우에는, 데이터 유지부(533)는, 이들의 데이터를 유지하기 위해, 64비트분의 래치나 시프트 레지스터 등의 데이터 유지 수단을 구비한다.
에어리어 신호 처리부(531)는, 또한, 데이터 유지부(533)에서 유지된 데이터를 에어리어 신호 처리부(531)의 외부에 출력하기 위한 출력 신호 배선(537)을 구비한다. 이 출력 신호 배선은, 예를 들면, 데이터 유지부(533)에 유지된 64비트의 데이터를 병렬로 출력하는 64비트의 신호선이라도 좋고, 데이터 유지부(533)에 유지된 4화소분의 데이터를 1화소분씩 출력하기 위한 16비트의 신호선이라도 좋고, 또는 1화소분의 데이터의 반분이 되는 8비트의 신호선이나, 2화소분의 데이터가 되는 32비트의 신호선이라도 좋다. 또는 데이터 유지부(533)에 유지된 데이터를 1비트씩 판독하는 1비트의 신호선이라도 좋다.
도 48에 도시하는 고체 촬상 장치(1)는, 상측 구조체(11)의 1개의 공유 유닛(520)이, 제3 구조체(511)의 1개의 에어리어 신호 처리부(531)에 접속되어 있다. 환언하면, 공유 유닛(520)과 에어리어 신호 처리부(531)가 1대1로 대응하고 있다. 이 때문에, 도 48에 도시하는 바와 같이, 제3 구조체(511)는, 에어리어 신호 처리부(531)가 행방향 및 열방향으로 각각 복수개 배열된 에어리어 신호 처리부 어레이(534)를 구비한다.
또한, 제3 구조체(511)는, 행방향 및 열방향으로 각각 복수개 배열된 각 에어리어 신호 처리부(531)가 구비하는 데이터 유지부(533)의 데이터를 판독하는 행어드레스 제어부(535)를 구비한다. 행어드레스 제어부(535)는, 일반적인 반도체 메모리 장치와 같이, 행방향의 판독 위치를 정한다.
에어리어 신호 처리부 어레이(534)의 행방향으로 나열하는 에어리어 신호 처리부(531)는, 행어드레스 제어부(535)로부터 행방향으로 늘어나는 제어 신호선에 접속되어, 행어드레스 제어부(535)의 제어에 의해, 에어리어 신호 처리부(531)의 동작이 제어된다.
에어리어 신호 처리부 어레이(534)의 열방향으로 나열하는 에어리어 신호 처리부(531)는, 열방향으로 늘어나는 판독 신호선(537)에 접속되고, 열판독 신호선은, 에어리어 신호 처리부 어레이(534)의 앞에 배치된 열판독부(536)에 접속되어 있다.
에어리어 신호 처리부 어레이(534)의 각 에어리어 신호 처리부(531)의 데이터 유지부(533)에서 유지된 데이터는, 행방향으로 나열하는 모든 에어리어 신호 처리부(531)의 데이터 유지부(533)의 데이터가 동시에, 열판독부(536)에서 판독되어도 좋고, 열판독부(536)로부터 지정된, 특정한 에어리어 신호 처리부(531)의 데이터만이 판독되어도 좋다.
열판독부(536)에는, 에어리어 신호 처리부(531)로부터 판독한 데이터를 제3 구조체(511)의 외부에 출력하기 위한 배선이 접속되어 있다.
하측 구조체(12)는, 제3 구조체(511)의 열판독부(536)로부터의 배선이 접속되고, 이 열판독부(536)로부터 출력된 데이터를 수취하기 위한 판독부(541)를 구비한다.
또한, 하측 구조체(12)는, 제3 구조체(511)로부터 수취한 데이터를 화상 신호 처리하기 위한 화상 신호 처리부(26)를 구비한다.
또한, 하측 구조체(12)는, 제3 구조체(511)로부터 수취한 데이터를 화상 신호 처리부(26)를 경유하여 출력하는 또는 경유하지 않고 출력하기 위한 입출력부(21)를 구비한다. 이 입출력부(21)는, 출력 회로부(47)뿐만 아니라, 예를 들면, 화소 어레이부(24)에서 사용하는 타이밍 신호나, 화상 신호 처리부(26)에서 사용하는 특성 데이터를 고체 촬상 장치(1)의 외부로부터 장치 내에 입력하기 위한 입력 회로부(42)를 구비하고 있어도 좋다.
도 49의 B에 도시되는 바와 같이, 상측 구조체(11)에 형성된 각 공유 유닛(520)은, 그 공유 유닛(520)의 직하에 배치된 제3 구조체(511)의 에어리어 신호 처리부(531)와 접속되어 있다. 이 상측 구조체(11)와 제3 구조체(511) 사이의 배선 접속은, 예를 들면, 도 8에 도시한 Cu-Cu 직접 접합 구조에 의해 접속할 수 있다.
또한, 도 49의 B에 도시되는 바와 같이, 제3 구조체(511)에 형성된 에어리어 신호 처리부 어레이(534)의 외측의 열판독부(536)는, 그 열판독부(536)의 직하에 배치된 하측 구조체(12)가 판독부(541)와 접속되어 있다. 이 제3 구조체(511)와 하측 구조체(12)와의 사이의 배선 접속은, 예를 들면, 도 8에 도시한 Cu-Cu 직접 접합 구조, 또는 도 6에 도시한 트윈 콘택트 구조에 의해 접속할 수 있다.
따라서 도 49의 A에 도시되는 바와 같이, 상측 구조체(11)에 형성된 각 공유 유닛(520)의 화소 신호가 제3 구조체(511)가 대응하는 에어리어 신호 처리부(531)에 출력된다. 에어리어 신호 처리부(531)의 데이터 유지부(533)에 유지되어 있는 데이터가 열판독부(536)로부터 출력되고, 하측 구조체(12)의 판독부(541)에 공급된다. 그리고, 화상 신호 처리부(26)에서 데이터에 대해, 각종의 신호 처리(예를 들면, 톤 커브 보정 처리)가 시행되어, 입출력부(21)로부터, 장치 외부에 출력된다.
또한, 3층의 적층 구조체(13)에 의한 고체 촬상 장치(1)에서 하측 구조체(12)에 형성된 입출력부(21)는, 제3 구조체(511)의 행어드레스 제어부(535)의 하측에 배치하면 좋다.
또한, 3층의 적층 구조체(13)에 의한 고체 촬상 장치(1)에서 하측 구조체(12)에 형성된 입출력부(21)는, 제3 구조체(511)의 에어리어 신호 처리부(531)의 하측에 배치하여도 좋다.
또한, 3층의 적층 구조체(13)에 의한 고체 촬상 장치(1)에서 하측 구조체(12)에 형성된 입출력부(21)는, 상측 구조체(11)의 화소 어레이부(24)의 하측에 배치하여도 좋다.
<14. 전자 기기에의 적용례>
본 기술은, 고체 촬상 장치에의 적용으로 한정되는 것이 아니다. 즉, 본 개시는, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 장치를 이용하는 복사기 등, 화상 취입부(광전변환부)에 고체 촬상 장치를 이용하는 전자 기기 전반에 대해 적용 가능하다. 고체 촬상 장치는, 원칩으로서 형성되는 형태라도 좋고, 촬상부와 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
도 50은, 본 기술을 적용한 전자 기기로서의, 촬상 장치의 구성례를 도시하는 블록도이다.
도 50의 촬상 장치(900)는, 렌즈군 등으로 이루어지는 광학부(901), 도 1의 고체 촬상 장치(1)의 구성이 채용되는 고체 촬상 장치(촬상 디바이스)(902) 및 카메라 신호 처리 회로인 DSP(Digital Signal Processor) 회로(903)를 구비한다. 또한, 촬상 장치(900)는, 프레임 메모리(904), 표시부(905), 기록부(906), 조작부(907) 및 전원부(908)도 구비한다. DSP 회로(903), 프레임 메모리(904), 표시부(905), 기록부(906), 조작부(907) 및 전원부(908)는, 버스 라인(909)을 통하여 상호 접속되어 있다.
광학부(901)는, 피사체로부터의 입사광(상광)을 취입하여 고체 촬상 장치(902)의 촬상면상에 결상한다. 고체 촬상 장치(902)는, 광학부(901)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다. 이 고체 촬상 장치(902)로서 도 1의 고체 촬상 장치(1), 즉, 적층 구조체(13)의 동작을 측정하는 것을 목적으로 하여 측정용의 바늘을 세우기 위한 도전성 패드가 외주부에 마련되어 있지 않고, 입출력 회로부(49)가 상측 구조체(11)의 화소 어레이부(24)의 영역의 하방, 또는 상측 구조체(11)의 화소 주변 회로 영역(313)의 하방의 영역에 배치됨에 의해 소형화된 고체 촬상 장치를 이용할 수 있다.
표시부(905)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 고체 촬상 장치(902)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(906)는, 고체 촬상 장치(902)에서 촬상된 동화 또는 정지화를 하드 디스크나 반도체 메모리 등의 기록 매체에 기록한다.
조작부(907)는, 유저에 의한 조작하에, 촬상 장치(900)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(908)는, DSP 회로(903), 프레임 메모리(904), 표시부(905), 기록부(906) 및 조작부(907)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
상술한 바와 같이, 고체 촬상 장치(902)로서 상술한 각 실시 형태에 관한 고체 촬상 장치(1)를 이용함으로써, 반도체 패키지의 패키지 사이즈를 소형화할 수 있다. 따라서 비디오 카메라나 디지털 스틸 카메라, 나아가서는 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치(900)에서도, 장치의 소형화를 도모할 수 있다.
<15. 이미지 센서의 사용례>
도 51은, 상술한 고체 촬상 장치(1)를 사용하는 사용례를 도시하는 도면이다.
고체 촬상 장치(1)로서의 CMOS 이미지 센서는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정(測距)을 행하는 거리측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하여 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로 스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
고체 촬상 장치(1)는, 전자를 신호 전하로 하는 것, 정공을 신호 전하로 하는 것이지만 양방에 적용할 수 있다.
또한, 본 개시는, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치에의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치나, 광의의 의미로서 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또한, 본 개시는, 고체 촬상 장치로 한하지 않고, 다른 반도체 집적 회로를 갖는 반도체 장치 전반에 대해 적용 가능하다.
본 개시의 실시 형태는, 상술한 실시 형태로 한정되는 것이 아니고, 본 개시의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
예를 들면, 상술한 복수의 실시 형태의 전부 또는 일부를 조합시킨 형태를 채용할 수 있다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고, 본 명세서에 기재된 것 이외의 효과가 있어도 좋다.
또한, 본 개시는 이하와 같은 구성도 취할 수 있다.
(1) 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 제1 구조체의 상방에 위치하는 유리 기판과,
소정의 신호를 장치의 외부로부터 입력시키는 입력 회로부, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부 및 신호 처리 회로가 형성되고, 상기 제1 구조체의 하방에 위치하는 제2 구조체가 적층되어 구성되어 있고,
상기 출력 회로부, 상기 출력 회로부에 접속되어 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제1 관통 비아 및 상기 제1 관통 비아를 통하여 상기 출력 회로부를 상기 장치의 외부와 접속하는 신호 출력용 외부 단자를 포함하는 출력부와,
상기 입력 회로부, 상기 입력 회로부에 접속되어 상기 반도체 기판을 관통하는 제2 관통 비아 및 상기 제2 관통 비아를 통하여 상기 입력 회로부를 상기 장치의 외부와 접속하는 신호 입력용 외부 단자를 포함하는 입력부가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되어 있는 고체 촬상 장치.
(2) 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 형성된 제2 구조체가 적층되어 구성되어 있고,
상기 출력 회로부, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제1 관통 비아 및 상기 장치의 외부와 접속하는 신호 출력용 외부 단자가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고,
상기 출력 회로부는, 상기 제1 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속되어 있는 고체 촬상 장치.
(3) 상기 제1 구조체에는, 상기 화소를 구동하는 구동부의 적어도 일부가 상기 화소 어레이부의 주변에 화소 주변 회로 영역으로서 형성되어 있고,
복수의 상기 출력 회로부의 일부는, 상기 제1 구조체의 상기 화소 주변 회로 영역의 하방에도 배치되고, 상기 제1 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속되어 있는 상기 (2)에 기재된 고체 촬상 장치.
(4) 상기 신호 출력용 외부 단자는, 솔더볼인 상기 (2) 또는 (3)에 기재된 고체 촬상 장치.
(5) 상기 솔더볼은, 상기 제1 관통 비아와 겹쳐지는 평면 위치에 형성되어 있는 상기 (4)에 기재된 고체 촬상 장치.
(6) 상기 솔더볼은, 재배선을 통하여 상기 제1 관통 비아와 전기적으로 접속되어 있는 상기 (4)에 기재된 고체 촬상 장치.
(7) 상기 신호 출력용 외부 단자는, 재배선인 상기 (2) 또는 (3)에 기재된 고체 촬상 장치.
(8) 상기 출력 회로부는, 상기 신호 출력용 외부 단자와 1대1로 배치되어 있는 상기 (2) 내지 (7)의 어느 하나에 기재된 고체 촬상 장치.
(9) 상기 출력 회로부는, 열형상으로 배치되어 있는 상기 (2) 내지 (7)의 어느 하나에 기재된 고체 촬상 장치.
(10) 상기 출력 회로부는, 복수개의 상기 신호 출력용 외부 단자 단위로 집적하여 배치되어 있는 상기 (2) 내지 (7)의 어느 하나에 기재된 고체 촬상 장치.
(11) 상기 제2 구조체에는, 소정의 신호를 상기 장치의 외부로부터 입력시키는 입력 회로부도 형성되어 있고,
상기 입력 회로부는, 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제2 관통 비아를 통하여 상기 장치의 외부와 접속하는 신호 입력용 외부 단자와 접속되어 있는 상기 (2) 내지 (10)의 어느 하나에 기재된 고체 촬상 장치.
(12) 상기 제1 구조체에는, 상기 화소를 구동하는 구동부의 적어도 일부가 상기 화소 어레이부의 주변에 화소 주변 회로 영역으로서 형성되어 있고,
복수의 상기 입력 회로부의 일부는, 상기 제1 구조체의 상기 화소 주변 회로 영역의 하방에도 배치되고, 상기 제2 관통 비아를 통하여 상기 신호 입력용 외부 단자와 접속되어 있는 상기 (11)에 기재된 고체 촬상 장치.
(13) 상기 제2 구조체에는, 신호 처리 회로 영역도 형성되어 있는 상기 (2) 내지 (12)의 어느 하나에 기재된 고체 촬상 장치.
(14) 상기 제1 구조체와 상기 제2 구조체는, 트윈 콘택트 구조에 의해, 전기적으로 접속되어 있는 상기 (2) 내지 (13)의 어느 하나에 기재된 고체 촬상 장치.
(15) 상기 제1 구조체와 상기 제2 구조체는, 셰어 콘택트 구조에 의해, 전기적으로 접속되어 있는 상기 (2) 내지 (13)의 어느 하나에 기재된 고체 촬상 장치.
(16) 상기 제1 구조체와 상기 제2 구조체는, Cu-Cu 접합에 의해, 전기적으로 접속되어 있는 상기 (2) 내지 (13)의 어느 하나에 기재된 고체 촬상 장치.
(17) 상기 제1 구조체의 상기 화소 어레이부 내의 온 칩 렌즈의 위에, 상기 온 칩 렌즈를 보호하는 보호 기판이 배치되어 있는 상기 (2) 내지 (16)의 어느 하나에 기재된 고체 촬상 장치.
(18) 상기 제1 구조체와 상기 제2 구조체에 더하여 데이터 유지부가 형성된 제3 구조체를 포함하는 3층의 적층 구조체로 구성되어 있는 상기 (2) 내지 (17)의 어느 하나에 기재된 고체 촬상 장치.
(19) 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 상기 화소 어레이부의 하방이 되도록 형성된 제2 구조체를 배선층끼리가 마주 보도록 하여 맞붙이고,
상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아를 형성하고, 상기 관통 비아를 통하여 상기 출력 회로부와 전기적으로 접속하고, 상기 장치의 외부와 접속하는 신호 출력용 외부 단자를 상기 제1 구조체의 상기 화소 어레이부의 하방이 되는 위치에 형성하는 고체 촬상 장치의 제조 방법.
(20) 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 형성된 제2 구조체가 적층되어 구성되어 있고,
상기 출력 회로부, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아 및 상기 장치의 외부와 접속하는 신호 출력용 외부 단자가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고, 상기 출력 회로부는, 상기 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속되어 있는 고체 촬상 장치를 구비하는 전자 기기.
1 : 고체 촬상 장치 11 : 제1 구조체(상측 구조체)
12 : 제2 구조체(하측 구조체) 13 : 적층 구조체
14 : 외부 단자(신호 입출력 단자) 15 : 컬러 필터
16 : 온 칩 렌즈 17 : 유리 실 수지
18 : 보호 기판 21 : 입출력부
22 : 행구동부 24 : 화소 어레이부
25 : 열신호 처리부 26 : 화상 신호 처리부
31 : 화소 41 : 입력 단자
42 : 입력 회로부 47 : 출력 회로부
48 : 출력 단자 49 : 입출력 회로부
51 : 포토 다이오드 81 : 반도체 기판
88 : 관통전극 비아 90 : 재배선
101 : 반도체 기판 105 : 칩 관통전극
106 : 접속용 배선 109 : 실리콘 관통전극
311 : 입출력 회로 영역 312 : 신호 처리 회로 영역
313 : 화소 주변 회로 영역 314 : 상하 기판 접속 영역
321 : I/O 회로 511 : 제3 구조체
351 : 메모리 기판 352 : 메모리 회로
400 : 촬상 장치 402 : 고체 촬상 장치
531 : 에어리어 신호 처리부 533 : 데이터 유지부
900 : 촬상 장치 902 : 고체 촬상 장치

Claims (20)

  1. 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와,
    상기 제1 구조체의 상방에 위치하는 유리 기판과,
    소정의 신호를 장치의 외부로부터 입력시키는 입력 회로부, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부 및 신호 처리 회로가 형성되고, 상기 제1 구조체의 하방에 위치하는 제2 구조체가 적층되어 구성되어 있고,
    상기 출력 회로부, 상기 출력 회로부에 접속되어 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제1 관통 비아 및 상기 제1 관통 비아를 통하여 상기 출력 회로부를 상기 장치의 외부와 접속하는 신호 출력용 외부 단자를 포함하는 출력부와,
    상기 입력 회로부, 상기 입력 회로부에 접속되어 상기 반도체 기판을 관통하는 제2 관통 비아 및 상기 제2 관통 비아를 통하여 상기 입력 회로부를 상기 장치의 외부와 접속하는 신호 입력용 외부 단자를 포함하는 입력부가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  2. 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 형성된 제2 구조체가 적층되어 구성되어 있고,
    상기 출력 회로부, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제1 관통 비아 및 상기 장치의 외부와 접속하는 신호 출력용 외부 단자가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고,
    상기 출력 회로부는, 상기 제1 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제2항에 있어서
    상기 제1 구조체에는, 상기 화소를 구동하는 구동부의 적어도 일부가 상기 화소 어레이부의 주변에 화소 주변 회로 영역으로서 형성되어 있고,
    복수의 상기 출력 회로부의 일부는, 상기 제1 구조체의 상기 화소 주변 회로 영역의 하방에도 배치되고, 상기 제1 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 제2항에 있어서
    상기 신호 출력용 외부 단자는, 솔더볼인 것을 특징으로 하는 고체 촬상 장치.
  5. 제4항에 있어서
    상기 솔더볼은, 상기 제1 관통 비아의 위치와 겹쳐지는 평면 위치에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  6. 제4항에 있어서
    상기 솔더볼은, 재배선을 통하여 상기 제1 관통 비아와 전기적으로 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  7. 제2항에 있어서
    상기 신호 출력용 외부 단자는, 재배선인 것을 특징으로 하는 고체 촬상 장치.
  8. 제2항에 있어서
    상기 출력 회로부는, 상기 신호 출력용 외부 단자와 1대1로 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  9. 제2항에 있어서
    상기 출력 회로부는, 열형상으로 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  10. 제2항에 있어서
    상기 출력 회로부는, 복수개의 상기 신호 출력용 외부 단자 단위로 집적하여 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  11. 제2항에 있어서
    상기 제2 구조체에는, 소정의 신호를 상기 장치의 외부로부터 입력시키는 입력 회로부도 형성되어 있고,
    상기 입력 회로부는, 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 제2 관통 비아를 통하여 상기 장치의 외부와 접속하는 신호 입력용 외부 단자와 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  12. 제11항에 있어서
    상기 제1 구조체에는, 상기 화소를 구동하는 구동부의 적어도 일부가 상기 화소 어레이부의 주변에 화소 주변 회로 영역으로서 형성되어 있고,
    복수의 상기 입력 회로부의 일부는, 상기 제1 구조체의 상기 화소 주변 회로 영역의 하방에도 배치되고, 상기 제2 관통 비아를 통하여 상기 신호 입력용 외부 단자와 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  13. 제2항에 있어서
    상기 제2 구조체에는, 신호 처리 회로 영역도 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  14. 제2항에 있어서
    상기 제1 구조체와 상기 제2 구조체는, 트윈 콘택트 구조에 의해, 전기적으로 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  15. 제2항에 있어서
    상기 제1 구조체와 상기 제2 구조체는, 셰어 콘택트 구조에 의해, 전기적으로 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  16. 제2항에 있어서
    상기 제1 구조체와 상기 제2 구조체는, Cu-Cu 접합에 의해, 전기적으로 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  17. 제2항에 있어서
    상기 제1 구조체의 상기 화소 어레이부 내의 온 칩 렌즈의 위에, 상기 온 칩 렌즈를 보호하는 보호 기판이 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  18. 제2항에 있어서
    상기 제1 구조체와 상기 제2 구조체에 더하여 데이터 유지부가 형성된 제3 구조체를 포함하는 3층의 적층 구조체로 구성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  19. 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 상기 화소 어레이부의 하방이 되도록 형성된 제2 구조체를 배선층끼리가 마주 보도록 하여 맞붙이고,
    상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아를 형성하고,
    상기 관통 비아를 통하여 상기 출력 회로부와 전기적으로 접속하고, 상기 장치의 외부와 접속하는 신호 출력용 외부 단자를 상기 제1 구조체의 상기 화소 어레이부의 하방이 되는 위치에 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  20. 광전변환을 행하는 화소가 2차원 배열된 화소 어레이부가 형성된 제1 구조체와, 상기 화소로부터 출력된 화소 신호를 장치의 외부에 출력하기 위한 출력 회로부가 형성된 제2 구조체가 적층되어 구성되어 있고,
    상기 출력 회로부, 상기 제2 구조체의 일부를 구성하는 반도체 기판을 관통하는 관통 비아 및 상기 장치의 외부와 접속하는 신호 출력용 외부 단자가 상기 제1 구조체의 상기 화소 어레이부의 하방에 배치되고,
    상기 출력 회로부는, 상기 관통 비아를 통하여 상기 신호 출력용 외부 단자와 접속되어 있는 고체 촬상 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020177026202A 2015-05-15 2016-05-02 고체 촬상 장치 및 그 제조 방법 및 전자 기기 KR102550830B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-099719 2015-05-15
JP2015099719 2015-05-15
PCT/JP2016/063534 WO2016185901A1 (ja) 2015-05-15 2016-05-02 固体撮像装置およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
KR20180008394A true KR20180008394A (ko) 2018-01-24
KR102550830B1 KR102550830B1 (ko) 2023-07-04

Family

ID=57319977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177026202A KR102550830B1 (ko) 2015-05-15 2016-05-02 고체 촬상 장치 및 그 제조 방법 및 전자 기기

Country Status (7)

Country Link
US (3) US10321079B2 (ko)
EP (2) EP3297025B1 (ko)
JP (2) JP6822399B2 (ko)
KR (1) KR102550830B1 (ko)
CN (2) CN114242741A (ko)
TW (1) TWI692859B (ko)
WO (1) WO2016185901A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP6743035B2 (ja) * 2015-10-05 2020-08-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、製造方法
JP2017183388A (ja) * 2016-03-29 2017-10-05 ソニー株式会社 固体撮像装置
FR3050831B1 (fr) * 2016-04-29 2018-04-27 Silios Technologies Dispositif d'imagerie multispectrale
TWI800487B (zh) * 2016-09-09 2023-05-01 日商索尼半導體解決方案公司 固體攝像元件及製造方法、以及電子機器
JP2018117102A (ja) 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP6917716B2 (ja) 2017-01-23 2021-08-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の情報処理方法
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
JP6769349B2 (ja) * 2017-03-03 2020-10-14 株式会社リコー 固体撮像素子及び撮像装置
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
JP7278209B2 (ja) 2017-04-25 2023-05-19 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
JP2018185749A (ja) 2017-04-27 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
CN109671773B (zh) * 2017-10-16 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法
JP2019087659A (ja) * 2017-11-08 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子およびその製造方法、並びに電子機器
WO2019130702A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP2019160893A (ja) 2018-03-09 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、半導体装置、電子機器、および製造方法
JP2019169539A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体記憶装置
WO2020026387A1 (ja) * 2018-08-01 2020-02-06 オリンパス株式会社 撮像素子および内視鏡
JP2020068289A (ja) 2018-10-24 2020-04-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体チップ
CN109786413B (zh) * 2019-02-14 2021-03-02 豪威半导体（上海）有限责任公司 图像传感器
CN109817659B (zh) * 2019-02-15 2021-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
JP2020155591A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
JP7331119B2 (ja) * 2019-04-15 2023-08-22 長江存儲科技有限責任公司 複数の機能性チップを伴う三次元ｎａｎｄメモリデバイスの集積
JP7297516B2 (ja) * 2019-04-25 2023-06-26 キヤノン株式会社 半導体装置および機器
TW202105758A (zh) 2019-06-26 2021-02-01 日商索尼半導體解決方案公司 攝像裝置
US20230024598A1 (en) * 2019-12-24 2023-01-26 Sony Semiconductor Solutions Corporation Semiconductor element
US20230254608A1 (en) * 2020-06-16 2023-08-10 Sony Semiconductor Solutions Corporation Imaging device
US11482496B2 (en) * 2020-10-16 2022-10-25 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
JP7565814B2 (ja) 2021-02-05 2024-10-11 日本放送協会 積層型半導体装置及びその製造方法
CN115145066A (zh) * 2021-03-31 2022-10-04 深圳晶微峰光电科技有限公司 硅基液晶面板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228932A (ja) * 2004-02-13 2005-08-25 Sony Corp 半導体装置
JP2008048313A (ja) * 2006-08-21 2008-02-28 Sony Corp 物理量検出装置、物理量検出装置の駆動方法及び撮像装置
JP2010273757A (ja) * 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
JP2014072294A (ja) 2012-09-28 2014-04-21 Canon Inc 光電変換装置および半導体装置の製造方法
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014123740A (ja) * 2012-12-20 2014-07-03 Samsung Electronics Co Ltd 貫通電極を有する半導体素子、その製造方法及び貫通電極を有するメモリ素子を含むメモリシステム
JP2014220370A (ja) * 2013-05-08 2014-11-20 雫石　誠 固体撮像素子及び撮像装置

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575019A (ja) 1991-09-18 1993-03-26 Fujitsu Ltd 半導体集積回路及びその設計方法
US6303923B1 (en) * 1998-12-18 2001-10-16 California Institute Of Technology Fabricating a hybrid imaging device having non-destructive sense nodes
JP2005019573A (ja) 2003-06-25 2005-01-20 Sanyo Electric Co Ltd 固体撮像装置および固体撮像装置の製造方法
JP4331033B2 (ja) * 2004-03-29 2009-09-16 浜松ホトニクス株式会社 半導体光検出素子及びその製造方法
JP4379295B2 (ja) * 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
TWI306307B (en) * 2006-09-28 2009-02-11 Powerchip Semiconductor Corp Image sensor structure and method of fabricating the same
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
WO2009084312A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
KR20090128899A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
JP2010040621A (ja) 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
JP4799594B2 (ja) 2008-08-19 2011-10-26 株式会社東芝 固体撮像装置およびその製造方法
US7795650B2 (en) * 2008-12-09 2010-09-14 Teledyne Scientific & Imaging Llc Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
WO2010116974A1 (ja) * 2009-04-07 2010-10-14 ローム株式会社 光電変換装置および撮像装置
US7948017B2 (en) * 2009-06-19 2011-05-24 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
US7968358B2 (en) * 2009-07-29 2011-06-28 Carestream Health, Inc. Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
EP2518768B1 (en) * 2009-12-26 2019-03-20 Canon Kabushiki Kaisha Solid-state imaging device and imaging system
JP5685898B2 (ja) 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US9287239B2 (en) * 2010-04-26 2016-03-15 Rambus Inc. Techniques for interconnecting stacked dies using connection sites
JP5810493B2 (ja) * 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
KR20120030782A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 저유전 물질을 이용한 쓰루 실리콘 비아(ｔｓｖ) 형성방법
FR2970598B1 (fr) * 2011-01-17 2013-08-16 Commissariat Energie Atomique Dispositif imageur a grande gamme dynamique
US20120194719A1 (en) * 2011-02-01 2012-08-02 Scott Churchwell Image sensor units with stacked image sensors and image processors
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5754239B2 (ja) 2011-05-24 2015-07-29 ソニー株式会社 半導体装置
CN106449676A (zh) * 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
US20130050227A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US20130168792A1 (en) * 2011-09-16 2013-07-04 Sionyx, Inc. Three Dimensional Architecture Semiconductor Devices and Associated Methods
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP5760923B2 (ja) * 2011-10-04 2015-08-12 ソニー株式会社 固体撮像装置の製造方法
KR101861650B1 (ko) * 2011-10-17 2018-05-29 삼성전자주식회사 이미지 센서, 이를 포함하는 전자 시스템 및 그 이미지 센싱 방법
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
JP2013115289A (ja) * 2011-11-30 2013-06-10 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
JP2013123000A (ja) * 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
JP2013162077A (ja) 2012-02-08 2013-08-19 Toshiba Corp 固体撮像装置
JP6016378B2 (ja) * 2012-02-29 2016-10-26 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
JP2013214616A (ja) * 2012-04-02 2013-10-17 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5935461B2 (ja) 2012-04-03 2016-06-15 株式会社Ihi プラズマ処理装置
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US8957358B2 (en) * 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9406711B2 (en) * 2012-06-15 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for backside illuminated image sensors
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
US8710607B2 (en) * 2012-07-12 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9165968B2 (en) * 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
US9343497B2 (en) * 2012-09-20 2016-05-17 Semiconductor Components Industries, Llc Imagers with stacked integrated circuit dies
US9202963B2 (en) * 2012-11-21 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-side illumination image sensor chips and methods for forming the same
US9318640B2 (en) * 2013-03-15 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
WO2014184710A2 (en) * 2013-05-11 2014-11-20 Virtual Logic Systems Pvt.Ltd. Virtual reality based welding simulator
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP2015079848A (ja) * 2013-10-17 2015-04-23 シナプティクス・ディスプレイ・デバイス株式会社 表示装置駆動用半導体集積回路装置
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP6300029B2 (ja) * 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法
WO2016009942A1 (ja) * 2014-07-15 2016-01-21 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US10361244B2 (en) * 2014-07-15 2019-07-23 Brillinics Inc. Solid-state imaging device, method for producing solid-state imaging device, and electronic apparatus
JP6389685B2 (ja) * 2014-07-30 2018-09-12 キヤノン株式会社 撮像装置、および、撮像システム
US10026771B1 (en) * 2014-09-30 2018-07-17 Apple Inc. Image sensor with a cross-wafer capacitor
WO2016067386A1 (ja) * 2014-10-29 2016-05-06 オリンパス株式会社 固体撮像装置
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
TW201637190A (zh) * 2015-03-25 2016-10-16 Sony Corp 固體攝像裝置及電子機器
KR20230044327A (ko) * 2015-04-22 2023-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US10269854B2 (en) * 2016-04-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Rerouting method and a structure for stacked image sensors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228932A (ja) * 2004-02-13 2005-08-25 Sony Corp 半導体装置
JP2008048313A (ja) * 2006-08-21 2008-02-28 Sony Corp 物理量検出装置、物理量検出装置の駆動方法及び撮像装置
JP2010273757A (ja) * 2009-05-27 2010-12-09 Zycube:Kk イメージセンサ応用装置
JP2014072294A (ja) 2012-09-28 2014-04-21 Canon Inc 光電変換装置および半導体装置の製造方法
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014123740A (ja) * 2012-12-20 2014-07-03 Samsung Electronics Co Ltd 貫通電極を有する半導体素子、その製造方法及び貫通電極を有するメモリ素子を含むメモリシステム
JP2014220370A (ja) * 2013-05-08 2014-11-20 雫石　誠 固体撮像素子及び撮像装置

Also Published As

Publication number Publication date
CN107534047A (zh) 2018-01-02
US11991468B2 (en) 2024-05-21
US11438540B2 (en) 2022-09-06
US20190238777A1 (en) 2019-08-01
US20180152657A1 (en) 2018-05-31
TWI692859B (zh) 2020-05-01
WO2016185901A1 (ja) 2016-11-24
TW201640664A (zh) 2016-11-16
EP4117036A3 (en) 2023-03-29
JPWO2016185901A1 (ja) 2018-04-12
KR102550830B1 (ko) 2023-07-04
CN107534047B (zh) 2021-11-16
EP3297025A4 (en) 2019-05-15
EP3297025A1 (en) 2018-03-21
EP4117036A2 (en) 2023-01-11
JP6822399B2 (ja) 2021-01-27
US20220345653A1 (en) 2022-10-27
JP2021061439A (ja) 2021-04-15
US10321079B2 (en) 2019-06-11
EP3297025B1 (en) 2022-08-10
JP7124896B2 (ja) 2022-08-24
CN114242741A (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
JP7124896B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US11984462B2 (en) Image pickup device and electronic apparatus
US11973091B2 (en) Solid-state imaging apparatus having output circuit unit for outputting a pixel signal
US11031429B2 (en) Semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant