JP2003324152A - 半導体集積回路チップ - Google Patents

Abstract

(57)【要約】 【課題】 複数の半導体集積回路チップを、各々のパッ
ドを介して相互に接続して、半導体集積回路装置を作製
するときの上記１つの半導体集積回路チップにおいて、
各々の半導体集積回路チップを電気的に接続するための
パッドに電気的に何も接続されていない場合、入力パッ
ドに貫通電流が発生するため、量産検査において、静止
電源電流試験ができない。 【解決手段】 各々の半導体集積回路チップを電気的に
接続するための出力パッドと入力パッドとの間に導通状
態と非導通状態とを切り替えるスイッチを備え、該出力
パッドと入力パッドとを導通状態にして、入力パッドに
貫通電流が発生するのを防ぐので、個々の半導体集積回
路チップ単体の状態で量産検査等の動作確認を実施する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路チッ
プに関するものであり、特にＣＯＣ（チップ・オン・チ
ップ）、ＭＣＭ（マルチ・チップ・モジュール）のよう
な複数の半導体集積回路チップを電気的に接続して１個
の半導体集積回路装置を作製するときの半導体集積回路
チップに関するものである。

【０００２】

【従来の技術】半導体プロセス技術の発展により、複数
の機能ブロック、ＤＲＡＭ（記憶保持動作が必要な随時
書き込み読み出しメモリ）、あるいは、アナログ回路を
１個の半導体集積回路チップ上に集積するシステムＬＳ
Ｉ化が容易に実現可能となっている。

【０００３】半導体集積回路チップをシステムＬＳＩ化
にすることで、たとえば複数のチップに分割していた場
合に困難であったデータバス幅の広いインターフェイス
を１個の半導体集積回路チップ上に構成することがで
き、半導体集積回路チップの性能向上を図れると同時
に、低消費電力化が可能であるという利点がある。

【０００４】その一方で、たとえばＤＲＡＭと論理回路
とを１個の半導体集積回路チップ上に集積する場合、Ｄ
ＲＡＭと論理回路を混載できるプロセスを使用する。こ
の場合プロセスコストが増大し、最終的に半導体集積回
路チップのコスト増となる問題がある。

【０００５】近年、半導体集積回路チップの組み立て技
術の進展により、ＣＯＣ（チップ・オン・チップ）と呼
ばれる複数の半導体集積回路チップを垂直方向に並べ、
電気的に接続し１個の半導体集積回路装置としてパッケ
ージに封止する技術、あるいは、ＭＣＭ（マルチ・チッ
プ・モジュール）と呼ばれる１個のキャリア上に複数の
半導体集積回路チップを水平方向に並べ、電気的に接続
し１個の半導体集積回路装置とする技術のような、複数
の半導体集積回路チップを電気的に接続し１個の半導体
集積回路装置にする組み立て技術が実用化されたり、実
用化されつつある。

【０００６】複数の半導体集積回路チップを組み合わせ
る例としては、ＤＲＡＭ等のメモリと論理回路とを組み
合わせるのが一般的である。上記半導体集積回路装置の
組み立て技術を利用することにより、バス幅の広いイン
ターフェイスでメモリと論理回路とを接続するシステム
設計が容易に可能であり、半導体集積回路チップの高性
能化が可能である。また、メモリと論理回路との半導体
集積回路チップをそれぞれ別々に製造するため、メモリ
と論理回路とを混載するような特殊なプロセスを使用す
る必要がない。したがってメモリ、及び論理回路それぞ
れの専用プロセスを使用することでプロセスコストの低
減が可能である。さらに、複数の半導体集積回路チップ
に分割し製造することで個々の半導体集積回路チップの
面積が小さくなるため歩留まりが向上し、組み立てコス
トは増大するが、総合的には半導体集積回路チップのコ
スト低減となる。

【０００７】

【発明が解決しようとする課題】前記複数の半導体集積
回路チップを電気的に接続して１個の半導体集積回路装
置を作製する場合、各々の半導体集積回路チップを電気
的に接続するパッド（電極）を形成する必要がある。こ
のパッドは通常の半導体集積回路チップが外部とのイン
ターフェイスのために構成している入力パッド、あるい
は、出力パッドと同等の構成となっている。一般的に入
力パッドに対しては貫通電流抑制のため、常にＬレベ
ル、または、Ｈレベルの信号を入力しておく必要があ
る。

【０００８】各々の半導体集積回路チップを電気的に接
続するパッドによって、各々の半導体集積回路チップが
電気的に接続されている場合には、入力側に対してはそ
の入力パッドに接続されている別の半導体集積回路チッ
プからＬレベル、または、Ｈレベルの信号が入るため、
貫通電流発生の問題は起こらない。しかし、各々の半導
体集積回路チップがそのパッドを介して電気的に接続さ
れていない場合には、入力パッドに対してＬレベル、ま
たは、Ｈレベルの信号が入らないため、貫通電流が流れ
る可能性がある。

【０００９】たとえば、個々の半導体集積回路チップを
製造しウェハ状態でプローブ検査を行う場合では、各々
の半導体集積回路チップを電気的に接続するパッドには
何も接続されないため、入力パッドで貫通電流が流れる
可能性がある。入力パッドの貫通電流を抑える手段とし
て、プルダウン、あるいは、プルアップ抵抗をつけるこ
とが考えられるが、プルダウン、あるいは、プルアップ
電流が流れるため、量産検査において、静止電源電流試
験ができない問題がある。

【００１０】また、各々の半導体集積回路チップを電気
的に接続するパッドの導通試験（コンタクトテスト）を
行う必要がある。しかし、このパッドは組み立て上の制
約から、通常のウェハ状態におけるプローブ検査のよう
なプローブ針の針跡がつく方法を用いての導通試験は不
可能である。

【００１１】本発明は上記問題を解決するためになされ
たものであり、各々の半導体集積回路チップがパッドを
介して電気的に接続されていない場合に、入力パッドの
入力浮きによる貫通電流を抑制し、また、半導体集積回
路装置にある各々の半導体集積回路チップを電気的に接
続するためのパッド（電極）の導通試験を該パッドに非
接触で行うことができる半導体集積回路チップを提供す
ることを目的とする。

【００１２】

【課題を解決するための手段】以上の問題を解決するた
めに、本発明の請求項１に記載の半導体集積回路チップ
は、複数の半導体集積回路チップを、各々のパッドを介
して相互に接続して、半導体集積回路装置を作製すると
きの上記１つの半導体集積回路チップであって、自己の
上記パッドに電気的に何も接続されていないときに、該
パッドに貫通電流が流れることを抑制する、貫通電流抑
制手段を備えたものである。これにより、各々の半導体
集積回路チップを電気的に接続するためのパッドに他の
半導体集積回路チップが接続されていない場合において
も、入力パッドに貫通電流が発生しないため、個々の半
導体集積回路チップ単体の状態で量産検査等の動作確認
を実施することができる。

【００１３】また、本発明の請求項２に記載の半導体集
積回路チップは、請求項１に記載の半導体集積回路チッ
プにおいて、上記貫通電流抑制手段は、自己の上記パッ
ドである出力パッドと入力パッドとの間を、該パッドに
電気的に何も接続されていないとき、導通状態とする切
り替えスイッチを備えたものである。これにより、入力
パッドが電気的に接続され、入力浮きを抑えることがで
きるとともに、貫通電流が発生しないため、個々の半導
体集積回路チップ単体の状態で量産検査等の動作確認を
実施することができる。

【００１４】また、本発明の請求項３に記載の半導体集
積回路チップは、複数の半導体集積回路チップを、各々
のパッドを介して相互に接続して半導体集積回路装置を
作製するときの上記１つの半導体集積回路チップであっ
て、自己の上記パッドの導通試験を行うときに、上記導
通試験に用いるプローブ針を上記パッドに接触させるこ
となく、検査信号を該パッドに入力する検査信号入力手
段を備えたものである。これにより、各々の半導体集積
回路チップを電気的に接続するパッドの導通試験を、プ
ローブ針が該パッドに接触することなく実施することが
できる。

【００１５】また、本発明の請求項４に記載のチップ
は、請求項３に記載の半導体集積回路チップにおいて、
上記検査信号入力手段は、自己の上記パッドである出力
パッドと入力パッドとの間を導通状態とする切り替えス
イッチと、上記パッドとは別途に設けられた、上記プロ
ーブ針を接触させて、それからの検査信号を上記パッド
に入力させる、検査用パッドとを備えたものである、こ
れにより、各々の半導体集積回路チップを電気的に接続
するパッドの導通試験を、プローブ針が該パッドに接触
することなく実施することができる。

【００１６】

【発明の実施の形態】実施の形態１．本発明の実施の形
態１に係る半導体集積回路チップは、複数の半導体集積
回路チップを、各々のパッドを介して相互に接続して、
電気的に接続して１個の半導体集積回路装置に作製する
ときの上記１つの半導体集積回路チップであって、個々
の半導体集積回路チップ単体の状態で、量産試験等の動
作確認を実施するため、自己の上記パッドに電気的に何
も接続されていないときに、該パッドに貫通電流が流れ
ることを抑制する貫通電流抑制手段を備えたものであ
る。

【００１７】図１は本実施の形態１に係る半導体集積回
路チップを示す図である。図において、１は、複数の半
導体集積回路チップで構成された半導体集積回路装置
（図示せず）にある１つの半導体集積回路チップであ
り、２は、各々の半導体集積回路チップを電気的に接続
するための出力セル、３は各々の半導体集積回路チップ
を電気的に接続する入力セル、４は出力セル２のパッ
ド、５は入力セル３のパッド、６は出力セル２の内部回
路、７は入力セル３の内部回路、８は出力セル２のパッ
ド４と電気的に接続された配線、９は入力セル３のパッ
ド５と電気的に接続された配線、１０は電気配線であ
り、また、貫通電流抑制手段として、制御信号２１で動
作し、トランジスタで構成されたスイッチ２０が配置さ
れている。

【００１８】次に、本発明の実施の形態１に係る半導体
集積回路チップの動作の説明を、図１を用いて行う。ま
ず、パッド４、及び５に、他の半導体集積回路チップが
接続されている場合には、スイッチ２０の制御信号２１
を制御し、スイッチ２０をＯＦＦとする。

【００１９】しかし、パッド４、及び５に、他の半導体
集積回路チップが接続されていない場合にスイッチ２０
がＯＦＦであると、入力セル３のパッド５には電気的に
接続されているものがないため、入力セル３の内部回路
７において貫通電流が流れる。そこで、スイッチ２０の
制御信号２１を制御し、スイッチ２０をＯＮとする。そ
して、出力セル２の出力がＬレベル、あるいは、Ｈレベ
ルになるようにあらかじめ集積回路を制御しておく。こ
れにより、出力セル２の信号は出力セル２のパッド４と
電気的に接続された配線８を通り、スイッチ２０を介し
て入力セル３のパッド５と電気的に接続された配線９へ
伝わる。さらにこの信号は、入力セル３のパッド５を通
り、入力セル３の内部回路７へ伝わる。これによって、
入力セル３のパッドは電気的に接続され、また、該入力
セル３は出力セル２の信号でレベルが固定されるため、
入力浮きを抑えることができ貫通電流が発生しない。

【００２０】以上のような、本発明の実施の形態１に係
る半導体集積回路チップは、各々の半導体集積回路チッ
プを電気的に接続するパッドに、他の半導体集積回路チ
ップが接続されていない場合においても、出力セル２の
信号を、スイッチ２０を介して入力セル３に出力し、入
力セル３に発生する貫通電流を抑制するので、個々の半
導体集積回路チップ単体の状態で量産検査等の動作確認
を実施することが可能となる。

【００２１】実施の形態２．本実施の形態２に係る半導
体集積回路チップは、複数の半導体集積回路チップを、
各々のパッドを介して相互に接続して、半導体集積回路
装置を作製するときの上記１つの半導体集積回路チップ
であって、自己の上記パッドの導通試験を行うときに、
上記導通試験に用いるプローブ針を上記パッドに接触さ
せることなく、検査信号を該パッドに入力する検査信号
入力手段を備えたものである。

【００２２】図２は実施の形態２に係る半導体集積回路
チップを示す図である。図において、１は、複数の半導
体集積回路チップで構成された半導体集積回路装置（図
示せず）にある１つの半導体集積回路チップであり、２
は、各々の半導体集積回路チップを電気的に接続する出
力セル、３は各々の半導体集積回路チップを電気的に接
続する入力セル、４は出力セル２のパッド、５は入力セ
ル３のパッド、６は出力セル２の内部回路、７は入力セ
ル３の内部回路、８は出力セル２のパッド４と電気的に
接続された配線、９は入力セル３のパッド５と電気的に
接続された配線、１０は電気配線であり、また、検査信
号入力手段として、制御信号２１で動作し、トランジス
タで構成されたスイッチ２０と、検査用パッド３０ａ、
３０ｂとが配置されている。

【００２３】次に、本発明の実施の形態２に係る半導体
集積回路チップの動作を、図２を用いて説明する。パッ
ド２、３の導通試験を実施する必要があるが、一般的に
各々の半導体集積回路チップを電気的に接続するパッド
２、３に直接検査用プローブ針を当てることは、パッド
２、３にプローブ針の針跡ができるため、組み立て上の
制約から不可能である。

【００２４】そこで、プローブ針を当てることが可能な
検査用パッド３０ａを、出力セル２の入力部分に接続
し、同じくプローブ針を当てることが可能な検査用パッ
ド３０ｂを入力セル３の出力部分に接続する。さらにス
イッチ２０の制御信号２１を制御し、スイッチ２０をＯ
Ｎとする。この状態で、検査用パッド３０ａからＬレベ
ル、あるいは、Ｈレベルの信号を入力する。もし、パッ
ド２、３が正常に導通していれば、検査用パッド３０ｂ
に検査用パッド３０ａから入力した信号が現れる。ま
た、パッド２、３のいずれか、あるいは、両方が正常に
導通していなければ、検査用パッド３０ｂに検査用パッ
ド３０ａから入力した信号は現れない。

【００２５】以上のような、本発明の実施の形態２に係
る半導体集積回路チップは、出力セル２の入力部分、及
び入力セル３の出力部分に、プローブ針を当てることが
可能な検査用パッド３０ａ、３０ｂを接続することによ
り、各々の半導体集積回路チップを電気的に接続するパ
ッド４、５の導通試験を、パッド４、５にプローブする
ことなく実施することができる。なお、検査用パッド３
０は検査専用パッドでもよいし、通常の外部接続用パッ
ドを利用してもかまわない。

【００２６】

【発明の効果】以上のように、本発明の請求項１に記載
の半導体集積回路チップによれば、複数の半導体集積回
路チップを、各々のパッドを介して相互に接続して、半
導体集積回路装置を作製するときの上記１つの半導体集
積回路チップであって、自己の上記パッドに電気的に何
も接続されていないときに、該パッドに貫通電流が流れ
ることを抑制する、貫通電流抑制手段を備えたので、各
々の半導体集積回路チップを電気的に接続するためのパ
ッドに他の半導体集積回路チップが接続されていない場
合においても、入力パッドに貫通電流が発生しないた
め、個々の半導体集積回路チップ単体の状態で量産検査
等の動作確認を実施することができる効果がある。

【００２７】また、本発明の請求項２に記載の半導体集
積回路チップによれば、請求項１に記載の半導体集積回
路チップにおいて、上記貫通電流抑制手段は、自己の上
記パッドである出力パッドと入力パッドとの間を、該パ
ッドに電気的に何も接続されていないとき、導通状態と
する切り替えスイッチを備えたものであるので、入力パ
ッドが電気的に接続され、入力浮きを抑えることができ
るとともに、貫通電流が発生しないため、個々の半導体
集積回路チップ単体の状態で量産検査等の動作確認を実
施することができる効果がある。

【００２８】また、本発明の請求項３に記載の半導体集
積回路チップによれば、複数の半導体集積回路チップ
を、各々のパッドを介して相互に接続して半導体集積回
路装置を作製するときの上記１つの半導体集積回路チッ
プであって、自己の上記パッドの導通試験を行うとき
に、上記導通試験に用いるプローブ針を上記パッドに接
触させることなく、検査信号を該パッドに入力する検査
信号入力手段を備えたので、各々の半導体集積回路チッ
プを電気的に接続するパッドの導通試験を、プローブ針
が該パッドに接触することなく実施することができる効
果がある。

【００２９】また、本発明の請求項４に記載の半導体集
積回路チップによれば、請求項３に記載の半導体集積回
路チップにおいて、上記検査信号入力手段は、自己の上
記パッドである出力パッドと入力パッドとの間を導通状
態とする切り替えスイッチと、上記パッドとは別途に設
けられた、上記プローブ針を接触させて、それからの検
査信号を上記パッドに入力させる、検査用パッドとを備
えたものであるので、各々の半導体集積回路チップを電
気的に接続するパッドの導通試験を、検査用プローブ針
が該パッドに接触することなく実施することができる効
果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態１における半導体集積回路
チップの構成を示す図である。

【図２】本発明の実施の形態２における半導体集積回路
チップの構成を示す図である。

【符号の説明】

１ 半導体集積回路チップ ２ 各々の半導体集積回路チップを電気的に接続する出
力セル ３ 各々の半導体集積回路チップを電気的に接続する入
力セル ４ 出力セル２のパッド ５ 入力セル３のパッド ６ 出力セル２の内部回路 ７ 入力セル３の内部回路 ８ 出力セル２のパッド４と電気的に接続された配線 ９ 入力セル３のパッド５と電気的に接続された配線 １０ 電気配線 ２０ トランジスタで構成されたスイッチ ２１ スイッチ２０の制御信号 ３０ａ、３０ｂ 検査用パッド

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の半導体集積回路チップを、各々の
   パッドを介して相互に接続して、半導体集積回路装置を
   作製するときの上記１つの半導体集積回路チップであっ
   て、 自己の上記パッドに電気的に何も接続されていないとき
   に、該パッドに貫通電流が流れることを抑制する、貫通
   電流抑制手段を備えた、 ことを特徴とする半導体集積回路チップ。
2. 【請求項２】 請求項１に記載の半導体集積回路チップ
   において、 上記貫通電流抑制手段は、 自己の上記パッドである出力パッドと入力パッドとの間
   を、該パッドに電気的に何も接続されていないとき、導
   通状態とする切り替えスイッチを備えたものである、 ことを特徴とする半導体集積回路チップ。
3. 【請求項３】 複数の半導体集積回路チップを、各々の
   パッドを介して相互に接続して半導体集積回路装置を作
   製するときの上記１つの半導体集積回路チップであっ
   て、 自己の上記パッドの導通試験を行うときに、上記導通試
   験に用いるプローブ針を上記パッドに接触させることな
   く、検査信号を該パッドに入力する検査信号入力手段を
   備えた、 ことを特徴とする半導体集積回路チップ。
4. 【請求項４】 請求項３に記載の半導体集積回路チップ
   において、 上記検査信号入力手段は、 自己の上記パッドである出力パッドと入力パッドとの間
   を導通状態とする切り替えスイッチと、 上記パッドとは別途に設けられた、上記プローブ針を接
   触させて、それからの検査信号を上記パッドに入力させ
   る、検査用パッドとを備えたものである、 ことを特徴とする半導体集積回路チップ。