JPH04269861A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04269861A JPH04269861A JP3053345A JP5334591A JPH04269861A JP H04269861 A JPH04269861 A JP H04269861A JP 3053345 A JP3053345 A JP 3053345A JP 5334591 A JP5334591 A JP 5334591A JP H04269861 A JPH04269861 A JP H04269861A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- semiconductor integrated
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 description 39
- 230000015654 memory Effects 0.000 description 26
- 230000006870 function Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 101150083341 LOG2 gene Proteins 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000010365 information processing Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 101100343605 Arabidopsis thaliana LOG1 gene Proteins 0.000 description 4
- 101001012154 Homo sapiens Inverted formin-2 Proteins 0.000 description 3
- 102100030075 Inverted formin-2 Human genes 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 102100027867 FH2 domain-containing protein 1 Human genes 0.000 description 2
- 101001060553 Homo sapiens FH2 domain-containing protein 1 Proteins 0.000 description 2
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 101150046174 NIP2-1 gene Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
に関し、例えば異なるレベルの入出力インターフェイス
を持つＣＭＯＳ（相補型ＭＯＳ）集積回路に利用して有
効な技術に関するものである。
に関し、例えば異なるレベルの入出力インターフェイス
を持つＣＭＯＳ（相補型ＭＯＳ）集積回路に利用して有
効な技術に関するものである。
【０００２】
【従来の技術】複数の信号レベルを扱う機能を持つ半導
体集積回路装置の例として、特開昭５７−１７６５８５
号公報がある。この公報においては、電子式時計や電子
式卓上計算機を構成する回路において、消費電流を低減
させるために動作電圧を低電圧化するものである。この
場合、液晶等の表示信号レベルが上記動作電圧に比べて
高い電圧であるためレベル変換回路が必要となる。この
ようなレベル変換回路の数を減らすために、表示データ
を記憶するＲＡＭの動作電圧を表示信号レベルに合わせ
て高くするとともに、ＲＡＭへの書き込みデータをレベ
ル変化して書き込み、ＲＡＭの読み出しデータはクロッ
クドインバータ回路を用いてデータレベルを下げて出力
させるようするものである。
体集積回路装置の例として、特開昭５７−１７６５８５
号公報がある。この公報においては、電子式時計や電子
式卓上計算機を構成する回路において、消費電流を低減
させるために動作電圧を低電圧化するものである。この
場合、液晶等の表示信号レベルが上記動作電圧に比べて
高い電圧であるためレベル変換回路が必要となる。この
ようなレベル変換回路の数を減らすために、表示データ
を記憶するＲＡＭの動作電圧を表示信号レベルに合わせ
て高くするとともに、ＲＡＭへの書き込みデータをレベ
ル変化して書き込み、ＲＡＭの読み出しデータはクロッ
クドインバータ回路を用いてデータレベルを下げて出力
させるようするものである。
【０００３】出力回路の電源端子を別々のチップ内パッ
ドで構成して出力回路のスイッチング時のスパイク電流
による電源ノイズの影響を軽減した半導体装置の例とし
て、特開昭６１−２６４７４７号公報がある。チップ内
の複数からなる機能ブロックに供給する電源系統を分割
して該機能ブロックに対して選択的に電源を供給できる
ようにして、１度の設計で多機能を実現可能とした多品
種小量化に伴う設計・製造費用の上昇を軽減するように
した半導体集積回路の例として、特開昭５７−１９９２
５０号公報がある。ベーシックセル及びＩ／Ｏセルが独
立して電源を引き込むための配線を設けて、電源雑音の
低減や別系統の電源を用いることを可能にしたゲートア
イレ装置の例として、特開昭６４−３１４３８号公報が
ある。帯状の金属膜を形成しておき、パッケージのリー
ドに対応して入出力バッファ回路部に電気接続する位置
を設定して前記金属膜を切断してボンディングパッドと
して用いるようにした集積回路の製造方法の例として、
特開平２−４７８４３号公報がある。所定箇所で切断さ
れたとき分離した部分がそれぞれ独立した電源パターン
となるように複数の電極パッドを設けておき、必要な回
路だけに電源を供給するようにしたゲートアレイおよび
シーオブゲートアレイ等の大規模集積回路の例として、
特開平２−３９４５５号公報がある。集積回路内部の複
数機能毎に電源ラインを分離して設け、各機能毎に電源
制御を可能にして消費電力を低減させるようにした複合
機能を持つ集積回路の例として、特開昭５３−６０１８
８号公報がある。
ドで構成して出力回路のスイッチング時のスパイク電流
による電源ノイズの影響を軽減した半導体装置の例とし
て、特開昭６１−２６４７４７号公報がある。チップ内
の複数からなる機能ブロックに供給する電源系統を分割
して該機能ブロックに対して選択的に電源を供給できる
ようにして、１度の設計で多機能を実現可能とした多品
種小量化に伴う設計・製造費用の上昇を軽減するように
した半導体集積回路の例として、特開昭５７−１９９２
５０号公報がある。ベーシックセル及びＩ／Ｏセルが独
立して電源を引き込むための配線を設けて、電源雑音の
低減や別系統の電源を用いることを可能にしたゲートア
イレ装置の例として、特開昭６４−３１４３８号公報が
ある。帯状の金属膜を形成しておき、パッケージのリー
ドに対応して入出力バッファ回路部に電気接続する位置
を設定して前記金属膜を切断してボンディングパッドと
して用いるようにした集積回路の製造方法の例として、
特開平２−４７８４３号公報がある。所定箇所で切断さ
れたとき分離した部分がそれぞれ独立した電源パターン
となるように複数の電極パッドを設けておき、必要な回
路だけに電源を供給するようにしたゲートアレイおよび
シーオブゲートアレイ等の大規模集積回路の例として、
特開平２−３９４５５号公報がある。集積回路内部の複
数機能毎に電源ラインを分離して設け、各機能毎に電源
制御を可能にして消費電力を低減させるようにした複合
機能を持つ集積回路の例として、特開昭５３−６０１８
８号公報がある。
【０００４】
【発明が解決しようとする課題】ＣＭＯＳ集積回路では
、低消費電力化や高速化等のために動作電圧が約３Ｖや
それ以下の低い電圧により動作させられるものの開発が
進められている。しかし、マイクロプロセッサ等の既存
の情報処理装置や記憶回路は、約５Ｖのような比較的高
い電圧で動作させられるものが多い。したがって、上記
約３Ｖのような低い電圧で動作させられる半導体集積回
路装置の開発においても、約５Ｖ系のシステムとの互換
性を維持するために外部からは約５Ｖのような電源電圧
を供給し、内部でそれを降圧して上記のような低電圧を
発生させるとともに、入出力インターフェイス部にレベ
ル変換機能を付加することが考えられる。この場合、３
Ｖ系等の低い電圧で動作させられるシステムに組み込ま
れるときには、降圧回路の動作を無効にして直接内部回
路に動作電圧を供給する経路を設けることによって動作
可能にされる。しかし、このように汎用性を持たせた場
合には、上記低電圧での動作を行わせるときに降圧回路
やレベル変換回路が無駄になり、その分消費電流も増大
してしまう。また、３Ｖのような低い電源電圧でのみ動
作させるようにした半導体集積回路装置を開発した場合
には、その動作電圧により用途が限定されて汎用性に欠
けるという問題がある。
、低消費電力化や高速化等のために動作電圧が約３Ｖや
それ以下の低い電圧により動作させられるものの開発が
進められている。しかし、マイクロプロセッサ等の既存
の情報処理装置や記憶回路は、約５Ｖのような比較的高
い電圧で動作させられるものが多い。したがって、上記
約３Ｖのような低い電圧で動作させられる半導体集積回
路装置の開発においても、約５Ｖ系のシステムとの互換
性を維持するために外部からは約５Ｖのような電源電圧
を供給し、内部でそれを降圧して上記のような低電圧を
発生させるとともに、入出力インターフェイス部にレベ
ル変換機能を付加することが考えられる。この場合、３
Ｖ系等の低い電圧で動作させられるシステムに組み込ま
れるときには、降圧回路の動作を無効にして直接内部回
路に動作電圧を供給する経路を設けることによって動作
可能にされる。しかし、このように汎用性を持たせた場
合には、上記低電圧での動作を行わせるときに降圧回路
やレベル変換回路が無駄になり、その分消費電流も増大
してしまう。また、３Ｖのような低い電源電圧でのみ動
作させるようにした半導体集積回路装置を開発した場合
には、その動作電圧により用途が限定されて汎用性に欠
けるという問題がある。
【０００５】これに対して、前記公知技術においては、
上記のような技術的課題を前提としたものではなく、上
記のような信号レベルが異なる半導体集積回路装置を組
み合わせて１つのシステムを構築するという観点からの
配慮に欠け、上記のような問題に対して有効な解決策は
何ら示されていない。複数の信号レベルを扱う機能を持
つようにされた半導体集積回路装置に関する特開昭５７
−１７６５８５号公報においても、電子式時計や電子式
卓上計算機等のような単一半導体集積回路装置の中だけ
に止まるものである。そこで、本願発明者にあっては、
異なる信号レベルを持つ半導体集積回路装置を用いて１
つの情報処理システム等を構築できるようにする半導体
集積回路装置を考え付いた。この発明の目的は、簡単な
構成により、異なる信号レベルを持つ半導体集積回路装
置を用いて１つのシステムの構築を可能にした新規な機
能を持つ半導体集積回路装置を提供することにある。こ
の発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
上記のような技術的課題を前提としたものではなく、上
記のような信号レベルが異なる半導体集積回路装置を組
み合わせて１つのシステムを構築するという観点からの
配慮に欠け、上記のような問題に対して有効な解決策は
何ら示されていない。複数の信号レベルを扱う機能を持
つようにされた半導体集積回路装置に関する特開昭５７
−１７６５８５号公報においても、電子式時計や電子式
卓上計算機等のような単一半導体集積回路装置の中だけ
に止まるものである。そこで、本願発明者にあっては、
異なる信号レベルを持つ半導体集積回路装置を用いて１
つの情報処理システム等を構築できるようにする半導体
集積回路装置を考え付いた。この発明の目的は、簡単な
構成により、異なる信号レベルを持つ半導体集積回路装
置を用いて１つのシステムの構築を可能にした新規な機
能を持つ半導体集積回路装置を提供することにある。こ
の発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、比較的高い信号レベルに対
応したインターフェイスと、比較的低い信号レベルに対
応したインターフェイスと、上記いずれかの一方のイン
ターファイスを通した信号を受けて他方のインターフェ
イスに伝えられる信号を形成する内部回路とを備え、比
較的高いレベルに対応したインターフェイスと内部回路
及び比較的低いレベルに対応したインターフェイスのう
ち入力回路と出力回路を構成する駆動制御回路とは上記
比較的高いレベルに対応した動作電圧により回路動作を
行うようにし、比較的低いレベルに対応したインターフ
ェイスにおける出力回路のうち上記駆動制御回路により
駆動される出力素子は上記比較的低いレベルに対応した
動作電圧により動作が行われるようにする。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、比較的高い信号レベルに対
応したインターフェイスと、比較的低い信号レベルに対
応したインターフェイスと、上記いずれかの一方のイン
ターファイスを通した信号を受けて他方のインターフェ
イスに伝えられる信号を形成する内部回路とを備え、比
較的高いレベルに対応したインターフェイスと内部回路
及び比較的低いレベルに対応したインターフェイスのう
ち入力回路と出力回路を構成する駆動制御回路とは上記
比較的高いレベルに対応した動作電圧により回路動作を
行うようにし、比較的低いレベルに対応したインターフ
ェイスにおける出力回路のうち上記駆動制御回路により
駆動される出力素子は上記比較的低いレベルに対応した
動作電圧により動作が行われるようにする。
【０００７】
【作用】上記した手段によれば、簡単な構成によりレベ
ル変換機能を持つ半導体集積回路装置を得ることができ
、これを介在させることにより、信号レベルの異なる半
導体集積回路装置を用いて１つの情報処理システム等を
構築できる。
ル変換機能を持つ半導体集積回路装置を得ることができ
、これを介在させることにより、信号レベルの異なる半
導体集積回路装置を用いて１つの情報処理システム等を
構築できる。
【０００８】
【実施例】図１には、この発明に係る半導体集積回路装
置の一実施例のブロック図が示されている。同図の各回
路ブロックは、公知のＣＭＯＳ集積回路の製造技術によ
り、単結晶シリコンのような１個の半導体基板上におい
て形成される。半導体集積回路装置ＬＳＩは、一点鎖線
により示されている。この実施例の半導体集積回路装置
は、約５Ｖのような高電圧系バスに接続されるインター
フェイスＩＮＦ１と、約３Ｖのような低電圧系バスに接
続されるインターフェイスＩＮＦ２を持つ。特に制限さ
れないが、この実施例の半導体集積回路装置ＬＳＩは、
上記２つのバスの間でのデータの授受を行うためのデー
タ変換回路を持つ。
置の一実施例のブロック図が示されている。同図の各回
路ブロックは、公知のＣＭＯＳ集積回路の製造技術によ
り、単結晶シリコンのような１個の半導体基板上におい
て形成される。半導体集積回路装置ＬＳＩは、一点鎖線
により示されている。この実施例の半導体集積回路装置
は、約５Ｖのような高電圧系バスに接続されるインター
フェイスＩＮＦ１と、約３Ｖのような低電圧系バスに接
続されるインターフェイスＩＮＦ２を持つ。特に制限さ
れないが、この実施例の半導体集積回路装置ＬＳＩは、
上記２つのバスの間でのデータの授受を行うためのデー
タ変換回路を持つ。
【０００９】高電圧系バスのうちの１つのバスに対応し
たインターフェイスＩＮＦ１１は、入力バッファＩＢ１
と出力バッファＯＢ１から構成される。出力バッファＯ
Ｂ１は、トライステート出力機能を持ち、半導体集積回
路装置ＬＳＩそのものが非動作状態のとき、及び半導体
集積回路装置ＬＳＩが動作状態のときでも高電圧系バス
からのデータを受け取るときには、出力バッファＯＢ１
は出力ハイインピーダンス状態にされる。この出力バッ
ファＯＢ１は、イネーブル信号生成回路により形成され
る制御信号により制御され、出力バッファＯＢ１を通し
て出力信号を高電圧系バスに出力させる時は入力データ
に対応した高電圧系の出力信号を形成する。上記入力バ
ッファＩＢ１の出力信号は、データ変換１の入力に供給
される。また、上記出力バッファＯＢ１の入力には、デ
ータ変換２により形成されたデータが入力される。
たインターフェイスＩＮＦ１１は、入力バッファＩＢ１
と出力バッファＯＢ１から構成される。出力バッファＯ
Ｂ１は、トライステート出力機能を持ち、半導体集積回
路装置ＬＳＩそのものが非動作状態のとき、及び半導体
集積回路装置ＬＳＩが動作状態のときでも高電圧系バス
からのデータを受け取るときには、出力バッファＯＢ１
は出力ハイインピーダンス状態にされる。この出力バッ
ファＯＢ１は、イネーブル信号生成回路により形成され
る制御信号により制御され、出力バッファＯＢ１を通し
て出力信号を高電圧系バスに出力させる時は入力データ
に対応した高電圧系の出力信号を形成する。上記入力バ
ッファＩＢ１の出力信号は、データ変換１の入力に供給
される。また、上記出力バッファＯＢ１の入力には、デ
ータ変換２により形成されたデータが入力される。
【００１０】低電圧系バスのうちの１つのバスに対応し
たインターフェイスＩＮＦ２１は、入力バッファＩＢ２
と出力バッファＯＢ２から構成される。出力バッファＯ
Ｂ２は、上記同様なトライステート出力機能を持ち、半
導体集積回路装置ＬＳＩそのものが非動作状態のとき、
及び半導体集積回路装置ＬＳＩが動作状態のときでも低
電圧系バスからのデータを受け取るときには、出力バッ
ファＯＢ２は出力ハイインピーダンス状態にされる。こ
の出力バッファＯＢ２は、上記イネーブル信号生成回路
により形成される制御信号により制御され、出力バッフ
ァＯＢ１を通して出力信号を高電圧系バスに出力させる
時は入力データに対応した低電圧系の出力信号を形成す
る。上記入力バッファＩＢ２の出力信号は、データ変換
２の入力に供給される。また、上記出力バッファＯＢ１
の入力には、データ変換１により形成されたデータが入
力される。
たインターフェイスＩＮＦ２１は、入力バッファＩＢ２
と出力バッファＯＢ２から構成される。出力バッファＯ
Ｂ２は、上記同様なトライステート出力機能を持ち、半
導体集積回路装置ＬＳＩそのものが非動作状態のとき、
及び半導体集積回路装置ＬＳＩが動作状態のときでも低
電圧系バスからのデータを受け取るときには、出力バッ
ファＯＢ２は出力ハイインピーダンス状態にされる。こ
の出力バッファＯＢ２は、上記イネーブル信号生成回路
により形成される制御信号により制御され、出力バッフ
ァＯＢ１を通して出力信号を高電圧系バスに出力させる
時は入力データに対応した低電圧系の出力信号を形成す
る。上記入力バッファＩＢ２の出力信号は、データ変換
２の入力に供給される。また、上記出力バッファＯＢ１
の入力には、データ変換１により形成されたデータが入
力される。
【００１１】これにより、高電圧系バスからのデータを
低電圧系バスに伝送させる場合には、高電圧側のインタ
ーフェイスＩＮＦ１１等の入力バッファＩＢ１が動作状
態になり、その入力信号をデータ変換１に伝える。この
データ変換１の出力信号は低電圧側のインターフェイス
ＩＮＦ２１等の出力バッファＯＢ２を通してレベル変換
されて低電圧系バスに出力される。上記データ変換１は
、入力データをそのまま加工することなく伝達させるこ
との他、この半導体集積回路装置ＬＳＩが特定の情報処
理機能を持つ場合には、入力データに対して論理的な加
工を施してデータ変換を行うものである。逆に、低電圧
系バスからのデータを高電圧系バスに伝送させる場合に
は、低電圧側のインターフェイスＩＮＦ２１等の入力バ
ッファＩＢ２が動作状態になり、その入力信号をデータ
変換２に伝える。このデータ変換２の出力信号は高電圧
側のインターフェイスＩＮＦ１１等の出力バッファＯＢ
１を通してレベル変換されて高電圧系バスに出力される
。上記データ変換２は、上記同様に入力データをそのま
ま加工することなく伝達させることの他、この半導体集
積回路装置ＬＳＩが特定の情報処理機能を持つ場合には
、入力データに対して論理的な加工を施してデータ変換
を行うものである。上記のような選択的な入力バッファ
と出力バッファの制御は、図示しない制御信号により、
イネーブル信号生成回路がデータの伝送方向に従って上
記のような組み合わせによりイネーブル信号を生成する
。
低電圧系バスに伝送させる場合には、高電圧側のインタ
ーフェイスＩＮＦ１１等の入力バッファＩＢ１が動作状
態になり、その入力信号をデータ変換１に伝える。この
データ変換１の出力信号は低電圧側のインターフェイス
ＩＮＦ２１等の出力バッファＯＢ２を通してレベル変換
されて低電圧系バスに出力される。上記データ変換１は
、入力データをそのまま加工することなく伝達させるこ
との他、この半導体集積回路装置ＬＳＩが特定の情報処
理機能を持つ場合には、入力データに対して論理的な加
工を施してデータ変換を行うものである。逆に、低電圧
系バスからのデータを高電圧系バスに伝送させる場合に
は、低電圧側のインターフェイスＩＮＦ２１等の入力バ
ッファＩＢ２が動作状態になり、その入力信号をデータ
変換２に伝える。このデータ変換２の出力信号は高電圧
側のインターフェイスＩＮＦ１１等の出力バッファＯＢ
１を通してレベル変換されて高電圧系バスに出力される
。上記データ変換２は、上記同様に入力データをそのま
ま加工することなく伝達させることの他、この半導体集
積回路装置ＬＳＩが特定の情報処理機能を持つ場合には
、入力データに対して論理的な加工を施してデータ変換
を行うものである。上記のような選択的な入力バッファ
と出力バッファの制御は、図示しない制御信号により、
イネーブル信号生成回路がデータの伝送方向に従って上
記のような組み合わせによりイネーブル信号を生成する
。
【００１２】高電圧系バスが複数本（同図ではｎ本）あ
る場合には、それぞれに対応して上記インターファイス
ＩＮＦ１１〜ＩＮＦ１ｎが設けられる。これらのインタ
ーフェイスに対応して上記同様な論理回路ＬＯＧ２〜Ｌ
ＯＧｎが設けられる。なお、イネーブル信号生成回路は
、各インターフェイスＩＮＧ１１〜ＩＮＦ１ｎに共通に
用いられる。低電圧系バスが複数本（同図ではｎ本）あ
る場合には、それぞれに対応して上記インターファイス
ＩＮＦ２１〜ＩＮＦ２ｎが設けられる。これらのインタ
ーフェイスに対応して上記同様な論理回路ＬＯＧ２〜Ｌ
ＯＧｎが設けられる。なお、イネーブル信号生成回路は
、各インターフェイスＩＮＧ２１〜ＩＮＦ２ｎにも共通
に用いられる。上記内部論理回路は、上記のような複数
からなる入力データの論理処理を行う場合には、それぞ
れの入力データが相互の論理回路に入力されて、所定の
データ変換が行われる。例えば、後述するようなマルチ
マイクロプロセッサシステムにおけるバス結合デバイス
として用いられるとき、２つのマイクロプロセッサが６
８０００系と８０系からなるときにはデータの配列の変
換も行う。すなわち、８０系のマイクロプロセッサでは
、データの下位バイト側がアドレスの下位となるリトル
エンディアンのバイト配列であるのに対して、６８００
０系のマイクロプロセッサではデータの上位バイトがア
ドレスの下位になるビッグエンディアンのバイト配列と
なる。したがって、相互にデータの伝送を行う場合には
、データの入替えを必要とするから、上記データ変換部
によりデータの入替えが行われる。
る場合には、それぞれに対応して上記インターファイス
ＩＮＦ１１〜ＩＮＦ１ｎが設けられる。これらのインタ
ーフェイスに対応して上記同様な論理回路ＬＯＧ２〜Ｌ
ＯＧｎが設けられる。なお、イネーブル信号生成回路は
、各インターフェイスＩＮＧ１１〜ＩＮＦ１ｎに共通に
用いられる。低電圧系バスが複数本（同図ではｎ本）あ
る場合には、それぞれに対応して上記インターファイス
ＩＮＦ２１〜ＩＮＦ２ｎが設けられる。これらのインタ
ーフェイスに対応して上記同様な論理回路ＬＯＧ２〜Ｌ
ＯＧｎが設けられる。なお、イネーブル信号生成回路は
、各インターフェイスＩＮＧ２１〜ＩＮＦ２ｎにも共通
に用いられる。上記内部論理回路は、上記のような複数
からなる入力データの論理処理を行う場合には、それぞ
れの入力データが相互の論理回路に入力されて、所定の
データ変換が行われる。例えば、後述するようなマルチ
マイクロプロセッサシステムにおけるバス結合デバイス
として用いられるとき、２つのマイクロプロセッサが６
８０００系と８０系からなるときにはデータの配列の変
換も行う。すなわち、８０系のマイクロプロセッサでは
、データの下位バイト側がアドレスの下位となるリトル
エンディアンのバイト配列であるのに対して、６８００
０系のマイクロプロセッサではデータの上位バイトがア
ドレスの下位になるビッグエンディアンのバイト配列と
なる。したがって、相互にデータの伝送を行う場合には
、データの入替えを必要とするから、上記データ変換部
によりデータの入替えが行われる。
【００１３】この実施例の半導体集積回路装置ＬＳＩは
、高電圧系と低電圧系の信号系を持つが、その動作電圧
としては高電圧系に対応した電源電圧ＶＣＣＨにより、
高電圧側インターフェイスＩＮＦ１、データ変換１、デ
ータ変換２及びイネーブル信号生成回路等の内部論理回
路の他、低電圧側のインターフェイスＩＮＦ２に対して
も後述するような出力ＭＯＳＦＥＴを除いた出力制御回
路や入力バッファＩＢ２が動作させられる。そして、低
電圧系に対応した電源電圧ＶＣＣＬは、上記出力バッフ
ァＯＢ２のうちの出力信号を形成するＭＯＳＦＥＴのみ
の動作電圧とされる。
、高電圧系と低電圧系の信号系を持つが、その動作電圧
としては高電圧系に対応した電源電圧ＶＣＣＨにより、
高電圧側インターフェイスＩＮＦ１、データ変換１、デ
ータ変換２及びイネーブル信号生成回路等の内部論理回
路の他、低電圧側のインターフェイスＩＮＦ２に対して
も後述するような出力ＭＯＳＦＥＴを除いた出力制御回
路や入力バッファＩＢ２が動作させられる。そして、低
電圧系に対応した電源電圧ＶＣＣＬは、上記出力バッフ
ァＯＢ２のうちの出力信号を形成するＭＯＳＦＥＴのみ
の動作電圧とされる。
【００１４】図２には、上記低電圧側のインターフェイ
スＩＮＦ２の一実施例の回路図が示されている。内部回
路ＬＯＧ１は、上記低電圧側のインターフェイスＩＮＦ
２に対応したイネーブル信号生成回路とデータ変換１及
びデータ変換２からなり、ＶＣＣはその動作電圧端子で
あり、Ｄｉはデータ変換２の入力端子であり、Ｄｏはデ
ータ変換１の出力端子であり、ＥＮは出力バッファＯＢ
２のイネーブル信号であり、ＶＳＳは接地電位端子であ
る。出力バッファＯＢ２は、ノアゲート回路Ｇ１，Ｇ２
及びインバータ回路Ｎ１からなる駆動制御回路と、出力
ＭＯＳＦＥＴＱ１とＱ２からなる出力回路から構成され
る。上記駆動制御回路と入力バッファＩＢ２の動作電圧
は、これらの回路が低電圧側のインターフェイスＩＮＦ
２を構成するものであるにもかかわらず、内部論理回路
ＬＯＧ１と同様に高電圧ＶＣＣＨとＶＳＳ１が用いられ
る。
スＩＮＦ２の一実施例の回路図が示されている。内部回
路ＬＯＧ１は、上記低電圧側のインターフェイスＩＮＦ
２に対応したイネーブル信号生成回路とデータ変換１及
びデータ変換２からなり、ＶＣＣはその動作電圧端子で
あり、Ｄｉはデータ変換２の入力端子であり、Ｄｏはデ
ータ変換１の出力端子であり、ＥＮは出力バッファＯＢ
２のイネーブル信号であり、ＶＳＳは接地電位端子であ
る。出力バッファＯＢ２は、ノアゲート回路Ｇ１，Ｇ２
及びインバータ回路Ｎ１からなる駆動制御回路と、出力
ＭＯＳＦＥＴＱ１とＱ２からなる出力回路から構成され
る。上記駆動制御回路と入力バッファＩＢ２の動作電圧
は、これらの回路が低電圧側のインターフェイスＩＮＦ
２を構成するものであるにもかかわらず、内部論理回路
ＬＯＧ１と同様に高電圧ＶＣＣＨとＶＳＳ１が用いられ
る。
【００１５】これに対して、出力回路は、Ｎチャンネル
型ＭＯＳＦＥＴＱ１とＱ２がプッシュプル形態に接続さ
れて構成される。ＭＯＳＦＥＴＱ１のドレインは低電圧
系の電源電圧ＶＣＣＬが供給される。そして、特に制限
されないが、ＭＯＳＦＥＴＱ２のソースは、独立した接
地電位端子ＶＳＳ２が割り当てられる。電源電圧ＶＣＣ
Ｌ側の出力ＭＯＳＦＥＴＱ１のゲートに供給される駆動
信号Ａは、ノアゲート回路Ｇ１により形成される。回路
の接地電位ＶＳＳ２側の出力ＭＯＳＦＥＴＱ２のゲート
に供給される駆動信号Ｂは、ノアゲート回路Ｇ２により
形成される。上記ノアゲート回路Ｇ１とＧ２には、イネ
ーブル信号ＥＮが共通に供給され、ノアゲート回路Ｇ１
の他方の入力にはデータ変換１の出力端子Ｄｏの信号が
、ノアゲート回路Ｇ２の他方の入力にはインバータ回路
Ｎ１により反転された信号が供給される。
型ＭＯＳＦＥＴＱ１とＱ２がプッシュプル形態に接続さ
れて構成される。ＭＯＳＦＥＴＱ１のドレインは低電圧
系の電源電圧ＶＣＣＬが供給される。そして、特に制限
されないが、ＭＯＳＦＥＴＱ２のソースは、独立した接
地電位端子ＶＳＳ２が割り当てられる。電源電圧ＶＣＣ
Ｌ側の出力ＭＯＳＦＥＴＱ１のゲートに供給される駆動
信号Ａは、ノアゲート回路Ｇ１により形成される。回路
の接地電位ＶＳＳ２側の出力ＭＯＳＦＥＴＱ２のゲート
に供給される駆動信号Ｂは、ノアゲート回路Ｇ２により
形成される。上記ノアゲート回路Ｇ１とＧ２には、イネ
ーブル信号ＥＮが共通に供給され、ノアゲート回路Ｇ１
の他方の入力にはデータ変換１の出力端子Ｄｏの信号が
、ノアゲート回路Ｇ２の他方の入力にはインバータ回路
Ｎ１により反転された信号が供給される。
【００１６】イネーブル信号ＥＮがハイレベルのときに
は、ノアゲート回路Ｇ１，Ｇ２の出力信号ＡとＢは、デ
ータ変換１の出力信号Ｄｏに無関係に出力信号をロウレ
ベルに固定する。これにより、出力ＭＯＳＦＥＴＱ１と
Ｑ２が共にオフ状態になって出力をハイインピーダンス
状態にする。このときには、低電圧系の半導体集積回路
装置ＬＳＩ２により形成された低振幅の信号が入力バッ
ファＩＢ２に供給されてデータの取込みが行われる。イ
ネーブル信号ＥＮがロウレベルのときには、ノアゲート
回路Ｇ１，Ｇ２が実質的にインバータ回路として動作し
てデータ変換１の出力信号Ｄｏが有効にされる。すなわ
ち、出力信号Ｄｏがハイレベルのきには、駆動信号Ａが
ロウレベルに駆動信号Ｂがハイレベルにされる。これに
より、出力ＭＯＳＦＥＴＱ２がオン状態になりロウレベ
ルの出力信号を形成する。このとき、出力ＭＯＳＦＥＴ
Ｑ２のゲートには、ＶＣＣＨに対応した高電圧が供給さ
れるので、そのゲート振込電圧が大きく、比較的小さな
素子サイズにより大きな電流駆動能力を得ることができ
る。また、出力信号Ｄｏがロウレベルのきには、駆動信
号Ａがハイレベルに、駆動信号Ｂがロウレベルにされる
。これにより、出力ＭＯＳＦＥＴＱ１がオン状態になり
ハイレベルの出力信号を形成する。このとき、出力ＭＯ
ＳＦＥＴＱ１のゲートには、ＶＣＣＨのような高電圧に
対応したハイレベルが供給される。それ故、出力ＭＯＳ
ＦＥＴＱ１はソースフォロワ動作を行うにも係わらず、
低電源電圧ＶＣＣＬに対してしきい値電圧を超えるよう
な高い電圧ＶＣＣＨがゲートに供給されるから、低電源
電圧ＶＣＣＬをレベル損失なくそのまま出力させること
ができる。また、出力ＭＯＳＦＥＴＱ２のソースに供給
される接地電位は、上記のような駆動制御回路や内部回
路とは独立した端子又はパッドを通した独立した配線を
用いて供給される。これにより、出力ＭＯＳＦＥＴＱ２
がオン状態のときに接地電位に発生するノイズが入力バ
ッファＩＢ２や内部回路に与える悪影響を排除すること
ができる。
は、ノアゲート回路Ｇ１，Ｇ２の出力信号ＡとＢは、デ
ータ変換１の出力信号Ｄｏに無関係に出力信号をロウレ
ベルに固定する。これにより、出力ＭＯＳＦＥＴＱ１と
Ｑ２が共にオフ状態になって出力をハイインピーダンス
状態にする。このときには、低電圧系の半導体集積回路
装置ＬＳＩ２により形成された低振幅の信号が入力バッ
ファＩＢ２に供給されてデータの取込みが行われる。イ
ネーブル信号ＥＮがロウレベルのときには、ノアゲート
回路Ｇ１，Ｇ２が実質的にインバータ回路として動作し
てデータ変換１の出力信号Ｄｏが有効にされる。すなわ
ち、出力信号Ｄｏがハイレベルのきには、駆動信号Ａが
ロウレベルに駆動信号Ｂがハイレベルにされる。これに
より、出力ＭＯＳＦＥＴＱ２がオン状態になりロウレベ
ルの出力信号を形成する。このとき、出力ＭＯＳＦＥＴ
Ｑ２のゲートには、ＶＣＣＨに対応した高電圧が供給さ
れるので、そのゲート振込電圧が大きく、比較的小さな
素子サイズにより大きな電流駆動能力を得ることができ
る。また、出力信号Ｄｏがロウレベルのきには、駆動信
号Ａがハイレベルに、駆動信号Ｂがロウレベルにされる
。これにより、出力ＭＯＳＦＥＴＱ１がオン状態になり
ハイレベルの出力信号を形成する。このとき、出力ＭＯ
ＳＦＥＴＱ１のゲートには、ＶＣＣＨのような高電圧に
対応したハイレベルが供給される。それ故、出力ＭＯＳ
ＦＥＴＱ１はソースフォロワ動作を行うにも係わらず、
低電源電圧ＶＣＣＬに対してしきい値電圧を超えるよう
な高い電圧ＶＣＣＨがゲートに供給されるから、低電源
電圧ＶＣＣＬをレベル損失なくそのまま出力させること
ができる。また、出力ＭＯＳＦＥＴＱ２のソースに供給
される接地電位は、上記のような駆動制御回路や内部回
路とは独立した端子又はパッドを通した独立した配線を
用いて供給される。これにより、出力ＭＯＳＦＥＴＱ２
がオン状態のときに接地電位に発生するノイズが入力バ
ッファＩＢ２や内部回路に与える悪影響を排除すること
ができる。
【００１７】なお、低電圧系の半導体集積回路装置ＬＳ
Ｉ２においては、その内部回路が動作電圧が低電圧ＶＣ
ＣＬにより動作させられる。したがって、出力回路はＰ
チャンネル型ＭＯＳＦＥＴＱ３とＮチャンネル型ＭＯＳ
ＦＥＴＱ４からなるＣＭＯＳ回路が用いられる。これら
のＣＭＯＳ構成の出力ＭＯＳＦＥＴＱ３，Ｑ４のゲート
に供給される駆動信号Ｃ，Ｄは、ナンドゲート回路Ｇ３
とノアゲート回路Ｇ４により形成される。すなわち、Ｐ
チャンネル型ＭＯＳＦＥＴＱ３に対応した回路は、レベ
ルを逆にすることが必要にされるから、ナンドゲート回
路Ｇ３が用いられる。また、これらのゲート回路Ｇ３，
Ｇ４の制御のためにイネーブル信号ＥＮはインバータ回
路Ｎ３により反転されたナンドゲート回路Ｇ３の入力に
供給される。また、出力すべき信号Ｄｏはインバータ回
路Ｎ２により反転されて上記ナンドゲート回路Ｇ３とノ
アゲート回路Ｇ４の他方の入力に共通に供給される。こ
の実施例では、特に制限されないが、出力回路の動作時
に発生するノイズの影響を内部回路や入力バッファＬＩ
Ｂが受けないようにするため、出力ＭＯＳＦＥＴＱ４の
接地電位ＶＳＳ２は、内部回路の接地電位ＶＳＳ１とは
分離されて構成される。同様に、出力ＭＯＳＦＥＴＱ３
のソースに供給される低電圧ＶＣＣＬも、内部回路と上
記出力ＭＯＳＦＥＴＱ３とは分離した電圧ＶＣＣＬ１，
ＶＣＣＬ２が用いられる。
Ｉ２においては、その内部回路が動作電圧が低電圧ＶＣ
ＣＬにより動作させられる。したがって、出力回路はＰ
チャンネル型ＭＯＳＦＥＴＱ３とＮチャンネル型ＭＯＳ
ＦＥＴＱ４からなるＣＭＯＳ回路が用いられる。これら
のＣＭＯＳ構成の出力ＭＯＳＦＥＴＱ３，Ｑ４のゲート
に供給される駆動信号Ｃ，Ｄは、ナンドゲート回路Ｇ３
とノアゲート回路Ｇ４により形成される。すなわち、Ｐ
チャンネル型ＭＯＳＦＥＴＱ３に対応した回路は、レベ
ルを逆にすることが必要にされるから、ナンドゲート回
路Ｇ３が用いられる。また、これらのゲート回路Ｇ３，
Ｇ４の制御のためにイネーブル信号ＥＮはインバータ回
路Ｎ３により反転されたナンドゲート回路Ｇ３の入力に
供給される。また、出力すべき信号Ｄｏはインバータ回
路Ｎ２により反転されて上記ナンドゲート回路Ｇ３とノ
アゲート回路Ｇ４の他方の入力に共通に供給される。こ
の実施例では、特に制限されないが、出力回路の動作時
に発生するノイズの影響を内部回路や入力バッファＬＩ
Ｂが受けないようにするため、出力ＭＯＳＦＥＴＱ４の
接地電位ＶＳＳ２は、内部回路の接地電位ＶＳＳ１とは
分離されて構成される。同様に、出力ＭＯＳＦＥＴＱ３
のソースに供給される低電圧ＶＣＣＬも、内部回路と上
記出力ＭＯＳＦＥＴＱ３とは分離した電圧ＶＣＣＬ１，
ＶＣＣＬ２が用いられる。
【００１８】図３には、この発明に係る半導体集積回路
装置が用いられるマルチマイクロコンピュータシステム
の一実施例のブロック図が示されている。この実施例で
は、システム（Ｉ）とシステム（ＩＩ）が共通バス上の
主メモリを用いるように構成される。共通バス（グロー
バルバス）には、バスアービタが設けられバスの使用権
の調整を行う。システム（Ｉ）は、ローカルバス上にマ
イクロプロセッサＭＰＵとメモリ及び入出力装置Ｉ／Ｏ
が設けられる。システム（ＩＩ）はローカルバス上にマ
イクロプロセッサＭＰＵ、メモリ、入出力装置Ｉ／Ｏ及
びＩＰＣが設けられ、上記ＩＰＣを介してプライベート
バスが設けられて、メモリやＩ／Ｏの拡張を行う。
装置が用いられるマルチマイクロコンピュータシステム
の一実施例のブロック図が示されている。この実施例で
は、システム（Ｉ）とシステム（ＩＩ）が共通バス上の
主メモリを用いるように構成される。共通バス（グロー
バルバス）には、バスアービタが設けられバスの使用権
の調整を行う。システム（Ｉ）は、ローカルバス上にマ
イクロプロセッサＭＰＵとメモリ及び入出力装置Ｉ／Ｏ
が設けられる。システム（ＩＩ）はローカルバス上にマ
イクロプロセッサＭＰＵ、メモリ、入出力装置Ｉ／Ｏ及
びＩＰＣが設けられ、上記ＩＰＣを介してプライベート
バスが設けられて、メモリやＩ／Ｏの拡張を行う。
【００１９】上記のようなマルチマイクロコンピュータ
システムにおいて、デバイス結合デバイスとしてこの発
明に係る半導体集積回路装置が用いられる。例えば、シ
ステム（Ｉ）及びシステム（ＩＩ）が５Ｖ系の半導体集
積回路装置により構成され、主メモリ及びバスアービタ
が３Ｖ系の半導体集積回路装置により構成される場合、
上記各システム（Ｉ）及びシステム（ＩＩ）に設けられ
るバス結合デバイスは、レベル変換機能を持つようにさ
れる。そして、システム（Ｉ）が８０系のマイクロプロ
セッサＭＰＵを用い、システム（ＩＩ）が６８０００系
のマイクロプロセッサＭＰＵであるときには、一方のバ
ス結合デバイス側にデータ配列を変換する機能が付加さ
れる。主メモリにおいてデータ配列をビッグエンディア
ンに統一するときには、システム（Ｉ）に対応したバス
結合デバイスにデータ変換機能が付加される。
システムにおいて、デバイス結合デバイスとしてこの発
明に係る半導体集積回路装置が用いられる。例えば、シ
ステム（Ｉ）及びシステム（ＩＩ）が５Ｖ系の半導体集
積回路装置により構成され、主メモリ及びバスアービタ
が３Ｖ系の半導体集積回路装置により構成される場合、
上記各システム（Ｉ）及びシステム（ＩＩ）に設けられ
るバス結合デバイスは、レベル変換機能を持つようにさ
れる。そして、システム（Ｉ）が８０系のマイクロプロ
セッサＭＰＵを用い、システム（ＩＩ）が６８０００系
のマイクロプロセッサＭＰＵであるときには、一方のバ
ス結合デバイス側にデータ配列を変換する機能が付加さ
れる。主メモリにおいてデータ配列をビッグエンディア
ンに統一するときには、システム（Ｉ）に対応したバス
結合デバイスにデータ変換機能が付加される。
【００２０】この他の態様として、システム（Ｉ）側が
低電圧系の半導体集積回路装置により構成され、システ
ム（ＩＩ）が高電圧系の半導体集積回路装置により構成
される場合がある。そして、主メモリが高電圧系である
ときには、システム（Ｉ）に設けられるバス結合デバイ
スに本発明が適用される。上記構成で、主メモリが低電
圧系であるときには、システム（ＩＩ）に設けられるバ
ス結合デバイスに本発明が適用される。逆に、システム
（Ｉ）側が高電圧系の半導体集積回路装置により構成さ
れ、システム（ＩＩ）が低電圧系の半導体集積回路装置
により構成され、主メモリが高電圧系であるときには、
システム（ＩＩ）に設けられるバス結合デバイスに本発
明が適用され、主メモリ装置が低電圧系であるときには
システム（Ｉ）に設けられるバス結合デバイスに本発明
が適用される。
低電圧系の半導体集積回路装置により構成され、システ
ム（ＩＩ）が高電圧系の半導体集積回路装置により構成
される場合がある。そして、主メモリが高電圧系である
ときには、システム（Ｉ）に設けられるバス結合デバイ
スに本発明が適用される。上記構成で、主メモリが低電
圧系であるときには、システム（ＩＩ）に設けられるバ
ス結合デバイスに本発明が適用される。逆に、システム
（Ｉ）側が高電圧系の半導体集積回路装置により構成さ
れ、システム（ＩＩ）が低電圧系の半導体集積回路装置
により構成され、主メモリが高電圧系であるときには、
システム（ＩＩ）に設けられるバス結合デバイスに本発
明が適用され、主メモリ装置が低電圧系であるときには
システム（Ｉ）に設けられるバス結合デバイスに本発明
が適用される。
【００２１】上記バス結合デバイスは、直接メモリアク
セス制御回路を内蔵するものであってもよい。直接メモ
リアクセス制御回路により、例えば、システム（Ｉ）の
バス結合デバイスは、ローカルバスと共通バスとの双方
を獲得し、ローカルバス上のメモリからのデータを読み
出して主メモリに格納したり、その逆に主メモリのデー
タを読み出してローカルバス上のメモリに格納するもの
であってもよい。また、直接メモリアクセス制御回路に
バッファメモリを内蔵させ、ローカルバス上のメモリか
らのデータをバッファメモリに転送すると、ローカルバ
スを開放し共通バスを獲得してバッファメモリのデータ
を主メモリに転送するものとしてもよい。この場合には
、バッファメモリのデータを主メモリに転送するとき、
ローカルバスは開放されているから、マイクロプロセッ
サＭＰＵによるローカルバスを用いた情報処理が可能に
なり、システムのスループットの向上が図られる。
セス制御回路を内蔵するものであってもよい。直接メモ
リアクセス制御回路により、例えば、システム（Ｉ）の
バス結合デバイスは、ローカルバスと共通バスとの双方
を獲得し、ローカルバス上のメモリからのデータを読み
出して主メモリに格納したり、その逆に主メモリのデー
タを読み出してローカルバス上のメモリに格納するもの
であってもよい。また、直接メモリアクセス制御回路に
バッファメモリを内蔵させ、ローカルバス上のメモリか
らのデータをバッファメモリに転送すると、ローカルバ
スを開放し共通バスを獲得してバッファメモリのデータ
を主メモリに転送するものとしてもよい。この場合には
、バッファメモリのデータを主メモリに転送するとき、
ローカルバスは開放されているから、マイクロプロセッ
サＭＰＵによるローカルバスを用いた情報処理が可能に
なり、システムのスループットの向上が図られる。
【００２２】この実施例のような半導体集積回路装置を
用いることにより、マイクロコンピュータシステムを構
成する各半導体集積回路装置は、複数の電源電圧での動
作を考慮することなく回路設計が行われる。そして、こ
れらの異種の電源を用いた半導体集積回路装置に対して
、本発明に係るようなレベル変換機能やデータ変換機能
を合わせ持つ半導体集積回路装置を介在させることによ
り１つのシステムを構築することができる。これにより
、既存の高電圧系の半導体集積回路装置と、高速化や低
消費電力化を図った低電圧系の半導体集積回路装置とを
組み合わせて簡単に１つのデータ処理システムを構成す
ることができる。
用いることにより、マイクロコンピュータシステムを構
成する各半導体集積回路装置は、複数の電源電圧での動
作を考慮することなく回路設計が行われる。そして、こ
れらの異種の電源を用いた半導体集積回路装置に対して
、本発明に係るようなレベル変換機能やデータ変換機能
を合わせ持つ半導体集積回路装置を介在させることによ
り１つのシステムを構築することができる。これにより
、既存の高電圧系の半導体集積回路装置と、高速化や低
消費電力化を図った低電圧系の半導体集積回路装置とを
組み合わせて簡単に１つのデータ処理システムを構成す
ることができる。
【００２３】図４には、上記図２に示した出力ＭＯＳＦ
ＥＴＱ１とＱ２の一実施例の素子構造断面図が示されて
いる。Ｎ型半導体基板（以下、単にＮＳＵＢという）１
上にＰ型ウェル領域２（ＰＷＥＬＬ１）が形成され、そ
こにＮチャンネル型ＭＯＳＦＥＴＱ１とＱ２が形成され
る。これらの２つのＭＯＳＦＥＴＱ１とＱ２は、ｎ＋型
のソース，ドレインが形成される。これらのソース，ド
レインの間の薄いゲート絶縁膜４の上にゲート電極４が
形成される。なお、３は素子分離用のフィールド絶縁膜
であり、その下にはＰ型のチャンネルストッパー１１が
設けられいる。ＭＯＳＦＥＴＱ１のドレインには、低電
圧ＶＣＣＬが供給され、ＭＯＳＦＥＴＱ１のゲートには
駆動信号Ａが供給される。ＭＯＳＦＥＴＱ２のゲートに
は駆動信号Ｂが供給され、そのソースと上記ＰＷＥＬＬ
１に設けられたオーミックコンタクト用ｐ＋型領域には
、独立した配線又は端子から接地電位ＶＳＳ２が与えら
れる。また、ＮＳＵＢには、次に説明するように高電圧
ＶＣＣＨがバイアス電圧として与えられる。そして、Ｍ
ＯＳＦＥＴＱ１のソース及びＭＯＳＦＥＴＱ２のドレイ
ンとして作用する共通化されたソース，ドレイン領域は
、出力端子ＯＵＴとされる。
ＥＴＱ１とＱ２の一実施例の素子構造断面図が示されて
いる。Ｎ型半導体基板（以下、単にＮＳＵＢという）１
上にＰ型ウェル領域２（ＰＷＥＬＬ１）が形成され、そ
こにＮチャンネル型ＭＯＳＦＥＴＱ１とＱ２が形成され
る。これらの２つのＭＯＳＦＥＴＱ１とＱ２は、ｎ＋型
のソース，ドレインが形成される。これらのソース，ド
レインの間の薄いゲート絶縁膜４の上にゲート電極４が
形成される。なお、３は素子分離用のフィールド絶縁膜
であり、その下にはＰ型のチャンネルストッパー１１が
設けられいる。ＭＯＳＦＥＴＱ１のドレインには、低電
圧ＶＣＣＬが供給され、ＭＯＳＦＥＴＱ１のゲートには
駆動信号Ａが供給される。ＭＯＳＦＥＴＱ２のゲートに
は駆動信号Ｂが供給され、そのソースと上記ＰＷＥＬＬ
１に設けられたオーミックコンタクト用ｐ＋型領域には
、独立した配線又は端子から接地電位ＶＳＳ２が与えら
れる。また、ＮＳＵＢには、次に説明するように高電圧
ＶＣＣＨがバイアス電圧として与えられる。そして、Ｍ
ＯＳＦＥＴＱ１のソース及びＭＯＳＦＥＴＱ２のドレイ
ンとして作用する共通化されたソース，ドレイン領域は
、出力端子ＯＵＴとされる。
【００２４】図５には、上記出力ＭＯＳＦＥＴＱ１，Ｑ
２が形成される基板１と同じ基板に形成される内部回路
や駆動制御回路を構成するＭＯＳＦＥＴの一実施例の素
子構造断面図が示されている。同図には、２入力のノア
ゲート回路を構成する２つのＮチャンネル型ＭＯＳＦＥ
Ｔ（ＱＮ１，ＱＮ２）と２つのＰチャンネル型ＭＯＳＦ
ＥＴ（ＱＰ１，ＱＰ２）が代表として例示的に示されて
いる。Ｎチャンネル型ＭＯＳＦＥＴＱＮ１とＱＮ２は、
上記のような出力ＭＯＳＦＥＴ用のウェル領域とは異な
るＰＷＥＬＬ２内に形成される。このＰＷＥＬＬ２のオ
ーミックコンタクト用領域とＭＯＳＦＥＴＱＮ１，ＱＮ
２のソースには、内部回路用の接地電位線ＶＳＳ１によ
り接地電位が与えられる。Ｐチャンネル型ＭＯＳＦＥＴ
ＱＰ１とＱＰ２は、ＮＳＵＢ上に形成される。このＮＳ
ＵＢには、ｎ＋型のオーミックコンタクト領域９を介し
て高電圧ＶＣＣＨがバイアス電圧として与えられる。こ
の高電圧ＶＣＣＨは、Ｐチャンネル型ＭＯＳＦＥＴＱＰ
１のソースにも与えられる。上記ＭＯＳＦＥＴＱＰ１，
ＱＮ１のゲートが共通化されて入力信号ＩＮ１が供給さ
れる。上記ＭＯＳＦＥＴＱＰ２とＯＮ２のゲートが共通
化されて入力信号ＩＮ２が供給される。そして、ＭＯＳ
ＦＥＴＱＰ２のドレインとＭＯＳＦＥＴＱＮ１，ＱＮ２
の共通化されたドレインとが接続されて出力端子ＯＵＴ
とされる。
２が形成される基板１と同じ基板に形成される内部回路
や駆動制御回路を構成するＭＯＳＦＥＴの一実施例の素
子構造断面図が示されている。同図には、２入力のノア
ゲート回路を構成する２つのＮチャンネル型ＭＯＳＦＥ
Ｔ（ＱＮ１，ＱＮ２）と２つのＰチャンネル型ＭＯＳＦ
ＥＴ（ＱＰ１，ＱＰ２）が代表として例示的に示されて
いる。Ｎチャンネル型ＭＯＳＦＥＴＱＮ１とＱＮ２は、
上記のような出力ＭＯＳＦＥＴ用のウェル領域とは異な
るＰＷＥＬＬ２内に形成される。このＰＷＥＬＬ２のオ
ーミックコンタクト用領域とＭＯＳＦＥＴＱＮ１，ＱＮ
２のソースには、内部回路用の接地電位線ＶＳＳ１によ
り接地電位が与えられる。Ｐチャンネル型ＭＯＳＦＥＴ
ＱＰ１とＱＰ２は、ＮＳＵＢ上に形成される。このＮＳ
ＵＢには、ｎ＋型のオーミックコンタクト領域９を介し
て高電圧ＶＣＣＨがバイアス電圧として与えられる。こ
の高電圧ＶＣＣＨは、Ｐチャンネル型ＭＯＳＦＥＴＱＰ
１のソースにも与えられる。上記ＭＯＳＦＥＴＱＰ１，
ＱＮ１のゲートが共通化されて入力信号ＩＮ１が供給さ
れる。上記ＭＯＳＦＥＴＱＰ２とＯＮ２のゲートが共通
化されて入力信号ＩＮ２が供給される。そして、ＭＯＳ
ＦＥＴＱＰ２のドレインとＭＯＳＦＥＴＱＮ１，ＱＮ２
の共通化されたドレインとが接続されて出力端子ＯＵＴ
とされる。
【００２５】上記の図４及び図５において、図４に示し
た出力ＭＯＳＦＥＴＱ１とＱ２を独立した１つのウェル
領域ＷＥＬＬ１に形成することにより、図５に示した他
の内部回路や駆動制御回路を構成する素子と完全に電気
的に分離できる。これにより、簡単な構成により同一半
導体基板上に高電圧ＶＣＣＨで動作する内部回路及び駆
動制御回路等と、低電圧ＶＣＣＬで動作する出力回路と
を混在させて設けることができる。また、出力ＭＯＳＦ
ＥＴＱ２のソースに与えられる接地電位を独立した接地
線ＶＳＳ２とすることにより、そこで発生するノイズが
内部回路等の接地線ＶＳＳ１に伝わるのを最小にするこ
とができる。
た出力ＭＯＳＦＥＴＱ１とＱ２を独立した１つのウェル
領域ＷＥＬＬ１に形成することにより、図５に示した他
の内部回路や駆動制御回路を構成する素子と完全に電気
的に分離できる。これにより、簡単な構成により同一半
導体基板上に高電圧ＶＣＣＨで動作する内部回路及び駆
動制御回路等と、低電圧ＶＣＣＬで動作する出力回路と
を混在させて設けることができる。また、出力ＭＯＳＦ
ＥＴＱ２のソースに与えられる接地電位を独立した接地
線ＶＳＳ２とすることにより、そこで発生するノイズが
内部回路等の接地線ＶＳＳ１に伝わるのを最小にするこ
とができる。
【００２６】図６には、低電圧系の信号を受ける入力バ
ッファの一実施例の回路図が示されている。入力バッフ
ァの初段回路ＩＢは、Ｐチャンネル型ＭＯＳＦＥＴＱ５
とＮチャンネル型ＭＯＳＦＥＴＱ６からなるＣＭＯＳイ
ンバータ回路により構成される。この初段回路ＩＢは、
その入力に低電圧ＶＣＣＬ系の信号が入力されるにも係
わらず、動作電圧が高電圧ＶＣＣＨとされる。ただ、そ
のロジックスレッショルド電圧ＶＬは、高電圧系ＶＣＣ
Ｈの中点電位ＶＣＣＨ／２に対応したものではなく、Ｎ
チャンネル型ＭＯＳＦＥＴＱ６側のコンダクタンスをＰ
チャンネル型ＭＯＳＦＥＴＱ５に比べて大きく設定して
、低電圧系ＶＣＣＬの信号のほぼ中点電圧に対応したＶ
ＣＣＬ／２のような電圧に設定される。このようにＱ５
とＱ６からなるＣＭＯＳインバータ回路のロジックスレ
ッショルド電圧をロウレベル側に偏倚させることにより
、低電圧系の信号に対応したレベルマージンを確保する
ことができる。特に制限されないが、上記初段回路ＩＢ
の出力信号は、増幅回路を兼ねたインバータ回路Ｎ４を
通して内部回路ＬＯＧ１の入力端子Ｄｉに伝えられる。
ッファの一実施例の回路図が示されている。入力バッフ
ァの初段回路ＩＢは、Ｐチャンネル型ＭＯＳＦＥＴＱ５
とＮチャンネル型ＭＯＳＦＥＴＱ６からなるＣＭＯＳイ
ンバータ回路により構成される。この初段回路ＩＢは、
その入力に低電圧ＶＣＣＬ系の信号が入力されるにも係
わらず、動作電圧が高電圧ＶＣＣＨとされる。ただ、そ
のロジックスレッショルド電圧ＶＬは、高電圧系ＶＣＣ
Ｈの中点電位ＶＣＣＨ／２に対応したものではなく、Ｎ
チャンネル型ＭＯＳＦＥＴＱ６側のコンダクタンスをＰ
チャンネル型ＭＯＳＦＥＴＱ５に比べて大きく設定して
、低電圧系ＶＣＣＬの信号のほぼ中点電圧に対応したＶ
ＣＣＬ／２のような電圧に設定される。このようにＱ５
とＱ６からなるＣＭＯＳインバータ回路のロジックスレ
ッショルド電圧をロウレベル側に偏倚させることにより
、低電圧系の信号に対応したレベルマージンを確保する
ことができる。特に制限されないが、上記初段回路ＩＢ
の出力信号は、増幅回路を兼ねたインバータ回路Ｎ４を
通して内部回路ＬＯＧ１の入力端子Ｄｉに伝えられる。
【００２７】図７には、この発明に係る半導体集積回路
装置に設けられる電源配線の一実施例のレイアウトパタ
ーン図である。半導体チップの外周にそって破線で示し
た電源線と点線で示した接地線がペアとして設けられる
。これらの２つのループ状に構成される２つの配線には
、ボンディングパッドＰ１，Ｐ２、Ｐ４，Ｐ６〜Ｐ２５
，Ｐ２６が設けられる。この実施例の半導体集積回路装
置では、その入出力インターフェイスの構成に応じて、
上記ループ状の配線が適宜、切断されてそれに接続され
たボンディングパッドから対応する電圧及び接地電位が
与えられる。接地電位に関しては、前記のような出力回
路に対応したもののを切断により分離して、独立したパ
ッドと配線により接地電位を供給するようにしてもよい
。このような構成を採ることにより、半導体集積回路装
置には、前記のような２種類の信号レベルを持つインタ
ーフェイスを構成するものの他、３種類以上のものも構
成できる。具体的には、５Ｖ系のインターフェイス、３
．３Ｖ系のインターフェイス及び２Ｖ系のインターフェ
イス及び１．５Ｖ系のインターフェイス等のように複数
種類のレベルを扱うようにしてもよい。
装置に設けられる電源配線の一実施例のレイアウトパタ
ーン図である。半導体チップの外周にそって破線で示し
た電源線と点線で示した接地線がペアとして設けられる
。これらの２つのループ状に構成される２つの配線には
、ボンディングパッドＰ１，Ｐ２、Ｐ４，Ｐ６〜Ｐ２５
，Ｐ２６が設けられる。この実施例の半導体集積回路装
置では、その入出力インターフェイスの構成に応じて、
上記ループ状の配線が適宜、切断されてそれに接続され
たボンディングパッドから対応する電圧及び接地電位が
与えられる。接地電位に関しては、前記のような出力回
路に対応したもののを切断により分離して、独立したパ
ッドと配線により接地電位を供給するようにしてもよい
。このような構成を採ることにより、半導体集積回路装
置には、前記のような２種類の信号レベルを持つインタ
ーフェイスを構成するものの他、３種類以上のものも構
成できる。具体的には、５Ｖ系のインターフェイス、３
．３Ｖ系のインターフェイス及び２Ｖ系のインターフェ
イス及び１．５Ｖ系のインターフェイス等のように複数
種類のレベルを扱うようにしてもよい。
【００２８】この場合、内部回路は、内部にループ状を
構成するよう配置された一点鎖線及び二点鎖線で示され
た電源線及び接地線により動作電圧が与えられる。この
内部回路の動作電圧はいずれのインターフェスイとの間
でのデータ変換を行うことが可能とするために、最も高
い電圧である５Ｖ系の電源電圧ＶＣＣＨにより動作させ
られる。それ故、パッドＰ３からは上記高電圧ＶＣＣＨ
が与えられる。上記のような低電圧系の入力信号を受け
る入力バッファ動作電圧は内部回路と同様に高電圧ＶＣ
ＣＨにより動作させられる。これは、例えば１．５Ｖ系
のインターフェイスの信号を２Ｖ系のインターフェイス
を通して出力させるときにも、一端内部回路を通して出
力させるようにするからである。すなわち、上記のよう
に３種類以上のレベルのインターフェイスを持つ場合で
も、その低電圧系は出力回路のみがそれぞれに対応した
動作電圧が与えられる。
構成するよう配置された一点鎖線及び二点鎖線で示され
た電源線及び接地線により動作電圧が与えられる。この
内部回路の動作電圧はいずれのインターフェスイとの間
でのデータ変換を行うことが可能とするために、最も高
い電圧である５Ｖ系の電源電圧ＶＣＣＨにより動作させ
られる。それ故、パッドＰ３からは上記高電圧ＶＣＣＨ
が与えられる。上記のような低電圧系の入力信号を受け
る入力バッファ動作電圧は内部回路と同様に高電圧ＶＣ
ＣＨにより動作させられる。これは、例えば１．５Ｖ系
のインターフェイスの信号を２Ｖ系のインターフェイス
を通して出力させるときにも、一端内部回路を通して出
力させるようにするからである。すなわち、上記のよう
に３種類以上のレベルのインターフェイスを持つ場合で
も、その低電圧系は出力回路のみがそれぞれに対応した
動作電圧が与えられる。
【００２９】このような構成を採ることにより、レベル
変換機能を持つ半導体集積回路装置の標準化が可能にな
る。すなわち、動作電圧としては、各信号レベルに無関
係に入力バッファ、内部回路及び出力バッファのうちの
駆動制御回路は最も高い動作電圧に統一でき、残りの低
電圧系の出力ＭＯＳＦＥＴのみをそれぞれに対応した電
源電圧により動作させるようにすることができるからで
ある。そして、その駆動制御回路として、上記高電圧Ｖ
ＣＣＨにより動作させるようにすることにより信号レベ
ルを高くできる。これにより、出力回路としてＮチャン
ネル型ＭＯＳＦＥＴからなるプッシュプル回路を利用で
きる。Ｎチャンネル型ＭＯＳＦＥＴを用いた場合には、
小さな専有面積で大きな駆動電流を得ることができる。 そして、その駆動信号は上記のような高いレベルにされ
るから、出力信号のレベル損失なく、しかもいっそう大
きな出力電流を得ることができるものである。
変換機能を持つ半導体集積回路装置の標準化が可能にな
る。すなわち、動作電圧としては、各信号レベルに無関
係に入力バッファ、内部回路及び出力バッファのうちの
駆動制御回路は最も高い動作電圧に統一でき、残りの低
電圧系の出力ＭＯＳＦＥＴのみをそれぞれに対応した電
源電圧により動作させるようにすることができるからで
ある。そして、その駆動制御回路として、上記高電圧Ｖ
ＣＣＨにより動作させるようにすることにより信号レベ
ルを高くできる。これにより、出力回路としてＮチャン
ネル型ＭＯＳＦＥＴからなるプッシュプル回路を利用で
きる。Ｎチャンネル型ＭＯＳＦＥＴを用いた場合には、
小さな専有面積で大きな駆動電流を得ることができる。 そして、その駆動信号は上記のような高いレベルにされ
るから、出力信号のレベル損失なく、しかもいっそう大
きな出力電流を得ることができるものである。
【００３０】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 比較的高い信号レベルに対応したインターフ
ェイスと、比較的低い信号レベルに対応したインターフ
ェイスと、上記いずれかの一方のインターフェイスを通
した信号を受けて他方のインターフェイスに伝えられる
信号を形成する内部回路とを備えるとともに、比較的高
いレベルに対応したインターフェイスと内部回路及び比
較的低いレベルに対応したインターフェイスのうち入力
回路と出力回路を構成する駆動制御回路とは上記比較的
高いレベルに対応した動作電圧により回路動作を行うよ
うにし、比較的低いレベルに対応したインターフェイス
における出力回路のうち上記駆動制御回路により駆動さ
れる出力素子は上記比較的低いレベルに対応した動作電
圧により動作が行われるようにする。この構成では、比
較的低いレベルに対応した出力素子だけが低いレベルに
対応した動作電圧により動作せるようにすればよく、格
別なレベル変換回路が不要になって簡単な構成によりレ
ベル変換機能を持つ半導体集積回路装置を得ることがで
きるという効果が得られる。 （２） Ｎ型基板を用いＰ型ウェル領域内にＮチャン
ネル型ＭＯＳＦＥＴを構成するとともに、上記出力素子
として独立したウェル領域に形成されたＮチャンネル型
のプッシュプル出力回路を用いるという簡単な構成より
、２種類以上の出力レベルを持つ出力回路を形成するこ
とができるという効果が得られる。 （３） 出力回路としてプッシュプル形態のＮチャン
ネル型ＭＯＳＦＥＴを用いることにより小さな専有面積
で大きな駆動電流を得ることができる。この場合、その
駆動制御回路の動作電圧を比較的高いレベルに対応した
動作電圧を用いることにより、いっそうの素子サイズの
小型化を図りつつレベル損失なく出力信号を形成するこ
とができるという効果が得られる。 （４） 上記のような複数レベルの入出力機能を持つ
半導体集積回路装置により、信号レベルの異なるマイク
ロプロセッサ、メモリ及び各種入出力装置を構成する半
導体集積回路装置を組み合わせて１つの情報処理システ
ムを構築できるという効果が得られる。 （５） 上記（４）により、マイクロプロセッサやメ
モリ等の半導体集積回路装置において、複数の動作電圧
により動作可能にするような内部回路が不要になり、単
一電圧に対応した半導体集積回路装置の汎用性を実質的
に高くすることができるという効果が得られる。 （６） 予めチップの外周に設けられたループ状の電
源配線を形成しておき、それを適宜切断して１つの独立
した電源配線が形成するとともに、上記ループ状の電源
配線には複数のボンディングパッドを設けておいて上記
切断により独立された電源配線には少なくとも１つのボ
ンディングパッドが設けられるようにすることにより、
複数レベルを扱う半導体集積回路装置における電源供給
の標準化が可能になるという効果が得られる。
記の通りである。すなわち、 （１） 比較的高い信号レベルに対応したインターフ
ェイスと、比較的低い信号レベルに対応したインターフ
ェイスと、上記いずれかの一方のインターフェイスを通
した信号を受けて他方のインターフェイスに伝えられる
信号を形成する内部回路とを備えるとともに、比較的高
いレベルに対応したインターフェイスと内部回路及び比
較的低いレベルに対応したインターフェイスのうち入力
回路と出力回路を構成する駆動制御回路とは上記比較的
高いレベルに対応した動作電圧により回路動作を行うよ
うにし、比較的低いレベルに対応したインターフェイス
における出力回路のうち上記駆動制御回路により駆動さ
れる出力素子は上記比較的低いレベルに対応した動作電
圧により動作が行われるようにする。この構成では、比
較的低いレベルに対応した出力素子だけが低いレベルに
対応した動作電圧により動作せるようにすればよく、格
別なレベル変換回路が不要になって簡単な構成によりレ
ベル変換機能を持つ半導体集積回路装置を得ることがで
きるという効果が得られる。 （２） Ｎ型基板を用いＰ型ウェル領域内にＮチャン
ネル型ＭＯＳＦＥＴを構成するとともに、上記出力素子
として独立したウェル領域に形成されたＮチャンネル型
のプッシュプル出力回路を用いるという簡単な構成より
、２種類以上の出力レベルを持つ出力回路を形成するこ
とができるという効果が得られる。 （３） 出力回路としてプッシュプル形態のＮチャン
ネル型ＭＯＳＦＥＴを用いることにより小さな専有面積
で大きな駆動電流を得ることができる。この場合、その
駆動制御回路の動作電圧を比較的高いレベルに対応した
動作電圧を用いることにより、いっそうの素子サイズの
小型化を図りつつレベル損失なく出力信号を形成するこ
とができるという効果が得られる。 （４） 上記のような複数レベルの入出力機能を持つ
半導体集積回路装置により、信号レベルの異なるマイク
ロプロセッサ、メモリ及び各種入出力装置を構成する半
導体集積回路装置を組み合わせて１つの情報処理システ
ムを構築できるという効果が得られる。 （５） 上記（４）により、マイクロプロセッサやメ
モリ等の半導体集積回路装置において、複数の動作電圧
により動作可能にするような内部回路が不要になり、単
一電圧に対応した半導体集積回路装置の汎用性を実質的
に高くすることができるという効果が得られる。 （６） 予めチップの外周に設けられたループ状の電
源配線を形成しておき、それを適宜切断して１つの独立
した電源配線が形成するとともに、上記ループ状の電源
配線には複数のボンディングパッドを設けておいて上記
切断により独立された電源配線には少なくとも１つのボ
ンディングパッドが設けられるようにすることにより、
複数レベルを扱う半導体集積回路装置における電源供給
の標準化が可能になるという効果が得られる。
【００３１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本願発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
データを常に一方向に転送するものでは、それに対応し
て入力回路と出力回路が設けられる。この場合、データ
変換機能が不要なら、そのまま入力回路の出力信号が出
力回路の入力に伝えられる。また、データをブロック単
位で転送する場合には、内部回路としてバッファメモリ
が設けられる。トライステート出力制御のための駆動制
御回路の具体的構成は、前記ノアゲート回路を用いるも
の他、種々の実施形態を採ることができるものである。 そして、その出力信号が常に１つの半導体集積回路装置
の入力のみ供給されるものでは、上記のようなトライス
テート出力機能は省略できるものである。
例に基づき具体的に説明したが、本願発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
データを常に一方向に転送するものでは、それに対応し
て入力回路と出力回路が設けられる。この場合、データ
変換機能が不要なら、そのまま入力回路の出力信号が出
力回路の入力に伝えられる。また、データをブロック単
位で転送する場合には、内部回路としてバッファメモリ
が設けられる。トライステート出力制御のための駆動制
御回路の具体的構成は、前記ノアゲート回路を用いるも
の他、種々の実施形態を採ることができるものである。 そして、その出力信号が常に１つの半導体集積回路装置
の入力のみ供給されるものでは、上記のようなトライス
テート出力機能は省略できるものである。
【００３２】半導体集積回路装置の電源供給線の構成は
、上記のようなループ状に形成しておいて適宜切断する
もの他、その半導体集積回路装置に設けられるインター
フェイスに応じてレイアウト設計するものであってもよ
いことはいうまでもない。この場合、多数の回路に動作
電圧を供給する最も高い電圧に対応した電源線や接地線
はそれぞれ１つの配線により構成し、複数のパッドから
上記動作電圧や接地電位を供給する構成、複数のパッド
に対して共通の電源用及び接地用リードからそれぞれワ
イヤーボンディングにより接続する構成としてもよい。 あるいは、ＬＯＣ（リード・オン・チップ）技術を用い
た場合には接地用や最も高い電圧に対応したリードに対
して、複数箇所に設けられたボンディングパッドに接続
し、電源インピーダンスを低くするようにしてもよい。 半導体集積回路装置はＣＭＯＳ回路の他、ＣＭＯＳ回路
とバイポーラ型トランジスタを用いた構成、Ｎチャンネ
ル型ＭＯＳＦＥＴ又はＰチャンネル型ＭＯＳＦＥＴのみ
により構成されたもの、あるいはバイポーラ型トランジ
スタにより構成されたものであってもよい。この発明は
、複数の信号レベルを扱う各種半導体集積回路装置に広
く利用できるものである。
、上記のようなループ状に形成しておいて適宜切断する
もの他、その半導体集積回路装置に設けられるインター
フェイスに応じてレイアウト設計するものであってもよ
いことはいうまでもない。この場合、多数の回路に動作
電圧を供給する最も高い電圧に対応した電源線や接地線
はそれぞれ１つの配線により構成し、複数のパッドから
上記動作電圧や接地電位を供給する構成、複数のパッド
に対して共通の電源用及び接地用リードからそれぞれワ
イヤーボンディングにより接続する構成としてもよい。 あるいは、ＬＯＣ（リード・オン・チップ）技術を用い
た場合には接地用や最も高い電圧に対応したリードに対
して、複数箇所に設けられたボンディングパッドに接続
し、電源インピーダンスを低くするようにしてもよい。 半導体集積回路装置はＣＭＯＳ回路の他、ＣＭＯＳ回路
とバイポーラ型トランジスタを用いた構成、Ｎチャンネ
ル型ＭＯＳＦＥＴ又はＰチャンネル型ＭＯＳＦＥＴのみ
により構成されたもの、あるいはバイポーラ型トランジ
スタにより構成されたものであってもよい。この発明は
、複数の信号レベルを扱う各種半導体集積回路装置に広
く利用できるものである。
【００３３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、比較的高い信号レベルに対
応したインターフェイスと、比較的低い信号レベルに対
応したインターフェイスと、上記いずれかの一方のイン
ターフェイスを通した信号を受けて他方のインターフェ
イスに伝えられる信号を形成する内部回路とを備えると
ともに、比較的高いレベルに対応したインターフェイス
と内部回路及び比較的低いレベルに対応したインターフ
ェイスのうち入力回路と出力回路を構成する駆動制御回
路とは上記比較的高いレベルに対応した動作電圧により
回路動作を行うようにし、比較的低いレベルに対応した
インターフェイスにおける出力回路のうち上記駆動制御
回路により駆動される出力素子は上記比較的低いレベル
に対応した動作電圧により動作が行われるようにする。 この構成では、比較的低いレベルに対応した出力素子だ
けが低いレベルに対応した動作電圧により動作せるよう
にすればよく、格別なレベル変換回路が不要になって簡
単な構成によりレベル変換機能を持つ半導体集積回路装
置を得ることができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、比較的高い信号レベルに対
応したインターフェイスと、比較的低い信号レベルに対
応したインターフェイスと、上記いずれかの一方のイン
ターフェイスを通した信号を受けて他方のインターフェ
イスに伝えられる信号を形成する内部回路とを備えると
ともに、比較的高いレベルに対応したインターフェイス
と内部回路及び比較的低いレベルに対応したインターフ
ェイスのうち入力回路と出力回路を構成する駆動制御回
路とは上記比較的高いレベルに対応した動作電圧により
回路動作を行うようにし、比較的低いレベルに対応した
インターフェイスにおける出力回路のうち上記駆動制御
回路により駆動される出力素子は上記比較的低いレベル
に対応した動作電圧により動作が行われるようにする。 この構成では、比較的低いレベルに対応した出力素子だ
けが低いレベルに対応した動作電圧により動作せるよう
にすればよく、格別なレベル変換回路が不要になって簡
単な構成によりレベル変換機能を持つ半導体集積回路装
置を得ることができる。
【図１】この発明に係る半導体集積回路装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】上記半導体集積回路装置における低信号レベル
側のインターフェイスとそれに接続される低信号レベル
半導体集積回路装置のインターフェイスの一実施例を示
す回路図である。
側のインターフェイスとそれに接続される低信号レベル
半導体集積回路装置のインターフェイスの一実施例を示
す回路図である。
【図３】この発明に係る半導体集積回路装置が用いられ
るマルチマイクロコンピュータシステムの一実施例を示
すブロック図である。
るマルチマイクロコンピュータシステムの一実施例を示
すブロック図である。
【図４】低信号レベル側のインターフェイスにおける出
力ＭＯＳＦＥＴの一実施例を示す素子構造断面図である
。
力ＭＯＳＦＥＴの一実施例を示す素子構造断面図である
。
【図５】上記出力ＭＯＳＦＥＴと同一半導体基板上に形
成される内部回路や駆動制御回路を構成するＣＭＯＳ回
路の一実施例を示す素子構造断面図である。
成される内部回路や駆動制御回路を構成するＣＭＯＳ回
路の一実施例を示す素子構造断面図である。
【図６】低信号レベル側のインターフェイスにおける入
力回路の一実施例を示す回路図である。
力回路の一実施例を示す回路図である。
【図７】この発明に係る半導体集積回路装置における電
源配線の形成方法の一実施例を示すレイアウトパターン
図である。
源配線の形成方法の一実施例を示すレイアウトパターン
図である。
ＬＳＩ…半導体集積回路装置、ＩＮＦ１１〜ＩＮＦ１ｎ
…高レベル側インターフェイス、ＬＯＧ１〜ＬＯＧ２…
内部論理回路、ＩＮＦ２１〜ＩＮＦ２ｎ…低レベル側イ
ンターフェイス、ＩＢ１，ＩＢ２…入力バッファ、ＯＢ
１，ＯＢ２…出力バッファ、ＬＳＩ１…レベル変換用半
導体集積回路装置、ＬＳＩ２…低レベル用半導体集積回
路装置、Ｇ１〜Ｇ４…ゲート回路、Ｎ１〜Ｎ４…インバ
ータ回路、ＩＢ…初段回路、ＬＩＢ…低レベル入力バッ
ファ。１…Ｎ型基板、２…Ｐ型ウェル領域、３…フィー
ルド絶縁膜、４…ゲート絶縁膜、５…Ｎチャンネル型Ｍ
ＯＳＦＥＴのソース，ドレイン、６…ウェル用コンタク
ト領域、７…Ｎチャンネル型ＭＯＳＦＥＴのゲート電極
、８…Ｐチャンネル型ＭＯＳＦＥＴのソース，ドレイン
、９…基板用コンタクト領域、１０…Ｐチャンネル型Ｍ
ＯＳＦＥＴのゲート電極、１１…チャンネルストッパー
。
…高レベル側インターフェイス、ＬＯＧ１〜ＬＯＧ２…
内部論理回路、ＩＮＦ２１〜ＩＮＦ２ｎ…低レベル側イ
ンターフェイス、ＩＢ１，ＩＢ２…入力バッファ、ＯＢ
１，ＯＢ２…出力バッファ、ＬＳＩ１…レベル変換用半
導体集積回路装置、ＬＳＩ２…低レベル用半導体集積回
路装置、Ｇ１〜Ｇ４…ゲート回路、Ｎ１〜Ｎ４…インバ
ータ回路、ＩＢ…初段回路、ＬＩＢ…低レベル入力バッ
ファ。１…Ｎ型基板、２…Ｐ型ウェル領域、３…フィー
ルド絶縁膜、４…ゲート絶縁膜、５…Ｎチャンネル型Ｍ
ＯＳＦＥＴのソース，ドレイン、６…ウェル用コンタク
ト領域、７…Ｎチャンネル型ＭＯＳＦＥＴのゲート電極
、８…Ｐチャンネル型ＭＯＳＦＥＴのソース，ドレイン
、９…基板用コンタクト領域、１０…Ｐチャンネル型Ｍ
ＯＳＦＥＴのゲート電極、１１…チャンネルストッパー
。
Claims (4)
- 【請求項１】 比較的高い信号レベルに対応した入力
回路及び／又は出力回路と、比較的低い信号レベルに対
応した入力回路及び／又は出力回路と、上記いずれかの
一方の入力回路の出力信号を受けて他方の出力回路の入
力信号を形成する内部論理回路とを含み、比較的高いレ
ベルに対応した入力回路及び／又は出力回路と内部論理
回路並びに比較的低いレベルに対応した入力回路と出力
回路のうちの駆動制御回路とは上記比較的高いレベルに
対応した動作電圧により回路動作を行うようにし、比較
的低いレベルに対応した出力回路のうち上記駆動制御回
路により駆動される出力素子は上記比較的低いレベルに
対応した動作電圧により動作が行われるようにしたこと
を特徴とする半導体集積回路装置。 - 【請求項２】 上記半導体集積回路装置は、Ｎ型基板
上に形成されたＰチャンネル型ＭＯＳＦＥＴとＰ型ウェ
ル領域内に形成されたＮチャンネル型ＭＯＳＦＥＴを用
いて構成されるものであり、比較的低いレベルの出力信
号を形成する出力回路は独立のウェル領域内に形成され
たプッシュプル形態のＮチャンネル型ＭＯＳＦＥＴによ
り構成されるものであることを特徴とする請求項１の半
導体集積回路装置。 - 【請求項３】 上記出力回路に与えられる動作電圧及
び回路の接地電圧は、独立した内部配線により供給され
るものであることを特徴とする請求項１又は請求項２の
半導体集積回路装置。 - 【請求項４】 上記入力回路及び／又は出力回路には
、予めチップの外周に設けられたループ状の電源配線が
適宜切断されて１つの独立した電源配線が形成され、上
記ループ状の電源配線には複数のボンディングパッドが
設けられており、上記切断により独立された電源配線に
は少なくとも１つのボンディングパッドが設けられて出
力レベルに対応した動作電圧や、比較的高いレベルに対
応した動作電圧が与えられるものであることを特徴とす
る請求項１、請求項２又は請求項３の半導体集積回路装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05334591A JP3256554B2 (ja) | 1991-02-25 | 1991-02-25 | 半導体集積回路装置 |
| US07/820,005 US5387809A (en) | 1991-02-25 | 1992-01-13 | Semiconductor integrated circuit device capable of outputting a plurality of interface levels |
| KR1019920001135A KR100218843B1 (ko) | 1991-02-25 | 1992-01-27 | 복수의 인터페이스 레벨을 출력 가능한 반도체 집적 회로 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05334591A JP3256554B2 (ja) | 1991-02-25 | 1991-02-25 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04269861A true JPH04269861A (ja) | 1992-09-25 |
| JP3256554B2 JP3256554B2 (ja) | 2002-02-12 |
Family
ID=12940185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05334591A Expired - Fee Related JP3256554B2 (ja) | 1991-02-25 | 1991-02-25 | 半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5387809A (ja) |
| JP (1) | JP3256554B2 (ja) |
| KR (1) | KR100218843B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008065872A (ja) * | 2006-09-05 | 2008-03-21 | Sharp Corp | 検査用半導体集積回路及び検査システム並びに検査方法 |
| JP2009246246A (ja) * | 2008-03-31 | 2009-10-22 | National Institute Of Advanced Industrial & Technology | 低容量貫通電極を持つ３次元積層構造体およびコンピュータシステム |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL109491A (en) * | 1994-05-01 | 1999-11-30 | Quick Tech Ltd | Customizable logic array device |
| US5521530A (en) * | 1994-08-31 | 1996-05-28 | Oki Semiconductor America, Inc. | Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages |
| US5787291A (en) * | 1996-02-05 | 1998-07-28 | Motorola, Inc. | Low power data processing system for interfacing with an external device and method therefor |
| US5838631A (en) | 1996-04-19 | 1998-11-17 | Integrated Device Technology, Inc. | Fully synchronous pipelined ram |
| JPH10189749A (ja) * | 1996-12-27 | 1998-07-21 | Toshiba Corp | 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体 |
| US6683336B1 (en) | 1996-12-27 | 2004-01-27 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, supply method for supplying multiple supply voltages in semiconductor integrated circuit, and record medium for storing program of supply method for supplying multiple supply voltages in semiconductor integrated circuit |
| US5870347A (en) | 1997-03-11 | 1999-02-09 | Micron Technology, Inc. | Multi-bank memory input/output line selection |
| US6014759A (en) * | 1997-06-13 | 2000-01-11 | Micron Technology, Inc. | Method and apparatus for transferring test data from a memory array |
| US6044429A (en) | 1997-07-10 | 2000-03-28 | Micron Technology, Inc. | Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths |
| US5923594A (en) * | 1998-02-17 | 1999-07-13 | Micron Technology, Inc. | Method and apparatus for coupling data from a memory device using a single ended read data path |
| US6115320A (en) | 1998-02-23 | 2000-09-05 | Integrated Device Technology, Inc. | Separate byte control on fully synchronous pipelined SRAM |
| US6405280B1 (en) | 1998-06-05 | 2002-06-11 | Micron Technology, Inc. | Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence |
| US6157051A (en) * | 1998-07-10 | 2000-12-05 | Hilevel Technology, Inc. | Multiple function array based application specific integrated circuit |
| JP2001053155A (ja) * | 1999-06-04 | 2001-02-23 | Seiko Epson Corp | 半導体集積回路装置 |
| US7069406B2 (en) * | 1999-07-02 | 2006-06-27 | Integrated Device Technology, Inc. | Double data rate synchronous SRAM with 100% bus utilization |
| US9812960B2 (en) * | 2015-12-29 | 2017-11-07 | Texas Instruments Incorporated | Methods and apparatus for a low standby current DC-DC power controller with improved transient response |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5360188A (en) * | 1976-11-10 | 1978-05-30 | Epson Corp | Ic for electronic device having complex functions |
| JPS57176585A (en) * | 1981-04-24 | 1982-10-29 | Hitachi Ltd | Ram input and output circuit |
| JPS57199250A (en) * | 1981-06-02 | 1982-12-07 | Nec Corp | Semiconductor integrated circuit |
| JPS61264747A (ja) * | 1985-05-20 | 1986-11-22 | Matsushita Electronics Corp | 半導体装置 |
| JPS6431438A (en) * | 1987-07-28 | 1989-02-01 | Seiko Epson Corp | Plural power supply voltages corresponding gate array device |
| JPH0239455A (ja) * | 1988-07-28 | 1990-02-08 | Toshiba Corp | 大規模集積回路 |
| JPH0247843A (ja) * | 1988-08-10 | 1990-02-16 | Nec Corp | 集積回路の製造方法 |
-
1991
- 1991-02-25 JP JP05334591A patent/JP3256554B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-13 US US07/820,005 patent/US5387809A/en not_active Expired - Fee Related
- 1992-01-27 KR KR1019920001135A patent/KR100218843B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008065872A (ja) * | 2006-09-05 | 2008-03-21 | Sharp Corp | 検査用半導体集積回路及び検査システム並びに検査方法 |
| JP2009246246A (ja) * | 2008-03-31 | 2009-10-22 | National Institute Of Advanced Industrial & Technology | 低容量貫通電極を持つ３次元積層構造体およびコンピュータシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5387809A (en) | 1995-02-07 |
| JP3256554B2 (ja) | 2002-02-12 |
| KR100218843B1 (ko) | 1999-09-01 |
| KR920017126A (ko) | 1992-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04269861A (ja) | 半導体集積回路装置 | |
| US8063691B2 (en) | Semiconductor integrated circuit device | |
| US20110068826A1 (en) | Semiconductor integrated circuit device | |
| US7707521B2 (en) | Layout architecture having high-performance and high-density design | |
| US4825107A (en) | Master slice type integrated circuit | |
| JPH0529551A (ja) | 半導体集積回路 | |
| US5162893A (en) | Semiconductor integrated circuit device with an enlarged internal logic circuit area | |
| JP3651944B2 (ja) | Ｃｍｏｓセル | |
| JP3551926B2 (ja) | バッファ回路 | |
| EP0344055B1 (en) | Semiconductor integrated circuit device | |
| US5502404A (en) | Gate array cell with predefined connection patterns | |
| JPH04372220A (ja) | 半導体装置 | |
| JP3901610B2 (ja) | 半導体集積回路 | |
| JP2527723B2 (ja) | 半導体集積回路装置 | |
| JPS6380622A (ja) | 半導体集積回路装置 | |
| JP3489566B2 (ja) | 出力回路及びデータ転送装置 | |
| JP2926985B2 (ja) | マスタースライス半導体集積回路 | |
| JPS6182455A (ja) | 半導体集積回路装置 | |
| JPH03212955A (ja) | 半導体装置 | |
| JPS6199993A (ja) | 半導体集積回路装置 | |
| JPH03159313A (ja) | 出力回路および半導体集積回路装置 | |
| JPH0637623A (ja) | 半導体集積回路装置 | |
| JPH08125124A (ja) | 半導体集積回路 | |
| JPH0786535A (ja) | 半導体集積回路装置 | |
| JP2000260947A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |