JP2004207501A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2004207501A JP2004207501A JP2002375069A JP2002375069A JP2004207501A JP 2004207501 A JP2004207501 A JP 2004207501A JP 2002375069 A JP2002375069 A JP 2002375069A JP 2002375069 A JP2002375069 A JP 2002375069A JP 2004207501 A JP2004207501 A JP 2004207501A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- input
- semiconductor integrated
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】ＬＳＩ周辺の回路セル配置数を減らし、チップ面積の削減をはかることのできる半導体集積回路装置を提供する。また、プロービング検査時の内部論理回路への電源供給パスを増大することにより、ＩＲドロップの影響を小さくし、検査精度の向上をはかる。
【解決手段】エリアパッドとプロービングパッドからそれぞれ電位の異なる電源電圧を取り込み、これら電源電源電圧を必要とする各回路ブロックに供給するパスを持つ、異電源供給電源セルを提案する。
【選択図】図２
【解決手段】エリアパッドとプロービングパッドからそれぞれ電位の異なる電源電圧を取り込み、これら電源電源電圧を必要とする各回路ブロックに供給するパスを持つ、異電源供給電源セルを提案する。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置にかかり、特に入出力回路セルの構成に関するものである。
【０００２】
【従来の技術】
一般に、フリップチップＬＳＩのレイアウトは、図７に概略図を示すように、チップ周辺部にプロービングパッド２、その内側領域に入出力回路セル３や入出力回路へ電源電圧を供給する入出力回路用電源供給セル４およびＬＳＩ内部論理回路５へ電源電圧を供給するＬＳＩ内部論理回路用電源供給セル６などのＬＳＩ周辺回路素子９がある一定のピッチで配置され、ＬＳＩ周辺回路素子９の内側領域に前記ＬＳＩ内部論理回路５が配置されている。
さらにチップ１の表面に、フリップチップパッケージの電源配線と接続するエリアパッド７と、前記エリアパッド７とＬＳＩを繋ぐ再配列配線８が配置されている。これら回路素子を駆動するための電源電圧を供給する電源ラインとしては、ＬＳＩ周辺回路素子９の上部に配置されたＬＳＩ周辺回路用電源ライン１０と、ＬＳＩ内部論理回路５周辺に配置されたＬＳＩ内部論理回路用電源ライン７とが在り、それぞれ電気的に分離されて配置されている。なおここでフリップチップパッケージは、スティフナに形成されたボールグリッドアレイ（ＢＧＡ）を含むパッケージ等が用いられる。
【０００３】
ＬＳＩチップ内の各回路素子へ電源電圧を供給するタイミングとしては、動作時の他に製品検査時がある。製品検査には、ウエハ段階でのプロービング検査と組立後の完成品段階での検査とがある。組立後の完成品段階での検査の場合、製品を実使用周波数で動作させて信号の入出力タイミングを検査するという方法がとられている。この場合、機能と特性の双方でＬＳＩチップの出来映えを判断する目的で、ＬＳＩ周辺回路素子９およびＬＳＩ内部論理回路５は、ともに十分な電源を供給する必要がある。
【０００４】
しかし、近年、ＬＳＩの大規模化が進むになるにつれて電源のＩＲドロップの影響が問題となり、ＩＲドロップを小さくするためＬＳＩチップのメタル配線層の上面に位置する再配列配線層内に設けられたエリアパッド７を介して、フリップチップパッケージから供給される電源電圧をＬＳＩ周辺回路素子９とＬＳＩ内部論理回路５へ供給する手法をとっている。
【０００５】
一方、製造プロセスの出来を判断するために実装に先立ちプロ−ビング検査が行われる。このプロービング検査の場合、一般的には入出力回路セルの出力電流測定やリーク電流測定など、トランジスタの出来映えを検査するＤＣ検査とスキャンテストと呼ばれる内部論理回路のトグル率を１００％に近づけた上で上述のような電流測定が行われる。この場合、ＬＳＩ周辺に配置されたプロービングパッド２を介して、プロービング検査装置から供給される電源電圧を電源供給セルに取込み、ＬＳＩ周辺回路素子９とＬＳＩ内部論理回路５へ供給し、自己テストを行うという手法をとっている。
【０００６】
以下、前記ＬＳＩフリップチップ１の周辺回路素子９である電源供給セル４について、前記エリアパッド７および前記プロービングパッド２とＬＳＩ周辺回路素子９上の前記ＬＳＩ周辺回路用電源ライン１０を交えて、セルの構成とその作用を説明する。
【０００７】
図８は従来の入出力回路用電源供給セルの概略図である。ここで、入出力回路用電源供給セル２０としては、入出力回路用電源ＶＤＤＱ供給セル２０ａと入出力回路用電源ＶＳＳＱ供給セル２０ｂがある。図９および図１０はそのうちの入出力回路用電源ＶＤＤＱ供給セルおよびそのＢ−Ｂ‘断面図、図１１および図１２はそのうちの入出力回路用電源ＶＳＳＱ供給セルおよびそのＢ−Ｂ‘断面図である。
【０００８】
入出力回路用電源ＶＤＤＱ供給セル２０ａは、電源取込み口２１、電源供給口２２、電源配線２３、電源間サージ保護回路２４で構成されている。電源取込み口２１は、プロービングパッド２６と配線２５で接続され、且つ、ＬＳＩチップ１上部に位置する再配列配線層内のエリアパッド２７と再配列配線２８で接続されている。前記電源供給口２２は、ＬＳＩ周辺回路用電源ライン２９と、セル内部の電源配線２３で接続されている。エリアパッド２７およびプロービングパッド２６から取込まれた入出力回路用電源は電源取込み口２１からセル内部の電源配線２３および電源供給口２２を介して、ＬＳＩ周辺回路素子９上に配置されたＬＳＩ周辺回路用電源ライン２９に供給される。
【０００９】
図１１および図１２は、入出力回路用ＶＳＳＱ電源供給セル２０ｂを示す概略説明図およびそのＢ−Ｂ‘断面図である。
ここで入出力回路用ＶＳＳＱ電源供給セル２０ｂが、入出力回路用電源ＶＤＤＱ供給セル２０ａと異なるのは、入出力回路用電源ＶＤＤＱ供給セル２０ａでは、電源取り組み口２１から電源供給口２２にいたるように第１層メタルで構成される信号配線２３が直接電源取り組み口２１に到達するのに対し、入出力回路用ＶＳＳＱ電源供給セル２０ｂでは第２層メタルで構成されたＬＳＩ周辺回路用電源ライン２９を介して電源供給口２２にいたる点である。他については同様に形成されており、同一部位には同一符号を付した。
【００１０】
図１３はＬＳＩ内部論理回路用電源供給セルの概略図である。図１４および図１５は、ＬＳＩ内部論理回路用ＶＤＤまたはＶＳＳ電源供給セルおよびそのＡ−Ａ‘断面図であり、いずれも同様である。ＬＳＩ内部論理回路用電源供給セル３０は、電源取込み口３１、電源供給口３２、電源配線３３、電源間サージ保護回路３４で構成されている。電源取込み口３１は、プロービングパッド３６と配線３５で接続され、且つ、ＬＳＩチップ上部に位置する再配列配線層内のエリアパッド３７と再配列配線３８で接続されている。前記電源供給口３２は、ＬＳＩ内部論理回路用電源ライン３９と、配線４０で接続されている。エリアパッド３７およびプロービングパッド３６から取込まれたＬＳＩ内部論理回路用電源は、電源取込み口３１からセル内部の電源配線３３および電源供給口３２を介して、ＬＳＩ内部論理回路周辺に配置されたＬＳＩ内部論理回路用電源ライン３９に供給される。
【００１１】
このように、従来のＬＳＩ周辺回路部に配置される電源供給セルは、入出力回路およびＬＳＩ内部論理回路など、電源供給先回路の電源種別に存在する。
【００１２】
また、従来のＬＳＩでは、電極パッドが配置されていないパッド空きスペースを有するＬＳＩ周辺回路素子に、電源パッドを内蔵することにより、ＬＳＩの端子数増加に伴うチップ面積の増大を抑制する対策をしているものもある（特許文献１参照）。
【００１３】
【特許文献１】
特開平０５−２５１５６２号
【００１４】
【発明が解決しようとする課題】
ＬＳＩ周辺に入出力回路セルおよび電源供給セルを複数配置されているＬＳＩにおいては、ＬＳＩが外部回路とデータ転送を高速に行う。このため、様々なインターフェース規格の入出力回路と、それら入出力回路に基準電圧を供給する電源供給回路が規格別に存在する。
しかしながら、高速なデータ転送を行う手法として、データのビット幅を増大させると、入出力回路セルの数が増加し、それら入出力回路セルに供給する入出力回路用電源供給セルの増大を招くという問題があった。
【００１５】
また、微細化が進みＬＳＩの集積度が高くなり集積回路が高速動作することによって、ＬＳＩ内部論理回路の消費電力が増大する結果、ＬＳＩ全体の消費電力が増加し、必要なＬＳＩ内部論理回路用電源供給セルの数も、消費電力に比例して増加しなければならない。
【００１６】
ＬＳＩの動作時には回路を安定動作させるため、ＬＳＩ周辺回路素子とＬＳＩ内部論理回路の双方には、電源供給回路内でサージ保護を受けながら回路素子を介して十分な電源を供給する必要がある。
【００１７】
製品の検査においては、完成品検査や実動作時には全入出力回路を含めＬＳＩの全回路素子を動作させるが、プロービング検査のＤＣ検査では、ＬＳＩ周辺部に配置した入出力回路セルの中から各種インターフェース規格に準拠した入出力回路セルの代表セルを計測すればよいため、動作しない入出力回路セルに電源を供給する電源供給セルが、完成品検査時と違い、無用となる部分がある。
【００１８】
一方で、ＬＳＩ内部論理回路のスキャンテストでは、全回路を瞬時に動作させる必要があるため、ＬＳＩ内部論理回路用電源供給セルを介して十分な電源を内部論理回路に供給する必要があり、より多くの電源供給セルを必要とする。
【００１９】
しかしながら、ＬＳＩ内でのＬＳＩ内部論理回路用電源供給セルの配置数は、ＬＳＩ周辺の入出力回路セルに対し一定の割合で配置されている入出力回路用電源供給セルに比べて少ないケースが一般的である。
【００２０】
すなわち、完成品の検査時・実動作時には、これら入出力回路セル３はパッケージと接続しているエリアパッド７から信号を取り込む。また、これら入出力回路セル３に供給する電源を、入出力回路用電源供給セル４はエリアパッド７から取込み、セル内のサージ保護を受けて入出力回路セル３に電源電圧を供給する。
【００２１】
しかし、これらの入出力回路セル３はプロービング検査時、
１）他の入出力回路セル３が代表で検査されるため、
２）プロービング検査装置が持つLSIとの接続ポート数がLSIのパッド数以下であり装置の限界があるためという理由から動作しない。
という問題があった。
【００２２】
よって、プロービング検査時これら入出力回路セル３に電源電圧を供給する必要は無く、入出力回路用電源供給セル４に繋がっているプロービングパッドは未使用である。尚、入出力回路用電源供給セル４自体は、完成品検査時の電源のサージ保護のために必要であり、プロービング検査時未使用であるという理由で無くすことはできない。
【００２３】
このように、ＬＳＩの対ノイズ性の向上やＩＲドロップの影響を小さくするため、限られた電源供給セルを用いて如何に効率良く電源を入出力回路と内部論理回路に供給するかが重大な課題である。
【００２４】
本発明は、前記実情に鑑みてなされたもので、ＬＳＩ周辺の回路セル配置数を減らし、チップ面積の削減をはかることのできる半導体集積回路装置を提供することを目的とする。
【００２５】
また、プロービング検査時の内部論理回路への電源供給パスを増大することにより、ＩＲドロップの影響を小さくし、検査精度の向上をはかることを目的とする。
【００２６】
【課題を解決するための手段】
そこで本発明では、たとえば、エリアパッドとプロービングパッドからそれぞれ電位の異なる電源電圧を取り込み、これら電源電源電圧を必要とする各回路ブロックに供給するパスを持つ、異電源供給電源セルを提案する。
【００２７】
すなわち、図７に示した従来例のチップでは、プロービング検査に際し、より多くの内部論理回路(コア)用電源供給セル６を必要とするため、未使用の入出力回路用電源供給セル４に繋がっているプロービングパッド２から内部論理回路(コア)用電源電圧を取込んで内部論理回路５へ電源電圧を供給するパスを増やすことで、プロービング検査時の内部論理回路(コア)の安定動作（IRドロップ回避）を実現するものである。
【００２８】
このため、エリアパッド７とプロービングパッド２から同電位の電源電圧を取込み回路ブロックに電源電圧を供給するパスとサージ保護回路を持つ従来の電源供給セルに代えて、本発明では、エリアパッド７とプロービングパッド２からそれぞれ電位の異なる電源電圧を取り込み、これら電源電源電圧を必要とする各回路ブロックに供給するパスを持つ、異電源供給電源セルを提案する。これにより、従来セルに比べてチップ面積を増大することがないようにする。
【００２９】
このように、この異電源供給電源セルを用いることで、
１）不足している内部論理回路(コア)用電源を、従来の電源セル配置を増やす事無くプロービング検査時の電源パスを増やすことが可能となり、ＬＳＩ内部論理回路５のIRドロップを抑制できる。
２）一方では、電源供給パスの数を維持し、入出力回路用電源供給セルの配置数を削減でき、入出力回路用電源供給セルの配置幅でチップ面積が決まるＬＳＩチップの場合のチップ面積削減を可能とする。
【００３０】
すなわち、本発明では、複数の回路ブロックと、前記回路ブロックに接続される入出力回路セルとを具備し、前記複数の回路ブロックが、共通の入出力回路セルを介して異なるノードに接続され得るように構成されたことを特徴とする。
【００３１】
かかる構成によれば、本来ノードごとに個別に持たねばならなかった入出力回路セルを共用することで、入出力回路セルの数を低減することができるため、チップ面積の削減をはかることができる。
また、検査時においても電源供給パスの増大をはかることができるため、ＩＲドロップの影響を小さくすることができる。
【００３２】
例えばこれらの回路ブロックとは、ＬＳＩ内部論理回路およびＬＳＩ周辺回路などである。ここではまた、プロービングパッドから内部論理回路電源を取込みＬＳＩ内部論理回路用電源ラインへ供給し、加えて、エリアパッドから入出力回路用電源を取込みＬＳＩ周辺回路用電源ラインへ供給する、電位の異なる複数の電源供給パスを備え、且つ、セル面積が単一電源供給セルと同一である異電源共用電源供給セルを提供する。
【００３３】
また望ましくは、この入出力回路セルは、サージ保護回路を具備し、前記サージ保護回路を介して複数の回路ブロックが接続されるようにすれば、チップ面積を増大することなくサージ保護を実現することが可能となる。
【００３４】
また入出力回路セルが、半導体集積回路装置の周縁部に配列されている場合に、特に数に制限があるが、本発明によれば入出力回路セルを共用しているため、セルの増大を招くこともない、
【００３５】
また、前記入出力回路セルは、第１および第２のパッドを介して外部接続されており、前記第１および第２のパッドのいずれを外部接続するかに応じて前記複数の回路ブロックの一方が前記ノードの対応する側に接続されていることを特徴とする。
【００３６】
かかる構成によれば、外部からの接続切換えにより容易に適切な電流供給を行うことができる。
【００３７】
またこの入出力回路セルは、プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとに接続されており、検査時には前記プロ−ビングパッドに接続し、前記回路ブロックの一方のブロービング検査を行うとともに、駆動時には前記端子パッドに接続し、前記回路ブロックの他のひとつを駆動するように構成されたことを特徴とする。
【００３８】
これにより、チップ面積の増大を招くことなく、プロ−ビング検査に際しても、ＩＲドロップの小さい半導体装置を提供することができる。
【００３９】
またこの複数の回路ブロックは、半導体集積回路の内部論理回路ブロックと、周辺の入出力回路ブロックとを含み、前記半導体集積回路の内部論理回路ブロックおよび周辺の入出力回路ブロックは、前記入出力回路セルを介して、プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとに接続されており、検査時には前記プロ−ビングパッドに接続し、前記回路ブロックの一方のブロービング検査を行うとともに、駆動時には前記端子パッドに接続し、前記内部論理回路ブロックを駆動するように構成されたことを特徴とする。
【００４０】
かかる構成によれば、プローブ検査時のプロービングパッドからＬＳＩ内部論理回路への電源供給パスを増やすことが出来、論理回路のＩＲドロップの影響を小さくし、プロービング検査精度の向上をはかること可能になる。
【００４１】
さらに入出力回路セルは、多層配線部を含み、前記プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとは、互いに異なる層の配線で構成されていることを特徴とする。
かかる構成によれば、占有面積の増大をまねくことない。
【００４２】
また、このプロ−ビングパッドは、半導体集積回路チップの表面に配設されており、前記端子パッドは、前記プロ−ビングパッドを覆う絶縁膜に形成されたコンタクトを介して、前記入出力回路セルに接続された前記内部論理回路ブロックに接続されることを特徴とする。
【００４３】
かかる構成によれば、チップの占有面積の低減を図ることが可能となる。また、
【００４４】
また、前記プロ−ビングパッドは、半導体集積回路チップの周縁部表面に配設されている場合に、チップ面積を有効に利用することができる。
また、この端子パッドは、半導体集積回路チップの素子領域上に形成された再配列配線に設けられたエリアパッドとしてのバンプで構成されているようにすれば、配線長の低減を図ることが可能となるとともにパッド面積を十分に大きくとることが可能となる。
【００４５】
また本発明では、第１のノードに接続されるＬＳＩ周辺回路と、第２のノードに接続されるＬＳＩ内部回路とを具備し、前記入出力回路セル内の第1の電源配線および第２の電源配線を介して、前記第１および第２のノードへの接続がなされていることを特徴とする。
【００４６】
かかる構成によれば、異なるノードへの入出力を同一入出力回路セルを用いて行うようにしているため、チップ面積の低減をはかるとともに動作速度の低減をはかることができる。
望ましくは、この半導体集積回路装置は、表面に再配列配線を備え、フェースダウンで実装基板に接続するフリップチップＬＳＩであることを特徴とする。
【００４７】
かかる構成によれば、エリアパッドを形成しこれをＢＧＡなどを用いて実装することができ配線長の低減をはかることができる。”エリアパッド”とは、チップ周縁部のみならず、再配列配線などにより、チップの中央部にまで入出力パッドが配置されているものを意味する。
【００４８】
またこの入出力回路セルは、電源間サージ保護回路を具備し、このサージ保護回路が、ＬＳＩ周辺回路用電源とＬＳＩ内部論理回路用電源とで共用されていることを特徴とする。
かかる構成によればサージ保護回路を共用している分だけチップ面積の低減をはかることができる。
【００４９】
【発明の実施の形態】
以下、本発明の異電源共用電源供給セルを用いたＬＳＩチップの実施形態について、説明する。まず、セルの構成を示し、その作用を説明する。
【００５０】
このＬＳＩチップ１は、図１に概略図を示すように、チップ外周に配列されたプロ−ビングパッド２のそれぞれに対応して入出力回路セルが配置されており、この入出力回路セル中に異電源共用電源供給セル６Ｓを具備したことを特徴とするものである。他は図７に示した従来例のチップと概要図上は同様に形成されており、同一部位には同一符号を付した。
【００５１】
図７に示した従来例のＬＳＩチップとの比較から明らかなように、内部論理回路用電源供給セル６に代えて異電源共用電源供給セル６Ｓを配置したため、エリアパッド７から内部論理回路用電源電圧を取り込む入出力回路用電源供給セル４と、入出力回路用電源供給セル４からサージ保護を得て内部論理回路用電源供給セル６を経て、内部論理回路５に電圧を供給するために入出力回路セルが２個必要であったものを１個にすることができ、入出力回路セルがチップの各辺上で１個づつ少なくなっている。
【００５２】
この異電源共用電源供給セル６Ｓについて具体的に説明する。
このＬＳＩチップ内で使用する電源電圧は、内部論理回路用としてはＶＤＤ、ＶＳＳ、ＬＳＩ周辺入出力回路用としてＶＤＤＱ、ＶＳＳＱがある。
【００５３】
これらのうち、図２に、異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セル５０ａ、および異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル５０ｂの概略を示す。図３および図４には、異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セル５０ａの線分Ａ−Ａ'部の断面図およびサージ保護回路の概略図を示す。
【００５４】
また、図５および図６には、図２の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル５０ｂの線分Ｂ−Ｂ'部の断面図およびサージ保護回路の概略図を示す。
【００５５】
以下、異電源共用電源供給セルの構成およびその作用について説明する。
異電源共用電源供給セル５０ａおよび５０ｂは、共に第１電源取込み口５１、第２電源取込み口５２、第１電源供給口５３、第２電源供給口５４、電源配線５５ａ、電源間サージ保護回路５６で構成されている。第１電源取込み口５１は、プロービングパッド５７と配線５８で接続され、且つ、ＬＳＩチップ上部に位置する再配列配線層内のエリアパッド５９と再配列配線６０で接続されている。第２の電源取込み口５２は、エリアパッド６１と再配列配線６２で接続されている。第１の電源供給口５３は、ＬＳＩ内部論理回路用電源ライン６３と、配線６４で接続されている。第２の電源供給口５４は、ＬＳＩ周辺回路用電源ライン６５と、セル内部の電源配線５５ｂで接続されている。プロービングパッド５７から取込まれたＬＳＩ内部論理回路用電源は、第１の電源取込み口５１からセル内部の電源配線５５ａおよび第１の電源供給口５３および配線６４を介してＬＳＩ内部論理回路領域周辺に配置されたＬＳＩ内部論理回路用電源ライン６３に供給される。エリアパッド６１から取込まれたＬＳＩ周辺回路用電源は、第２の電源取込み口５２から第２の電源供給口５４を介して、ＬＳＩ周辺回路用電源ライン６５に供給される。
【００５６】
次に、電源間サージ保護回路について説明する。図４（ａ）には、異電源（ＶＤＤ―ＶＳＳＱ）共用電源供給セル５０ａの電源間サージ保護回路部の概略図を示す。また、図４（ｂ）には、図５の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル５０ｂの電源間サージ保護回路部の概略図を示す。
【００５７】
図５の異電源（ＶＤＤ―ＶＳＳＱ）共用電源供給セル５０ａは、プロービングパッドに印加されるＬＳＩ内部論理回路用電源ＶＤＤとＬＳＩ周辺回路用電源ＶＳＳＱとの電源間、およびＶＤＤとＬＳＩ周辺回路用電源ＶＤＤＱとの電源間をＮチャンネルトランジスタでサージから保護している。また、エリアパッドに印加されるＬＳＩ周辺回路用電源ＶＳＳＱはＬＳＩ周辺回路用電源ＶＤＤＱとの電源間を、Ｎチャンネルトランジスタでサージから保護している。このＮチャンネルトランジスタで構成されたサージ保護回路は、従来のＬＳＩ内部論理回路用ＶＤＤ電源供給セルとＬＳＩ周辺回路用ＶＳＳＱ電源供給セルが、それぞれセル内部に持っているサージ保護回路と回路構成が同一であり、ＶＤＤとＶＳＳＱはサージ保護回路を共有していることになる。
【００５８】
また、図５の異電源（ＶＳＳ―ＶＤＤＱ）共用電源供給セル５０ｂは、プロービングパッドに印加されるＬＳＩ内部論理回路用電源ＶＳＳとＬＳＩ周辺回路用電源ＶＤＤＱとの電源間、およびＶＳＳとＬＳＩ周辺回路用電源ＶＳＳＱとの電源間をＮチャンネルトランジスタでサージから保護している。また、エリアパッドに印加されるＬＳＩ周辺回路用電源ＶＤＤＱはＬＳＩ周辺回路用電源ＶＳＳＱとの電源間を、Ｎチャンネルトランジスタでサージから保護している。
【００５９】
次に、電源間サージ保護回路について説明する。図６（ａ）には、異電源（ＶＤＤ―ＶＳＳＱ）共用電源供給セル５０ｂの電源間サージ保護回路部の概略図を示す。また、図６（ｂ）には、図５の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル５０ｂの電源間サージ保護回路部の概略図を示す。
【００６０】
このＮチャンネルトランジスタで構成されたサージ保護回路は、従来のＬＳＩ内部論理回路用ＶＳＳ電源供給セルとＬＳＩ周辺回路用ＶＤＤＱ電源供給セルが、それぞれセル内部に持っているサージ保護回路と回路構成が同一であり、ＶＳＳとＶＤＤＱはサージ保護回路を共有していることになる。
【００６１】
図１は、前述したように図２で示した本実施の形態の異電源共用電源供給セルを用いたフリップチップＬＳＩの概略図である。図１に示されるフリップチップＬＳＩは、図７に示した従来のレイアウトと比較すると、図１に示した入出力回路用電源供給セル４およびＬＳＩ内部論理回路用電源供給セル６と等しいセル面積でレイアウトされた、異電源共用電源供給セル６Ｓを用いることで、ＬＳＩ周辺回路素子９の配置数を削減できる。
【００６２】
以上のように、本発明では、製品の動作時と完成品レベルの検査時にエリアパッドから取込んだ電源をＬＳＩ周辺回路素子に、プロービング検査時にプロービングパッドから取込んだ電源をＬＳＩ内部論理回路にというように、それぞれ電位の異なる電源を供給する複数の電源供給パスを有し且つ、電源間サージ保護回路を共用することで、入出力回路およびＬＳＩ内部論理回路など、供給先回路の電源種に別々に存在していた電源供給セルのＬＳＩ周辺回路上の配置点数を削減でき、半導体チップ全体の面積削減が可能となる。
【００６３】
また、本発明では、プロービング検査時には動作しない入出力回路に電源を供給すために配置された入出力回路用電源供給セルを、異電源共有電源供給セルに置きかえているため、プローブ検査時には、プロービングパッドからこの入出力回路を経て電源供給を行うようにし、ＬＳＩ内部論理回路への電源供給パスを増やすことが出来、論理回路のＩＲドロップの影響を小さくし、プロービング検査精度の向上が可能になる。
【００６４】
なお、前記実施の形態では、プロ−ビングパッドとエリアパッドとのいずれから電源供給を行うかで、入出力セルへの電源供給を切換えるようにしたが、複数のエリアパッドあるいは複数のプロ−ビングパッドを入出力セルに接続するようにして切換えてもよい。
また切換え手段についても、適宜変更可能である。
【００６５】
【発明の効果】
本発明によれば、ＬＳＩ周辺回路素子の配置によるチップ面積の増大を抑制することができる。また、プロービング検査時のＬＳＩ内部論理回路への電源供給パスが増えることでＩＲドロップの影響を小さくすることができ、製品検査の精度向上を可能にするものである。
【図面の簡単な説明】
【図１】実施例の異電源共用電源供給セルを搭載したフリップチップＬＳＩの概略図
【図２】実施例の異電源共用電源供給セルの概略図
【図３】実施例の異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セルの 線分Ａ−Ａ'断面図
【図４】実施例の異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セルの電源間サージ保護回路概略図
【図５】実施例の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セルの線分Ｂ−Ｂ'断面図
【図６】実施例の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セルの電源間サージ保護回路概略図
【図７】従来例のフリップチップＬＳＩの概要図
【図８】従来例の入出力回路用電源供給セルの概略図
【図９】従来例の入出力回路用電源供給セルの概略図
【図１０】従来例の入出力回路用電源供給セルの概略図
【図１１】従来例の入出力回路用電源供給セルの概略図
【図１２】従来例の入出力回路用電源供給セルの概略図
【図１３】従来例のＬＳＩ内部論理回路用電源供給セルの概略図
【図１４】従来例のＬＳＩ内部論理回路用電源供給セルの概略図
【図１５】従来例のＬＳＩ内部論理回路用電源供給セルの概略図
【符号の説明】
１…フリップチップＬＳＩ、
２,２６,３６,５７…プロービングパッド、
３…入出力回路セル、 ４…入出力回路用電源供給セル、
５…ＬＳＩ内部論理回路、 ６…ＬＳＩ内部論理回路用電源供給セル、
６Ｓ…異電源共用電源供給セル。
７,２７,３７,５９,６１…エリアパッド、
８,２８,３８,６０,６２…再配列配線、
９…ＬＳＩ周辺回路素子（入出力回路セルおよび電源供給セル）、
１０,２９,６５…ＬＳＩ周辺回路用電源ライン、
１１,３９,６３…ＬＳＩ内部論理回路用電源ライン、
２０ａ…入出力回路用電源（ＶＤＤＱ）供給セル、
２０ｂ…入出力回路用電源（ＶＳＳＱ）供給セル、
２１,３１…電源取込み口、 ２２,３２…電源供給口、
２３,３３,５５ａ…電源配線、
２４,３４,５６ａ,５６ｂ…電源間サージ保護回路、
２５,３５,４０,５８,６４…配線、
３０ａ…ＬＳＩ内部論理回路用電源（ＶＤＤ）供給セル、
３０ｂ…ＬＳＩ内部論理回路用電源（ＶＳＳ）供給セル、
５０ａ…異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セル、
５０ｂ…異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル、
５１…第１電源取込み口、 ５２…第２電源取込み口、
５３…第１電源供給口、 ５４…第２電源供給口。
【発明の属する技術分野】
本発明は、半導体集積回路装置にかかり、特に入出力回路セルの構成に関するものである。
【０００２】
【従来の技術】
一般に、フリップチップＬＳＩのレイアウトは、図７に概略図を示すように、チップ周辺部にプロービングパッド２、その内側領域に入出力回路セル３や入出力回路へ電源電圧を供給する入出力回路用電源供給セル４およびＬＳＩ内部論理回路５へ電源電圧を供給するＬＳＩ内部論理回路用電源供給セル６などのＬＳＩ周辺回路素子９がある一定のピッチで配置され、ＬＳＩ周辺回路素子９の内側領域に前記ＬＳＩ内部論理回路５が配置されている。
さらにチップ１の表面に、フリップチップパッケージの電源配線と接続するエリアパッド７と、前記エリアパッド７とＬＳＩを繋ぐ再配列配線８が配置されている。これら回路素子を駆動するための電源電圧を供給する電源ラインとしては、ＬＳＩ周辺回路素子９の上部に配置されたＬＳＩ周辺回路用電源ライン１０と、ＬＳＩ内部論理回路５周辺に配置されたＬＳＩ内部論理回路用電源ライン７とが在り、それぞれ電気的に分離されて配置されている。なおここでフリップチップパッケージは、スティフナに形成されたボールグリッドアレイ（ＢＧＡ）を含むパッケージ等が用いられる。
【０００３】
ＬＳＩチップ内の各回路素子へ電源電圧を供給するタイミングとしては、動作時の他に製品検査時がある。製品検査には、ウエハ段階でのプロービング検査と組立後の完成品段階での検査とがある。組立後の完成品段階での検査の場合、製品を実使用周波数で動作させて信号の入出力タイミングを検査するという方法がとられている。この場合、機能と特性の双方でＬＳＩチップの出来映えを判断する目的で、ＬＳＩ周辺回路素子９およびＬＳＩ内部論理回路５は、ともに十分な電源を供給する必要がある。
【０００４】
しかし、近年、ＬＳＩの大規模化が進むになるにつれて電源のＩＲドロップの影響が問題となり、ＩＲドロップを小さくするためＬＳＩチップのメタル配線層の上面に位置する再配列配線層内に設けられたエリアパッド７を介して、フリップチップパッケージから供給される電源電圧をＬＳＩ周辺回路素子９とＬＳＩ内部論理回路５へ供給する手法をとっている。
【０００５】
一方、製造プロセスの出来を判断するために実装に先立ちプロ−ビング検査が行われる。このプロービング検査の場合、一般的には入出力回路セルの出力電流測定やリーク電流測定など、トランジスタの出来映えを検査するＤＣ検査とスキャンテストと呼ばれる内部論理回路のトグル率を１００％に近づけた上で上述のような電流測定が行われる。この場合、ＬＳＩ周辺に配置されたプロービングパッド２を介して、プロービング検査装置から供給される電源電圧を電源供給セルに取込み、ＬＳＩ周辺回路素子９とＬＳＩ内部論理回路５へ供給し、自己テストを行うという手法をとっている。
【０００６】
以下、前記ＬＳＩフリップチップ１の周辺回路素子９である電源供給セル４について、前記エリアパッド７および前記プロービングパッド２とＬＳＩ周辺回路素子９上の前記ＬＳＩ周辺回路用電源ライン１０を交えて、セルの構成とその作用を説明する。
【０００７】
図８は従来の入出力回路用電源供給セルの概略図である。ここで、入出力回路用電源供給セル２０としては、入出力回路用電源ＶＤＤＱ供給セル２０ａと入出力回路用電源ＶＳＳＱ供給セル２０ｂがある。図９および図１０はそのうちの入出力回路用電源ＶＤＤＱ供給セルおよびそのＢ−Ｂ‘断面図、図１１および図１２はそのうちの入出力回路用電源ＶＳＳＱ供給セルおよびそのＢ−Ｂ‘断面図である。
【０００８】
入出力回路用電源ＶＤＤＱ供給セル２０ａは、電源取込み口２１、電源供給口２２、電源配線２３、電源間サージ保護回路２４で構成されている。電源取込み口２１は、プロービングパッド２６と配線２５で接続され、且つ、ＬＳＩチップ１上部に位置する再配列配線層内のエリアパッド２７と再配列配線２８で接続されている。前記電源供給口２２は、ＬＳＩ周辺回路用電源ライン２９と、セル内部の電源配線２３で接続されている。エリアパッド２７およびプロービングパッド２６から取込まれた入出力回路用電源は電源取込み口２１からセル内部の電源配線２３および電源供給口２２を介して、ＬＳＩ周辺回路素子９上に配置されたＬＳＩ周辺回路用電源ライン２９に供給される。
【０００９】
図１１および図１２は、入出力回路用ＶＳＳＱ電源供給セル２０ｂを示す概略説明図およびそのＢ−Ｂ‘断面図である。
ここで入出力回路用ＶＳＳＱ電源供給セル２０ｂが、入出力回路用電源ＶＤＤＱ供給セル２０ａと異なるのは、入出力回路用電源ＶＤＤＱ供給セル２０ａでは、電源取り組み口２１から電源供給口２２にいたるように第１層メタルで構成される信号配線２３が直接電源取り組み口２１に到達するのに対し、入出力回路用ＶＳＳＱ電源供給セル２０ｂでは第２層メタルで構成されたＬＳＩ周辺回路用電源ライン２９を介して電源供給口２２にいたる点である。他については同様に形成されており、同一部位には同一符号を付した。
【００１０】
図１３はＬＳＩ内部論理回路用電源供給セルの概略図である。図１４および図１５は、ＬＳＩ内部論理回路用ＶＤＤまたはＶＳＳ電源供給セルおよびそのＡ−Ａ‘断面図であり、いずれも同様である。ＬＳＩ内部論理回路用電源供給セル３０は、電源取込み口３１、電源供給口３２、電源配線３３、電源間サージ保護回路３４で構成されている。電源取込み口３１は、プロービングパッド３６と配線３５で接続され、且つ、ＬＳＩチップ上部に位置する再配列配線層内のエリアパッド３７と再配列配線３８で接続されている。前記電源供給口３２は、ＬＳＩ内部論理回路用電源ライン３９と、配線４０で接続されている。エリアパッド３７およびプロービングパッド３６から取込まれたＬＳＩ内部論理回路用電源は、電源取込み口３１からセル内部の電源配線３３および電源供給口３２を介して、ＬＳＩ内部論理回路周辺に配置されたＬＳＩ内部論理回路用電源ライン３９に供給される。
【００１１】
このように、従来のＬＳＩ周辺回路部に配置される電源供給セルは、入出力回路およびＬＳＩ内部論理回路など、電源供給先回路の電源種別に存在する。
【００１２】
また、従来のＬＳＩでは、電極パッドが配置されていないパッド空きスペースを有するＬＳＩ周辺回路素子に、電源パッドを内蔵することにより、ＬＳＩの端子数増加に伴うチップ面積の増大を抑制する対策をしているものもある（特許文献１参照）。
【００１３】
【特許文献１】
特開平０５−２５１５６２号
【００１４】
【発明が解決しようとする課題】
ＬＳＩ周辺に入出力回路セルおよび電源供給セルを複数配置されているＬＳＩにおいては、ＬＳＩが外部回路とデータ転送を高速に行う。このため、様々なインターフェース規格の入出力回路と、それら入出力回路に基準電圧を供給する電源供給回路が規格別に存在する。
しかしながら、高速なデータ転送を行う手法として、データのビット幅を増大させると、入出力回路セルの数が増加し、それら入出力回路セルに供給する入出力回路用電源供給セルの増大を招くという問題があった。
【００１５】
また、微細化が進みＬＳＩの集積度が高くなり集積回路が高速動作することによって、ＬＳＩ内部論理回路の消費電力が増大する結果、ＬＳＩ全体の消費電力が増加し、必要なＬＳＩ内部論理回路用電源供給セルの数も、消費電力に比例して増加しなければならない。
【００１６】
ＬＳＩの動作時には回路を安定動作させるため、ＬＳＩ周辺回路素子とＬＳＩ内部論理回路の双方には、電源供給回路内でサージ保護を受けながら回路素子を介して十分な電源を供給する必要がある。
【００１７】
製品の検査においては、完成品検査や実動作時には全入出力回路を含めＬＳＩの全回路素子を動作させるが、プロービング検査のＤＣ検査では、ＬＳＩ周辺部に配置した入出力回路セルの中から各種インターフェース規格に準拠した入出力回路セルの代表セルを計測すればよいため、動作しない入出力回路セルに電源を供給する電源供給セルが、完成品検査時と違い、無用となる部分がある。
【００１８】
一方で、ＬＳＩ内部論理回路のスキャンテストでは、全回路を瞬時に動作させる必要があるため、ＬＳＩ内部論理回路用電源供給セルを介して十分な電源を内部論理回路に供給する必要があり、より多くの電源供給セルを必要とする。
【００１９】
しかしながら、ＬＳＩ内でのＬＳＩ内部論理回路用電源供給セルの配置数は、ＬＳＩ周辺の入出力回路セルに対し一定の割合で配置されている入出力回路用電源供給セルに比べて少ないケースが一般的である。
【００２０】
すなわち、完成品の検査時・実動作時には、これら入出力回路セル３はパッケージと接続しているエリアパッド７から信号を取り込む。また、これら入出力回路セル３に供給する電源を、入出力回路用電源供給セル４はエリアパッド７から取込み、セル内のサージ保護を受けて入出力回路セル３に電源電圧を供給する。
【００２１】
しかし、これらの入出力回路セル３はプロービング検査時、
１）他の入出力回路セル３が代表で検査されるため、
２）プロービング検査装置が持つLSIとの接続ポート数がLSIのパッド数以下であり装置の限界があるためという理由から動作しない。
という問題があった。
【００２２】
よって、プロービング検査時これら入出力回路セル３に電源電圧を供給する必要は無く、入出力回路用電源供給セル４に繋がっているプロービングパッドは未使用である。尚、入出力回路用電源供給セル４自体は、完成品検査時の電源のサージ保護のために必要であり、プロービング検査時未使用であるという理由で無くすことはできない。
【００２３】
このように、ＬＳＩの対ノイズ性の向上やＩＲドロップの影響を小さくするため、限られた電源供給セルを用いて如何に効率良く電源を入出力回路と内部論理回路に供給するかが重大な課題である。
【００２４】
本発明は、前記実情に鑑みてなされたもので、ＬＳＩ周辺の回路セル配置数を減らし、チップ面積の削減をはかることのできる半導体集積回路装置を提供することを目的とする。
【００２５】
また、プロービング検査時の内部論理回路への電源供給パスを増大することにより、ＩＲドロップの影響を小さくし、検査精度の向上をはかることを目的とする。
【００２６】
【課題を解決するための手段】
そこで本発明では、たとえば、エリアパッドとプロービングパッドからそれぞれ電位の異なる電源電圧を取り込み、これら電源電源電圧を必要とする各回路ブロックに供給するパスを持つ、異電源供給電源セルを提案する。
【００２７】
すなわち、図７に示した従来例のチップでは、プロービング検査に際し、より多くの内部論理回路(コア)用電源供給セル６を必要とするため、未使用の入出力回路用電源供給セル４に繋がっているプロービングパッド２から内部論理回路(コア)用電源電圧を取込んで内部論理回路５へ電源電圧を供給するパスを増やすことで、プロービング検査時の内部論理回路(コア)の安定動作（IRドロップ回避）を実現するものである。
【００２８】
このため、エリアパッド７とプロービングパッド２から同電位の電源電圧を取込み回路ブロックに電源電圧を供給するパスとサージ保護回路を持つ従来の電源供給セルに代えて、本発明では、エリアパッド７とプロービングパッド２からそれぞれ電位の異なる電源電圧を取り込み、これら電源電源電圧を必要とする各回路ブロックに供給するパスを持つ、異電源供給電源セルを提案する。これにより、従来セルに比べてチップ面積を増大することがないようにする。
【００２９】
このように、この異電源供給電源セルを用いることで、
１）不足している内部論理回路(コア)用電源を、従来の電源セル配置を増やす事無くプロービング検査時の電源パスを増やすことが可能となり、ＬＳＩ内部論理回路５のIRドロップを抑制できる。
２）一方では、電源供給パスの数を維持し、入出力回路用電源供給セルの配置数を削減でき、入出力回路用電源供給セルの配置幅でチップ面積が決まるＬＳＩチップの場合のチップ面積削減を可能とする。
【００３０】
すなわち、本発明では、複数の回路ブロックと、前記回路ブロックに接続される入出力回路セルとを具備し、前記複数の回路ブロックが、共通の入出力回路セルを介して異なるノードに接続され得るように構成されたことを特徴とする。
【００３１】
かかる構成によれば、本来ノードごとに個別に持たねばならなかった入出力回路セルを共用することで、入出力回路セルの数を低減することができるため、チップ面積の削減をはかることができる。
また、検査時においても電源供給パスの増大をはかることができるため、ＩＲドロップの影響を小さくすることができる。
【００３２】
例えばこれらの回路ブロックとは、ＬＳＩ内部論理回路およびＬＳＩ周辺回路などである。ここではまた、プロービングパッドから内部論理回路電源を取込みＬＳＩ内部論理回路用電源ラインへ供給し、加えて、エリアパッドから入出力回路用電源を取込みＬＳＩ周辺回路用電源ラインへ供給する、電位の異なる複数の電源供給パスを備え、且つ、セル面積が単一電源供給セルと同一である異電源共用電源供給セルを提供する。
【００３３】
また望ましくは、この入出力回路セルは、サージ保護回路を具備し、前記サージ保護回路を介して複数の回路ブロックが接続されるようにすれば、チップ面積を増大することなくサージ保護を実現することが可能となる。
【００３４】
また入出力回路セルが、半導体集積回路装置の周縁部に配列されている場合に、特に数に制限があるが、本発明によれば入出力回路セルを共用しているため、セルの増大を招くこともない、
【００３５】
また、前記入出力回路セルは、第１および第２のパッドを介して外部接続されており、前記第１および第２のパッドのいずれを外部接続するかに応じて前記複数の回路ブロックの一方が前記ノードの対応する側に接続されていることを特徴とする。
【００３６】
かかる構成によれば、外部からの接続切換えにより容易に適切な電流供給を行うことができる。
【００３７】
またこの入出力回路セルは、プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとに接続されており、検査時には前記プロ−ビングパッドに接続し、前記回路ブロックの一方のブロービング検査を行うとともに、駆動時には前記端子パッドに接続し、前記回路ブロックの他のひとつを駆動するように構成されたことを特徴とする。
【００３８】
これにより、チップ面積の増大を招くことなく、プロ−ビング検査に際しても、ＩＲドロップの小さい半導体装置を提供することができる。
【００３９】
またこの複数の回路ブロックは、半導体集積回路の内部論理回路ブロックと、周辺の入出力回路ブロックとを含み、前記半導体集積回路の内部論理回路ブロックおよび周辺の入出力回路ブロックは、前記入出力回路セルを介して、プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとに接続されており、検査時には前記プロ−ビングパッドに接続し、前記回路ブロックの一方のブロービング検査を行うとともに、駆動時には前記端子パッドに接続し、前記内部論理回路ブロックを駆動するように構成されたことを特徴とする。
【００４０】
かかる構成によれば、プローブ検査時のプロービングパッドからＬＳＩ内部論理回路への電源供給パスを増やすことが出来、論理回路のＩＲドロップの影響を小さくし、プロービング検査精度の向上をはかること可能になる。
【００４１】
さらに入出力回路セルは、多層配線部を含み、前記プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとは、互いに異なる層の配線で構成されていることを特徴とする。
かかる構成によれば、占有面積の増大をまねくことない。
【００４２】
また、このプロ−ビングパッドは、半導体集積回路チップの表面に配設されており、前記端子パッドは、前記プロ−ビングパッドを覆う絶縁膜に形成されたコンタクトを介して、前記入出力回路セルに接続された前記内部論理回路ブロックに接続されることを特徴とする。
【００４３】
かかる構成によれば、チップの占有面積の低減を図ることが可能となる。また、
【００４４】
また、前記プロ−ビングパッドは、半導体集積回路チップの周縁部表面に配設されている場合に、チップ面積を有効に利用することができる。
また、この端子パッドは、半導体集積回路チップの素子領域上に形成された再配列配線に設けられたエリアパッドとしてのバンプで構成されているようにすれば、配線長の低減を図ることが可能となるとともにパッド面積を十分に大きくとることが可能となる。
【００４５】
また本発明では、第１のノードに接続されるＬＳＩ周辺回路と、第２のノードに接続されるＬＳＩ内部回路とを具備し、前記入出力回路セル内の第1の電源配線および第２の電源配線を介して、前記第１および第２のノードへの接続がなされていることを特徴とする。
【００４６】
かかる構成によれば、異なるノードへの入出力を同一入出力回路セルを用いて行うようにしているため、チップ面積の低減をはかるとともに動作速度の低減をはかることができる。
望ましくは、この半導体集積回路装置は、表面に再配列配線を備え、フェースダウンで実装基板に接続するフリップチップＬＳＩであることを特徴とする。
【００４７】
かかる構成によれば、エリアパッドを形成しこれをＢＧＡなどを用いて実装することができ配線長の低減をはかることができる。”エリアパッド”とは、チップ周縁部のみならず、再配列配線などにより、チップの中央部にまで入出力パッドが配置されているものを意味する。
【００４８】
またこの入出力回路セルは、電源間サージ保護回路を具備し、このサージ保護回路が、ＬＳＩ周辺回路用電源とＬＳＩ内部論理回路用電源とで共用されていることを特徴とする。
かかる構成によればサージ保護回路を共用している分だけチップ面積の低減をはかることができる。
【００４９】
【発明の実施の形態】
以下、本発明の異電源共用電源供給セルを用いたＬＳＩチップの実施形態について、説明する。まず、セルの構成を示し、その作用を説明する。
【００５０】
このＬＳＩチップ１は、図１に概略図を示すように、チップ外周に配列されたプロ−ビングパッド２のそれぞれに対応して入出力回路セルが配置されており、この入出力回路セル中に異電源共用電源供給セル６Ｓを具備したことを特徴とするものである。他は図７に示した従来例のチップと概要図上は同様に形成されており、同一部位には同一符号を付した。
【００５１】
図７に示した従来例のＬＳＩチップとの比較から明らかなように、内部論理回路用電源供給セル６に代えて異電源共用電源供給セル６Ｓを配置したため、エリアパッド７から内部論理回路用電源電圧を取り込む入出力回路用電源供給セル４と、入出力回路用電源供給セル４からサージ保護を得て内部論理回路用電源供給セル６を経て、内部論理回路５に電圧を供給するために入出力回路セルが２個必要であったものを１個にすることができ、入出力回路セルがチップの各辺上で１個づつ少なくなっている。
【００５２】
この異電源共用電源供給セル６Ｓについて具体的に説明する。
このＬＳＩチップ内で使用する電源電圧は、内部論理回路用としてはＶＤＤ、ＶＳＳ、ＬＳＩ周辺入出力回路用としてＶＤＤＱ、ＶＳＳＱがある。
【００５３】
これらのうち、図２に、異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セル５０ａ、および異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル５０ｂの概略を示す。図３および図４には、異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セル５０ａの線分Ａ−Ａ'部の断面図およびサージ保護回路の概略図を示す。
【００５４】
また、図５および図６には、図２の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル５０ｂの線分Ｂ−Ｂ'部の断面図およびサージ保護回路の概略図を示す。
【００５５】
以下、異電源共用電源供給セルの構成およびその作用について説明する。
異電源共用電源供給セル５０ａおよび５０ｂは、共に第１電源取込み口５１、第２電源取込み口５２、第１電源供給口５３、第２電源供給口５４、電源配線５５ａ、電源間サージ保護回路５６で構成されている。第１電源取込み口５１は、プロービングパッド５７と配線５８で接続され、且つ、ＬＳＩチップ上部に位置する再配列配線層内のエリアパッド５９と再配列配線６０で接続されている。第２の電源取込み口５２は、エリアパッド６１と再配列配線６２で接続されている。第１の電源供給口５３は、ＬＳＩ内部論理回路用電源ライン６３と、配線６４で接続されている。第２の電源供給口５４は、ＬＳＩ周辺回路用電源ライン６５と、セル内部の電源配線５５ｂで接続されている。プロービングパッド５７から取込まれたＬＳＩ内部論理回路用電源は、第１の電源取込み口５１からセル内部の電源配線５５ａおよび第１の電源供給口５３および配線６４を介してＬＳＩ内部論理回路領域周辺に配置されたＬＳＩ内部論理回路用電源ライン６３に供給される。エリアパッド６１から取込まれたＬＳＩ周辺回路用電源は、第２の電源取込み口５２から第２の電源供給口５４を介して、ＬＳＩ周辺回路用電源ライン６５に供給される。
【００５６】
次に、電源間サージ保護回路について説明する。図４（ａ）には、異電源（ＶＤＤ―ＶＳＳＱ）共用電源供給セル５０ａの電源間サージ保護回路部の概略図を示す。また、図４（ｂ）には、図５の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル５０ｂの電源間サージ保護回路部の概略図を示す。
【００５７】
図５の異電源（ＶＤＤ―ＶＳＳＱ）共用電源供給セル５０ａは、プロービングパッドに印加されるＬＳＩ内部論理回路用電源ＶＤＤとＬＳＩ周辺回路用電源ＶＳＳＱとの電源間、およびＶＤＤとＬＳＩ周辺回路用電源ＶＤＤＱとの電源間をＮチャンネルトランジスタでサージから保護している。また、エリアパッドに印加されるＬＳＩ周辺回路用電源ＶＳＳＱはＬＳＩ周辺回路用電源ＶＤＤＱとの電源間を、Ｎチャンネルトランジスタでサージから保護している。このＮチャンネルトランジスタで構成されたサージ保護回路は、従来のＬＳＩ内部論理回路用ＶＤＤ電源供給セルとＬＳＩ周辺回路用ＶＳＳＱ電源供給セルが、それぞれセル内部に持っているサージ保護回路と回路構成が同一であり、ＶＤＤとＶＳＳＱはサージ保護回路を共有していることになる。
【００５８】
また、図５の異電源（ＶＳＳ―ＶＤＤＱ）共用電源供給セル５０ｂは、プロービングパッドに印加されるＬＳＩ内部論理回路用電源ＶＳＳとＬＳＩ周辺回路用電源ＶＤＤＱとの電源間、およびＶＳＳとＬＳＩ周辺回路用電源ＶＳＳＱとの電源間をＮチャンネルトランジスタでサージから保護している。また、エリアパッドに印加されるＬＳＩ周辺回路用電源ＶＤＤＱはＬＳＩ周辺回路用電源ＶＳＳＱとの電源間を、Ｎチャンネルトランジスタでサージから保護している。
【００５９】
次に、電源間サージ保護回路について説明する。図６（ａ）には、異電源（ＶＤＤ―ＶＳＳＱ）共用電源供給セル５０ｂの電源間サージ保護回路部の概略図を示す。また、図６（ｂ）には、図５の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル５０ｂの電源間サージ保護回路部の概略図を示す。
【００６０】
このＮチャンネルトランジスタで構成されたサージ保護回路は、従来のＬＳＩ内部論理回路用ＶＳＳ電源供給セルとＬＳＩ周辺回路用ＶＤＤＱ電源供給セルが、それぞれセル内部に持っているサージ保護回路と回路構成が同一であり、ＶＳＳとＶＤＤＱはサージ保護回路を共有していることになる。
【００６１】
図１は、前述したように図２で示した本実施の形態の異電源共用電源供給セルを用いたフリップチップＬＳＩの概略図である。図１に示されるフリップチップＬＳＩは、図７に示した従来のレイアウトと比較すると、図１に示した入出力回路用電源供給セル４およびＬＳＩ内部論理回路用電源供給セル６と等しいセル面積でレイアウトされた、異電源共用電源供給セル６Ｓを用いることで、ＬＳＩ周辺回路素子９の配置数を削減できる。
【００６２】
以上のように、本発明では、製品の動作時と完成品レベルの検査時にエリアパッドから取込んだ電源をＬＳＩ周辺回路素子に、プロービング検査時にプロービングパッドから取込んだ電源をＬＳＩ内部論理回路にというように、それぞれ電位の異なる電源を供給する複数の電源供給パスを有し且つ、電源間サージ保護回路を共用することで、入出力回路およびＬＳＩ内部論理回路など、供給先回路の電源種に別々に存在していた電源供給セルのＬＳＩ周辺回路上の配置点数を削減でき、半導体チップ全体の面積削減が可能となる。
【００６３】
また、本発明では、プロービング検査時には動作しない入出力回路に電源を供給すために配置された入出力回路用電源供給セルを、異電源共有電源供給セルに置きかえているため、プローブ検査時には、プロービングパッドからこの入出力回路を経て電源供給を行うようにし、ＬＳＩ内部論理回路への電源供給パスを増やすことが出来、論理回路のＩＲドロップの影響を小さくし、プロービング検査精度の向上が可能になる。
【００６４】
なお、前記実施の形態では、プロ−ビングパッドとエリアパッドとのいずれから電源供給を行うかで、入出力セルへの電源供給を切換えるようにしたが、複数のエリアパッドあるいは複数のプロ−ビングパッドを入出力セルに接続するようにして切換えてもよい。
また切換え手段についても、適宜変更可能である。
【００６５】
【発明の効果】
本発明によれば、ＬＳＩ周辺回路素子の配置によるチップ面積の増大を抑制することができる。また、プロービング検査時のＬＳＩ内部論理回路への電源供給パスが増えることでＩＲドロップの影響を小さくすることができ、製品検査の精度向上を可能にするものである。
【図面の簡単な説明】
【図１】実施例の異電源共用電源供給セルを搭載したフリップチップＬＳＩの概略図
【図２】実施例の異電源共用電源供給セルの概略図
【図３】実施例の異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セルの 線分Ａ−Ａ'断面図
【図４】実施例の異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セルの電源間サージ保護回路概略図
【図５】実施例の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セルの線分Ｂ−Ｂ'断面図
【図６】実施例の異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セルの電源間サージ保護回路概略図
【図７】従来例のフリップチップＬＳＩの概要図
【図８】従来例の入出力回路用電源供給セルの概略図
【図９】従来例の入出力回路用電源供給セルの概略図
【図１０】従来例の入出力回路用電源供給セルの概略図
【図１１】従来例の入出力回路用電源供給セルの概略図
【図１２】従来例の入出力回路用電源供給セルの概略図
【図１３】従来例のＬＳＩ内部論理回路用電源供給セルの概略図
【図１４】従来例のＬＳＩ内部論理回路用電源供給セルの概略図
【図１５】従来例のＬＳＩ内部論理回路用電源供給セルの概略図
【符号の説明】
１…フリップチップＬＳＩ、
２,２６,３６,５７…プロービングパッド、
３…入出力回路セル、 ４…入出力回路用電源供給セル、
５…ＬＳＩ内部論理回路、 ６…ＬＳＩ内部論理回路用電源供給セル、
６Ｓ…異電源共用電源供給セル。
７,２７,３７,５９,６１…エリアパッド、
８,２８,３８,６０,６２…再配列配線、
９…ＬＳＩ周辺回路素子（入出力回路セルおよび電源供給セル）、
１０,２９,６５…ＬＳＩ周辺回路用電源ライン、
１１,３９,６３…ＬＳＩ内部論理回路用電源ライン、
２０ａ…入出力回路用電源（ＶＤＤＱ）供給セル、
２０ｂ…入出力回路用電源（ＶＳＳＱ）供給セル、
２１,３１…電源取込み口、 ２２,３２…電源供給口、
２３,３３,５５ａ…電源配線、
２４,３４,５６ａ,５６ｂ…電源間サージ保護回路、
２５,３５,４０,５８,６４…配線、
３０ａ…ＬＳＩ内部論理回路用電源（ＶＤＤ）供給セル、
３０ｂ…ＬＳＩ内部論理回路用電源（ＶＳＳ）供給セル、
５０ａ…異電源（ＶＤＤ−ＶＳＳＱ）共用電源供給セル、
５０ｂ…異電源（ＶＳＳ−ＶＤＤＱ）共用電源供給セル、
５１…第１電源取込み口、 ５２…第２電源取込み口、
５３…第１電源供給口、 ５４…第２電源供給口。
Claims (13)
- 複数の回路ブロックと、前記回路ブロックに接続される入出力回路セルとを具備し、前記複数の回路ブロックが、共通の入出力回路セルを介して異なるノードに接続され得るように構成されたことを特徴とする半導体集積回路装置。
- 前記入出力回路セルは、サージ保護回路を具備し、前記サージ保護回路を介して前記複数の回路ブロックが接続されていることを特徴とする請求項１に記載の半導体集積回路装置。
- 前記入出力回路セルは、半導体集積回路装置の周縁部に配列されていることを特徴とする請求項１または２に記載の半導体集積回路装置。
- 前記入出力回路セルは、第１および第２のパッドを介して外部接続されており、前記第１および第２のパッドのいずれを外部接続するかに応じて前記複数の回路ブロックの一方が前記ノードの対応する側に接続されるように構成したことを特徴とする請求項１乃至３のいずれかに記載の半導体集積回路装置。
- 前記入出力回路セルは、プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとに接続されており、検査時には前記プロ−ビングパッドに接続し、前記回路ブロックの一方のブロービング検査を行うとともに、駆動時には前記端子パッドに接続し、前記回路ブロックの他のひとつを駆動するように構成されたことを特徴とする請求項１乃至４のいずれかに記載の半導体集積回路装置。
- 前記複数の回路ブロックは、半導体集積回路の内部論理回路ブロックと、周辺の入出力回路ブロックとを含み、前記半導体集積回路の内部論理回路ブロックおよび周辺の入出力回路ブロックは、前記入出力回路セルを介して、プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとに接続されており、検査時には前記プロ−ビングパッドに接続し、前記回路ブロックの一方のブロービング検査を行うとともに、駆動時には前記端子パッドに接続し、前記内部論理回路ブロックを駆動するように構成されたことを特徴とする請求項５に記載の半導体集積回路装置。
- 前記入出力回路セルは、多層配線部を含み、前記プロ−ビングテスト用のプロ−ビングパッドと、外部接続用の端子パッドとは、互いに異なる層の配線で構成されていることを特徴とする請求項６に記載の半導体集積回路装置。
- 前記端子パッドは、前記プロ−ビングパッドを覆う絶縁膜に形成されたコンタクトを介して、前記入出力回路に接続された前記内部論理回路ブロックに接続されることを特徴とする請求項５に記載の半導体集積回路装置。
- 前記プロ−ビングパッドは、半導体集積回路チップの周縁部に配設されていることを特徴とする請求項８に記載の半導体集積回路装置。
- 前記端子パッドは、半導体集積回路チップの素子領域上に形成された再配列配線に設けられたエリアパッドとしてのバンプで構成されていることを特徴とする請求項８に記載の半導体集積回路装置。
- 第１のノードに接続されるＬＳＩ周辺回路と、第２のノードに接続されるＬＳＩ内部回路とを具備し、前記入出力回路セル内の第1の電源配線および第２の電源配線を介して、前記第１および第２のノードへの接続がなされていることを特徴とする請求項１に記載の半導体集積回路装置
- 前記半導体集積回路装置は、表面に再配列配線を備え、フェースダウンで実装基板に接続されるＬＳＩであることを特徴とする請求項１乃至１１のいずれかに記載の半導体集積回路装置。
- 前記入出力回路セルは、電源間サージ保護回路を具備し、このサージ保護回路が、ＬＳＩ周辺回路用電源とＬＳＩ内部論理回路用電源とで共用されていることを特徴とする請求項１乃至１２のいずれかに記載の半導体集積回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375069A JP4510370B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体集積回路装置 |
| US10/740,684 US7491986B2 (en) | 2002-12-25 | 2003-12-22 | Semiconductor integrated circuit device |
| CNB2003101254647A CN100530647C (zh) | 2002-12-25 | 2003-12-25 | 半导体集成电路器件 |
| TW092136844A TW200416957A (en) | 2002-12-25 | 2003-12-25 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375069A JP4510370B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207501A true JP2004207501A (ja) | 2004-07-22 |
| JP4510370B2 JP4510370B2 (ja) | 2010-07-21 |
Family
ID=32766666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002375069A Expired - Fee Related JP4510370B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7491986B2 (ja) |
| JP (1) | JP4510370B2 (ja) |
| CN (1) | CN100530647C (ja) |
| TW (1) | TW200416957A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128422A (ja) * | 2004-10-29 | 2006-05-18 | Renesas Technology Corp | 半導体集積回路 |
| JP2009200394A (ja) * | 2008-02-25 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2013008742A (ja) * | 2011-06-22 | 2013-01-10 | Renesas Electronics Corp | 半導体チップ及びその製造方法、並びに半導体パッケージ |
| US8927987B2 (en) | 2010-05-21 | 2015-01-06 | Panasonic Corporation | Semiconductor device including external connection pads and test pads |
| WO2024042698A1 (ja) * | 2022-08-26 | 2024-02-29 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8304813B2 (en) * | 2007-01-08 | 2012-11-06 | SanDisk Technologies, Inc. | Connection between an I/O region and the core region of an integrated circuit |
| US7554133B1 (en) * | 2008-05-13 | 2009-06-30 | Lsi Corporation | Pad current splitting |
| US20100148218A1 (en) * | 2008-12-10 | 2010-06-17 | Panasonic Corporation | Semiconductor integrated circuit device and method for designing the same |
| US9029866B2 (en) | 2009-08-04 | 2015-05-12 | Gan Systems Inc. | Gallium nitride power devices using island topography |
| CA2769940C (en) | 2009-08-04 | 2016-04-26 | Gan Systems Inc. | Island matrixed gallium nitride microwave and power switching transistors |
| US9818857B2 (en) | 2009-08-04 | 2017-11-14 | Gan Systems Inc. | Fault tolerant design for large area nitride semiconductor devices |
| US8791508B2 (en) * | 2010-04-13 | 2014-07-29 | Gan Systems Inc. | High density gallium nitride devices using island topology |
| JP2012053788A (ja) * | 2010-09-02 | 2012-03-15 | Canon Inc | 半導体集積回路装置 |
| KR20180061475A (ko) * | 2016-11-28 | 2018-06-08 | 삼성전자주식회사 | 3차원 반도체 장치 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115540A (ja) | 1982-12-23 | 1984-07-04 | Nec Corp | マスタスライス方式半導体集積回路装置 |
| JPS62183124A (ja) | 1986-02-06 | 1987-08-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0321042A (ja) | 1989-06-19 | 1991-01-29 | Toshiba Micro Electron Kk | 半導体集積回路 |
| EP0464751A3 (en) * | 1990-07-06 | 1992-07-22 | Kabushiki Kaisha Toshiba | Semiconductor device with protection circuit |
| US5063429A (en) * | 1990-09-17 | 1991-11-05 | Ncr Corporation | High density input/output cell arrangement for integrated circuits |
| JP2981326B2 (ja) | 1991-11-19 | 1999-11-22 | 富士通株式会社 | 半導体装置における電源セルのレイアウト方法 |
| JP2960242B2 (ja) | 1992-03-05 | 1999-10-06 | 株式会社東芝 | 集積回路装置 |
| JP3137749B2 (ja) * | 1992-06-30 | 2001-02-26 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5731945A (en) * | 1995-02-22 | 1998-03-24 | International Business Machines Corporation | Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes |
| US5969538A (en) * | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
| JPH09321225A (ja) | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体集積回路装置 |
| JP3147780B2 (ja) * | 1996-07-29 | 2001-03-19 | 日本電気株式会社 | 集積回路の静電保護回路 |
| JP3063711B2 (ja) * | 1997-11-20 | 2000-07-12 | 日本電気株式会社 | 半導体集積回路 |
| US6448865B1 (en) * | 1999-02-25 | 2002-09-10 | Formfactor, Inc. | Integrated circuit interconnect system |
| JP2000332207A (ja) * | 1999-05-25 | 2000-11-30 | Hitachi Ltd | 過電圧保護回路 |
| KR100331553B1 (ko) * | 1999-09-16 | 2002-04-06 | 윤종용 | 여러번의 프로빙 및 안정된 본딩을 허용하는 패드를 갖는 집적회로 장치 |
| JP3470084B2 (ja) * | 2000-05-19 | 2003-11-25 | 松下電器産業株式会社 | 多電源半導体装置 |
| JP3542027B2 (ja) | 2000-05-30 | 2004-07-14 | 松下電器産業株式会社 | バーンインストレス回路を備えた半導体装置および半導体装置へのバーンインストレス印加方法 |
| JP3589158B2 (ja) | 2000-06-29 | 2004-11-17 | セイコーエプソン株式会社 | 半導体集積回路 |
| JP2002083931A (ja) * | 2000-09-08 | 2002-03-22 | Nec Corp | 半導体集積回路装置 |
| US6590225B2 (en) * | 2001-01-19 | 2003-07-08 | Texas Instruments Incorporated | Die testing using top surface test pads |
| JP3495031B2 (ja) * | 2002-05-28 | 2004-02-09 | 沖電気工業株式会社 | 半導体装置の静電破壊防止保護回路 |
| US6885212B2 (en) * | 2002-06-25 | 2005-04-26 | Fujitsu Limited | Semiconductor device and test method for the same |
| JP4776861B2 (ja) * | 2002-09-26 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4601910B2 (ja) * | 2003-03-28 | 2010-12-22 | パナソニック株式会社 | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
-
2002
- 2002-12-25 JP JP2002375069A patent/JP4510370B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-22 US US10/740,684 patent/US7491986B2/en not_active Expired - Fee Related
- 2003-12-25 TW TW092136844A patent/TW200416957A/zh unknown
- 2003-12-25 CN CNB2003101254647A patent/CN100530647C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128422A (ja) * | 2004-10-29 | 2006-05-18 | Renesas Technology Corp | 半導体集積回路 |
| JP2009200394A (ja) * | 2008-02-25 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| KR101566026B1 (ko) * | 2008-02-25 | 2015-11-05 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체장치의 제조방법 및 반도체장치 |
| US8927987B2 (en) | 2010-05-21 | 2015-01-06 | Panasonic Corporation | Semiconductor device including external connection pads and test pads |
| JP2013008742A (ja) * | 2011-06-22 | 2013-01-10 | Renesas Electronics Corp | 半導体チップ及びその製造方法、並びに半導体パッケージ |
| WO2024042698A1 (ja) * | 2022-08-26 | 2024-02-29 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4510370B2 (ja) | 2010-07-21 |
| CN1523672A (zh) | 2004-08-25 |
| US20040150007A1 (en) | 2004-08-05 |
| TW200416957A (en) | 2004-09-01 |
| US7491986B2 (en) | 2009-02-17 |
| CN100530647C (zh) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963136B2 (en) | Semiconductor integrated circuit device | |
| US6914259B2 (en) | Multi-chip module, semiconductor chip, and interchip connection test method for multi-chip module | |
| JP3103013B2 (ja) | 集積試験回路付マルチチップ・モジュールおよびその製造方法 | |
| US7032196B2 (en) | Semiconductor wiring substrate, semiconductor device, method for testing semiconductor device, and method for mounting semiconductor device | |
| US7834350B2 (en) | Semiconductor device with test pads and pad connection unit | |
| JP4387076B2 (ja) | 半導体装置 | |
| JP4510370B2 (ja) | 半導体集積回路装置 | |
| JPWO2002063681A1 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2004303787A (ja) | 半導体集積回路装置 | |
| US6646342B2 (en) | Semiconductor chip and multi-chip module | |
| US6278128B1 (en) | Semiconductor device having external connection terminals formed in two-dimensional area | |
| JPH1139279A (ja) | マイクロコンピュータおよびマルチチップモジュール | |
| JP2007335888A (ja) | 半導体集積回路装置 | |
| US20020063251A1 (en) | Semiconductor device and testing method therefor | |
| KR100226084B1 (ko) | 반도체장치 | |
| JPH1082834A (ja) | 半導体集積回路 | |
| JPH0669308A (ja) | 半導体装置 | |
| JP2009010410A (ja) | 半導体装置 | |
| JP2006245613A (ja) | 半導体装置 | |
| JP2001358305A (ja) | 半導体装置 | |
| JPS63152142A (ja) | 半導体集積回路の良品・不良品判別方法 | |
| JP2002124633A (ja) | 半導体装置 | |
| JPH0642529B2 (ja) | 半導体集積回路装置 | |
| JP2001223333A (ja) | 半導体集積回路装置 | |
| JPH04122039A (ja) | 多ピン半導体素子テスト用パッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061108 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |