JP2009010410A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009010410A
JP2009010410A JP2008213505A JP2008213505A JP2009010410A JP 2009010410 A JP2009010410 A JP 2009010410A JP 2008213505 A JP2008213505 A JP 2008213505A JP 2008213505 A JP2008213505 A JP 2008213505A JP 2009010410 A JP2009010410 A JP 2009010410A
Authority
JP
Japan
Prior art keywords
external terminals
power supply
electrodes
semiconductor chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008213505A
Other languages
English (en)
Inventor
Motohiro Suwa
元大 諏訪
Yuichi Mabuchi
雄一 馬淵
Atsushi Nakamura
篤 中村
Eiji Fukumoto
英士 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008213505A priority Critical patent/JP2009010410A/ja
Publication of JP2009010410A publication Critical patent/JP2009010410A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電源ノイズを抑制し小型化を実現した半導体装置を提供する。
【解決手段】半導体装置を構成するパッケージ基板は、搭載面に半導体チップの第１電圧供給電極、第１接地供給電極、第２電圧供給電極、第２接地供給電極とそれぞれ接続される第１ないし第４電極を有する第１配線層、第１接地供給電極及び第２接地供給電極とそれぞれ接続されたグランド用プレーンを有する第２配線層、第１電極と接続される内部回路用第１電源用プレーン、及び第３電極と接続され、かつ第１電源用プレーンと電気的に分離された第２電源用プレーンを有する第３配線層、第１電源用プレーン、第２電源プレーンとそれぞれ接続される第１外部端子、第２外部端子及びグランド用プレーンと接続される第３外部端子が設けられる第４配線層とを備える。第２外部端子と第３外部端子は、それぞれが対を成すように互いに隣り合う位置に複数設けられる。
【選択図】図２

Description

本発明は、半導体装置に関し、主にＢＧＡ（Ball Grid Array)構造の半導体装置の電源供給技術に利用して有効な技術に関する。
本願発明を成した後の公知例調査において、本願発明と関連するものと考えられるもの
として特開平９−２２９７７号（以下、文献１とう）と特開２００１−１４４２１２号公
報（以下、文献２という）の存在が報告された。文献１では、信号パッド、グランドパッ
ド及び電源パッドを交互に配置し、ワイヤをほぼ平行、ほぼ同じ長さにしてノイズ等を少
なくするＢＧＡ構造が提案されている。電源、グランド配線は内部端子から外部端子の間
で集約して外部端子数を減らすようにしている。文献２では、チップ上に再配線層を用い
てプレーン層を形成し、プレーン層を用いて配線を統合し、半導体チップ上のフリップチ
ップバンプの数を低減している。
また、上記半導体チップに設けられた電源供給用電極に対して外部電源端子を減らす技
術として、ＤＲＡＭ等で用いられたリードフレームにより構成されたバスバーの技術があ
る。このバスバーの技術では、半導体チップに複数の電源供給用のパッドを設け、それぞ
れをボンデイングワイヤにより１本のリードフレーム上にボンディングし外部電源端子数
を低減している。つまり、上記リードフレームを電源配線の一部として利用するものであ
る。
特開平９−２２９７７号公報 特開２００１−１４４２１２号公報
半導体装置では、それが実装基板に搭載されたときに出力端子に付加される比較的大き
な寄生容量等の負荷を高速に駆動するために比較的大きな電流駆動能力を必要とする。こ
のような大きな電流を流す出力回路を設けた場合、出力回路の電源端子に大きなノイズが
発生することが知られている。このような大きなノイズの発生を低減させるために、電源
インピーダンスを低く抑えることが必要である。また、出力回路で発生した電源ノイズが
他の回路に伝わらないようにするために、半導体チップ上で出力回路の電源供給線と、入
力回路や内部回路の電源供給線を分離し、それぞれに対応して電源パッドが設けられる。
ＢＧＡ構造のパッケージにおいては、多数の外部端子を設けることが可能であり、上記
半導体チップに設けられる電源供給用のパッドと一対一に対応させて外部端子を割り当て
ることについて格別な問題意識は存在しなかった。逆にいうならば、半導体チップに設け
られる電源供給用のパッドと一対一に対応させて外部端子を割り当てることによって、実
装基板から上記外部端子を介して半導体チップのそれぞれの電源供給用のパッドに電圧を
伝え、上記ノイズの原因となる寄生インダクタンス成分の大幅な軽減によってノイズの発
生を抑制し、合わせて内部回路や入力回路に出力回路側からのノイズが伝わるのを防止す
ることが優先されるものである。
例えば、電源ノイズの観点からみれば、前記のようなバスバーを用いたものでは外部端
子数は低減できるものの寄生インダクタンスは逆に大きく増加してしまう。ＤＲＡＭのパ
ッケージでは、ボンディングワイヤのインダクタンス成分は、ほぼ１ｎＨ程度である。こ
れに対しリードフレームのインダクタンス成分は、４ｎＨ程度である。例えば、１つのバ
スバーに対して半導体チップにグランドパッドが５個存在したとすると、ボンディングワ
イヤ部分での合成のインダクタンスは、１／５ｎＨに低減できるが、リードフレームは１
本で共通化するので、リードフレームのインダクタンス４ｎＨがそのまま存在するため、
トータルのインダクタンスは、１／５＋４＝４．２ｎＨのように改善されない。これに対
して、上記半導体チップのグランドパッドに一対一に対応してリード及び外部端子を設け
た場合には、（１＋４）／５＝１ｎＨのように小さくできるのである。
しかしながら、素子の微細化が進むに従い、１つの半導体チップに形成される回路規模
が大きくなり、それに伴い外部端子数も増大する傾向にある。この外部端子数の増大は、
半導体チップ側においては素子の微細化等によりそれほど問題にならないが、それが搭載
されるパッケージ基板においては上記外部端子数の増大に対応して大きなサイズのものを
用いることが必要となり、パッケージ基板のコストの増大、及び半導体装置そのもののサ
イズも大きくなって電子装置の小型化を妨げる要因になるという問題が生じる。前記文献
１や文献２では、電源供給経路での寄生インダクタンス成分についての配慮、出力回路で
発生するノイズについての配慮を全く欠くものであり、前記電源ノイズの問題を解決する
何等の示唆も与えるものではない。
本発明の目的は、電源ノイズを抑制しつつ、外部電源端子数を削減した半導体装置を提
供することにある。本発明の他の目的は、電源ノイズを抑制しつつ小型化を実現した半導
体装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通
りである。すなわち、半導体装置は、複数の第１外部端子、複数の第２外部端子及び複数の第３外部端子を有する複数の外部端子を備えたパッケージ基板と、前記パッケージ基板上に搭載された半導体チップとを含む。前記半導体チップは、内部回路と、前記内部回路と前記外部端子との間で信号の入出力を行う入出力回路と、前記内部回路に対して動作電圧を供給する複数の第１電圧供給電極と、前記内部回路に対して接地電位を供給する複数の第１接地電位供給電極と、前記入出力回路に対して動作電圧を供給する複数の第２電圧供給電極と、前記入出力回路に対して第1接地電位供給電極から供給される電位と同じ接地電位を供給する複数の第２接地電位供給電極とを備える。前記パッケージ基板は、前記半導体チップの搭載面に設けられ、前記半導体チップの前記複数の第１電圧供給電極と電気的に接続される複数の第１電極、前記複数の第１接地電位供給電極と電気的に接続される複数の第２電極、前記半導体チップの前記複数の第２電圧供給電極と電気的に接続される複数の第３電極、及び前記複数の第２接地電位供給電極と電気的に接続される複数の第４電極を有する第１配線層と、前記半導体チップの前記内部回路の前記複数の第１接地電位供給電極及び前記半導体チップの前記入出力回路の前記複数の第２接地電位供給電極とそれぞれ電気的に接続されたグランド用プレーンを有する第２配線層と、前記複数の第１電極と電気的に接続される前記内部回路用の第１電源用プレーン、及び前記複数の第３電極と電気的に接続され、かつ前記第１電源用プレーンと電気的に分離された第２電源用プレーンを有する第３配線層と、前記第１電源用プレーンと電気的に接続される前記複数の第１外部端子、前記第２電源プレーンと電気的に接続される前記複数の第２外部端子及び前記グランド用プレーンと電気的に接続される前記複数の第３外部端子が設けられる第４配線層とを備える。前記複数の第２外部端子は、対を成すように、互いに隣り合う位置に設けられ、前記複数の第３外部端子は、対を成すように、互いに隣り合う位置に設けられている。
電源ノイズの低減と小型化を実現できる。
図１には、この発明に係る半導体装置の一実施例のブロック図が示されている。この実
施例の半導体装置は、フリップチップタイプのＢＧＡパッケージに向けられており、一般
的な半導体装置のブロック図と異なり、半導体チップ部により構成される電子回路の他に
、ＰＫＧ（パッケージ）部の配線部も合わせて示されている。
上記半導体チップ（Ｃhip)部は、コア（Ｃore)回路１とＩ／Ｏ回路２とから構成される
。コア回路１は内部回路を構成するものであり、論理回路等に構成される。一般的にいう
とＩ／Ｏ回路２は、入出力回路を意味するものであるが、この実施例のＩ／Ｏ回路２は出
力回路のことを指している。
上記ＰＫＧ部は、上記Ｉ／Ｏ回路２と外部端子との間を接続するＰＫＧ内部信号線３と
、上記内部回路１及び上記Ｉ／Ｏ回路２に動作電圧を供給する電源供給系から構成される
。上記電源供給系としては、特に制限されないが、内部回路１に対して１．８Ｖの動作電
圧を供給するＣore 用電源プレーン５と、Ｉ／Ｏ回路に対して３．３Ｖと２．５Ｖの動作
電圧をそれぞれ供給するＩ／Ｏ用電源プレーン４と、上記内部回路１とＩ／Ｏ回路２に回
路の接地電位ＧＮＤを供給するＧＮＤ用電源プレーン６から構成される。
この実施例の半導体装置では、電源として上記のように１．８Ｖコア回路用電源、３．
３Ｖ及び２．５ＶのＩ／Ｏ用電源を有する。これらの電源ピンは、それぞれグランドピン
ＧＮＤと対を成している。この実施例の３．３Ｖ及び２．５ＶのＩ／Ｏ用電源端子には、
上記のように３．３Ｖと２．５Ｖとを供給しなければならないという意味ではない。例え
ば、半導体装置が３．３Ｖで動作する他の半導体装置等との間でデータの授受を行う場合
には、上記２．５Ｖの端子に３．３Ｖを供給し、全てのＩ／Ｏ回路を３．３Ｖのインター
フェイス回路として動作させてもよいし、逆に２．５Ｖで動作する他の半導体装置等との
間でデータの授受を行う場合には、上記３．３Ｖの端子に２．５Ｖを供給し、全てのＩ／
Ｏ回路を２．５Ｖのインターフェイス回路として動作させてもよい。
上記のように３．３Ｖ及び２．５Ｖの２通りの電源系を用意しておけば、３．３Ｖと２
．５Ｖとの２通りのインターフェイスを持つ２種類の半導体装置と組み合わせてシステム
を構成できることの他、３．３Ｖ又は２．５Ｖに統一されたシステムを構成することがで
き、半導体装置の用途に柔軟性を持たせることができる。
内部回路１は、素子の微細化や低消費電力化及び動作の高速化のために１．８Ｖのよう
な低電圧で動作させられることが望ましいが、必ずしも上記Ｉ／Ｏ回路２と異なる電圧、
つまりＩ／Ｏ回路２の電源電圧よりも低くする必要はなく、Ｉ／Ｏ回路２と同じ電圧が供
給されてもよい。ただし、Ｉ／Ｏ回路２の出力動作のときに発生するノイズの影響を受け
ないようにするために、電源供給線及びそれに対応された電源パッド及びＰＫＧ内の配線
（プレーン）や外部端子は、上記Ｉ／Ｏ回路２に対応した電源供給経路とは別々に設けら
れる。また、内部回路１において、上記のような１．８Ｖのような低電圧を用いる場合、
上記Ｉ／Ｏ回路２用の電源電圧３．３Ｖ又は２．５Ｖを降圧して上記１．８Ｖのような降
圧電圧を内部電源回路で形成するものであってもよい。
図２には、この発明に係るＢＧＡ構成の半導体装置の一実施例の概略断面図が示されて
いる。半導体チップは、搭載基板（パッケージ基板）の一方の主面側に搭載される。半導
体装置の外部端子は、パッケージ基板の他方の主面側（裏面）に配置される。半導体チッ
プは、いわゆるベアチップから構成され、パッケージ基板に面付け可能なような複数のバ
ンプ電極を持つ。
特に制限されないが、半導体チップは、必要に応じて、エリア・アレイ・パッドと称さ
れるような技術、すなわち、素子及び配線が完成された半導体チップ上にポリイミド樹脂
からなるような絶縁膜を介してパッド電極の再配置を可能とする配線を形成し、かかる配
線にパッド電極を形成するような技術によって構成されてもよい。エリア・アレイ・パッ
ド技術によって、半導体チップにおける外部端子としての数十μｍないし１００μｍピッ
チのような比較的小さいピッチに配列されたパッド電極は、０．１ｍｍ〜０．２ｍｍのよ
うな径とされ、かつ４００μｍ〜６００μｍピッチのような比較的大きなピッチのパンプ
電極配列に変換される。
パッケージ基板は、ガラスエポキシもしくはガラスからなるような絶縁基板と、かかる
絶縁基板上に形成された多層配線構成からなるような比較的微細な内部配線と、半導体チ
ップのパンプ電極に電気的結合されるべき複数のランド（接続電極）と、複数の外部端子
とを持つ。パッケージ基板は、より好適には半導体チップ搭載側の主面に、上記ランド上
を除いて、有機レジスト材からなるような絶縁保護被覆が施される。
外部端子は、絶縁基板に形成された孔を介して内部配線に電気接続されるようなバンプ
電極から構成される。半導体チップにおけるバンプ電極がマイクロバンプと称されても良
い比較的小さいサイズ、比較的小さいピッチとされるのに対して、パッケージ基板におけ
る外部端子としてのバンプ電極は比較的大きいサイズと比較的大きいピッチとされる。パ
ッケージ基板上には上記半導体チップが面付け技術によって搭載される。面付けされた半
導体チップとパッケージ基板との間には、いわゆるアンダーフィルと称される保護材が充
填される。
この実施例では、一対の電源供給経路が代表として例示的に示されている。半導体チッ
プのグラング電極及び電源電極とは、パッケージ基板のグランド配線及び電源配線（ラン
ド）に面付けされる。上記パッケージ表面に設けられたグランド配線は、コンタクトホー
ル（ビア）を介してグランドプレーンに接続される。同様に、電源配線も、上記同様なビ
アを介して上記グランドプレーンとは異なる配線層で構成された電源プレーンに接続され
る。そして、かかるグランドプレーン及び電源プレーンと、上記パッケージ基板の裏面に
設けられたグランドピン及び電源ピンとしてのパンプ電極とがそれぞれ上記コンタクトホ
ールを介して接続される。
図３には、この発明における電源ノイズを説明するための等価回路図が示されている。
同図には、出力回路の貫通電流モードに向けられている。この実施例の半導体装置は、電
源電圧と回路の接地電位との間に、電源電圧安定化のためのパスコンが設けられ、出力回
路の出力端子には信号配線が接続され、そこには負荷（ＬＯＡＤ）としての寄生容量が存
在する。
電源電圧は前記電源プレーン導体上で共通化され同電位となる。半導体チップの出力回
路には、この導体プレーンから前記のようなパッケージ基板上の配線、チップ電極及びチ
ップ内配線を通して動作電圧が伝えられる。同様に、回路の接地電位も、前記グランドプ
レーン導体上で共通化され同電位され、半導体チップの出力回路には、この導体プレーン
から前記のようなパッケージ基板上の配線、チップ電極及び内部配線を通して伝えられる
。
同図において、２０１は上記電源電圧供給経路での寄生インダクタンス成分であり、２
０２は上記回路の接地電位供給経路での寄生インダクタンス成分である。これらの寄生イ
ンダクタンスに電流が流れることにより電源ノイズが発生する。同図において、貫通電流
モードとは、出力回路の入力信号がロウレベルからハイレベル又はハイレベルからロウレ
ベルに変化するときに、ＣＭＯＳ出力回路ではＰチャンネル型ＭＯＳＦＥＴとＮチャンネ
ル型ＭＯＳＦＥＴとが同時にオン状態となって上記電源電圧と回路の接地電位との間に流
れる電流のことをいう。
図４には、上記貫通電流モードでの上記電源供給経路での実効インダクタンスの特性図
が示されている。同図において、縦軸にはインダクタンス成分が、横軸にはパッケージ電
源・グランド端子ペア数が示されている。つまり、同図においては、前記ＢＧＡパッケー
ジの裏面に設けられる電源供給用のバンプ電極の数と、そのときの実効インダクタンスの
関係を示している。
端子対を１から４対のように増加するに従い、インダクタンス成分は低下する。しかし
ながら、５〜１０対のように増加し、さらには２０や３０対のように増加させてもインダ
クタンス成分はそれほど低下しないことが判る。つまり、前記のような貫通電流モードで
のノイズの低減のためには、外部端子数をそれほど増加させても意味がないことが判る。
図５には、この発明における電源ノイズを説明するための等価回路図が示されている。
同図には、出力回路の負荷充電モードに向けられている。負荷充電モードとは、入力信号
のハイレベルからロウレベルへの変化に応答して、出力回路の出力がロウレベルからハイ
レベルに切り替わるときの電流経路を考慮したモードである。ノイズが発生する原因とな
るパッケージの実効インダクタンスは電源側インダクタンス２０１となる。
図６には、上記負荷充電モードでの上記電源供給経路での実効インダクタンスの特性図
が示されている。端子対を１から４対のように増加するに従い、インダクタンス成分は低
下する。しかしながら、５〜１０対のように増加し、さらには２０や３０対のように増加
させてもインダクタンス成分はそれほど低下しないことが判る。つまり、前記のような負
荷充電モードでのノイズの低減のためには、外部端子数をそれほど増加させても意味がな
いことが判る。
図７には、この発明における電源ノイズを説明するための等価回路図が示されている。
同図には、出力回路の負荷放電モードに向けられている。負荷放電モードとは、入力信号
のロウレベルからハイレベルへの変化に応答して、出力回路の出力がハイレベルからロウ
レベルに切り替わるときの電流経路を考慮したモードである。ノイズが発生する原因とな
るパッケージの実効インダクタンスは接地電位側インダクタンス２０２となる。
図８には、上記負荷放電モードでの上記電源供給経路での実効インダクタンスの特性図
が示されている。端子対を１から４対のように増加するに従い、インダクタンス成分は低
下する。しかしながら、５〜１０対のように増加し、さらには２０や３０対のように増加
させてもインダクタンス成分はそれほど低下しないことが判る。つまり、前記のような負
荷充電モードでのノイズの低減のためには、外部端子数をそれほど増加させても意味がな
いことが判る。
図９には、この発明に係る半導体装置の一実施例の概略裏面図が示されている。半導体
装置１０１の裏面には、前記のようなバンプ電極からなる外部端子が設けられる。この実
施例では、半導体チップに形成される前記出力回路に電源電圧と接地電位とを供給する電
源ピン１０２とグランドピン１０３のペアを、特に制限されないが、チップの４つの辺の
それぞれの中央部内側に２対ずつ、合計８対の電源ピンを設けるようにする。つまり、前
記説明したように、４対以上ではノイズの原因となるインダクタンス成分の減少率が極端
に小さくなるので、外部端子数を無駄に増加させない範囲として上記のように８対を設け
るようにするものである。
なお、前記図１の実施例のように電源ピンとしては、前記のようなＩ／Ｏ回路用の電源
の他に、内部回路（Ｃore)用の電源ピンも設けられるが、これらの電源供給経路でノイズ
が発生することは少ないので同図では省略されている。つまり、内部回路では多数のゲー
ト回路においてスイッチ動作するが、全体としてみたときの電流はほぼ直流電流とみなす
ことができる。それ故、内部回路における電源経路でのインダクタンス成分が、前記Ｉ／
Ｏ回路の電源経路のインダクタンス成分に比べて大きくなっても、そこには上記のように
直流電流とみなせるような電流しか流れないからノイズ発生の原因にはならない。
ＬＳＩ（大規模集積回路）のような半導体装置において、ＬＳＩ消費電流の変動とパッ
ケージのインダクタンスによる発生する電位変動、つまりは電源ノイズがＬＳＩ誤動作の
原因となる。このため、従来のＢＧＡパッケージにおける電源系の設計では、パッケージ
自身のインダクタンスを低く抑えるように設計されている。つまり、半導体チップに設け
られる電源系のパッドとほぼ一対一に対応して電源端子を設けるものである。この結果、
ＢＧＡパッケージにおいては、全バンプ電極のうち電源電圧及びグランド端子が約３割も
占める製品もある。
電子部品の小型化や及び実装の高密度化が望まれる中で、上記ＢＧＡパッケージに占め
る電源、グラング端子の数が無視できない存在になりつつある。そこで、本願発明者にお
いては、電源系の上記インダクタンスを貫通電流モード、負荷充電モード及び負荷放電モ
ードのそれぞれについて詳細に検討し、最低でも４対あればほぼ問題ない程度に実効イン
ダクタンス成分を抑えることができるという解を得たのである。
例えば、前記図１に示したようなマイクロプロセッサＣＰＵを構成する半導体装置にお
いて、半導体チップ側のパッド数（電極）は、信号用３３０、グランド用７０、コアコア
用電源８、２．５ＶのＩ／Ｏ用電源２２、３．３ＶのＩ／Ｏ用電源２７の合計４５７ピン
である。これに対して、ＢＧＡ側のパンプ電極（外部端子）数は、本願発明の適用によっ
て最外周２８ピン４列まわしの３８４ピンである。この内、信号用に３３０ピン、グラン
ドは集約して１６、コア用電源８、２．５ＶのＩ／Ｏ用電源は集約して４、３．３ＶのＩ
／Ｏ用電源も集約して６ピン、他ＮＣピンに構成できる。ピンピッチ１ｍｍの時、パッケ
ージサイズは、約２９ｍｍ口に小型化できる。
ちなみに、従来のＢＧＡパッケージのように、バンプ電極数を半導体チップのパッド（
電極）数である４５７個設ける構成とすると、４列回しの時、最外周３３ピンとなり、１
ｍｍピッチの時には、パッケージサイズは、約３４ｍｍ口となる。つまり、同等の性能を
維持しつつ、本発明の技術を用いる事により、約５ｍｍのパツケージサイズシュリンクが
可能となる。
ある導体に電流が密度ｊ（ｒ）で流れている場合、この導体を含む空間に蓄えられる磁
気的エネルギーＥｍは、次式（数１）となる。
Figure 2009010410
図１０には、この発明を説明するための電流経路の説明図が示されている。同図に示す
ように、任意の角度で離れた電流路(1)と(2)がある場合、式（数１）は、式（数２）のよ
うに電流路(1)に起因する成分と、電流路(2)に起因する成分及び電流路(1)−(2)間の相互
作用成分に分けることができる。
Figure 2009010410
電流路(1)及び(2)に同量の電流Ｉが流れている場合、磁場エネルギーは上記式（数２）
より表されることより、それぞれのインダクタンスは次式（数３）で表される。
Figure 2009010410
 ここで、ｉ１、ｉ２はそれぞれ電流路(1)、(2)の単位方向ベクトルを表す。
図１１には、この発明を説明するための電流経路の説明図が示されている。同図には、
電流路(1)と(2)の角度Θが、１）としてΘ＝９０°、２）としてΘ＜９０°、３）として
９０°＜Θ＜２７０°のそれぞれ場合が示されている。
１）のΘ＝９０°の場合、電流路(1)の方向ベクトルｉ（ｒ１）と電流路(2)の方向ベク
トルｉ（ｒ２）の内積は常にゼロ（０）となる。すなわち、次式（数４）の関係がある。
Figure 2009010410
これにより、電流路(1)に起因するインダクタンスＬ１と、電流路(2)に起因するインダ
クタンスＬ２は互いに独立となる。すなわち、相互インダクタンスＭ１２は０となる。こ
れよりトータルのインダクタンスは式（数５）となる。
Figure 2009010410
２）のΘ＜９０°の場合、電流路(1)の方向ベクトルｉ（ｒ１）と電流路(2)の方向ベク
トルｉ（ｒ２）の内積は常に＞０となる。これより、相互インダクタンスＭ１２は正とな
り、トータルのインダクタンスは式（数６）となる。
Figure 2009010410
３）の９０°＜Θ＜２７０°の場合、電流路(1)の方向ベクトルｉ（ｒ１）と電流路(2)
の方向ベクトルｉ（ｒ２）の内積は常に＜０となる。これより、相互インダクタンスＭ１
２は負となり、トータルのインダクタンスは式（数７）となる。
Figure 2009010410
 式（数７）より、Θ＝９０°の場合に比べて、インダクタンスは減少している。ただし
、電流路間の距離が離れているためＭ１２は小さい。
以上をまとめると、ＢＧＡパッケージにおいて、０°→９０°→１８０°→２７０°と
電源ピンを４対まで設置した場合、９０°及び２７０°では電流路間の相互インダクタン
スが存在せず、１８０°においては電流路間の距離が離れているためＭ１２は０とみなす
ことができため、設置したピン数に比例してインダクタンスは減少していく。ピン数が４
対を超えると、角度Θ＜９０°となる電流路が存在するため、相互インダクタンスにより
インダクタンスの減少はピン数に比例しなくなる。
図１２ないし図１５は、この発明に係るパッケージ基板の一実施例の配線パターン図が
示されている。この実施例は、前記図１に示した半導体装置に対応している。図１２は半
導体チップが搭載される第１層目、図１３はＧＮＤ（グランド）プレーンが形成される第
２層目、図１４は電源プレーンが形成される第３層目、図１５はバンブ電極が設けられる
裏面（第４層目）の各パターンが示されている。
図１２においては、図１のＰＫＧ内部信号３のパターンが示されており、半導体チップ
の各信号端子に接続される信号線が、ほぼ放射状にパッケージ基板の周辺部に向かって延
びている。図１３においては、全面がグラングＧＮＤ用のプレーンとされる。回路の接地
電位は、前記１．８Ｖ、２．５Ｖあるいは３．３Ｖの電源電圧に対して同じ０Ｖとされる
ので、１つのプレーンで形成される。それ故、同図に示されたのパターンは、スルーホー
ル等のように接地電位に接続されない他の配線のパターンが示される。
図１４においては、前記のように１．８Ｖ、２．５Ｖ及び３．３Ｖの３通りの電源電圧
を供給するために、これらの各電圧１．８Ｖ、２．５Ｖ及び３．３Ｖのそれぞれに対応し
た３つの電源プレーンからなる。内部回路用の電源１．８Ｖは、チップが搭載される位置
に対応した中心部と、そこから８方向に伸びる配線パターンから構成される。Ｉ／Ｏ回路
用の２．５Ｖ用の電源プレーンは、右上部に設けられ、Ｉ／Ｏ回路用の３．３Ｖ用の電源
プレーンは、下半分から左上部にかけて設けられる。
前記図１３のようにグランドプレーンは、全面に設けられるから、前記１４の電源プレ
ーンに対応して図１５に設けられる１．８Ｖのバンプ電極は、グランドピンとを合わせて
８対設けられる。同様に、２．５Ｖのバンプ電源は、２．５Ｖのプレーンに対応してほぼ
均等に４対設けられ、３．３Ｖのバンプ電極は、３．３Ｖのプレーンに対応してほぼ均等
に６対設けられる。また、信号線の一部が裏面に設けられる。つまり、図１２に形成でき
ない信号線が裏面を利用して形成される。
本実施例では、外部端子は図１５に示すように半導体チップの配置に対して外周部にの
み設けられる。この為、コア用の電源も外周ピンから取る必要が有る為、図１４の第３層
目パターンに示す通りにコア用電源パターンにより、Ｉ／Ｏ用電源パターンが分断されて
いる。また、Ｉ／Ｏ用電源パターンも、３．３Ｖ用と２．５Ｖ用にほぼ２：１の割合で分
断されている。
半導体チップの全Ｉ／Ｏ用電源ピンに所望の電圧を供給するには、分断された１エリア
に少なくとも１対のＩ／Ｏ用電源／グランドピンが必要であるが、上記のように分断され
ていることを考慮して、本発明の解析結果からインダクタンスを低減させるために、それ
ぞれにＩ／Ｏ用電源ピンを最低でも２ピン程度あれば十分である。
図１６には、この発明を説明するための測定結果図が示されている。同図においては、
ＬＳＩについて電源マージンの度合いを調査する為に、Ｉ／Ｏ用電源電圧と動作周波数を
変化させ、ＬＳＩの動作を確認した実験結果の例である。このＬＳＩでは、Ｉ／Ｏ用電源
電圧は、３．３ＶがＴypical値である。
ａ）は初期状態である。３１対電源・グランドピンがある場合であり、ｂ）は同一のデ
バイスの電源・グランドピンを４対まで削除した場合の測定結果である。ａ）の場合、例
えばＩ／Ｏ用電源電圧２．７Ｖの時、動作周波数が１１０ＭＨｚから１１２．５ＭＨｚに
変化したときテストパターンが通らなくなる。即ち、グラフ左上のエリアでは、テスト不
合格、その他のエリアでは、テスト合格である。
このデバイスのＩ／Ｏ用電源ピンを削除し、４対のみ残し、同様のテストを行なった結
果が、ｂ）である。ａ）とｂ）を比較すると、テストパスの領域とテストＮＧの領域の境
界線は変化が無い事がわかった。このことから、Ｉ／Ｏ用電源ピン数を削除しても、電源
マージンに変化が無い事がわかり、電源ピン数削減の可能なことが実測結果からも確認さ
れた。
図１７ないし図２０は、この発明に係るパッケージ基板の他の一実施例の配線パターン
図が示されている。この実施例は、前記図１に示した半導体装置に対応している。図１７
は半導体チップが搭載される第１層目、図１８はＧＮＤ（グランド）プレーンが形成され
る第２層目、図１９は電源プレーンが形成される第３層目、図２０はバンブ電極が設けら
れる裏面（第４層目）の各パターンが示されている。バンプ電極における各電源ピンは、
前記図１５と同様である。
本実施例では、パッケージ裏面の中央部において、センタピンを追加した場合が示され
ている。この実施例では、センタピンにコア用電源ピンとそれと対を成すグランドピンが
設けられる。このため、コア用電源（１．８Ｖ）は、上記センタピンから供給する事がで
きるので、図１９の第３層目のＩ／Ｏ用電源プレーンがコア用電源パターンにより分割す
る必要はない。上記センタピンは、コア用電源ピンとそれと対をなすグランドピンのみか
らなることが望ましい。
図２１には、この発明に係るＢＧＡ構成の半導体装置の他の一実施例の概略断面図が示
されている。半導体チップは、パッケージ基板の一方を主面側に搭載される。半導体装置
の外部端子は、パッケージ基板の他方の主面側（裏面）に配置される。半導体チップの電
極と、基板パッケージの電極とは、ボンディングワイヤにより接続される。つまり、ワイ
ヤボンディングタイプのＢＧＡパッケージに向けられている。パッケージ基板側は、上記
ボンディングワイヤが設けられる部分を除いて、前記図２の実施例と同様であるので、そ
の説明を省略する。
図２２には、上記ボンディングワイヤの一実施例のパターン図が示されている。半導体
チップの電極とパッケージ基板の電極とは、同図の示すようなパターンによりボンディン
グワイヤにより接続される。
図２３ないし図２６は、上記図２２の実施例に対応したパッケージ基板の一実施例の配
線パターン図が示されている。図２３は半導体チップが搭載される第１層目、図２４はＧ
ＮＤ（グランド）プレーンが形成される第２層目、図２５は電源プレーンが形成される第
３層目、図２６はバンブ電極が設けられる裏面（第４層目）の各パターンが示されている
。バンプ電極における各電源ピンは、前記図１５と同様である。
この実施例の半導体チップ上のパッド数は、及びＢＧＡ側のピン数は、前記図の実施例
と同じである。本実施例より、ワイヤボンディングタイプのＬＳＩにも適用可能であるこ
とがわかる。
図２７には、この発明に係るＢＧＡ構成の半導体装置の更に他の一実施例の概略断面図
が示されている。この実施例の半導体装置は、マルチチップモジュール（Multi Chip Mod
ule)に向けられている。このマルチチップモジュールは、ベアチップと称されるような著
しく小型の形態にされた複数の半導体チップを一つのパッケージの形態の半導体装置とす
るものである。
特に制限されないが、２つの半導体チップ７０２は、パッケージ基板の一方を主面側に
搭載される。半導体装置７０１の外部端子（バンプ電極）７０９，７１０は、パッケージ
基板の他方の主面側（裏面）に配置される。半導体チップ７０２の電極と、基板パッケー
ジの電極７０４とは、ボンディングワイヤ７０３により接続される。つまり、ワイヤボン
ディングタイプのＢＧＡパッケージにより構成される。
図２８には、上記図２７に示した半導体装置の一実施例の上面図が示されている。図２
９には、上記図２７に示した半導体装置の一実施例の裏面図が示されている。図２８及び
図２９においては、出力回路（Ｉ／Ｏ回路）に動作電圧を供給する電源系が代表として例
示的に示されている。
図２８に示すように、半導体チップ７０２のそれぞれにおいて、電源／グランドピンは
、４つの辺においてそれぞれ２対ずつの２つの半導体チップ７０２により合計８対あるの
に対し、図２９に示すように外部端子の電源／グランドビンは４対のように集約される。
この実施例では、上記出力回路は、３．３Ｖ又は２．５Ｖのような一種類の電源電圧にさ
れるが、前記実施例のように２種類を用意する場合には、それぞれに対応して増加させら
れる。ただし、半導体チップ７０２に設けられる電源供給用電極よりは少なくなるように
集約させられる。この実施例のように、最大の電源／グランド対数を有するチップの電源
／グランドピン数の半分以下でも、本発明によるノイズ低減の効果は得られる。
図３０には、この発明により得られた半導体装置を実装基板に搭載した場合の一実施例
の概略断面図が示されている。実装基板の表面には、前記ＢＧＡパッケージのＬＳＩが搭
載され、実装基板に形成された配線に接続される。このうち、電源経路としては、前記パ
ッケージ基板と同様に内部にＧＮＤプレーンと電源プレーンが設けられて、ＬＳＩの対応
する電源ピンと接続される。この実施例では、上記ＧＮＤプレーンと電源プレーンを介在
させて、実装基板の裏面側に集約させられた電源端子が設けられ、そこに電源安定化のた
のパスコン（バイパスコンデンサ）が接続される。
図３１には、上記実装基板の表面部の一実施例のパターン図が示されている。同図にお
いて、〇で示した電極が前記バンブ電極と接続される接続端（ＢＧＡ受けランド）であり
、それから信号線や電源線を構成する配線が延びている。
図３２には、実装基板の裏面部の一実施例のパターン図が示されている。この実施例の
ように、実装基板の裏面側で電源グランド対を少ない数に集約すると、バイパスコンデン
サを１対の電源／グランド対に１つ設置する事ができる。この為、電源／グランド対数と
同数の少ない数のバイパスコンデンサの実装とすることができる。
上記の実施例から得られる作用効果は、下記の通りである。
（１） 内部回路で形成された信号を出力する複数の出力回路、上記内部回路に対して動
作電圧を供給する第１電圧供給電極及び上記複数の出力回路に対して動作電圧を供給する
複数の第２電圧供給電極を有する半導体チップを表面に搭載し、裏面に外部端子が設けら
れ、複数の配線層を有するパッケージ基板を備え、かかるパッケージ基板の表面に上記半
導体チップの上記第１電圧供給電極に一端が接続される第１電極及び上記複数の第２電圧
供給電極に一端がそれぞれ接続される複数の第２電極、上記表面配線層とは異なる配線層
を含んで上記第２電極をそれぞれを共通に接続する第１配線手段、上記第１電極と上記裏
面に設けられた上記外部端子の対応するものとを接続する第２配線手段、上記第１配線手
段と上記裏面に設けられた上記第２電極よりも少ない数に集約された数の外部端子の複数
とをそれぞれ接続する複数の第３配線手段を設けることにより、電源ノイズを抑制しつつ
、外部電源端子数を削減しあるいは小型化を実現した半導体装置を得ることができるとい
う効果が得られる。
（２） 上記に加えて、上記パッケージ基板に上記第１及び第２電極が形成される配線層
とは異なる配線層を含んで上記半導体チップの内部回路及び複数の出力回路に対して回路
の接地電位を共通に与える第４配線手段及びこれらの第４配線手段を介して接続される複
数の外部端子を設けることより、簡単な構成で上記電源用端子とペアの接地端子を配置す
ることがきるという効果が得られる。
（３） 上記に加えて、上記第２電極よりも少ない数に集約された数を４以上とし、これ
ら４以上の外部端子を上記裏面に外部端子が形成される領域を４等分した領域に分散して
配置させることにより、電源ノイズを低減しつつ効果的に外部端子数を減らすことができ
るという効果が得られる。
（４） 上記に加えて、上記第２電極をそれぞれを共通に接続する第１配線手段を電気的
に分離して２以上の組に分割し、それぞれの組に対して外部端子から異なる動作電圧の供
給を可能とすることにより、柔軟なシステム構成に向けた半導体装置を得ることができる
という効果が得られる。
（５） 上記に加えて、上記半導体チップと上記パッケージ基板の対応する電極同士の接
続をフリップチップ構成とすることにより、小型化が可能になるという効果が得られる。
（６） 上記に加えて、上記半導体チップと上記パッケージ基板の対応する電極同士の接
続をワイヤボンディング構成にすることにより組み立てを簡単に行うことができるという
効果が得られる。
（７） 上記に加えて、上記半導体チップが搭載された位置に対応した裏面の内側に上記
内部回路に動作電圧を供給する外部端子を設け、上記半導体チップが搭載された位置に対
応した裏面の外側に上記出力回路に動作電圧を供給する外部端子及び信号の入力又は出力
用の外部端子を設けることにより、出力回路用の電源プレーンの分離が無くなり、実効イ
ンダクタンスを低減させることができるという効果が得られる。
（８） 上記に加えて、上記半導体チップを２以上とすることにより、高性能の半導体装
置あるいはシステムの小型化を実現できるという効果が得られる。
（９）動作電圧を供給する複数の電源端子、回路の接地電位を供給する複数の接地端子を
有する半導体装置が表面に搭載され、裏面にバイパスコンデンサが設けられる実装基板と
を備え、かかる実装基板の表面に上記半導体装置の上記複数の電源端子一端がそれぞれ接
続される複数の第１電極、上記半導体装置の上記複数の接地端子一端がそれぞれ接続され
る複数の第２電極、上記第１電極が形成される配線層とは異なる配線層を含み、上記第１
電極を共通に接続する第１配線手段、及び上記第２電極を共通に接続する第２配線手段、
上記第１配線手段と上記裏面に設けられた上記第１電極よりも少ない数に集約された数の
第３電極とを接続する第３配線手段及び上記第２電極よりも少ない数に集約された数の第
４電極を接続する第４配線手段、上記第３電極と第４電極間にバイパスコンデンサを設け
ることにより、効率よくバイパスコンデンサを効率よく搭載しすることができるという効
果が得られる。
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記
実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であること
はいうまでもない。例えば、前記図１４において、コア用の電圧１．８Ｖは、前記のよう
にほぼ直流電流した流れないから、端子削減を優先させるなら２個程度まで削減すること
も可能である。Ｉ／Ｏ用の電源は１種類でもよし、３種類以上に増加させてもよい。上記
パッケージ基板を構成する材料は、種々の実施形態を採ることができる。マルチチップ構
成の半導体装置は、パッケージ基板上に第１半導体チップを搭載し、その上に第２半導体
チップを搭載する構成のものであってもよい。また、外部端子と、チップ表面が同方向に
あるキャビティダウンタイプのＢＧＡパッケージにも適用可能である。この発明は、半導
体装置及び電子装置として広く利用できるものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明す
れば、下記の通りである。内部回路で形成された信号を出力する複数の出力回路、上記内
部回路に対して動作電圧を供給する第１電圧供給電極及び上記複数の出力回路に対して動
作電圧を供給する複数の第２電圧供給電極を有する半導体チップを表面に搭載し、裏面に
外部端子が設けられ、複数の配線層を有するパッケージ基板を備え、かかるパッケージ基
板の表面に上記半導体チップの上記第１電圧供給電極に一端が接続される第１電極及び上
記複数の第２電圧供給電極に一端がそれぞれ接続される複数の第２電極、上記表面配線層
とは異なる配線層を含んで上記第２電極をそれぞれを共通に接続する第１配線手段、上記
第１電極と上記裏面に設けられた上記外部端子の対応するものとを接続する第２配線手段
、上記第１配線手段と上記裏面に設けられた上記第２電極よりも少ない数に集約された数
の外部端子の複数とをそれぞれ接続する複数の第３配線手段を設けることにより、電源ノ
イズを抑制しつつ、外部電源端子数を削減しあるいは小型化を実現した半導体装置を得る
ことができる。
この発明は、ＢＧＡ構造のような半導体装置に広く利用できる。
この発明に係る半導体装置の一実施例を示すブロック図である。 この発明に係るＢＧＡ構成の半導体装置の一実施例を示す概略断面図である。 この発明における電源ノイズを説明するための等価回路図である。 上記図３の貫通電流モードでの上記電源供給経路での実効インダクタンスの特性図である。 この発明における電源ノイズを説明するための等価回路図である。 図５の負荷充電モードでの上記電源供給経路での実効インダクタンスの特性図である。 この発明における電源ノイズを説明するための等価回路図である。 図７の負荷放電モードでの上記電源供給経路での実効インダクタンスの特性図である。 この発明に係る半導体装置の一実施例を示す概略裏面図である。 この発明を説明するための電流経路の説明図である。 この発明を説明するための電流経路の説明図である。 この発明に係るパッケージ基板の第１層目（表面）の一実施例を示す配線パターン図である。 この発明に係るパッケージ基板の第２層目の一実施例を示す配線パターン図である。 この発明に係るパッケージ基板の第３層目の一実施例を示す配線パターン図である。 この発明に係るパッケージ基板の第４層目（裏面）の一実施例を示す配線パターン図である。 この発明を説明するための半導体装置の測定結果図である。 この発明に係るパッケージ基板の第１層目（表面）の他の一実施例を示す配線パターン図である。 この発明に係るパッケージ基板の第２層目の他の一実施例を示す配線パターン図である。 この発明に係るパッケージ基板の第３層目の他の一実施例を示す配線パターン図である。 この発明に係るパッケージ基板の第４層目（裏面）の他の一実施例を示す配線パターン図である。 この発明に係るＢＧＡ構成の半導体装置の他の一実施例を示す概略断面図である。 図２１のボンディングワイヤの一実施例を示すパターン図である。 図２２の実施例に対応したパッケージ基板の第１層目（表面）の一実施例を示す配線パターン図である。 図２２の実施例に対応したパッケージ基板の第２層目の一実施例を示す配線パターン図である。 図２２の実施例に対応したパッケージ基板の第３層目の一実施例を示す配線パターン図である。 図２２の実施例に対応したパッケージ基板の第４層目（裏面）の一実施例を示す配線パターン図である。 この発明に係るＢＧＡ構成の半導体装置の更に他の一実施例を示す概略断面図である。 図２７に示した半導体装置の一実施例を示す上面図である。 図２７に示した半導体装置の一実施例を示す裏面図である。 この発明を電子装置を構成する実装基板に適用した場合の一実施例を示す概略断面図である。 図３０の実装基板の表面部の一実施例を示すパターン図である。 図３０の実装基板の裏面部の一実施例を示すパターン図である。
符号の説明
１…内部回路、２…Ｉ／Ｏ回路、３…ＰＫＧ内信号線、４…Ｉ／Ｏ用電源プレーン、５
…内部回路用電源プレーン、６…ＧＮＤ用電源プレーン。

Claims (4)

  1. 複数の第１外部端子、複数の第２外部端子及び複数の第３外部端子を有する複数の外部端子を備えたパッケージ基板と、前記パッケージ基板上に搭載された半導体チップとを含む半導体装置であって、
    前記半導体チップは、
    内部回路と、
    前記内部回路と前記外部端子との間で信号の入出力を行う入出力回路と、
    前記内部回路に対して動作電圧を供給する複数の第１電圧供給電極と、
    前記内部回路に対して接地電位を供給する複数の第１接地電位供給電極と、
    前記入出力回路に対して動作電圧を供給する複数の第２電圧供給電極と、
    前記入出力回路に対して第1接地電位供給電極から供給される電位と同じ接地電位を供給する複数の第２接地電位供給電極とを備え、
    前記パッケージ基板は、
    前記半導体チップの搭載面に設けられ、前記半導体チップの前記複数の第１電圧供給電極と電気的に接続される複数の第１電極、前記複数の第１接地電位供給電極と電気的に接続される複数の第２電極、前記半導体チップの前記複数の第２電圧供給電極と電気的に接続される複数の第３電極、及び前記複数の第２接地電位供給電極と電気的に接続される複数の第４電極を有する第１配線層と、
    前記半導体チップの前記内部回路の前記複数の第１接地電位供給電極及び前記半導体チップの前記入出力回路の前記複数の第２接地電位供給電極とそれぞれ電気的に接続されたグランド用プレーンを有する第２配線層と、
    前記複数の第１電極と電気的に接続される前記内部回路用の第１電源用プレーン、及び前記複数の第３電極と電気的に接続され、かつ前記第１電源用プレーンと電気的に分離された第２電源用プレーンを有する第３配線層と、
    前記第１電源用プレーンと電気的に接続される前記複数の第１外部端子、前記第２電源プレーンと電気的に接続される前記複数の第２外部端子及び前記グランド用プレーンと電気的に接続される前記複数の第３外部端子が設けられる第４配線層とを備え、
    前記複数の第２外部端子は、対を成すように、互いに隣り合う位置に設けられ、
    前記複数の第３外部端子は、対を成すように、互いに隣り合う位置に設けられていることを特徴とする半導体装置。
  2. 請求項１において、
    前記パッケージ基板の平面形状は四角形から成り、
    前記複数の第１外部端子、前記複数の第２外部端子及び前記複数の第３外部端子は、前記パッケージ基板の各辺に沿って設けられており、
    前記複数の第２外部端子は、各辺の中央部に設けられ、
    前記複数の第３外部端子は、各辺の中央部に設けられていることを特徴とする半導体装置。
  3. 請求項２において、
    前記複数の第１外部端子、前記複数の第２外部端子及び前記複数の第３外部端子は、前記パッケージ基板の各辺に沿って、かつ複数列に亘って設けられており、
    前記複数の第２外部端子は、各辺の中央部で、かつ内側の列に設けられ、
    前記複数の第３外部端子は、各辺の中央部で、かつ内側の列に設けられていることを特徴とする半導体装置。
  4. 請求項３において、
    前記複数の第１外部端子は、前記複数の第１電極よりも少ない数に集約されて前記第１電源用プレーンに対応して分散して配置され、
    前記複数の第２外部端子は、前記第３電極よりも少ない数に集約されて前記第２電源用プレーンに対応して分散して配置され、
    前記複数の第３外部端子は、前記第２電極及び第４電極の総数よりも少ない数に集約されて前記グランド用プレーンに対応して分散して配置されていることを特徴とする半導体装置。
JP2008213505A 2008-08-22 2008-08-22 半導体装置 Withdrawn JP2009010410A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213505A JP2009010410A (ja) 2008-08-22 2008-08-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213505A JP2009010410A (ja) 2008-08-22 2008-08-22 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006154886A Division JP2006245613A (ja) 2006-06-02 2006-06-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2009010410A true JP2009010410A (ja) 2009-01-15

Family

ID=40325106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213505A Withdrawn JP2009010410A (ja) 2008-08-22 2008-08-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2009010410A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207775A (ja) * 2015-04-20 2016-12-08 ローム株式会社 プリント配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207775A (ja) * 2015-04-20 2016-12-08 ローム株式会社 プリント配線基板

Similar Documents

Publication Publication Date Title
JP4387076B2 (ja) 半導体装置
US10159144B2 (en) Semiconductor device
JP6429647B2 (ja) 半導体装置
TWI545725B (zh) 半導體裝置，半導體裝置之設計方法，半導體裝置之設計裝置及程式
US10043755B2 (en) Electronic device
WO2020066797A1 (ja) 半導体集積回路装置および半導体パッケージ構造
KR20100002113A (ko) 반도체장치 및 반도체 집적회로
JP4707095B2 (ja) 半導体回路
WO2006011477A1 (ja) 半導体装置
US11251125B2 (en) Semiconductor integrated circuit device
JP5658640B2 (ja) 半導体装置
US6646342B2 (en) Semiconductor chip and multi-chip module
US11101206B2 (en) Semiconductor device and electronic device
US8587117B2 (en) Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
TWI770287B (zh) 半導體裝置
JP2009010410A (ja) 半導体装置
JP2020150192A (ja) 電子装置
JP2006245613A (ja) 半導体装置
JP2008147438A (ja) 半導体装置
US8698325B2 (en) Integrated circuit package and physical layer interface arrangement
JP2012204575A (ja) 半導体装置
JP2006278449A (ja) 半導体装置
US8669593B2 (en) Semiconductor integrated circuit
JP4889667B2 (ja) 半導体装置
CN116759402A (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080903

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091126

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091125