JP2021517737A - 選択的ボンドアウトのための電源島セグメンテーション - Google Patents

選択的ボンドアウトのための電源島セグメンテーション Download PDF

Info

Publication number
JP2021517737A
JP2021517737A JP2020548716A JP2020548716A JP2021517737A JP 2021517737 A JP2021517737 A JP 2021517737A JP 2020548716 A JP2020548716 A JP 2020548716A JP 2020548716 A JP2020548716 A JP 2020548716A JP 2021517737 A JP2021517737 A JP 2021517737A
Authority
JP
Japan
Prior art keywords
power
circuit block
mesh
power mesh
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020548716A
Other languages
English (en)
Other versions
JP7317848B2 (ja
Inventor
カー、ベンジャミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of JP2021517737A publication Critical patent/JP2021517737A/ja
Application granted granted Critical
Publication of JP7317848B2 publication Critical patent/JP7317848B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts

Abstract

半導体チップは、基板上に形成された半導体ダイと、前記基板上に形成された第１の電源メッシュと、前記基板上に形成され前記第１の電源メッシュから電気的に分離された第２の電源メッシュとを含む。前記半導体チップは、前記基板上に形成され、前記第１の電源メッシュに電気的に接続された第１の回路ブロックと、前記基板上に形成され、前記第２の電源メッシュに電気的に接続された第２の回路ブロックとをさらに含む。前記第１の回路ブロックおよび前記第２の回路ブロックは、第１の複数の外部回路接続部および第２の複数の外部回路接続部にそれぞれ通信可能に結合される。前記半導体チップは、前記基板上に形成された一つ以上の第１の信号ピンおよび一つ以上の第２の信号ピンをさらに含み、前記第１および第２の信号ピンは外部信号を受信するように設計されている。

Description

本発明は、半導体デバイスの回路機能に選択的に電力を供給するためのシステムおよび方法に関する。
半導体チップは、しばしば商業的に製造され、結果として得られるデバイスにおいて必要とされてもよいし、または必要とされなくてもよい様々な回路を有する。単一の半導体ダイは、複数のチップ製品を作成するために使用され得、これらチップ製品のうちの幾つかは追加の機能を必要とする。結果として、幾つかのデバイスは、それらの意図された最終用途に基づき過剰にプロビジョニングされる。
従って、今日の半導体デバイスを意図された最終用途に応じてよりカスタマイズできるように設計する、という未充足のニーズが存在する。
ある観点では、半導体チップは、基板上に形成された半導体ダイを具備し、前記基板上に形成された第１の電源メッシュ（ｐｏｗｅｒ ｍｅｓｈ）と、前記基板上に形成され、前記第１の電源メッシュから電気的に分離された第２の電源メッシュとを含む。前記半導体ダイは、さらに、前記基板上に形成され前記第１の電源メッシュに電気的に接続された第１の回路ブロックを含んでおり、前記第１の電源メッシュは前記第１の回路ブロックに電力を供給するように構成されている。前記半導体ダイは、前記基板上に形成され前記第２の電源メッシュに電気的に接続された第２の回路ブロックを含んでおり、前記第２の電源メッシュは前記第２の回路ブロックに電力を供給するように構成されている。第１の複数の外部回路接続部は、前記第１の回路ブロックに通信可能に結合し、前記第２の回路ブロックから通信的に分離されている。第２の複数の外部回路接続部は、前記第２の回路ブロックに通信可能に結合し、前記第１の回路ブロックから通信的に分離されている。前記基板上に形成された一つ以上の第１の信号ピンは、第１の一つ以上の外部信号を受信するように通信可能に結合するように構成され、前記基板に形成された一つ以上の第２の信号ピンは、第２の一つ以上の外部信号を受信するように通信可能に結合するように構成されている。
別の観点では、基板上に形成された半導体ダイを製造する方法は、前記基板上に第１の回路ブロックを形成することと、前記基板上に第２の回路ブロックを形成することと、前記半導体ダイを第１の電源メッシュと、電気的に分離された第２の電源メッシュとにセグメント化することとを含み、前記第１の電源メッシュは、前記第１の回路ブロックに電気的に結合され、前記第１の回路ブロックに電力を供給するように構成されており、前記第２の電源メッシュは、前記第２の回路ブロックに電気的に接続され、前記第２の回路ブロックに電力を供給するように構成されている。前記製造方法は、また、前記第２の回路ブロックから通信的に分離された第１の複数の外部回路接続部を、前記第１の回路ブロックに通信可能に結合することと、第２の複数の外部回路接続部が前記第１の回路ブロックから通信的に分離されるように、前記第２の複数の外部回路接続部を前記第２の回路ブロックに通信可能に結合することとを含む。前記製造方法は、また、前記第１の電源メッシュを一つ以上の第１の信号ピンに接続することを含み、前記一つ以上の第１の信号ピンは、一つ以上の外部信号を受信するように構成されている。また、前記製造方法は、前記第２の電源メッシュを一つ以上の第２の信号ピンに接続することを含み、前記一つ以上の第２の信号ピンは、一つ以上の外部信号を受信するように構成されている。
図１Ａは、第１および第２の回路ブロックに電力を供給するセグメント化された電源メッシュを有する半導体デバイスのブロック図である。 図１Ｂは、電源メッシュのブロック図である。 図２は、セグメント化された電源メッシュを有する半導体ダイのブロック図である。 図３は、全てのセグメントに電力が供給されるセグメント化された電源メッシュを有する半導体デバイスのブロック図である。 図４は、一つの電源メッシュに関連付けられた非稼働の回路ブロックを有するセグメント化された電源メッシュを有する半導体デバイスのブロック図である。 図５は、外部回路またはデバイスに接続された複数の電気的に分離された電源メッシュを有する半導体デバイスのブロック図である。 図６は、複数のパッケージボールを除去したフリップチップ半導体デバイスのブロック図である。 図７は、セグメント化された電源メッシュを有する半導体ダイを製造する方法を図示したフローチャートである。
図１Ａは、第１および第２の回路ブロックに電力を供給するセグメント化された電源メッシュそれぞれを有する半導体デバイス１００のブロック図である。半導体デバイス１００は、パッケージ１０２と、半導体ダイ１０４と、第１の回路ブロック１０６と、第２の回路ブロック１０８と、第１の電源メッシュ１１０と、第２の電源メッシュ１１２とを含む。基板１０３は半導体ダイ１０４の基部を形成し、半導体ダイ１０４は、半導体デバイス１００を形成するためにパッケージ１０２に接合されることができる。基板１０３上の半導体ダイ１０４の回路の一部は、第１の回路ブロック１０６を形成する。第１の回路ブロック１０６は、入出力信号あるいはバスのような第１の外部回路接続部１１４および第２の外部回路接続部１１６に通信可能に結合する。ここで、信号あるいはバスは、アナログあるいはデジタルであり得る。アナログの信号あるいはバスの例は、ＤＣ電圧、オーディオ、超音波、あるいは高周波（ＲＦ）入出力を含む。デジタルのデータ信号あるいはバスの例は、ロジック信号、ＵＳＢ，ＳＡＴＡ，ＰＣＩｅのようなシリアルデータバス、または、ＤＲＡＭあるいはＮＡＮＤフラッシュメモリチャンネルのようなパラレルデータバスを含む。第１の外部回路接続部１１４および第２の外部回路接続部１１６は、第２の回路ブロック１０８から通信的に分離される。半導体ダイ１０４上に形成された第１の電源メッシュ１１０は、第１の回路ブロック１０６に電気的に接続する。第１の電源メッシュ１１０は、第１の信号ピン１２８と第２の信号ピン１３０とを含む。第１の信号ピン１２８は、パッケージ１０２上に配置された第１の外部端子１２２に結合し、第２の信号ピンは、パッケージ１０２上に配置された第２の外部端子１２４に結合する。分かりやすくするために第１の電源メッシュ１１０は、二つの信号ピンによって二つの外部端子のみに結合するように示されているが、任意の数の外部端子および信号ピンが使用され得る。
図１Ｂは、電源メッシュ１０１の構成をさらに図示しており、この電源メッシュは、例えば、図１Ａの第１の電源メッシュ１１０あるいは第２の電源メッシュ１１２、またはその他の電源メッシュであってもよい。第１の電源メッシュ１１０は半導体ダイ１０４の複数の層に形成される。一つ以上の層に形成された複数の第１の接続部１０７ａ、１０７ｂ、および１０７ｃは、グランド１１３（ＶＳＳ）に結合する。一つ以上の層に形成された複数の第２の接続部１０９ａ、１０９ｂ、１０９ｃ、および１０９ｄは、電源１１１（ＶＤＤ）に結合する、ここで、複数の第１の接続部１０７ａ、１０７ｂおよび１０７ｃと、複数の第２の接続部１０９ａ、１０９ｂ、１０９ｃ、および１０９ｄとは、それぞれ異なる層に形成されている。複数の第１の接続部１０７ａ、１０７ｂおよび１０７ｃと、複数の第２の接続部１０９ａ、１０９ｂ、１０９ｃ、および１０９ｄとは、絶縁層によって分離された層に形成されている。複数の第１の接続部１０７ａ、１０７ｂおよび１０７ｃと、複数の第２の接続部１０９ａ、１０９ｂ、１０９ｃ、および１０９ｄとは、それぞれ、グランドと電源に結合され得る。グランドあるいは電源のいずれかに接続されたワイヤを含む様々な層は、第１の電源メッシュ１１０を形成する。ワイヤの層それぞれは、信号ピンあるいはパッケージボールを通して外部の電源あるいはグランド電源に結合され得る。信号ピンを使用する実施形態では、電源メッシュの層それぞれは、ボンドアウト（ｂｏｎｄ−ｏｕｔ）中に電源あるいはグランド信号に接続される。ボールグリッドアレイが使用される実施形態では、電源メッシュの層それぞれは、フリップチップパッケージ自体に配置されたパッケージボールによって電源あるいはグランド信号に接続される。
半導体ダイ１０４の回路の別の部分は、第２の回路ブロック１０８を形成し、この第２の回路ブロック１０８は、第３の外部回路接続部１１８および第４の外部回路接続部１２０に通信可能に結合する。第３の外部回路接続部１１８と第４の外部回路接続部１２０とは、第１の回路ブロック１０６から通信的に分離される。半導体ダイ１０４上に形成された第２の電源メッシュは、第２の回路ブロック１０８に電気的に接続する。第２の電源メッシュ１１２は、第３の外部端子１３２および第４の外部端子１３４にそれぞれ結合する第３の信号ピン１３２および第４の信号ピン１３４を含む。分かりやすくするために、第２の電源メッシュ１１２は、二つの信号ピンによって二つの外部端子のみに結合するように示されているが、任意の数の端子および信号ピンが使用され得る。第１の電源メッシュ１１０は、第２の電源メッシュ１１２から電気的に分離された状態に維持される。
第１の回路ブロック１０６と第２の回路ブロック１０８とは、それぞれ異なる機能を提供し得、あるいは、同じまたは類似する機能に向けられ得る。例えば、いくつかの実施形態では、第１の回路ブロック１０６および第２の回路ブロック１０８は、第１の外部回路接続部１１４、第２の外部回路接続部１１６、第３の外部回路接続部１１８、および第４の外部回路接続１２０によって、複数の外部回路あるいはデバイス（図示せず）に結合されたコントローラであってもよい。第１の回路ブロック１０６および第２の回路ブロックの各々は二つの接続された外部回路接続部を有するように図示されているが、第１の回路ブロック１０６および第２の回路ブロック１０８は、任意の数の外部回路接続部、例えば、外部回路あるいはデバイスに結合するための１６個の外部回路接続部に結合され得る。一つの実施形態では、第１の回路ブロック１０６および第２の回路ブロック１０８の各々は、８個の外部回路接続部に通信可能に結合する。
第１の電源メッシュ１１０および第２の電源メッシュ１１２は、半導体ダイ１０４内の第１の回路ブロック１０６および第２の回路ブロック１０８にそれぞれ重ね合わる（ｏｖｅｒｌａｙ）ように図示されているが、必ずしもそうである必要はない。第１の電源メッシュ１１０は、第１の回路ブロック１０６に関連付けられているが、第１の回路ブロック１０６に幾何学的に一致する必要はなく、または、半導体ダイ１０４の垂直あるいは水平面において第１の回路ブロック１０６に対していかなる特定の関係で配置される必要もない。同じことが第２の電源メッシュ１１２および第２の回路ブロック１０８にも当てはまる。
半導体ダイ１０４全体にわたる単一の電源メッシュではなく、第１の回路ブロック１０６および第２の回路ブロック１０８に電力を供給する分離された電源メッシュそれぞれを設けることは、第１の電源メッシュまたは第２の電源メッシュのそれぞれに電力を供給しないことによって、第１の回路ブロックまたは第２の回路ブロックのそれぞれを非稼働状態のままにすることを可能にする。
半導体デバイス１００のいくつかの実装例では、第１の回路ブロック１０６および第２の回路ブロック１０８の双方が電力を受け取る。第１の回路ブロック１０６は、第１の信号ピン１２８によって第１の外部端子１２２に接続された第１の電源メッシュ１１０から電力が供給され得、また、第２の信号ピン１３０によって第２の外部端子１２４に接続された第１の電源メッシュ１１０からグランド接続され得る。図１Ｂで示されるように、第１の電源メッシュ１１０は、半導体ダイ１１０における接続部の異なる層を介してグランドおよび電源に結合される。同様に、第２の回路ブロック１０８は、第３の信号ピン１３６によって第３の外部端子１３２に接続された第２の電源メッシュ１１２から電力が供給され得、また、第４の信号ピン１３８によって第４の外部端子１３４に接続された第１の電源メッシュ１１０からグランド接続され得る。外部端子が第１の回路ブロック１０６および第２の回路ブロック１０８の双方に電力を供給するこの実施形態では、第１の回路ブロック１０６および第２の回路ブロック１０８は、結合された外部回路接続部を介して外部回路あるいはデバイスと通信し得、または、第１の回路ブロック１０６および第２の回路ブロック１０８の内部回路に応じた他の動作を行い得る。
半導体デバイス１００の他の実施形態では、第１の回路ブロック１０６または第２の回路ブロック１０８は、稼働しないように構成される。第１の回路ブロック１０６は、電力を受け取らず、代わりに、第１の外部端子１２２および第２の外部端子１２４によって第１の電源メッシュ１１０からグランド接続される。第１の信号ピン１２８および第２の信号ピン１３０を、電源ではなく、グランドに接続することは、第１の電源メッシュが電力を引き込むことを防止する。いくつかの実施形態では、第１の電源メッシュ１１０は、第１の外部端子１２２と第２の外部端子１２４とのうちの一つによってグランドに結合され、追加の信号ピンそれぞれは、電源またはグランドのいずれにも結合されなくてもよい。第２の回路ブロック１０８は、第３の信号ピン１３６に第３の外部端子１３２から結合された第２の電源メッシュ１１２から電力が供給され得、また、第４の信号ピン１３８に接合された第４の外部端子１３４からグランド接続され得る。本実施形態では、第３の外部端子１３２は、第２の回路ブロック１０８に電力を供給して、結合された第３の外部回路接続部１１８および第４の外部回路接続部１２０を介して第２の回路ブロック１０８と外部回路あるいはデバイス（不図示）との間の通信を可能にする。しかし、第１の電源メッシュ１１０と第２の電源メッシュ１１２とは電気的に分離されているため、第２の回路ブロック１０８に電力を供給することは、第１の回路ブロック１０６に影響を与えない。さらに、電源メッシュそれぞれは、電気的に分離されており、且つ別々に電源あるいはグランド電源に結合しているため、第１の回路ブロック１０６では、第２の回路ブロック１０８への電力供給中に漏れ電流が生じない。
第１の電源メッシュ１１０と第２の電源メッシュ１１２とを電気的に分離することは、単一の半導体ダイ１０４を使用して、様々な数の有効な回路ブロックを有する複数の半導体ダイを作成することを可能にする。上述のように、回路ブロックそれぞれは、第１のデバイス、第２のデバイスのような、多数の外部回路またはデバイスのためのコントローラであり得、第１のデバイスは、半導体ダイから作成され、電気的に分離された電源メッシュによって電力が供給される二つの回路ブロックに結合された第１の個数を含み、それよりも少ない個数の外部回路またはデバイスを含むように意図された同じ半導体ダイから作成された第２のデバイスは、電力が供給されない一つの非稼働の回路ブロックを含む。使われていない外部回路接続部に接続された回路ブロックには、電力が供給される必要がないためである。このような方法によって製造された異なる製品は、機能的に異なっていてもよいし、あるいは、ここで記述された例のように、削減された機能および対応したデバイスサイズを提供してもよい。
複数の製品の製造において単一のシリコンダイを使用することは、コスト効率が良く、各製品を意図された最終用途のためにカスタマイズすることを可能にする。さらに、未使用の回路ブロックに電力を供給しないことは、削減された機能モードにおけるデバイスの全体的な電力を削減する。未使用の回路への電力を除去するために、内部電力スイッチセルを備えた一つの電源メッシュの代わりに、「電源島（ｐｏｗｅｒ ｉｓｌａｎｄｓ）」を形成する複数の電気的に分離された電源メッシュを利用することは、スイッチベースのシステムに存在する漏れ電流を削減する。
図２は、図１Ａのようにセグメント化された電源メッシュを有する半導体ダイ２００のブロック図である。半導体ダイ２００は、メイン電源メッシュ２０８と、第１の電源メッシュ２０２と、第２の電源メッシュ２０４と、第３の電源メッシュ２０６とを含む。便宜上、電源ピン２１０とグランドピン２１２の二つにのみラベルが付けられているが、半導体ダイ２００は、複数の電源およびグランド信号ピンを含む。グランドおよび電力を供給する他の信号ピンそれぞれは、灰色および黒色の点として、半導体ダイ２００にわたって示されている。図１Ｂにおいて図示されるように、グランドピンおよび電源ピンは、電源あるいはグランドに接続されることを目的とした半導体ダイ２００の様々な層で電源メッシュに接続されよう。
第１の電源メッシュ２０２と、第２の電源メッシュ２０４と、第３の電源メッシュ２０６とは、メイン電源メッシュ２０８から電気的に分離されている。第１の電源メッシュ２０２と第２の電源メッシュ２０４は電気的に結合され得、また、さらに第３の電源メッシュ２０６から電気的に分離され得る。第１の電源メッシュ２０２、第２の電源メッシュ２０４、および第３の電源メッシュ２０６は、メイン電源メッシュ２０８から電気的に分離される「電源島」を形成する。これによって、電源メッシュそれぞれに結合された回路および入出力セルを、デバイスの意図される最終用途に応じて有効または無効にすることができる。
例えば、第１の電源メッシュ２０２および第２の電源メッシュ２０４に関連する回路がデバイスにおいて使用されることが意図されていない場合、使用されない回路に関連した第１の電源メッシュ２０２および第２の電源メッシュ２０４は、第１の電源メッシュ２０２および第２の電源メッシュ２０４をグランド電源のみに結合することによって、電力が供給されないようにすることができる。従って、使用されない回路は、電力を引き込まない。
関連する回路がチップの意図された用途のために電力が供給されることを必要とするならば、第１の電源メッシュ２０２、第２の電源メッシュ２０４および第３の電源メッシュ２０６によって作成された電源島それぞれは、電源（「ＶＤＤ」）に接続されることができる。あるいは、関連する回路のすべてがチップの意図された用途のために必要とされないならば、第１の電源メッシュ２０２と、第２の電源メッシュ２０４と、第３の電源メッシュ２０６とのうちの幾つかあるいはすべては、グランド（「ＶＳＳ」）にのみ接続されることができる。これは、外部端子が回路の部分集合にのみ電力を供給する半導体ダイ２００の機能削減バージョンをもたらし、これによって電力を節約する。
電気的に分離された電源メッシュそれぞれを電源あるいはグランド電源に直接的に結合することは、スイッチを使用するシステムに比べ電力を節約する。なぜなら、回路ブロックへの電力をオンまたはオフするために使用されるダイ上のスイッチそれぞれは、それらスイッチがオフの時でさえ、漏れ電力を消費するためである。電源またはグランドへの電源メッシュそれぞれのボンドアウトまたは接続中に、デバイスの機能はそのデバイスの意図された最終用途に設定される。このとき、関連する回路への電力の分配を有効または無効にするために、第１の電源メッシュ２０２、第２の電源メッシュ２０４および第３の電源メッシュ２０６をグランド電源および／または電源に接続することは、デバイスの機能を設定する。
第１の電源メッシュ２０２、第２の電源メッシュ２０４および第３の電源メッシュ２０６は、半導体ダイ内の信号ピンそれぞれからパッケージ上の外部端子（図示せず、例えば、図１Ａにおける第１および第２の外部端子１２２、１２４と、パッケージ１０２）それぞれにボンドアウトすることによって、グランド電源および／または電源に結合する。あるいは、ボールグリッドアレイを使用するいくつかの実施形態では、第１の電源メッシュ２０２、第２の電源メッシュ２０４および第３の電源メッシュ２０６は、パッケージ上に配置されたボールパッドからボンドアウトすることによって、電源および／またはグランド電源に結合する。特定の部分をボンドアウトすることによってデバイスの機能を単に選択するのではなく、電源島を使用することは、不必要な回路を選択的に無効化することを可能にする。このように、個々の回路および機能それぞれは、共通の半導体ダイから作られたチップの異なるバージョンのためにオンあるいはオフされ得る。
フリップチップがパッケージとして使用される実施形態では、フリップチップパッケージは、ボンディングワイヤーを必要とせずに半導体ダイ上に直接置かれる。電源島は、電源メッシュを電源およびグランド電源に接続するためにボンドアウトを必要とするチップと同様に、フリップチップパッケージにおいても使用することができる。フリップチップパッケージが使用される実装例においては、チップがフリップチップパッケージに一旦結合されると、ダイの面へのアクセスが失われ、半導体ダイに対する更なる接続または変更が妨げられる。
一つの実施形態では、図２において、チップの機能削減バージョンに必要とされない回路ブロックそれぞれと関連付けられた第１の電源メッシュ２０２、第２の電源メッシュ２０４、および第３の電源メッシュ２０６は、メイン電源メッシュ２０８からセグメント化される。第１の電源メッシュ２０２、第２の電源メッシュ２０４、および第３の電源メッシュ２０６の各々は、グランド（ＶＳＳ）に接続し、且つ電力を受け取らない。チップのフル機能バージョンのために、これら三つの電源メッシュにそれぞれ関連付けられた回路を必要とする別の実施形態では、第１の電源メッシュ２０２、第２の電源メッシュ２０４、および第３の電源メッシュ２０６に関連付けられた回路それぞれは、電力の供給を必要とするので、第１の電源メッシュ２０２、第２の電源メッシュ２０４、および第３の電源メッシュ２０６の各々は、電源（ＶＤＤ）に接続する。このような実施形態では、第１の電源メッシュ２０２と、第２の電源メッシュ２０４と、第３の電源メッシュ２０６とは、一つ以上の異なる電源に接続するか、あるいはどちらの例でも電力を受け取るメイン電源メッシュに関連付けられた回路と同じ電源に接続する。
図３は、全てのセグメントに電力が供給されるセグメント化された電源メッシュを有する半導体デバイス３００のブロック図である。半導体デバイス３００は、パッケージ３０２と、基板３０３上に形成された半導体ダイ３０４とを含み、半導体ダイ３０４は、メイン電源メッシュ３０５と、第１の電源メッシュ３０６と、第２の電源メッシュ３０８と、第３の電源メッシュ３１０とを有する。半導体ダイ３０４は、電源メッシュそれぞれを外部の電源およびグランド電源に接続するための複数の信号ピンを含む。
半導体デバイスは、パッケージ３０２に接合された半導体ダイ３０４を含み、パッケージ３０２は、半導体ダイの電源メッシュそれぞれに電力を供給およびグランド接続するために、半導体ダイ３０４の信号ピンそれぞれに通信可能に結合するように設計された複数の外部端子を含む。第１の電源メッシュ３０６は、第１の信号ピン３３０から第１の外部端子３１４への接続によって電力が供給され得る。第２の信号ピン３３２から第２の外部端子３１２への接続は、第１の電源メッシュ３０６をグランド接続する。第１の信号ピン３３０と第２の信号ピン３３２のみがパッケージ３０２上の外部端子と結合するように描かれているが、電源メッシュ内の任意の数の信号ピンが外部端子それぞれに結合されることができる。
第２の電源メッシュ３０８は、第３の信号ピン３３４から第３の外部端子３１８への接続によって電力が供給され得る。第４の信号ピン３３６から第４の外部端子３１６への接続は、第２の電源メッシュ３０８をグランド接続する。第３の電源メッシュ３１０は、第５の信号ピン３４２から第５の外部端子３２２への接続によって電力が供給され得る。第６の信号ピン３４０から第６の外部端子３２０への接続は、第３の電源メッシュ３１０をグランド接続する。メイン電源メッシュ３０５は、第７の信号ピン３４４から第７の外部端子３２４への接続によって電力が供給され得る。第８の信号ピン３４６から第８の外部端子３２８への接続は、メイン電源メッシュ３０５をグランド接続する。
メイン電源メッシュ３０５と、第１の電源メッシュ３０６と、第２の電源メッシュ３０８と、第３の電源メッシュ３１０との各々は、電力が供給され、且つグランド接続されているため、結果として得られるデバイスにおいては、これら電源メッシュの各々に関連付けられた回路は、電力が供給される。いくつかの実施形態において、メイン電源メッシュ３０５、第１の電源メッシュ３０６、第２の電源メッシュ３０８および第３の電源メッシュ３１０は、同じ電源およびグランド電源に結合する。他の実施形態においては、メイン電源メッシュ３０５と、第１の電源メッシュ３０６と、第２の電源メッシュ３０８と、第３の電源メッシュ３１０とのうちの少なくとも一つは、一つ以上の異なる電源に結合する。このような実施形態においては、第１の電源メッシュ３０６と、第２の電源メッシュ３０８と、第３の電源メッシュ３１０とは、メイン電源メッシュ３０５から電気的に分離されているため、メイン電源メッシュの電源がオンである間、異なる電源に接続されている任意の電源メッシュは、デバイスを低消費電力状態に移行させるために、電力を受け取れる機能を維持しつつ、電源にて電源を落とされることができる。
図４は、一つのセグメントが非稼働であるセグメント化された電源メッシュを有する半導体デバイス４００のブロック図である。半導体デバイス４００は、パッケージ４０２に接合された半導体ダイ４０４を含む。半導体ダイは、基板４０３上に形成され、半導体ダイ４０４は、メイン電源メッシュ４０５と、第１の電源メッシュ４０６と、第２の電源メッシュ４０８と、第３の電源メッシュ４１０とを有する。半導体デバイス４００は、電源メッシュそれぞれに電力を供給し且つグランド接続するために、パッケージ４０２上の外部端子に接続するための複数の信号ピンを含む。
パッケージ４０２は、外部信号を受信するように設計された複数の外部端子を含む。第１の電源メッシュ４０６は、第１の信号ピン４３０から第１の外部端子４１４への接続と、第２の信号ピン４３２から第２の外部端子４１２への接続によって、電力が供給されてもよい。第１の電源メッシュ４０６は、どの電源（ＶＤＤ）にも結合しておらず、どの電源（ＶＤＤ）によっても電力が供給されない。第１の信号ピン４３０と第２の信号ピン４３２のみが外部端子に結合するように描かれているが、電源メッシュ内の任意の数の信号ピンが外部端子それぞれに結合されることができる。
第２の電源メッシュ４０８は、第３の信号ピン４３４から第３の外部端子４１８への接続と、第４の信号ピン４３６から第４の外部端子４１６への接続によって、グランド電源（ＶＳＳ）に結合する。第２の電源メッシュ４０８は、電源に結合しておらず、電源から電力が供給されない。
第３の電源メッシュ４１０は、第５の信号ピン４４２から、電源（ＶＤＤ）を受け取る第５の外部端子４２２への接続によって、電力が供給される。第３の電源メッシュ４１０は、第６の信号ピン４４０から第６の外部端子４２０への接続によってグランド電源（ＶＳＳ）に結合する。メイン電源メッシュ４０５は、第７の信号ピン４４４から、電源（ＶＤＤ）を受け取る第７の外部端子４２４への接続によって、電力が供給される。メイン電源メッシュ４０５は、第８の信号ピン４４６から第８の外部端子４２８への接続によってグランド電源（ＶＳＳ）に結合する。
図３のように、メイン電源メッシュ４０５、第１の電源メッシュ４０６、第２の電源メッシュ４０８、および第３の電源メッシュ４１０は、電源島それぞれを形成する。この場合、第１の電源メッシュ４０６および第２の電源メッシュ４０８には電力が供給されず、その結果、これらの電源メッシュの各々に関連付けられた回路は、デバイスにおいて機能しない。
第１の電源メッシュ４０６および第２の電源メッシュ４０８はボンドアウト中に電源に通信可能に結合されないので、結果として得られるデバイスは、全てのセグメントを選択的にパワーアップまたはパワーダウンできる図３のデバイスに比較して、恒久的なより低電力のオプションである。このように、デバイスの機能性は、ボンドアウト中または半導体ダイへのフリップチップの半田付け中に決定される。上述のように、フリップチップパッケージの使用においてはボンドアウトは必要とされないが、一旦フリップチップパッケージが半導体ダイに結合されると、半導体ダイの面へのアクセスが失われる。従って、フリップチップパッケージが半導体ダイに半田付けされるときに、デバイスの機能性が決定される。しかし、フリップチップパッケージのパッケージボールへの信号ピンあるいはダイバンプの接続は、フリップチップパッケージを半導体ダイに半田付けした後でも決定することができる。
電気的に分離された第１の電源メッシュ４０６および第２の電源メッシュ４０８に電力が供給されていない半導体デバイス４００は、第３の電源メッシュ４１０とメイン電源メッシュ４０５とに電源およびグランドが印加されている間、いかなる漏れ電流の発生も防止する。第１の電源メッシュ４０６および第２の電源メッシュ４０８から電源への接続は存在しないため、これらのメッシュセグメントそれぞれによって消費される電力はゼロである。
いくつかの実施形態では、電源島の使用は、半導体ダイの再使用あるいは再パッケージを可能にする。電気的に分離された電源メッシュそれぞれに関連付けられた回路ブロックはデバイスのフル機能および機能削減バージョンの両方に存在しているので、半導体ダイ上の回路は、関連する電源メッシュに電力が供給されているか否かにかかわらず、維持される。ダイが機能削減された最終用途用に最初にパッケージ化された場合、そのダイは、未使用回路に関連付けられた電源メッシュそれぞれへの電力の供給および再接続によって、デバイスのフル機能の最終用途のバージョンで再パッケージ化または再使用され得る。未使用の回路ブロックは、未使用の回路ブロックに電力が供給されるのを妨げるほど物理的にダメージを受けていないため、その未使用の回路ブロックは、フル機能を有する再パッケージ化されたデバイスにおいて、電力が供給され且つ利用され得る。
さらに、いくつかの実施形態では、電源島の使用は、未使用回路の領域における半導体ダイの製造不良を許容することを可能にする。電力の供給されない電源島に関連した回路の不良は、この回路は電力が供給されるあるいはオンされることはないので、見逃しあるいは受け入れ可能である。
図５は、外部回路あるいはデバイスに結合された複数の電気的に分割された電源メッシュを有する半導体デバイス５００のブロック図である。半導体デバイス５００は、パッケージ５０２と、基板５０３上に形成された半導体ダイ５０４を含み、半導体ダイ５０４は、メイン電源メッシュ５０５と、第１の電源メッシュ５０６と、第２の電源メッシュ５１０とを有する。半導体デバイス５００は、外部の電源およびグランド電源に接続するための複数の信号ピンを含む。
パッケージ５０２は、外部信号を受信するように通信可能に結合されるように構成された複数の外部端子を含む。第１の電源メッシュ５０６は、第１の信号ピン５３０から第１の外部端子５１４への接続と、第２の信号ピン５３２から第２の外部端子５１２への接続とによって、グランド電源（ＶＳＳ）に結合する。第１の電源メッシュ５０６は、電源（ＶＤＤ）に結合しておらず、電源（ＶＤＤ）から電力を受け取らない。第１の電源メッシュ５０６に関連付けられた半導体ダイの回路の一部に形成される回路ブロック（不図示）は、第１の外部回路接続部５５６、および第２の外部回路接続部５５４に通信可能に結合する。第１の外部回路接続部５５６、および第２の外部回路接続部５５４は、どの外部回路あるいはデバイスにも結合しない。第１の信号ピン５３０と第２の信号ピン５３２のみが外部端子に結合するように描かれているが、電源メッシュ内の任意の数の信号ピンが外部端子それぞれに結合されることができる。
第２の電源メッシュ５１０は、電力を受け取る第３の外部端子５２２に対する第３の信号ピン５４２からの接続によって、電力が供給される。第２の電源メッシュ５１０は、第４の信号ピン５４０から第４の外部端子５２０への接続によって、グランド電源（ＶＳＳ）に結合する。第２の電源メッシュ５１０に関連付けられたダイ内の回路に形成された回路それぞれは、第３の外部回路接続部５６２および第４の外部回路接続部５６４に通信可能に結合する。第３の外部回路接続部５６２は、第１の外部回路あるいはデバイス５５８に通信可能に結合し、第４の外部回路接続部５６４は、第２の外部回路あるいはデバイス５６０に通信可能に接続する。第２の電源メッシュ５１０に関連付けられた回路ブロックは、外部回路に結合された二つの外部回路接続部のみを有するように示されているが、ダイに形成された回路それぞれは、任意の数の外部回路あるいはデバイスに接続され得る。
メイン電源メッシュ５０５は、第５の信号ピン５４４から第５の外部端子５２４への接続によって、電力が供給される。メイン電源メッシュ５０５はまた、第６の信号ピン５４６から第６の外部端子５２８への接続によって、グランド電源（ＶＳＳ）に結合する。
半導体デバイス５００は、フル機能あるいは機能削減された最終用途で利用可能な半導体ダイを図示している。半導体デバイス５００の機能削減バージョンは、利用可能な外部回路接続部の部分集合のみを利用する。半導体デバイス５００は第１の外部回路接続部５５６および第２の外部回路接続部５５４を利用せず、そのため第１の電源メッシュ５０６に電力が供給される必要はない。さらに、外部回路あるいはデバイスは第１の外部回路接続部５５６および第２の外部回路接続部５５４に結合されず、それによってデバイスに必要とされるパッケージサイズを削減し、また、デバイス全体の全体的なサイズを潜在的に削減する。代わりに、メイン電源メッシュ５０５および第２の電源メッシュ５１０のみに電力が供給される。
第１の電源メッシュ５０６と、第２の電源メッシュとは、電気的に分離されているため、第１の電源メッシュ５０６は、第２の電源メッシュ５１０あるいはメイン電源メッシュ５０５に電力が供給されている間、漏れ電流を引き込まないように、完全に電源から切り離すことができる。さらに、第１の電源メッシュ５０６は、このメッシュへの電力フローをオフする内部スイッチに依存しないため、追加のシリコン領域は必要とされない。このことは、内部スイッチによってセグメントに対して電源が切り離される半導体ダイの改良を提供する。
電気的に分離された第１の電源メッシュ５０６および第２の電源メッシュは、また、未使用回路に対してパッケージ上の外部的なスイッチオフ電源を使用するソリューションを改良し、必要なパッケージボールあるいはボンドアウト接続の数が少なくなるという点で、全体的なパッケージサイズはより小さくなる。電源メッシュそれぞれからの必要な全ての電源接続は、パッケージ上で直接的になされ、パッケージ設計に既に存在するグランドまたは電源ボールを電源メッシュが共有することを可能にする。
図６は、複数のパッケージボールを除去した半導体デバイスのブロック図である。半導体デバイス６００は、パッケージ６０２と、基板６０３上に形成された半導体ダイ６０４とを含み、半導体ダイ６０４は、メイン電源メッシュ６０５と、第１の電源メッシュ６０６と、第２の電源メッシュ６０８と、第３の電源メッシュ６１０とを有する。半導体デバイス６００は、外部の電源およびグランド電源に接続するための複数のパッケージボールを含む。
パッケージ６０２は、外部信号を受信するように通信可能に結合されるように設計された複数の外部端子を含む。第１の電源メッシュ６０６は、第１のパッケージボール６３０から第１の外部端子６１４への接続と、第２のパッケージボール６３２から第２の外部端子６１２への接続とによって、グランド電源（ＶＳＳ）に結合する。第１の電源メッシュ６０６は、電力を供給する外部端子には結合しない。第１のパッケージボール６３０および第２のパッケージボール６３２のみが、外部端子と結合するように描かれているが、電源メッシュ内の任意の数のパッケージボールが外部端子に結合されることができる。追加のパッケージボールそれぞれは、半導体ダイ６００にわたって、灰色と黒色の点として図示されているが、すべてが電源あるいはグランド電源に結合されているように示されているわけではない。
第２の電源メッシュ６０８は、第１のパッケージボール６３４から第３の外部端子６１８への接続と、第４のパッケージボール６３６から第４の外部端子６１６への接続とによって、グランド電源（ＶＳＳ）に結合する。第２の電源メッシュ６０８は、電源を供給する外部端子に結合されない。
第３の電源メッシュ６１０は、第６のパッケージボール６４２から第５の外部端子６２２への接続によって、電力が供給される。また、第３の電源メッシュ６１０は、第６のパッケージボール６４０から第６の外部端子６２０への接続によってグランド電源（ＶＳＳ）に結合する。メイン電源メッシュ６０５は、第７のパッケージボール６４４から第７の外部端子６２４への接続によって、電力が供給される。メイン電源メッシュ６０５は、第８のパッケージボール６４６から第８の外部端子６２８への接続によって、グランド電源（ＶＳＳ）に結合する。
半導体デバイス６０８の第１の電源メッシュ６０６および第２の電源メッシュ６０８は、電力が供給されず、これにより関連する回路は稼働しない。第１の電源メッシュ６０６内の全てのパッケージボールがグランドに接続し、電源に接続するパッケージボールが無いため、半導体ダイ６０４内のパッケージボールの部分集合は、追加の信号ルーティングのためのスペースを作るために除去され得る。第１の電源メッシュ６０６内の半導体ダイ６０４上の領域６０７は、複数の接続パッケージボールが除去されている。このような場合、除去されたパッケージボールそれぞれのためのビアそれぞれも除去される。
電力が供給されない電源メッシュ内の不要なパッケージボールの除去は、しばしば不十分な領域があるパッケージ６０３の側面ではなく、半導体ダイ６０４の下に信号ルーティングのための追加のスペースを提供する。セグメント化された電源それぞれがパッケージ６０３上の適切なグランド電源あるいは電源と接続することを確実にするように電源メッシュおよび基板を設計することと、非稼働の回路の領域における不要なパッケージボールそれぞれを除去することとによって、追加のビアに穴を開けることなく、不使用の電源メッシュの下に信号ルーティングのためのスペースを確保することができる。
パッケージボールの除去または「ボールアウト（ｂａｌｌ−ｏｕｔ）」は、パッケージが稼働中に受ける通常の熱および機械的ストレスに耐えるために、残りのパッケージボールの機械的強度を考慮に入れなければならない。第１の電源メッシュ６０６（および第２の電源メッシュ６０８）の領域におけるパッケージボールそれぞれがグランド信号にのみ接続し、それらの領域におけるパッケージボールそれぞれが電力を受け取らないため、関連する回路ブロックそれぞれをオフにするのには、少数のパッケージボールしか必要としない。
パッケージボールは、半導体ダイの設計にいかなる変更も必要とせずに、その製造サイクルにおいて後で除去することができる。このことは、パッケージの設計の柔軟性を増し、追加のビアを必要とせずに、未使用の回路の領域における信号接続のための追加の領域を利用可能とする。
図７は、セグメント化された電源メッシュを有する半導体デバイスの製造方法を図示するフローチャートである。そのプロセスは、ステップ７０２から始まり、基板上の半導体ダイの回路の一部分から第１の回路ブロックおよび第２の回路ブロックが形成される。これら回路ブロックは、同じまたは異なる機能を提供し得る。いくつかの実装例では、二つよりも多くの回路ブロックが半導体ダイの回路から形成される。
ステップ７０４にて、半導体ダイは、第１の回路ブロックに結合する第１の電源メッシュと、第２の回路ブロックに結合する第２の電源メッシュとにセグメント化される。第１の電源メッシュおよび第２の電源メッシュは、第１の回路ブロックおよび第２の回路ブロックにそれぞれ関連付けられている。第１の電源メッシュおよび第２の電源メッシュは、互いに電気的に分離されている。いくつかの実装例では、半導体ダイ上に追加の電源メッシュが形成される。
ステップ７０６にて、第１の複数の外部回路接続部は、第１の回路ブロックに通信可能に結合され、また、第２の複数の外部回路接続部は、第２の回路ブロックに通信可能に結合される。
ステップ７０８にて、第１の電源メッシュは、一つ以上の第１の信号ピンに接続され、また、第２の電源メッシュは、一つ以上の第２の信号ピンに接続される。信号ピンそれぞれは、第１および第２の電源メッシュに電力またはグランドを供給する外部端子それぞれに結合するように構成される。外部端子それぞれは、一つ以上の第１および第２の信号ピンによって電源メッシュそれぞれに供給される電源あるいはグランド信号のうちの一つを含む、様々な外部信号を供給し得る。第１の電源メッシュおよび第２の電源メッシュは、一つ以上の第１の信号ピンおよび一つ以上の第２の信号ピンによって、一つ以上の外部端子にそれぞれ結合する。
ステップ７１０にて、一つ以上の第１の信号ピンは、外部端子から電源信号およびグランド信号を第１の電源メッシュに供給する。第１の電源メッシュは、電力が供給され、関連する第１の回路ブロックをオンし且つ機能させることを可能にし、例えば、第１の複数の回路を通して外部回路あるいはデバイスと通信することを可能にする。
ステップ７１２にて、一つ以上の第２の信号ピンは、グランド信号のみを第２の電源メッシュに供給する。第２の電源メッシュには電力が供給されず、また、関連する第２の回路ブロックは稼働しない。第２の複数の外部回路接続部を介して信号は送信されない。第２の電源メッシュは、電力が供給されず、どの信号ピンによっても、電力を供給する外部端子に接続されていないため、第２の電源メッシュは、第１の電源メッシュに電力が供給されたとき、いかなる漏れ電流も引き込まず、そして第１の電源メッシュは最低電力状態で存在する。
いくつかの実装例では、パッケージ上の信号接続部のための追加のスペースを作るために、第２の電源メッシュの領域から複数のパッケージボールが除去される。第２の電源メッシュは、電力が供給されず、また、電源に接続していないため、パッケージをサポートするために全てのパッケージボールが必要なわけではない。
半導体ダイを電気的に分離された電源メッシュそれぞれにセグメント化することによって、関連する回路は、デバイスのある特定のバージョンにおいて稼働しないように、完全にオフにすることができ、一方、同じ半導体ダイで作られた他のバージョンは、半導体ダイ上にあるすべての回路のフル機能を有することができる。分離された電源メッシュは、非稼働の回路が電力を引き込まないように、回路ブロックそれぞれをデバイスバージョンのために選択的にオフまたはオンすることを可能にする。
本発明の様々な観点の他の目的、利点、および実施形態は、当業者には明らかであり、また、本記載および添付図面の範囲内である。例えば、限定されないが、構造的または機能的な要素は、本発明と一致して再構成され得る。同様に、本発明に係る原理は他の例に適用することができ、これは、たとえここに詳細に記載されていなくても、本発明の範囲内であろう。

Claims (20)

  1. 基板上に形成された半導体ダイを具備する半導体チップであって、前記半導体ダイは、
    前記基板上に形成された第１の電源メッシュと、
    前記基板上に形成され、前記第１の電源メッシュから電気的に分離されるように構成された第２の電源メッシュと、
    前記基板上に形成された第１の回路ブロックであって、前記第１の回路ブロックに電力を供給するように構成された前記第１の電源メッシュに電気的に接続された第１の回路ブロックと、
    前記基板上に形成された第２の回路ブロックであって、前記第２の回路ブロックに電力を供給するように構成された第２の電源メッシュに電気的に接続された前記第２の回路ブロックと、
    前記第１の回路ブロックに通信可能に結合され、前記第２の回路ブロックから通信的に分離された第１の複数の外部回路接続部と、
    前記第２の回路ブロックに通信可能に結合され、前記第１の回路ブロックから通信的に分離された第２の複数の外部回路接続部と、
    前記基板上に形成され、第１の一つ以上の外部信号を受信するように通信可能に結合するように構成された一つ以上の第１の信号ピンと、
    前記基板上に形成され、第２の一つ以上の外部信号を受信するように通信可能に結合するように構成された一つ以上の第２の信号ピンとを具備する、半導体チップ。
  2. 前記第２の回路ブロックは、稼働しないように構成されている請求項１に記載の半導体チップ。
  3. 前記第１の回路ブロックは、前記一つ以上の第１の信号ピンの少なくとも一つおよび前記一つ以上の第２の信号ピンの少なくとも一つに結合されている請求項２に記載の半導体チップ。
  4. 前記第２の回路ブロックは、前記一つ以上の第２の信号ピンの少なくとも一つに結合され、且つ前記一つ以上の第１の信号ピンのうちのいずれにも結合されていない請求項３に記載の半導体チップ。
  5. 前記一つ以上の第１の信号ピンは、電源を受け取るように構成され、前記一つ以上の第２の信号ピンは、グランド電源を受け取るように構成されている請求項４に記載の半導体チップ。
  6. 前記第２の電源メッシュは、前記電源から電力を受け取らない請求項５に記載の半導体チップ。
  7. 前記第１の電源メッシュは、グランドに接続するように構成された接続部の第１の層と、電源に接続するように構成された接続部の第２の層とを提供することによってセグメント化され、前記第２の電源メッシュは、グランドに接続するように構成された接続部の第３の層と、電源に接続するように構成された接続部の第４の層とを提供することによってセグメント化されている請求項４に記載の半導体チップ。
  8. 前記第３の層および前記第４の層に接続された信号ピンそれぞれは前記電源に結合されていない請求項７に記載の半導体チップ。
  9. 前記第３層および前記第４層に接続された信号ピンそれぞれはグランド電源に結合されている請求項８に記載の半導体チップ。
  10. 前記第１の回路ブロックを通る電流のフローは、前記第２の回路ブロックにおける漏れ電流を含まない請求項１に記載の半導体チップ。
  11. 前記第１の回路ブロックおよび前記第２の回路ブロックは、ボールグリッドアレイで実現される請求項１に記載の半導体チップ。
  12. 前記第２の回路ブロックは、複数のボール接続部によって、グランド電源に接続される請求項１１に記載の半導体チップ。
  13. 前記第１の複数の外部回路接続部に結合された複数の外部デバイスをさらに具備する請求項１に記載の半導体チップ。
  14. 基板上に形成された半導体ダイを製造する製造方法であって、
    前記基板上に第１の回路ブロックを形成することと、
    前記基板上に第２の回路ブロックを形成することと、
    前記半導体ダイを、第１の電源メッシュと、電気的に電離された第２の電源メッシュとにセグメント化することと、
    前記第１の電源メッシュは、前記第１の回路ブロックに電気的に結合し、前記第１の回路ブロックに電力を供給するように構成されており、前記第２の電源メッシュは、前記第２の回路ブロックに電気的に結合し、前記第２の回路ブロックに電力を供給するように構成されており、
    第１の複数の外部回路接続部が前記第２の回路ブロックから通信的に分離するように、前記第１の複数の外部回路接続部を前記第１の回路ブロックに通信可能に結合することと、
    第２の複数の外部回路接続部が前記第１の回路ブロックから通信的に分離するように、前記第２の複数の外部回路接続部を前記第２の回路ブロックに通信可能に結合することと、
    前記第１の電源メッシュを、一つ以上の外部信号を受け取るように構成された一つ以上の第１の信号ピンに接続することと、
    前記第２の電源メッシュを、一つ以上の外部信号を受け取るように構成された一つ以上の第２の信号ピンに接続することとを具備する、製造方法。
  15. 前記一つ以上第１の信号ピンに電源信号を供給し、前記一つ以上の第２の信号ピンにグランド信号を供給することをさらに具備する請求項１４に記載の製造方法。
  16. 複数の外部デバイスを、前記第１の複数の外部回路接続部に結合することをさらに具備する請求項１５に記載の製造方法。
  17. 前記半導体ダイを前記第１の電源メッシュと前記第２の電源メッシュとにセグメント化することは、グランドに接続するように構成された接続部の第１の層と、電源に接続するように構成された接続部の第２の層とを提供することを具備し、前記第２の電源メッシュは、グランドに接続するように構成された第３の層と、前記電源に接続するように構成された第４の層とを提供することによってセグメント化される請求項１４に記載の製造方法。
  18. 前記一つ以上の第１の信号ピンに電源信号を供給することによって第１の電源メッシュを通して電流のフローを供給することをさらに具備し、前記第１の電源メッシュを通る電流のフローは、前記第２の電源メッシュにおける漏れ電流を誘発しない請求項１４に記載の製造方法。
  19. 前記第１の回路ブロックを形成すること、および前記第２の回路ブロックを形成することとは、前記第１の回路ブロック、および前記第２の回路ブロックをボールグリッドアレイで実現することをさらに具備する請求項１４に記載の製造方法。
  20. 第１の個数のボール接続部によって、前記一つ以上の第１の信号ピンに前記第１の回路ブロックを接続することをさらに具備し、前記一つ以上の第１の信号ピンし、前記第１の電源メッシュを通して前記第１の回路ブロックに電力を供給するように構成されている請求項１９に記載の製造方法。
JP2020548716A 2018-03-13 2019-03-08 選択的ボンドアウトのための電源島セグメンテーション Active JP7317848B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/920,002 US10629533B2 (en) 2018-03-13 2018-03-13 Power island segmentation for selective bond-out
US15/920,002 2018-03-13
PCT/IB2019/000225 WO2019175656A1 (en) 2018-03-13 2019-03-08 Power island segmentation for selective bond-out

Publications (2)

Publication Number Publication Date
JP2021517737A true JP2021517737A (ja) 2021-07-26
JP7317848B2 JP7317848B2 (ja) 2023-07-31

Family

ID=66429419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020548716A Active JP7317848B2 (ja) 2018-03-13 2019-03-08 選択的ボンドアウトのための電源島セグメンテーション

Country Status (5)

Country Link
US (2) US10629533B2 (ja)
JP (1) JP7317848B2 (ja)
CN (1) CN112204735B (ja)
TW (2) TWI710087B (ja)
WO (1) WO2019175656A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11449660B1 (en) * 2020-03-10 2022-09-20 Synopsys, Inc. Method to perform secondary-PG aware buffering in IC design flow
TWI767841B (zh) * 2021-09-17 2022-06-11 智原科技股份有限公司 運用於積體電路的電源網結構
CN113838815A (zh) * 2021-09-23 2021-12-24 西安紫光国芯半导体有限公司 基板和芯片组件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791552A (en) * 1980-11-28 1982-06-07 Fujitsu Ltd Semiconductor integrated circuit device
JPS6415948A (en) * 1987-07-09 1989-01-19 Nec Corp Semiconductor integtated circuit
JPH09331023A (ja) * 1996-06-13 1997-12-22 Sony Corp 半導体集積回路および半導体装置
JP2003188351A (ja) * 2001-12-17 2003-07-04 Hitachi Ltd 半導体集積回路
JP2004273844A (ja) * 2003-03-10 2004-09-30 Fujitsu Ltd 半導体集積回路
JP2007129144A (ja) * 2005-11-07 2007-05-24 Sony Corp 回路装置とその製造方法
JP2007250835A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2011082524A (ja) * 2009-10-09 2011-04-21 Taiwan Semiconductor Manufacturing Co Ltd スルーシリコンビア（ｔｓｖ）ワイヤボンド構造
JP2015220250A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657291B1 (en) 1997-12-19 2003-12-02 International Business Machines Corporation Combined resistor-capacitor elements for decoupling in electronic packages
US6308307B1 (en) * 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
US6480989B2 (en) 1998-06-29 2002-11-12 Lsi Logic Corporation Integrated circuit design incorporating a power mesh
US6335891B1 (en) 1999-02-25 2002-01-01 Micron Technology, Inc. Device and method for reducing standby current in a memory device by disconnecting bit line load devices in unused columns of the memory device from a supply voltage
US6675291B1 (en) 1999-05-31 2004-01-06 International Business Machines Corporation Hardware device for parallel processing of any instruction within a set of instructions
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
US6770963B1 (en) 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6455336B1 (en) 2001-08-27 2002-09-24 International Business Machines Corporation Power reduction method and design technique for burn-in
US6523150B1 (en) 2001-09-28 2003-02-18 International Business Machines Corporation Method of designing a voltage partitioned wirebond package
US6493859B1 (en) 2001-10-01 2002-12-10 International Business Machines Corporation Method of wiring power service terminals to a power network in a semiconductor integrated circuit
TW558808B (en) * 2002-05-22 2003-10-21 Via Tech Inc Chip packaging structure and substrate therein
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
JP2007501478A (ja) 2003-05-07 2007-01-25 ヴァーチャル シリコン テクノロジー インコーポレイテッド 電力の島を使用した集積回路での電力の管理
US7098689B1 (en) 2003-09-19 2006-08-29 Xilinx, Inc. Disabling unused/inactive resources in programmable logic devices for static power reduction
US6861753B1 (en) * 2003-10-09 2005-03-01 International Business Machines Corporation Method and apparatus for performing power routing on a voltage island within an integrated circuit chip
US7085152B2 (en) 2003-12-29 2006-08-01 Intel Corporation Memory system segmented power supply and control
JP4450279B2 (ja) * 2004-04-20 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置
US20050242439A1 (en) * 2004-04-28 2005-11-03 International Business Machines Corporation Method and structure for connecting ground/power networks to prevent charge damage in silicon on insulator
WO2005122257A1 (ja) * 2004-06-07 2005-12-22 Fujitsu Limited コンデンサを内蔵した半導体装置及びその製造方法
US7275164B2 (en) 2005-01-31 2007-09-25 International Business Machines Corporation System and method for fencing any one of the plurality of voltage islands using a lookup table including AC and DC components for each functional block of the voltage islands
JP4671786B2 (ja) * 2005-07-04 2011-04-20 パナソニック株式会社 半導体集積回路装置
US20070162446A1 (en) * 2006-01-12 2007-07-12 Appenzeller David P Method of testing a multi-processor unit microprocessor
US8008799B2 (en) * 2006-06-21 2011-08-30 Broadcom Corporation Integrated circuit with supply line intra-chip clock interface and methods for use therewith
JP5162956B2 (ja) * 2007-05-11 2013-03-13 ソニー株式会社 半導体集積回路およびその動作方法
US7723998B2 (en) * 2007-06-12 2010-05-25 Itt Manufacturing Enterprises, Inc. Integrated circuit protection and detection grid
TWI445150B (zh) 2007-11-15 2014-07-11 Realtek Semiconductor Corp 電源供應網之規劃方法
US9411390B2 (en) 2008-02-11 2016-08-09 Nvidia Corporation Integrated circuit device having power domains and partitions based on use case power optimization
US9423846B2 (en) 2008-04-10 2016-08-23 Nvidia Corporation Powered ring to maintain IO state independent of the core of an integrated circuit device
US20090276644A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Structure for semiconductor power distribution and control
JPWO2010026956A1 (ja) 2008-09-02 2012-02-02 日本電気株式会社 半導体装置及びその製造方法
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7919792B2 (en) * 2008-12-18 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell architecture and methods with variable design rules
US8418091B2 (en) * 2009-02-24 2013-04-09 Syphermedia International, Inc. Method and apparatus for camouflaging a standard cell based integrated circuit
US8631377B2 (en) * 2009-05-14 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for designing cell rows with differing cell heights
JP2010283544A (ja) * 2009-06-03 2010-12-16 Panasonic Corp 半導体集積回路
US8004922B2 (en) 2009-06-05 2011-08-23 Nxp B.V. Power island with independent power characteristics for memory and logic
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
EP2293330B1 (en) 2009-09-08 2017-06-07 OCT Circuit Technologies International Limited On-chip power switches implementation.
US8717093B2 (en) * 2010-01-08 2014-05-06 Mindspeed Technologies, Inc. System on chip power management through package configuration
JP2011171503A (ja) * 2010-02-18 2011-09-01 Elpida Memory Inc 半導体装置、設計装置、及びプログラム
US8421205B2 (en) * 2010-05-06 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Power layout for integrated circuits
WO2011154778A1 (en) * 2010-06-11 2011-12-15 Freescale Semiconductor, Inc. Electronic circuit and method for state retention power gating
US9332629B2 (en) 2010-11-02 2016-05-03 Integrated Device Technology, Inc. Flip chip bump array with superior signal performance
US8714459B2 (en) * 2011-05-12 2014-05-06 Waveconnex, Inc. Scalable high-bandwidth connectivity
JP5774922B2 (ja) 2011-07-01 2015-09-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN103947126B (zh) * 2011-07-05 2016-07-06 基萨公司 具有电隔离以及电介质传输媒介的ehf通信
US9147658B2 (en) * 2011-10-24 2015-09-29 Globalfoundries Inc. Stacked power supplies for integrated circuit devices and methods of making the same
US8779577B2 (en) * 2012-02-13 2014-07-15 Infineon Technologies Ag Semiconductor chip comprising a plurality of contact pads and a plurality of associated pad cells
EP2832192B1 (en) * 2012-03-28 2017-09-27 Keyssa, Inc. Redirection of electromagnetic signals using substrate structures
US8966313B2 (en) * 2012-04-30 2015-02-24 Hewlett-Packard Development Company, L.P. Systems and methods for a shared debug pin
US9329227B2 (en) * 2012-10-24 2016-05-03 Nvidia Corporation Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
US9298234B2 (en) * 2012-11-27 2016-03-29 International Business Machines Corporation Dynamic power distribution
US9141299B2 (en) 2013-03-14 2015-09-22 Intel Corporation Method for reducing power consumption in solid-state storage device
AU2014311263A1 (en) * 2013-08-29 2016-04-14 Applied Hybrid Energy Pty Ltd Energy control and generation method and system
WO2015047292A1 (en) * 2013-09-27 2015-04-02 Hewlett-Packard Development Company, L.P. Energizing a power supply in response to a disablement of a relay
US9935052B1 (en) * 2014-11-26 2018-04-03 Altera Corporation Power line layout in integrated circuits
US9543958B1 (en) * 2015-02-18 2017-01-10 Flex Logix Technologies, Inc. Multiplexer-memory cell circuit, layout thereof and method of manufacturing same
DE102015109967A1 (de) * 2015-06-22 2016-12-22 Gip Ag Vorrichtung und Verfahren zum bidirektionalen Verbinden zweier Stromnetze
US9912335B2 (en) * 2015-07-08 2018-03-06 Nxp B.V. Configurable power domain and method
US9786685B2 (en) * 2015-08-26 2017-10-10 Samsung Electronics Co., Ltd. Power gate switching system
KR102210514B1 (ko) * 2015-09-11 2021-02-02 삼성전자주식회사 무선 전력 수신기 및 무선 전력 송신기
US20170110178A1 (en) * 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
US9829096B2 (en) * 2015-11-24 2017-11-28 GM Global Technology Operations LLC System and method for controlling a transmission when a fault is diagnosed in a transmission control system
KR20170070434A (ko) * 2015-12-14 2017-06-22 삼성전자주식회사 반도체 장치의 테스트 구조, 테스트 시스템 및 반도체 장치의 웨이퍼 레벨 테스트 방법
US10333334B2 (en) * 2016-01-29 2019-06-25 Qualcomm Incorporated Wireless power transfer in an electronic device having a tuned metallic body
JP6680053B2 (ja) * 2016-04-06 2020-04-15 株式会社デンソー 駆動装置、および、これを用いた電動パワーステアリング装置
KR102562312B1 (ko) * 2016-08-24 2023-08-01 삼성전자주식회사 비트라인 센스 앰프
JP6591375B2 (ja) * 2016-09-09 2019-10-16 株式会社東芝 半導体装置
US10318694B2 (en) * 2016-11-18 2019-06-11 Qualcomm Incorporated Adaptive multi-tier power distribution grids for integrated circuits
US20180240778A1 (en) * 2017-02-22 2018-08-23 Intel Corporation Embedded multi-die interconnect bridge with improved power delivery
US10352782B2 (en) * 2017-03-06 2019-07-16 Nxp Usa, Inc. Thermal monitoring system in an integrated circuit die
US10601217B2 (en) * 2017-04-27 2020-03-24 Qualcomm Incorporated Methods for detecting an imminent power failure in time to protect local design state
US10664035B2 (en) * 2017-08-31 2020-05-26 Qualcomm Incorporated Reconfigurable power delivery networks
US10360337B2 (en) * 2017-11-22 2019-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming conductive grid of integrated circuit
US11086373B2 (en) * 2017-12-12 2021-08-10 Extreme Networks, Inc. Systems and methods for powering a power-over-ethernet powered device using multiple power-over-ethernet sourcing devices
US10581415B2 (en) * 2017-12-25 2020-03-03 Texas Instruments Incorporated Polyphase phase shifter
TWI653733B (zh) * 2017-12-28 2019-03-11 禾瑞亞科技股份有限公司 應用於ｃｍｏｓ製程中之靜電放電保護元件結構
US11152819B2 (en) * 2018-02-09 2021-10-19 Medtronic, Inc. Recharge of implanted medical devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791552A (en) * 1980-11-28 1982-06-07 Fujitsu Ltd Semiconductor integrated circuit device
JPS6415948A (en) * 1987-07-09 1989-01-19 Nec Corp Semiconductor integtated circuit
JPH09331023A (ja) * 1996-06-13 1997-12-22 Sony Corp 半導体集積回路および半導体装置
JP2003188351A (ja) * 2001-12-17 2003-07-04 Hitachi Ltd 半導体集積回路
JP2004273844A (ja) * 2003-03-10 2004-09-30 Fujitsu Ltd 半導体集積回路
JP2007129144A (ja) * 2005-11-07 2007-05-24 Sony Corp 回路装置とその製造方法
JP2007250835A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2011082524A (ja) * 2009-10-09 2011-04-21 Taiwan Semiconductor Manufacturing Co Ltd スルーシリコンビア（ｔｓｖ）ワイヤボンド構造
JP2015220250A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置

Also Published As

Publication number Publication date
JP7317848B2 (ja) 2023-07-31
CN112204735A (zh) 2021-01-08
TW202114131A (zh) 2021-04-01
TW202005035A (zh) 2020-01-16
TWI710087B (zh) 2020-11-11
US20200227353A1 (en) 2020-07-16
US11211329B2 (en) 2021-12-28
TWI750885B (zh) 2021-12-21
CN112204735B (zh) 2024-02-20
US10629533B2 (en) 2020-04-21
WO2019175656A1 (en) 2019-09-19
US20190287906A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
JP7317848B2 (ja) 選択的ボンドアウトのための電源島セグメンテーション
US7777330B2 (en) High bandwidth cache-to-processing unit communication in a multiple processor/cache system
US7868454B2 (en) High performance sub-system design and assembly
US9299673B2 (en) Method for manufacturing a semiconductor chip with each contact pad having a pad cell associated therewith
TWI524471B (zh) 具有主／從可組態設定的微電子元件
JP2013539220A (ja) ヒート・シンクを介した一体型の送電および配電のための方法、３次元ｖｌｓｉ、データ処理システム（集積回路のためのヒート・シンク一体型送電および配電）
CN103117263A (zh) 一种集成电路封装
JP2023506243A (ja) マルチチップデバイス
US6645841B2 (en) Selective solder bump application
JP2002270759A (ja) 半導体チップ及びマルチチップモジュール
JP5085829B2 (ja) 集積回路チップ構造
US10664035B2 (en) Reconfigurable power delivery networks
JP2002043504A (ja) 複合デバイス
JP3669889B2 (ja) 半導体集積回路装置
CN117913069A (zh) 半导体芯片及其制造方法
JP2011100898A (ja) 半導体デバイス
KR100626364B1 (ko) 멀티칩을 내장한 반도체패키지
CN111508921A (zh) 具有双面对外接点的半导体芯片组
TWI821943B (zh) 輸入/輸出電路及其製造方法以及積體電路封裝方法
JP2005228932A (ja) 半導体装置
JP5908545B2 (ja) 高性能サブシステムの設計および組立体
US20090164857A1 (en) Testing embedded circuits with the aid of a separate supply voltage
JP2003324152A (ja) 半導体集積回路チップ
KR20050011393A (ko) 다기능 패드를 갖는 반도체 메모리 장치 및 다기능 패드배치방법
JP2010239137A (ja) 高性能サブシステムの設計および組立体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230719

R150 Certificate of patent or registration of utility model

Ref document number: 7317848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150