TWI814109B - 測試裝置及其跳線器 - Google Patents

測試裝置及其跳線器 Download PDF

Info

Publication number
TWI814109B
TWI814109B TW110138425A TW110138425A TWI814109B TW I814109 B TWI814109 B TW I814109B TW 110138425 A TW110138425 A TW 110138425A TW 110138425 A TW110138425 A TW 110138425A TW I814109 B TWI814109 B TW I814109B
Authority
TW
Taiwan
Prior art keywords
slot
pins
jumper
lines
tester
Prior art date
Application number
TW110138425A
Other languages
English (en)
Other versions
TW202318013A (zh
Inventor
俊良 劉
毅敏 劉
Original Assignee
思達科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 思達科技股份有限公司 filed Critical 思達科技股份有限公司
Priority to TW110138425A priority Critical patent/TWI814109B/zh
Priority to CN202210127997.1A priority patent/CN115980542A/zh
Priority to US17/721,078 priority patent/US11828789B2/en
Publication of TW202318013A publication Critical patent/TW202318013A/zh
Application granted granted Critical
Publication of TWI814109B publication Critical patent/TWI814109B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07385—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using switching of signals between probe tips and test bed, i.e. the standard contact matrix which in its turn connects to the tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本揭露提供一種測試裝置及其跳線器。該測試裝置包括一基板以及該跳線器。該基板具有一第一插槽以及一第二插槽。該第一插槽具有複數個電性接點，用以接收一待測元件之複數接腳。該跳線器安裝於該第二插槽，包含一主體以及複數第一線路。該等第一線路設置於該主體，電性連接該第一插槽之該等電性接點至一測試器之複數接腳。

Description

測試裝置及其跳線器
本揭露係關於一種測試裝置。特別是有關於一種測試裝置及其跳線器。
電性測試是積體電路晶片(IC晶片)製備過程中的重要步驟。每個IC晶片都需要在晶圓階段以及封裝階段進行測試，以確保其電性功能。為於封裝階段測試IC晶片的電性功能，使用電路板電性連接IC晶片以及測試器，俾利測試器測試IC晶片。
由於不同之IC晶片具有不同之電路特性或腳位安排，因此，每一IC晶片都需要專屬之電路板，如此，方能與測試器正確地電性連接以進行測試。然而，針對每一IC晶片製作專屬之電路板的成本高昂，且使用之彈性極低。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種測試裝置。該測試裝置包含一基板以及一跳線器。該基板具有一第一插槽以及一第二插槽。該第一插槽具有複數個電性接點，用以接收一待測元件之複數接腳。該跳線器安裝於該第二插槽，包含一主體以及複數第一線路。該等第一線路設置於該主體，電性連接該第一插槽的該等電性接點至一測試器之複數接腳。
在一些實施例中，該測試裝置更包含一載板，裝載該基板。
在一些實施例中，該跳線器係可拆卸地安裝於該第二插槽。
在一些實施例中，該等第一線路之材質包含金。
在一些實施例中，該跳線器更包含一被動元件。該被動元件設置於該等第一線路之其中一線路上。
本揭露之另一實施例提供一種跳線器，可拆卸地安裝於一基板。該基板具有一第一插槽，該第一插槽與該跳線器電性連接，該第一插槽具有複數個電性接點，該第一插槽用以接收一待測元件之複數接腳。該跳線器包含一主體以及複數第一線路。該等第一線路設置於該主體，電性連接該第一插槽之該等電性接點至一測試器之複數接腳。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包括特定特徵、結構或是特性，然而並非每一實施例必須包括該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
應當理解，以下揭露內容提供用於實作本發明的不同特徵的諸多不同的實施例或實例。以下闡述組件及排列形式的具體實施例或實例以簡化本揭露內容。當然，該些僅為實例且不旨在進行限制。舉例而言，元件的尺寸並非僅限於所揭露範圍或值，而是可相依於製程條件及/或裝置的所期望性質。此外，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。為簡潔及清晰起見，可按不同比例任意繪製各種特徵。在附圖中，為簡化起見，可省略一些層/特徵。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
參考圖1，其係本揭露一些實施例之一測試裝置1之示意圖。測試裝置1包含一基板11以及一跳線器13。於一些實施例中，當操作者欲利用一測試器8測試一待測元件（device under test, DUT）9之電性功能時，操作者可將待測元件9安裝於基板11，並利用跳線器13將待測元件9之接腳電性連接至相對應之測試器8之接腳。
具體而言，基板11具有一第一插槽110以及一第二插槽112。第一插槽110以及第二插槽112間具有電性連接，第二插槽112與測試器8間具有電性連接。第一插槽110具有複數個電性接點110C。第一插槽110用於接收待測元件9之複數接腳91A至91D。當第一插槽110接收待測元件9時，電性接點110C與複數接腳91A至91D電性連接。
跳線器13安裝於第二插槽112，包含一主體131以及設置於主體131之複數第一線路133。複數第一線路133將第一插槽110之電性接點110C電性連接至測試器8之複數接腳81A至81D，藉以在第一插槽110接收待測元件9時，將待測元件9之複數接腳91A至91D電性連接至測試器8之複數接腳81A至81D。如此一來，操作者便可利用測試器8對待測元件9進行電性測試。
於一些實施例中，測試器8之複數接腳81A至81D與待測元件9之複數接腳91A至91D具有對應關係，跳線器13之複數第一線路133之配置及布局係用以將待測元件9之每一接腳91A至91D電性連接至相對應之測試器8之接腳81A至81D。
舉例而言，如圖1所繪示，測試器8之複數接腳81A至81D，其排列順序為81A、81B、81C、81D，待測元件9之複數接腳91A至91D，其排列順序為91D、91A、91B、91C。於先前技術中，當操作者欲利用測試器8對待測元件9進行電性測試時，須以直接拉線的方式將接腳91A至91D分別電性連接至接腳81A至81D，即接腳91A電性連接至接腳81A，接腳91B電性連接至接腳81B，以此類推。
本揭露基於複數接腳81A至81D之排列順序以及複數接腳91A至91D之排列順序，將跳線器13之複數第一線路133之布局相應於待測元件9之接腳91A至91D與測試器8之接腳81A至81D之對應關係進行配置。換言之，跳線器13之複數第一線路133之配置及布局係用以將待測元件9之接腳91A至91D分別電性連接至測試器8之接腳81A至81D。如此一來，當待測元件9安裝於第一插槽110且跳線器13安裝於第二插槽112時，跳線器13便可將待測元件9之接腳電性連接至相對應之測試器8之接腳。
根據前述本揭露之技術，當有另一待測元件需進行電性測試且此另一待測元件之接腳順序與待測元件9之接腳順序不同時，僅需基於此另一待測元件之接腳與測試器8之接腳之對應關係重新設計另一跳線器或使用相對應的跳線器，便可利用此另一跳線器完成此另一待測元件與測試器8間之電性連接，而無須重新製作成本較高之基板。
先前技術中，以直接拉線的方式將接腳91A至91D分別電性連接至接腳81A至81D，如果採用金（Au）作為佈線的材料則成本過高，如果採用非金作為佈線的材料例如銅、鎳，則線徑阻抗較高。於一些實施例中，由於金具有低阻抗及高導電之特性，因此本揭露之跳線器13之複數第一線路133之材質採用金、鍍金或包含金材料之方式製作。如此一來，便可降低跳線器13產生之寄生電阻（parasitic resistance）並提升測試裝置1整體之電傳導效率。
參考圖2A，其係本揭露一些實施例之一測試裝置2之示意圖。測試裝置2包含一基板21以及一跳線器23。於一些實施例中，當操作者欲利用測試器6測試一待測元件7（例如：雙列直插封裝（dual in-line package, DIP）元件）之電性功能時，操作者可將待測元件7安裝於基板21，並利用跳線器23將待測元件7之接腳電性連接至相對應之測試器6之接腳。於一些實施態樣中，基板21包含一電路板。
具體而言，跳線器23具有一主體231、複數第一線路233、複數第一接腳235以及複數第二接腳237。複數第一接腳235以及複數第二接腳237電性連接複數第一線路233。基板21具有一第一插槽210、一第二插槽212、複數第二線路211以及複數第三線路213。第一插槽210具有複數電性接點210C。第二插槽212具有複數電性接點212C1以及複數電性接點212C2。複數第二線路211電性連接第一插槽210之電性接點210C與第二插槽212之電性接點212C1。複數第三線路213電性連接第二插槽212之電性接點212C2與測試器6之複數接腳61A至61D。
於一些實施態樣中，每一第二線路211的路徑長度等於第一插槽210間與第二插槽212間之最短距離；更進一步來說，每一第二線路211的路徑長度等於相對應之第一插槽210之電性接點210C與相對應之第二插槽212之電性接點212C1間之最短距離。
於一些實施態樣中，每一第三線路213的路徑長度等於第二插槽212間與測試器6間之最短距離；更進一步來說，每一第三線路213的路徑長度等於相對應之第二插槽212之電性接點212C2與相對應之測試器6之接腳間之最短距離。
第一插槽210用於接收待測元件7之複數接腳71A至71D。當第一插槽210接收待測元件7時，電性接點210C與複數接腳71A至71D電性連接。跳線器23安裝於第二插槽212時，跳線器23之複數第一接腳235電性連接電性接點212C1以及複數第二線路211，且跳線器23之複數第二接腳237電性連接電性接點212C2以及複數第三線路213。透過此種配置，複數第一線路233便可將第一插槽210之電性接點210C電性連接至測試器6之複數接腳61A至61D，藉以在第一插槽210接收待測元件7時，將待測元件7之複數接腳71A至71D電性連接至測試器6之複數接腳61A至61D。如此一來，操作者便可利用測試器6對待測元件7進行電性測試。
於一些實施例中，測試器6之複數接腳61A至61D與待測元件7之複數接腳71A至71D具有對應關係（例如：一對一之對應關係），跳線器23之複數第一線路233之配置及布局係用以將待測元件7之每一接腳71A至71D電性連接至相對應之測試器6之接腳61A至61D。
舉例而言，如圖2A所繪示，測試器6之複數接腳61A至61D，其排列順序為61A、61B、61C、61D，待測元件7之複數接腳71A至71D，其排列順序為71B、71A、71D、71C。於先前技術中，當操作者欲利用測試器6對待測元件7進行電性測試時，須以直接拉線的方式將接腳71A至71D分別電性連接至接腳61A至61D，即接腳71A電性連接至接腳61A，接腳71B電性連接至接腳61B，以此類推。
本揭露基於複數接腳61A至61D之排列順序以及複數接腳71A至71D之排列順序，將跳線器23之複數第一線路233之布局相應於待測元件7之接腳71A至71D與測試器6之接腳61A至61D之對應關係進行配置。換言之，跳線器23之複數第一線路233之配置及布局係用以將待測元件7之接腳71A至71D分別電性連接至測試器6之接腳61A至61D。如此一來，當待測元件7安裝於第一插槽210且跳線器23安裝於第二插槽212時，跳線器23便可將待測元件7之接腳電性連接至相對應之測試器6之接腳。
於一些實施例中，跳線器23係可拆卸地安裝於基板21之第二插槽212，以利操作者輕易地於基板21上拆裝跳線器23。據此，當有另一待測元件需進行電性測試且此另一待測元件之接腳順序與待測元件7之接腳順序不同時，僅需基於此另一待測元件之接腳與測試器6之接腳之對應關係重新設計另一跳線器或使用相對應的跳線器，並將跳線器23自第二插槽212拆卸更換為新設計之另一跳線器，便可利用此另一跳線器完成此另一待測元件與測試器6間之電性連接，而無須重新製作成本較高之基板（例如電路板）。
先前技術中，以直接拉線的方式將接腳71A至71D分別電性連接至接腳61A至61D，如果採用金作為佈線的材料則成本過高，如果採用非金作為佈線的材料例如銅、鎳，則線徑阻抗較高。於一些實施例中，由於金具有低阻抗及高導電之特性，因此本揭露之跳線器23之複數第一線路233、複數第一接腳235以及複數第二接腳237之材質採用金、鍍金或包含金材料之方式製作。如此一來，便可降低跳線器23產生之寄生電阻並提升測試裝置2整體之電傳導效率。
請參考圖2B，於一些實施例中，跳線器23更包含一被動元件239。詳言之，被動元件239設置於複數第一線路233之其中一線路上，以滿足特定測試需求。透過此種方式，由於被動元件239可設置於跳線器23中而無須設置於基板21上，因此，被動元件239之需求可隨跳線器23更換，如此一來，便可避免於基板21上更換被動元件導致基板21之損壞。並且由於跳線器23之導電路徑採用含金的材料，使得待測元件7與測試器6之間的整體路徑阻抗降低，因此當有被動元件239之需求時，可以彌補被動元件239所帶來的阻抗，且其降低阻抗的成本比起在接腳71A至71D與接腳61A至61D以含金材料直接拉線的方式更低。
於一些實施例中，被動元件239包含一電阻、一電容、一電感等被動電子元件。於一些實施例中，複數第一線路233以及被動元件239設置於主體231之內部，換言之，複數第一線路233以及被動元件239係被封裝於主體231之內部。
參考圖3A，其係本揭露一些實施例之一測試裝置3之示意圖。測試裝置3包含一基板31、一跳線器33以及一載板35。於一些實施例中，當操作者欲利用測試器4測試一待測元件5（例如：DIP元件）之電性功能時，操作者可將待測元件5安裝於基板31，並利用跳線器33將待測元件5之接腳電性連接至相對應之測試器4之接腳。於一些實施態樣中，基板31可以是電路板或包含一電路板。
具體而言，跳線器33具有一主體331、複數第一線路333、複數第一接腳335以及複數第二接腳337。複數第一接腳335以及複數第二接腳337電性連接複數第一線路333。基板31具有一第一插槽310、一第二插槽312、複數第二線路311以及複數第三線路313。第一插槽310具有複數電性接點310C。第二插槽312具有複數電性接點312C1以及複數電性接點312C2。載板35裝載基板33，具有複數第四線路351。複數第二線路311電性連接第一插槽310之電性接點310C與第二插槽312之電性接點312C1。基板33之複數第三線路313電性連接第二插槽312之電性接點312C2與載板35之複數第四線路351。載板35之複數第四線路351電性連接複數第三線路313與測試器4之複數接腳41A至41D。
於一些實施態樣中，每一第二線路311的路徑長度等於第一插槽310間與第二插槽312間之最短距離；更進一步來說，每一第二線路311的路徑長度等於相對應之第一插槽310之電性接點310C與相對應之第二插槽312之電性接點312C1間之最短距離。
於一些實施態樣中，每一第三線路313的路徑長度等於第二插槽312間與載板35之第四線路351間之最短距離；更進一步來說，每一第三線路313的路徑長度等於相對應之第二插槽312之電性接點212C2與相對應之載板35之第四線路351間之最短距離。
於一些實施態樣中，每一第四線路351的路徑長度等於地三線路313間與測試器4間之最短距離；更進一步來說，每一第四線路313的路徑長度等於相對應之第四線路351與相對應之測試器4之接腳間之最短距離。
第一插槽310用於接收待測元件5之複數接腳51A至51D。當第一插槽310接收待測元件5時，電性接點310C與複數接腳51A至51D電性連接。跳線器33安裝於第二插槽312時，跳線器33之複數第一接腳335電性連接電性接點312C1以及複數第二線路311，且跳線器33之複數第二接腳337電性連接電性接點312C2以及複數第三線路313。透過此種配置，複數第一線路333便可將第一插槽310之電性接點310C電性連接至測試器4之複數接腳41A至41D，藉以在第一插槽310接收待測元件5時，將待測元件5之複數接腳51A至51D電性連接至測試器4之複數接腳41A至41D。如此一來，操作者便可利用測試器4對待測元件5進行電性測試。
於一些實施例中，測試器4之複數接腳41A至41D與待測元件5之複數接腳51A至51D具有對應關係（例如：一對一之對應關係），跳線器33之複數第一線路333之配置及布局係用以將待測元件5之每一接腳51A至51D電性連接至相對應之測試器4之接腳41A至51D。
舉例而言，如圖3A所繪示，測試器4之複數接腳41A至41D，其排列順序為41A、41B、41C、41D，待測元件5之複數接腳51A至51D，其排列順序為51B、51A、51C、51D。於先前技術中，當操作者欲利用測試器4對待測元件5進行電性測試時，須以直接拉線的方式將接腳51A至51D分別電性連接至接腳41A至41D，即接腳51A電性連接至接腳41A，接腳51B電性連接至接腳41B，以此類推。
本揭露基於複數接腳41A至41D之排列順序以及複數接腳51A至51D之排列順序，將跳線器33之複數第一線路333之布局相應於待測元件5之接腳51A至51D與測試器4之接腳41A至41D之對應關係進行配置。換言之，跳線器33之複數第一線路333之之配置及布局係用以將待測元件5之接腳51A至51D分別電性連接至測試器4之接腳41A至41D。如此一來，當待測元件5安裝於第一插槽310且跳線器33安裝於第二插槽312時，跳線器33便可將待測元件5之接腳電性連接至相對應之測試器4之接腳。
於一些實施例中，跳線器33係可拆卸地安裝於基板31之第二插槽312，以利操作者輕易地於基板31上拆裝跳線器33。據此，當有另一待測元件需進行電性測試且此另一待測元件之接腳順序與待測元件5之接腳順序不同時，僅需基於此另一待測元件之接腳與測試器4之接腳之對應關係重新設計另一跳線器或使用相對應的跳線器，並將跳線器33自第二插槽312拆卸更換為新設計之另一跳線器，便可利用此另一跳線器完成此另一待測元件與測試器4間之電性連接，而無須重新製作成本較高之基板（例如電路板）。
先前技術中，以直接拉線的方式將接腳51A至51D分別電性連接至接腳41A至41D，如果採用金作為佈線的材料則成本過高，如果採用非金作為佈線的材料例如銅、鎳，則線徑阻抗較高。於一些實施例中，由於金具有低阻抗及高導電之特性，因此本揭露之跳線器33之複數第一線路333、複數第一接腳335以及複數第二接腳337之材質採用金、鍍金或包含金材料之方式製作。如此一來，便可降低跳線器33產生之寄生電阻並提升測試裝置3整體之電傳導效率。
於一些實施例中，每一第一線路333的路徑長度等於所連接之第一接腳335與所連接之第二接腳337間之最短距離，如此可進一步降低整體阻抗，提升導電效率。於一些實施例中，為使每一第一線路333的路徑長度等於所連接之第一接腳335與所連接之第二接腳337間之最短距離，不同之第一線路333可設置於跳線器33之不同深度，如此一來，便可避免複數第一線路333之設置以繞線或跨線之方式完成，以降低冗餘之路徑長度產生之阻抗。
請參考圖3B，於一些實施例中，跳線器33更包含多個被動元件339。詳言之，被動元件339設置於複數第一線路233之其中多條線路上，以滿足特定測試需求。透過此種方式，由於被動元件339可設置於跳線器33中而無須設置於基板31上，因此，被動元件339之需求可隨跳線器33更換，如此一來，便可避免於基板31上更換被動元件導致基板31之損壞。另外，由於跳線器33之導電路徑短且採用含金的材料，使得待測元件5與測試器4之間的整體路徑阻抗降低，因此當有被動元件339之需求時，可以彌補被動元件339所帶來的阻抗，且其降低阻抗的成本比起在接腳51A至51D與接腳41A至41D以含金材料直接拉線的方式更低。
於一些實施例中，被動元件339包含一電阻、一電容、一電感等被動電子元件。於一些實施例中，複數第一線路333以及被動元件339設置於主體331之內部，換言之，複數第一線路333以及被動元件339係被封裝於主體331之內部。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
1:測試裝置 2:測試裝置 3:測試裝置 4:測試器 5:待測元件 6:測試器 7:待測元件 8:測試器 9:待測元件 11:基板 13:跳線器 21:基板 23:跳線器 31:基板 33:跳線器 35:載板 41A~41D:接腳 51A~51D:接腳 61A~61D:接腳 71A~71D:接腳 81A~81D:接腳 91A~91D:接腳 110:第一插槽 110C:電性接點 112:第二插槽 131:主體 133:第一線路 210:第一插槽 210C:電性接點 211:第二線路 212:第二插槽 212C1:電性接點 212C2:電性接點 213:第三線路 231:主體 233:第一線路 235:第一接腳 237:第二接腳 239:被動元件 310:第一插槽 310:電性接點 311:第二線路 312:第二插槽 312C1:電性接點 312C2:電性接點 313:第三線路 331:主體 333:第一線路 335:第一接腳 337:第二接腳 339:被動元件 351:第四線路
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1例示本揭露一些實施例之測試裝置之示意圖。 圖2A例示本揭露一些實施例之測試裝置之示意圖。 圖2B例示本揭露一些實施例之測試裝置之示意圖。 圖3A例示本揭露一些實施例之測試裝置之示意圖。 圖3B例示本揭露一些實施例之測試裝置之示意圖。
2:測試裝置
6:測試器
7:待測元件
21:基板
23:跳線器
61A~61D:接腳
71A~71D:接腳
210:第一插槽
210C:電性接點
211:第二線路
212:第二插槽
212C1:電性接點
212C2:電性接點
213:第三線路
231:主體
233:第一線路
235:第一接腳
237:第二接腳

Claims (17)

  1. 一種測試裝置，包含：一基板，具有一第一插槽以及一第二插槽，其中，該第一插槽與該第二插槽電性連接，該第一插槽具有複數個電性接點，該第一插槽用以接收一待測元件之複數接腳；一跳線器，安裝於該第二插槽，包含：一主體；以及複數第一線路，設置於該主體，電性連接該第一插槽之該等電性接點至一測試器之複數接腳。
  2. 如請求項1所述之測試裝置，其中，該基板具有複數第二線路，電性連接該第一插槽與該第二插槽，且每一第二線路的路徑長度等於該第一插槽間與該第二插槽間之最短距離。
  3. 如請求項2所述之測試裝置，其中，該基板具有複數第三線路，電性連接該第二插槽與該測試器之該等接腳，且每一第三線路的路徑長度等於該第二插槽間與該測試器間之最短距離。
  4. 如請求項3所述之測試裝置，其中，該跳線器更包含：複數第一接腳，電性連接該等第一線路；以及複數第二接腳，電性連接該等第一線路。
  5. 如請求項4所述之測試裝置，其中，每一第一線路的路徑長度等於所連接之第一接腳與所連接之第二接腳間之最短距離。
  6. 如請求項4所述之測試裝置，其中，該跳線器安裝於該第二插槽時，該跳線器之該等第一接腳電性連接該等第二線路，該跳線器之該等第二接腳電性連接該等第三線路。
  7. 如請求項6所述之測試裝置，更包含一載板，裝載該基板。
  8. 如請求項7所述之測試裝置，其中，該載板更包含複數第四線路，電性連接該等第三線路與該測試器之該等接腳。
  9. 如請求項1所述之測試裝置，其中，該跳線器係可拆卸地安裝於該第二插槽。
  10. 如請求項9所述之測試裝置，其中，該跳線器之該等第一線路之布局係相應於該待測元件之該等接腳與該測試器之該等接腳間之對應關係設置。
  11. 如請求項1所述之測試裝置，其中，該等第一線路之材質包含金。
  12. 如請求項11所述之測試裝置，其中，該跳線器更包含一被動元件，該被動元件設置於該等第一線路之其中一線路上。
  13. 一種跳線器，可拆卸地安裝於一基板，該基板具有一第一插槽及一第二插槽，該第一插槽與該第二插槽電性連接，該第一插槽具有複數個電性接點，該第一插槽用以接收一待測元件之複數接腳，該跳線器安裝於該第二插槽，且該跳線器包含：一主體；以及複數第一線路，設置於該主體，電性連接該第一插槽之該等電性接點至一測試器之複數接腳。
  14. 如請求項13所述之跳線器，其中，該基板具有複數第二線路以及複數第三線路，該第二插槽用以接收該跳線器，該等第二線路電性連接該第一插槽與該第二插槽，該等第三線路電性連接該第二插槽與該測試器之該等接腳，該跳線器更包含：複數第一接腳，電性連接該等第一線路；以及複數第二接腳，電性連接該等第一線路；其中，每一第二線路的路徑長度等於該第一插槽間與該第二插槽間之最短距離；其中，每一第三線路的路徑長度等於該第二插槽間與該測試器間之最短距離。
  15. 如請求項14所述之跳線器，其中，該跳線器安裝於該第二插槽時，該跳線器之該等第一接腳電性連接該等第二線路，該跳線器之該等第二接腳電性連接該等第三線路。
  16. 如請求項13所述之跳線器，其中，該等第一線路之材質包含金。
  17. 如請求項16所述之跳線器，更包含：一被動元件，設置於該等第一線路之其中一線路上。
TW110138425A 2021-10-15 2021-10-15 測試裝置及其跳線器 TWI814109B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110138425A TWI814109B (zh) 2021-10-15 2021-10-15 測試裝置及其跳線器
CN202210127997.1A CN115980542A (zh) 2021-10-15 2022-02-11 测试装置及其跳线器
US17/721,078 US11828789B2 (en) 2021-10-15 2022-04-14 Test apparatus and jumper thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110138425A TWI814109B (zh) 2021-10-15 2021-10-15 測試裝置及其跳線器

Publications (2)

Publication Number Publication Date
TW202318013A TW202318013A (zh) 2023-05-01
TWI814109B true TWI814109B (zh) 2023-09-01

Family

ID=85961145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110138425A TWI814109B (zh) 2021-10-15 2021-10-15 測試裝置及其跳線器

Country Status (3)

Country Link
US (1) US11828789B2 (zh)
CN (1) CN115980542A (zh)
TW (1) TWI814109B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200426577A (en) * 2003-04-10 2004-12-01 O2Micro Inc Test card for multiple functions testing
TW201221980A (en) * 2010-08-30 2012-06-01 Marvell Israel Misl Ltd Method and apparatus for testing integrated circuits
US20120262188A1 (en) * 2011-04-14 2012-10-18 Nickel Joshua G Radio-frequency test probes with integrated matching circuitry
US20130290594A1 (en) * 2011-12-21 2013-10-31 Timothy J. Callahan Core-driven translation and loopback test
CN104508367A (zh) * 2012-05-29 2015-04-08 威特瑞克斯电子系统公司 固态辅助灯及其测试系统
TWI519800B (zh) * 2014-10-08 2016-02-01 慧榮科技股份有限公司 測試裝置
US20180292459A1 (en) * 2017-04-10 2018-10-11 Jason A. Bell Plug-in fuel pump power bypass / test system
TW201917391A (zh) * 2017-10-23 2019-05-01 旺矽科技股份有限公司 探針卡及訊號路徑切換模組總成
US20210132160A1 (en) * 2019-10-30 2021-05-06 Commscope Technologies Llc Automated pim matrix test fixture and methods of operating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009048618A1 (en) 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method
US9086453B2 (en) 2011-05-17 2015-07-21 Marvell Inernational Ltd. Method and apparatus for testing integrated circuits
KR102154064B1 (ko) * 2014-09-25 2020-09-10 삼성전자주식회사 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200426577A (en) * 2003-04-10 2004-12-01 O2Micro Inc Test card for multiple functions testing
TW201221980A (en) * 2010-08-30 2012-06-01 Marvell Israel Misl Ltd Method and apparatus for testing integrated circuits
US20120262188A1 (en) * 2011-04-14 2012-10-18 Nickel Joshua G Radio-frequency test probes with integrated matching circuitry
US20130290594A1 (en) * 2011-12-21 2013-10-31 Timothy J. Callahan Core-driven translation and loopback test
CN104508367A (zh) * 2012-05-29 2015-04-08 威特瑞克斯电子系统公司 固态辅助灯及其测试系统
TWI519800B (zh) * 2014-10-08 2016-02-01 慧榮科技股份有限公司 測試裝置
TW201614254A (en) * 2014-10-08 2016-04-16 Silicon Motion Inc Testing apparatus
US20180292459A1 (en) * 2017-04-10 2018-10-11 Jason A. Bell Plug-in fuel pump power bypass / test system
TW201917391A (zh) * 2017-10-23 2019-05-01 旺矽科技股份有限公司 探針卡及訊號路徑切換模組總成
US20210132160A1 (en) * 2019-10-30 2021-05-06 Commscope Technologies Llc Automated pim matrix test fixture and methods of operating the same

Also Published As

Publication number Publication date
US11828789B2 (en) 2023-11-28
US20230123340A1 (en) 2023-04-20
TW202318013A (zh) 2023-05-01
CN115980542A (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
US9970961B2 (en) Probe card for testing wafers with fine pitch circuit
CN104851862B (zh) 电子设备
JP5567818B2 (ja) 半導体インターポーザ及びその製造方法（３次元チップ・スタックのためのシリコン・インターポーザのテスト）
US7541680B2 (en) Semiconductor device package
US8647976B2 (en) Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
US9129914B2 (en) Electronic device, test board, and semiconductor device manufacturing method
TWI702703B (zh) 半導體封裝元件
JP2000111576A (ja) コンタクトストラクチャのパッケ―ジング・相互接続
TWI620936B (zh) 積體電路之測試探針卡
US20080113457A1 (en) Method of chip manufacturing
US7579852B2 (en) Wafer translator having metallization pattern providing high density interdigitated contact pads for component
CN108666228A (zh) 半导体设备及其检测设备和制造方法
JP2010537187A (ja) マルチサイトプローブ
TWI814109B (zh) 測試裝置及其跳線器
US20050224942A1 (en) Semiconductor device with a plurality of ground planes
TW202223409A (zh) 探針裝置及其組裝方法
US8802454B1 (en) Methods of manufacturing a semiconductor structure
TW201821808A (zh) 積體電路之測試探針卡
CN103941049A (zh) 探针卡
TW201340283A (zh) 晶圓結構、晶片結構以及堆疊型晶片結構
CN207457425U (zh) 基于微机电探针的垂直式探针卡
TW200529346A (en) Fabrication method of semiconductor integrated circuit device
CN109425810B (zh) 半导体测试装置、半导体测试系统以及半导体测试方法
US9991196B2 (en) Printed circuit board and method of fabricating an element
TWI311350B (en) A testing method of ball grid array package