CN113496759A - 内存操作条件检查方法 - Google Patents

内存操作条件检查方法 Download PDF

Info

Publication number
CN113496759A
CN113496759A CN202010248509.3A CN202010248509A CN113496759A CN 113496759 A CN113496759 A CN 113496759A CN 202010248509 A CN202010248509 A CN 202010248509A CN 113496759 A CN113496759 A CN 113496759A
Authority
CN
China
Prior art keywords
voltage
input voltage
tested
memory module
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010248509.3A
Other languages
English (en)
Inventor
林正隆
梁万栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EOREX CORP
Original Assignee
EOREX CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EOREX CORP filed Critical EOREX CORP
Priority to CN202010248509.3A priority Critical patent/CN113496759A/zh
Publication of CN113496759A publication Critical patent/CN113496759A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

一种内存操作条件检查方法，由内存操作条件检查装置来实施，可使主板上中央处理单元（central processing unit,CPU）通过设置在数个待测内存模块（device under test,DUT）的输入电压（VDD、VDDQ与VPP）供应端子的量测单元回馈的电压量测值，能更精确地调整提供给各待测内存模块正确的供应电压，使中央处理单元能发挥最高效率，藉以VDD、VDDQ与VPP三个操作电压解决内存电源电压偏离的问题，从而能在量产测试的时候，可精确地调整输入至各待测内存模块端的正确的供应电压，以达到一致性的校正。

Description

内存操作条件检查方法
技术领域
本发明有关于一种内存操作条件检查方法，尤指涉及一种以VDD、VDDQ与VPP三个操作电压解决内存电源电压偏离的问题，可更精确地调整提供给各待测内存模块正确的供应电压，使中央处理单元能发挥最高效率，特别是指能在量产测试的时候，可精确地调整输入至各待测内存模块端的正确的供应电压，以达到一致性的校正的方法。
背景技术
诸如动态随机存取内存（dynamic random access memory, DRAM）的半导体装置中，其内存晶粒可安装于一主板上，并自一中央处理器（central processing unit, CPU）接收电力供应，可将外部供应的电力传递至电源管理电路（power management circuit,PMC），由其管理供应至内存系统的组件的电力。可将电力供应至在不同电压下且具有不同电流需要的不同组件。于其中，主板上的电源供应端子VDD与 VDDQ通常是相等的值（1.2V），且在一般的使用中都是把VDDQ与VDD合成一个电源使用。然而，归因于来自程序变动、末端的负载电压等的影响，电源的电压可能偏离电源管理电路中脉冲宽度调变（pulse widthmodulation, PWM）单元所设定的数值。
鉴于实际上自电源管理电路端输出来的电力电源，到达至内存端接收的这一段路径会产生无可避免的电压偏离，使得真正到达内存端的值不得而知，现有技术亦无对此进行量测，即便PWM本身会产生回馈电压，但也仅能得知刚输出的设定值，但来到末端的内存接收时值已经被影响，在操作的时候已经被末端的负载电压偏离，因此无法正确得知每一内存本身的耗电量。
针对已知技术并未对从电源管理电路输出至内存输入端的电压值进行量测以补偿电源电压偏离的缺失，因此，一般无法符合使用者于实际使用时精确地调整输入至各内存端的正确的电压值而达到一致性的校正所需。
发明内容
本发明的主要目的在于，克服已知技术所遭遇的上述问题，并提供一种内存操作条件检查方法，可更精确地调整提供给各待测内存模块正确的供应电压，使中央处理单元能发挥最高效率，藉以VDD、VDDQ与VPP三个操作电压解决内存电源电压偏离的问题，从而能在量产测试的时候，可精确地调整输入至各待测内存模块端的正确的供应电压，以达到一致性的校正。
本发明的另一目的在于，提供一种内存操作条件检查方法，可精确监控操作中的参考电压（VREF）与其他参数，通过快速改变操作条件，可快速改变基本输出入系统（BasicInput and Output System, BIOS）频率与延迟时间（CAS latency, CL）设定，从而能有效地进行各种条件下的操作能力测试。
为达以上目的，本发明所采用的技术方案是：一种内存操作条件检查方法，由内存操作条件检查装置来实施，该方法包含下列步骤：
步骤一：经由一电源管理芯片（power management integrated circuit, PMIC）提供数个原始供应电压至数个安装于主板上的待测内存模块（device under test, DUT），，其中，每一待测内存模块包含第一输入电压（VDD）供应端子、第二输入电压（VDDQ）供应端子、及第三输入电压（VPP）供应端子，各该原始供应电压输入至各该待测内存模块的第一至第三输入电压供应端子，且各该原始供应电压包括VDD、VDDQ与VPP；
步骤二：启用耦接至各待测内存模块的第一至第三输入电压供应端子的各该量测单元，其中每一量测单元包含耦接至该第一输入电压供应端子的第一量测组件、耦接至该第二输入电压供应端子的第二量测组件、及耦接至该第三输入电压供应端子的第三量测组件；
步骤三：利用各量测单元测量各待测内存模块的第一至第三输入电压供应端子的输入电压与电流，以产生对应的当前供应电压并回馈至中央处理单元（central processingunit, CPU）；
步骤四：该中央处理单元将各量测单元回馈的各当前供应电压，并将该些当前供应电压与对应的各原始供应电压进行比对，并根据比对结果产生对应的补偿电压；
步骤五：针对与该补偿电压有关的待测内存模块，该中央处理单元通过该电源管理芯片控制提供该补偿电压给对应的待测内存模块进行补偿，从而能精确地调整输入至各该待测内存模块端的正确的供应电压。
于本发明上述实施例中，所述中央处理单元分别与各待测内存模块、该电源管理芯片及各量测单元连接，而该电源管理芯片与各待测内存模块连接。
于本发明上述实施例中，所述中央处理单元内建有一储存组件，可通过软件方式来管理该电源管理芯片控制提供给各待测内存模块的原始供应电压，以及提供该补偿电压给对应的待测内存模块。
于本发明上述实施例中，所述量测单元为数字万用电表（digital multimeter,DMM）。
于本发明上述实施例中，所述第一至第三量测组件分别施加一电阻值测量对应耦接的第一至第三输入电压供应端子的输入电压与电流，根据该电阻值中间偏压的变化以产生对应的当前供应电压。
于本发明上述实施例中，所述电阻值为8～12毫奥姆。
附图说明
图1是本发明的流程示意图。
图2是本发明的方块示意图。
标号对照：
待测内存模块1
第一输入电压供应端子11
第二输入电压供应端子12
第三输入电压供应端子13
电源管理芯片2
量测单元3
第一量测组件31
第二量测组件32
第三量测组件33
中央处理单元4
储存组件41。
具体实施方式
请参阅图1及图2所示，分别为本发明的流程示意图及本发明的方块示意图。如图所示：本发明为一种内存操作条件检查方法，由内存操作条件检查装置来实施，其包括数个待测内存模块（device under test, DUT）1、电源管理芯片（power managementintegrated circuit, PMIC）2、数个量测单元3以及中央处理单元4（central processingunit, CPU）所构成。本内存操作条件检查方法包含下列步骤：
步骤一s1：经由该电源管理芯片2提供数个原始供应电压至数个待测内存模块1，其中各该待测内存模块1皆安装于主板上并与该电源管理芯片2连接，每一待测内存模块1包含第一输入电压（VDD）供应端子11、第二输入电压（VDDQ）供应端子12、及第三输入电压（VPP）供应端子13，各原始供应电压输入至各待测内存模块１的第一至第三输入电压供应端子11～13，且各原始供应电压包括VDD、VDDQ与VPP。
步骤二s2：启用耦接至各待测内存模块1的第一至第三输入电压供应端子11～13的各该量测单元3，其中每一量测单元3包含耦接至该第一输入电压供应端子11的第一量测组件31、耦接至该第二输入电压供应端子12的第二量测组件32、及耦接至该第三输入电压供应端子13的第三量测组件33。
步骤三s3：利用各量测单元3测量各待测内存模块1的第一至第三输入电压供应端子11～13的输入电压与电流，以产生对应的当前供应电压并回馈至中央处理单元4（central processing unit, CPU），其中该中央处理单元4分别与该待测内存模块1、电源管理芯片2及该量测单元3连接，其内建有一储存组件41，可通过软件的方式来管理该电源管理芯片2控制提供给各该待测内存模块1的原始供应电压。
步骤四s4：该中央处理单元4接收各量测单元3发送的各当前供应电压，并将该些当前供应电压与各待测内存模块1的第一至第三输入电压供应端子11～13对应的原始供应电压进行比对，并根据比对结果产生对应的补偿电压。
步骤五s5：针对与该补偿电压有关的待测内存模块1，该中央处理单元4通过该储存组件41管理该电源管理芯片2控制该电源管理芯片2对与该补偿电压对应的待测内存模块1进行补偿，从而能精确地调整输入至各待测内存模块1端的正确的供应电压。如是，藉由上述揭露流程构成全新的内存操作条件检查方法。
当运用时，本发明为了更精确量测每一待测内存模块1的耗电量，是将传统主板上通常合在一起的操作电压VDD与VDDQ分开，根据各待测内存模块1的VDD、VDDQ与VPP三个分开的第一至第三输入电压供应端子11～13分别去量测其输入电压与电流。于一较佳实施例中，本发明设置数个量测单元3，例如：数位万用电表（digital multimeter, DMM）。各量测单元3是在主板上从最靠近各待测内存模块１端的第一至第三输入电压供应端子11～13上对应耦接三个量测用的第一至第三量测组件31～33，藉此测量供应至末端各待测内存模块1的第一至第三输入电压供应端子11～13的输入电压与电流，以产生对应的当前供应电压。于本实施例中，虽是使用数字万用电表作为量测单元3的描述，然而，上述量测单元3的类型，仅是列举目前主流的量测电流的组件为例，而其他未及载明而具相同或相似功能的，亦应视为本发明涵盖的范围。
上述量测单元3是以该第一至第三量测组件31～33分别施加一8～12毫奥姆（mΩ）的电阻值测量对应耦接的第一至第三输入电压供应端子11～13的输入电压与电流，根据该电阻值中间偏压的变化以产生对应的当前供应电压，各量测单元3再将此量测所得的当前供应电压回传给中央处理单元4，该中央处理单元4根据先前设定该电源管理芯片2供应给各待测内存模块1的原始供应电压（例如：1.2V），比对各量测单元3回传所得的各待测内存模块1的当前供应电压（例如：1.19 V），得知供应电压从该电源管理芯片2输出端来到各待测内存模块１输入端这一路径之间产生的电压偏离数值（ΔV=1.2-1.19=0.01）后，产生一对应的补偿电压（例如：0.01 V）。该中央处理单元4再通过储存组件41控制该电源管理芯片2针对与该补偿电压对应的待测内存模块1进行补偿，根据电压所需调高或调低作校正。传统方法并无此技术，本发明的主板通过上述量测值的回馈，可更精确地调整提供给各该待测内存模块1正确的供应电压，使该中央处理单元4能发挥最高效率，以这三个操作电压VDD、VDDQ与VPP解决内存电源电压偏离的问题，从而能在量产测试的时候，可精确地调整输入至各待测内存模块端的正确的供应电压，以达到一致性的校正。
藉此，本发明可精确监控操作中的参考电压（VREF）与其他参数，通过快速改变操作条件，可快速改变基本输出入系统（Basic Input and Output System, BIOS）频率与延迟时间（CAS latency, CL）设定，从而能有效地进行各种条件下的操作能力测试。
综上所述，本发明的一种内存操作条件检查方法，可有效改善现有技术的种种缺点，主板上中央处理单元通过设置在各待测内存模块的输入电压（VDD、VDDQ与VPP）供应端子的量测组件回馈的电压量测值，可更精确的调整提供给各待测内存模块正确的供应电压，使中央处理单元能发挥最高效率，藉以VDD、VDDQ与VPP三个操作电压解决内存电源电压偏离的问题，从而能在量产测试的时候，可精确地调整输入至各待测内存模块端的正确的供应电压，以达到一致性的校正，进而使本发明能更进步、更实用、更符合使用者所须，确已符合发明专利申请的要件，依法提出专利申请。
但以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，故，凡依本发明申请专利范围及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。

Claims (6)

1.一种内存操作条件检查方法，由内存操作条件检查装置来实施，其特征在于，该方法包含下列步骤：
步骤一：经由一电源管理芯片提供数个原始供应电压至数个安装于主板上的待测内存模块，其中，每一待测内存模块包含第一输入电压供应端子、第二输入电压供应端子、及第三输入电压供应端子，各该原始供应电压输入至各该待测内存模块的第一至第三输入电压供应端子，且各该原始供应电压包括VDD、VDDQ与VPP；
步骤二：启用耦接至各待测内存模块的第一至第三输入电压供应端子的各该量测单元，其中每一量测单元包含耦接至该第一输入电压供应端子的第一量测组件、耦接至该第二输入电压供应端子的第二量测组件、及耦接至该第三输入电压供应端子的第三量测组件；
步骤三：利用各量测单元测量各待测内存模块的第一至第三输入电压供应端子的输入电压与电流，以产生对应的当前供应电压并回馈至中央处理单元；
步骤四：该中央处理单元将各量测单元回馈的各当前供应电压，并将该些当前供应电压与对应的各原始供应电压进行比对，并根据比对结果产生对应的补偿电压；
步骤五：针对与该补偿电压有关的待测内存模块，该中央处理单元通过该电源管理芯片控制提供该补偿电压给对应的待测内存模块进行补偿，从而能精确地调整输入至各该待测内存模块端的正确的供应电压。
2.如权利要求1所述的内存操作条件检查方法，其特征在于，所述中央处理单元分别与各待测内存模块、该电源管理芯片及各量测单元连接，而该电源管理芯片与各待测内存模块连接。
3.如权利要求1所述的内存操作条件检查方法，其特征在于，所述中央处理单元内建有一储存组件，可通过软件方式来管理该电源管理芯片控制提供给各待测内存模块的原始供应电压，以及提供该补偿电压给对应的待测内存模块。
4.如权利要求1所述的内存操作条件检查方法，其特征在于，所述量测单元为数字万用电表。
5.如权利要求1所述的内存操作条件检查方法，其特征在于，所述第一至第三量测组件分别施加一电阻值测量对应耦接的第一至第三输入电压供应端子的输入电压与电流，根据该电阻值中间偏压的变化以产生对应的当前供应电压。
6.如权利要求5所述的内存操作条件检查方法，其特征在于，所述电阻值为8～12毫奥姆。
CN202010248509.3A 2020-04-01 2020-04-01 内存操作条件检查方法 Pending CN113496759A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010248509.3A CN113496759A (zh) 2020-04-01 2020-04-01 内存操作条件检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010248509.3A CN113496759A (zh) 2020-04-01 2020-04-01 内存操作条件检查方法

Publications (1)

Publication Number Publication Date
CN113496759A true CN113496759A (zh) 2021-10-12

Family

ID=77993100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010248509.3A Pending CN113496759A (zh) 2020-04-01 2020-04-01 内存操作条件检查方法

Country Status (1)

Country Link
CN (1) CN113496759A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114967891A (zh) * 2022-05-23 2022-08-30 长鑫存储技术有限公司 一种电压拉偏测试装置及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114967891A (zh) * 2022-05-23 2022-08-30 长鑫存储技术有限公司 一种电压拉偏测试装置及方法
CN114967891B (zh) * 2022-05-23 2023-10-10 长鑫存储技术有限公司 一种电压拉偏测试装置及方法

Similar Documents

Publication Publication Date Title
KR101024872B1 (ko) 피시험 집적 회로용 예측, 적응성 전력 공급기
US6339338B1 (en) Apparatus for reducing power supply noise in an integrated circuit
US9086453B2 (en) Method and apparatus for testing integrated circuits
US6118293A (en) High resolution (quiescent) supply current system (IDD monitor)
US9151804B2 (en) On-chip test technique for low drop-out regulators
AU2016301712B2 (en) Apparatus and scheme for IO-pin-less calibration or trimming of on-chip regulators
EP1818676A1 (en) Test device, test method, electronic device, and device manufacturing method
US9513333B2 (en) Test interface board and test system including the same
US7979218B2 (en) Test apparatus, test method and computer readable medium
US20220170997A1 (en) Circuit, semiconductor device and method for parameter psrr measurement
CN113496759A (zh) 内存操作条件检查方法
US7248102B2 (en) Internal reference voltage generation for integrated circuit testing
US11742250B2 (en) Test circuit for detecting parasitic capacitance of TSV
TWM599460U (zh) 記憶體操作條件檢查裝置
TWI707356B (zh) 記憶體操作條件檢查方法
JP4802259B2 (ja) テスト装置、テスト方法および補正電圧算出装置
KR102292231B1 (ko) 전원 모듈
US12007429B2 (en) Apparatus and method for managing power of test circuits
US20220413037A1 (en) Apparatus and method for managing power of test circuits
CN220120936U (zh) 芯片测试电路及测试设备
US8030958B2 (en) System for providing a reference voltage to a semiconductor integrated circuit
KR20200140119A (ko) 반도체 디바이스를 테스트하기 위한 프로브 카드를 포함하는 테스트 장치 및 그의 동작 방법
KR20220169901A (ko) Ic소켓 검사용 다중채널 측정 시스템 및 그 다중채널 측정방법
US20040085058A1 (en) Power supply device for a component testing installation
JP2003177159A (ja) 能動回路素子の高周波動作を決定するための回路配置およびその方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination