CN220120936U - 芯片测试电路及测试设备 - Google Patents

Abstract

本实用新型实施例提供了一种芯片测试电路及测试设备，涉及芯片测试技术领域。其中，该芯片测试电路连接在供电单元与待测单元之间，包括：与所述供电单元连接的DC‑DC电源单元、与所述DC‑DC电源单元连接的LDO电源单元、与所述LDO电源单元连接的测量采样单元；其中，所述LDO电源单元的反馈端与所述DC‑DC电源单元相连，以对所述DC‑DC电源单元稳压输出的电压进行调节，使得所述输入电压与所述输出电压之间的压差在设定范围内。本实用新型所述的一种芯片测试电路，输入电压范围大，输入电压与输出电压之间的压差小，纹波低，功耗低，测试精度高，大大提高了适用性。

Description

芯片测试电路及测试设备

技术领域

本实用新型涉及芯片测试技术领域，具体涉及一种芯片测试电路及测试设备。

背景技术

对芯片进行测试时，例如，芯片可以指DUT(待测器件或待测单元)，往往存在部分待测单元所需要的供电电压较高，如5～8V，而部分待测单元所需要的供电电压较低，如5V以下。为了对待测单元实现宽电压范围供电，目前，要么使用DC-DC电源进行宽电压范围供电，要么使用LDO电源进行宽电压范围供电。

然而，上述宽电压范围供电方案仍存在以下缺陷：使用DC-DC电源进行宽电压范围供电会形成较大纹波，从而影响待测单元的测试精度；而使用LDO电源进行宽电压范围供电又会导致为待测单元提供较低电压时，整个电路压差大，导致发热过高功耗大，也难以提升待测单元的测试精度。

由上可知，如何在宽电压范围供电的前提下，减小压差、降低功耗、减小纹波，从而提高待测单元的测试精度的问题仍有待解决。

实用新型内容

本实用新型各实施例提供了一种芯片测试电路及测试设备，可以解决相关技术中存在的测试精度不高的问题。所述技术方案如下：

根据本实用新型实施例的一个方面，一种芯片测试电路，所述芯片测试电路连接在供电单元与待测单元之间，包括：DC-DC电源单元，与所述供电单元连接，对所述供电单元输出的电压进行稳压；LDO电源单元，与所述DC-DC电源单元连接，将所述DC-DC电源单元稳压输出的电压作为输入电压，并对所述输入电压进行稳压，得到输出电压；测量采样单元，与所述LDO电源单元连接，将所述LDO电源单元输出的输出电压作为供电电压，对所述待测单元进行宽电压范围供电，使得所述测量采样单元基于所述供电电压对所述待测单元进行芯片测试；其中，所述LDO电源单元的反馈端与所述DC-DC电源单元相连，以对所述DC-DC电源单元稳压输出的电压进行调节，使得所述输入电压与所述输出电压之间的压差在设定范围内。

可选地，所述LDO电源单元的输入电压与输出电压之间压差的设定范围为0～1V。

可选地，所述测量采样单元包括连接在所述LDO电源单元与所述待测单元之间的提供不同测试档位的多个采样模块、以及分别与多个采样模块连接的第一测量模块和第二测量模块；

通过所述第一测量模块或所述第二测量模块对不同采样模块进行采样，测试所述待测单元在不同测试档位下的测试数据。

可选地，所述采样模块包括连接在所述LDO电源单元与所述待测单元之间的采样限流元件和/或与所述采样限流元件连接的开关管元件；

通过导通所述开关管元件，导通所述LDO电源单元与所述待测单元之间的路径，以通过所述第一测量模块或所述第二测量模块对与所述开关管元件连接的采样限流元件进行采样，测试所述待测单元在所述采样限流元件对应的测试档位下的测试数据。

可选地，所述开关管元件包括MOS管。

可选地，所述采样限流元件包括采样电阻。

可选地，所述采样模块的数量为三个；第一个采样模块包括第一采样电阻和第一MOS管，第二个采样模块包括第二采样电阻和第二MOS管，第三个采样模块包括第三采样电阻；

第一采样电阻的输出端分别与第一MOS管、第二采样电阻、第三采样电阻的输入端连接；第二采样电阻的输出端与第二MOS管的输入端连接；第一MOS管、第二MOS管、第三采样电阻的输出端与所述待测单元的输入端连接；

所述第一测量单元与第一采样电阻并联；所述第二测量单元与第三采样电阻并联。

可选地，所述电路还包括与所述LDO电源单元连接的电压设置单元，所述电压设置单元根据所述待测单元所需要的供电电压设置所述LDO电源单元的输出电压。

可选地，所述供电单元输出的电压的范围为0.6～10V。

根据本实用新型实施例的一个方面，一种测试设备，所述测试设备包括如前所述的芯片测试电路。

可选地，所述测试设备包括ATE设备。

本实用新型提供的技术方案带来的有益效果是：

在上述技术方案中，本实用新型提供了一种芯片测试电路，通过与供电单元连接的DC-DC电源单元将供电单元输出的电压进行一次稳压后，并作为输入电压输入至与DC-DC电源单元连接的LDO电源单元，通过该LDO电源单元对输入电压进行二次稳压后得到输出电压，并作为供电电压经测量采样单元对待测单元进行宽电压范围供电，使得测量采样单元基于供电电压对待测单元进行芯片测试，其中，通过LDO电源单元的反馈端与DC-DC电源单元的反馈相连，以对DC-DC电源单元稳压输出的电压进行调节，使得输入LDO电源单元的输入电压与输出电压之间的压差在设定范围内，从而有利于降低输入电压与输出电压之间的压差，使该压差的设定范围可以控制在0～1V，此外，通过测量采样单元中开关管元件的导通与关断，使得测量采样单元中的采样限流元件提供不同测试档位，以实现对待测单元进行不同测试档位的测量，能够有效地解决相关技术中存在的测试精度不高的问题。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对本实用新型实施例描述中所需要使用的附图作简单地介绍。

图1是根据一示例性实施例示出的一种芯片测试电路的整体结构图；

图2是图1实施例所涉及的测量采样单元在一个实施例中的结构图；

图3是图2实施例所涉及的采样模块在一个实施例中的结构图；

图4是一应用场景中示出的一种芯片测试电路中DC-DC电源单元与LDO电源单元的电路原理图。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本实用新型的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

如前所述，在目前的电路设计中，当输入电压范围较大时，线性稳压器的输入输出压差也会很大，这就导致了稳压器发热高等问题；而为了使输入输出电压差值减小，通常都会压缩输入电压的范围，从而大大限制了使用场景。

为了解决上述问题，现有技术提出的方案，大多是DC-DC(Direct Current-DirectCurrent，直流变换)电路或LDO(Low Dropout Regulator，低压差线性稳压)电路单独做宽电压供电，又或是采用特殊的DPS芯片(例如AD5560)供电，虽然解决了电压输入范围小或是压差大的问题，但是无法同时实现电压输入范围大且压差小，而且电路中仍存在纹波大，功耗大，测试精度低的问题。

为此，本实用新型提供一种芯片测试电路，能够有效地实现宽电压输入且减小压差，纹波低，功耗低，从而能够有效地提高测试精度，并且大大提高了适用性。

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

图1为一种芯片测试电路的整体结构图。该芯片测试电路100连接在供电单元50与待测单元60之间，包括DC-DC电源单元10、LDO电源单元20、测量采样单元30。

其中，DC-DC电源单元10，与供电单元50连接，对供电单元50输出的电压进行一次稳压。

可选地，供电单元50输出电压的范围为0.6～10V。

LDO电源单元20，与DC-DC电源单元10连接，将DC-DC电源单元10稳压输出的电压作为输入电压，并对输入电压进行二次稳压，得到输出电压。

具体地，LDO电源单元20的反馈端与DC-DC电源单元10连接，从而对DC-DC单元10稳压输出的电压进行调节，使得输入电压与输出电压之间的压差在设定范围内。

可选地，LDO电源单元20的输入电压与输出电压之间压差的设定范围为0～1V。

测量采样单元30，与LDO电源单元20连接，将LDO电源单元20输出的输出电压作为供电电压，对待测单元60进行宽电压范围供电，使得测量采样单元30基于该供电电压对待测单元60进行芯片测试。

图2展示了测量采样单元在一个实施例中的结构图，如图2所示，测量采样单元30包括连接在LDO电源单元20与待测单元60之间的提供不同测试档位的多个采样模块330、以及分别与多个采样模块330连接的第一测量模块310和第二测量模块320。通过第一测量模块310或第二测量模块320对不同采样模块330进行采样，测试待测单元60在不同测试档位下的测试数据。该测试数据可以是电流值和/或电压值，此处并未加以限定。

可选地，采样模块330包括连接在LDO电源单元20与待测单元60之间的采样限流元件和/或与采样限流元件连接的开关管元件。其中，通过导通开关管元件，导通LDO电源单元20与待测单元60之间的路径，以通过第一测量模块310或第二测量模块320对与开关管元件连接的采样限流元件进行采样，测试待测单元60在采样限流元件对应的测试档位下的测试数据。

可选地，开关管元件包括MOS管。

可选地，采样限流元件包括采样电阻。

可选地，芯片测试电路10还包括电压设置单元40，回请参阅图1所示。该电压设置单元40与LDO电源单元20连接，根据待测单元所需要的供电电压设置LDO电源单元20的输出电压。

基于上述电路，本实用新型采用DC-DC+LDO的方式，即通过反馈调整DC-DC电源单元输出电压实现LDO电源单元的低压差，有效地降低了输入电压与输出电压之间的压差，解决了相关技术中存在的在低电压时供电时功耗大的问题。同时，以DC-DC电源单元稳压后输出的电压作为LDO电源单元的输入电压，不仅能够有效实现宽电压范围输入，并基于测量采样单元进行不同测试档位下的芯片测试，有利于提高待测器件的测试精度。

在一示例性实施例中，如图3所示，上述测量采样单元30包括第一测量模块310、第二测量模块320、以及多个采样模块330。

在本实施例中，采样模块330的数量为3个，分别提供3种不同的测试档位。其中，第一个采样模块提供mA电流测试档位，该第一个采样模块包括第一采样电阻331和第一MOS管334；第二个采样模块提供uA电流测试档位，该第二个采样模块包括第二采样电阻332和第二MOS管335；第三个采样模块提供nA电流测试档位，该第三个采样模块包括第三采样电阻333。

具体地，第一采样电阻331的输出端分别与第一MOS管334、第二采样电阻332、第三采样电阻333的输入端连接；第二采样电阻332的输出端与第二MOS管335的输入端连接；第一MOS管334、第二MOS管335、第三采样电阻333的输出端与待测单元60的输入端连接；第一测量模块310与第一采样电阻331并联；第二测量模块320与第三采样电阻333并联。

现结合图3，以测试数据为电流值为例，对待测单元60在不同测试档位下的测试过程进行以下说明：

当测量mA测试档电流时，将第一MOS管334导通，此时第一测量模块310即可通过对第一采样电阻331进行采样，测得流向待测单元60的电流值大小。

当测量uA测试档电流时，将第一MOS管334关闭，第二MOS管335导通，此时第二测量模块320即可通过对第二采样电阻332进行采样，测得流向待测单元60的电流值大小。

当测量nA测试档电流时，将第一MOS管334和第二MOS管335均关闭，此时第二测量模块320即可通过对第三采样电阻333进行采样，测得流向待测单元60的电流值大小。

在上述实施例的作用下，利用开关管元件的导通与关断，使得基于采样限流元件中流通的电压对待测单元进行不同测试档位下的芯片测试，有利于提高芯片测试的测试精度。

图4展示了一种芯片测试电路中DC-DC电源单元与LDO电源单元在一个应用场景中的电路原理图。在该应用场景中，DC-DC电源单元U46采用AP5100芯片，LDO电源单元U47采用LT3045芯片。在图4中，LT3045芯片的VIOC引脚作为LDO电源单元U47的反馈端，AP5100芯片的FB引脚作为DC-DC电源单元U46的反馈连接端，通过VIOC引脚反馈连接至FB引脚，实现对DC-DC电源单元U46稳压输出的电压进行调节。

具体地，LDO电源单元U47的VIOC引脚通过电阻R277连接至DC-DC电源单元U46的FB引脚。该电阻R277与VIOC引脚相连的一端还通过电阻R274连接至LDO电源单元U47的IN1引脚、IN2引脚、EN/UV引脚、PGFB引脚，该电阻R277与FB引脚相连的一端则是还通过电阻R280连接至地端。

此外，LDO电源单元U47的GND1引脚、GND2引脚分别连接至地端，ILIM引脚通过电阻R276连接至地端。

DC-DC电源单元U46的BST引脚还通过电容C162、SW引脚分别连接二极管D9后连接至地端。电阻R270的一端分别连接DC-DC电源单元U46的IN引脚和供电单元，电阻R270的另一端与DC-DC电源单元U46的EN引脚连接并与三极管Q23A连接至地端。

DC-DC电源单元U46的SW引脚通过电感L3分别与电容C165、电容C166、电容C167连通后连接地端；同时DC-DC电源单元U46的SW引脚通过电感L3分别与LDO电源单元U47的IN1引脚、IN2引脚、EN/UV引脚、PGFB引脚连接。

由此，通过VIOC引脚将LDO电源单元的输出电压反馈至DC-DC电源单元的FB引脚，并通过DC-DC电源单元的FB引脚与内部比较器连接得到反馈电压值，从而根据该反馈电压值调节DC-DC电源单元稳压输出至LDO电源单元的电压，使得LDO电源单元的输入电压与输出电压的压差控制在0～1V内，大大降低了电路的压差，从而减少发热，降低功耗。

在一示例性实施例中，上述芯片测试电路可以应用于测试设备。该测试设备包括ATE设备。

与相关技术相比，一方面，通过DC-DC+LDO的架构，将宽输入范围的电压通过DC-DC电源单元实现一次稳压后输出至LDO电源单元中，并通过LDO电源单元的反馈端反馈调节DC-DC电源单元的输出电压，使得LDO电源单元的压差控制在0～1V内；另一方面，通过测量采样单元中开关管元件的导通与关断，使得基于采样限流元件中流通的供电电压对待测单元进行芯片测试，采用不同的测量模式，实现对输出电流不同档位的测量，提高了测试精度。有效地解决了相关技术中测试电路输入输出电压压差大，发热高，纹波大，测试精度低的问题。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本实用新型的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种芯片测试电路，所述芯片测试电路连接在供电单元与待测单元之间，其特征在于，所述电路包括：

DC-DC电源单元，与所述供电单元连接，对所述供电单元输出的电压进行稳压；

LDO电源单元，与所述DC-DC电源单元连接，将所述DC-DC电源单元稳压输出的电压作为输入电压，并对所述输入电压进行稳压，得到输出电压；

测量采样单元，与所述LDO电源单元连接，将所述LDO电源单元输出的输出电压作为供电电压，对所述待测单元进行宽电压范围供电，使得所述测量采样单元基于所述供电电压对所述待测单元进行芯片测试；

其中，所述LDO电源单元的反馈端与所述DC-DC电源单元相连，以对所述DC-DC电源单元稳压输出的电压进行调节，使得所述输入电压与所述输出电压之间的压差在设定范围内。

2.如权利要求1所述的电路，其特征在于，所述LDO电源单元的输入电压与输出电压之间压差的设定范围为0～1V。

3.如权利要求1所述的电路，其特征在于，所述测量采样单元包括连接在所述LDO电源单元与所述待测单元之间的提供不同测试档位的多个采样模块、以及分别与多个采样模块连接的第一测量模块和第二测量模块；

通过所述第一测量模块或所述第二测量模块对不同采样模块进行采样，测试所述待测单元在不同测试档位下的测试数据。

4.如权利要求3所述的电路，其特征在于，所述采样模块包括连接在所述LDO电源单元与所述待测单元之间的采样限流元件和/或与所述采样限流元件连接的开关管元件；

通过导通所述开关管元件，导通所述LDO电源单元与所述待测单元之间的路径，以通过所述第一测量模块或所述第二测量模块对与所述开关管元件连接的采样限流元件进行采样，测试所述待测单元在所述采样限流元件对应的测试档位下的测试数据。

5.如权利要求4所述的电路，其特征在于，所述开关管元件包括MOS管。

6.如权利要求4所述的电路，其特征在于，所述采样限流元件包括采样电阻。

7.如权利要求4所述的电路，其特征在于，所述采样模块的数量为三个；第一个采样模块包括第一采样电阻和第一MOS管，第二个采样模块包括第二采样电阻和第二MOS管，第三个采样模块包括第三采样电阻；

第一采样电阻的输出端分别与第一MOS管、第二采样电阻、第三采样电阻的输入端连接；第二采样电阻的输出端与第二MOS管的输入端连接；第一MOS管、第二MOS管、第三采样电阻的输出端与所述待测单元的输入端连接；

所述第一测量模块与第一采样电阻并联；所述第二测量模块与第三采样电阻并联。

8.如权利要求1至7任一项所述的电路，其特征在于，所述电路还包括与所述LDO电源单元连接的电压设置单元，所述电压设置单元根据所述待测单元所需要的供电电压设置所述LDO电源单元的输出电压。

9.如权利要求1至7任一项所述的电路，其特征在于，所述供电单元输出的电压的范围为0.6～10V。

10.一种测试设备，其特征在于，所述测试设备包括如权利要求1至9任一项所述的芯片测试电路。