KR101024872B1 - 피시험 집적 회로용 예측, 적응성 전력 공급기 - Google Patents

Abstract

주 전력 공급기는 전류를 경로 임피던스를 통해 시험 중에(DUT) 집적 회로 장치의 전력 단자에 공급한다. 전력 입력 단자에서 전류에 대한 DUT의 요구는 클록 신호 에지에 응답하여 IC 스위치 내에서 트랜지스터로서 시험 중에 DUT에 인가된 클록 신호의 에지에 후속하여 일시적으로 증가한다. 전력 입력 단자에서 전압의 변화(노이즈)를 제한하기 위해서, 보조 전력 공급기는 클록 신호의 각 사이클이 진행되는 동안 증가된 요구를 만족시키도록 전력 입력 단자에 전류 펄스를 추가로 공급한다. 전류 펄스의 크기는 상기 클록 사이클이 진행되는 동안 전류 요구의 예측 증가에 대한 함수이며, DUT의 전력 입력 단자에서 발생된 전압의 변화를 제한하기 위해 제공된 피드백 회로에 의해 제어되는 적응 신호의 크기에 대한 함수이다.

전력 공급기, DUT, 전류 펄스, 피드백, 클록 신호, 예측 신호, 적응 신호

Description

피시험 집적 회로용 예측, 적응성 전력 공급기 {PREDICTIVE, ADAPTIVE POWER SUPPLY FOR AN INTEGRATED CIRCUIT UNDER TEST}

본 발명은 일반적으로 집적 회로를 시험하는 시스템에 관한 것이며, 특히, 구현하는 논리의 상태 전이에 의해 발생되는 피시험 집적 회로의 전력 공급 노이즈를 감소시키는 장치에 관한 것이다.

집적 회로(IC) 시험기는 반도체 웨이퍼 상의 다이 형태의 IC 세트를 동시에 시험할 수 있다. 도1은 반도체 웨이퍼 상에 형성될 수 있는 유사 IC 피시험 장치(device under test; DUT) 세트에 프로브 카드(12)를 통해 연결되는 전형적인 IC 시험기(10)를 도시하는 블록 다이어그램이다. 시험기(10)는 다양한 입력 및 출력 단자를 프로브 카드(12)상의 접촉부 세트에 연결하도록 포고 핀(15) 또는 다른 수단을 사용한다. 프로브 카드(12)는 각 DUT(14)의 표면상의 입출력(I/O) 패드에 접촉하는 프로브(18) 세트를 포함하며, 프로브(18)에 접촉부(16)를 연결하는 도전성 경로(20)를 제공한다. 프로브 카드(12)를 통한 경로는 시험기(10)가 시험 신호를 DUT(14)로 전송하여 DUT에 의해 생성된 출력 신호를 모니터링하는 것을 허용한다. 디지털 집적 회로는 종종 주기적 마스터 클록 신호(CLOCK)의 펄스에 응답하여 클로킹된 동기식 논리 게이트를 포함하므로, 프로브 카드(12)는 시험기(10)가 각 DUT(14)에 CLOCK 신호를 공급할 수 있게 하는 경로(22)를 또한 제공한다. 또한, 시험 시스템은 DUT가 시험되고 있을 때 DUT(14)에 전력을 공급하는 전력 공급기(24)를 포함하며, 프로브 카드(12)는 프로브(18)를 통해 각 DUT(14)의 전력 입력 패드(26)에 전력 공급기(24)를 연결시킨다.

DUT(14) 내의 각 스위칭 트랜지스터는 고유한 입력 커패시턴스를 가지며, 트랜지스터를 턴온(turn on) 또는 턴오프(turn off)하기 위해, 트랜지스터의 드라이버는 트랜지스터의 입력 커패시턴스를 충전 또는 방전해야 한다. 드라이버가 트랜지스터의 입력 커패시턴스를 충전하면 이는 전력 공급기(24)로부터 충전 전류를 얻는다. 트랜지스터의 입력 커패시턴스가 완전 충전되면, 그 드라이버는 트랜지스터의 입력 커패시턴스가 충전되어 유지하도록 필요한 비교적 적은 양의 누설 전류만을 공급할 필요가 있어 트랜지스터는 턴온 또는 턴오프되어 유지된다. 동기식 논리를 구현하는 DUT에서, 대부분의 트랜지스터 스위칭은 각 CLOCK 신호 펄스의 에지의 직후에서 발생된다. 따라서, CLOCK 신호의 각 펄스의 직후, DUT 내의 다양한 트랜지스터의 스위칭 상태를 변화시키기 위해 필요한 충전 전류를 제공하도록 각 DUT(14)에 입력되는 전력 공급 전류(I1)가 일시적으로 증가된다. CLOCK 신호 사이클의 후반에, 상기 트랜지스터가 상태를 변화시킨 후, 공급 전류(I1)에 대한 요구가 "대기(quiescent)" 정상 상태 수준으로 하락하여, 다음 CLOCK 신호 사이클이 시작될 때까지 거기에 유지된다.

프로브 카드(12)가 각 DUT(14)에 전력 공급기(24)를 연결시키게 하는 신호 경로(28)는 도1에서 저항(R1)으로 표시되는 고유한 임피던스를 갖는다. 전력 공급 기(24)의 출력부와 DUT(14)의 전력 입력부(26) 사이의 전압 강하가 존재하므로, DUT(14)로의 공급 전압 입력(VB)은 전력 공급기(24)의 출력 전압(VA)보다 다소 작고, VA가 잘 조절될 수 있을 지라도, VB는 전류(I1)의 크기에 의해 변화된다. 각 CLOCK 신호 사이클의 개시 후, 스위칭 트랜지스터 입력 커패시턴스를 충전하기 위해 필요한 I1의 일시적 증가는 R1을 가로지른 전압 강하를 증가시켜, VB를 일시적으로 감소시킨다. 각 CLOCK 신호 펄스 에지 후 발생하는 공급 전압(VB)의 딥(dip)은 DUT(14)의 성능에 역효과를 줄 수 있는 노이즈의 형태이므로, 그 크기 및 지속 시간을 제한하는 것이 바람직하다. 예를 들면, 컨덕터 크기를 증가시키거나 또는 경로(28)의 길이를 최소화함으로써 전력 공급기(24)와 DUT(14) 사이의 경로(28)의 리액턴스를 감소시킴으로써 상기 노이즈를 제한할 수 있다. 그러나, 상기 리액턴스를 감소시킬 수 있는 양에 대한 실제적인 제한이 존재한다.

또한, 각 DUT(14)의 전력 공급 입력부(26) 근처의 프로브 카드(12) 상에 커패시터(C1)를 위치시킴으로써 전력 공급 노이즈를 감소시킬 수 있다. 도2는 커패시터(C1)가 불충분하게 클 때 IC(14)로의 CLOCK 신호 입력의 펄스에 응답하여 IC(14)의 전력 입력부(26)에서의 공급 전압(VB) 및 전류(I1)의 거동을 예시한다. 시간(T1)에서 CLOCK 신호의 에지에 후속한 대기 수준(IQ) 위의 I1의 일시적 상승은 R1을 가로지른 전압 강하의 일시적 증가를 생성하고, 이는 다시 대기 수준(VQ) 아래의 공급 전압(VC)의 일시적 딥을 생성한다는 것을 알 수 있다.

도3은 커패시터(C1)가 충분히 클 때 VB 및 I1의 거동을 도시한다. CLOCK 신호 펄스들 사이에서, DUT(14)가 대기 상태일 때, 커패시터(C1)는 VB의 대기 수준(VQ)으로 충전된다. 시간(T1)에서 CLOCK 신호의 상승(또는 하강) 에지에 후속하여, DUT(14)가 보다 많은 전류를 일시적으로 요구하고, 커패시터(C1)가 DUT(14)에 약간의 그 저장된 전하를 공급하여, 추가적 전류의 양을 감소시키면, 전력 공급기(24)가 증가된 요구를 충족시키도록 제공되어야 한다. 도3에서 알 수 있는 바와 같이, C1의 존재는 R1을 가로지른 일시적 전압 강하의 크기를 감소시켜, DUT(14)로의 공급 전압(VB) 입력의 딥의 크기를 감소시킨다.

커패시터(C1)가 VB의 편차를 적절히 제한하기 위해, 커패시터는 필요한 전하를 DUT(14)에 공급하기에 충분히 커야 하며, C1과 DUT(14) 사이의 경로 임피던스가 매우 낮도록 DUT(14)에 밀접하게 위치되어야 한다. 유감스럽게도, 각 DUT(14)의 전력 공급기 입력 단자(26) 근처의 프로브 카드(12) 상에 큰 커패시터를 장착하는 것이 항상 편리하거나 또는 가능하지는 않다. 도4는 전형적인 프로브 카드(12)의 단순화된 평면도이다. IC 시험기(10)는 프로브 카드 위에 존재하며, DUT(14)를 수용하는 웨이퍼는 프로브 카드 아래에 유지된다. 도1의 IC 시험기(10)의 I/O 단자는 시험되는 웨이퍼의 표면 영역에 비해 비교적 큰 영역에 걸쳐 분포되므로, 프로브 카드(12)는 시험기가 접근하는 접촉부(16)를 유지하는 비교적 큰 상부면(25)을 제공한다. 반면, 웨이퍼 상의 DUT(14)에 접촉하는 프로브 카드(12)의 하부면 상의 (도시되지 않은) 프로브(18)는 프로브 카드(12)의 비교적 작은 중심 영역(27) 아래에 집중된다.

카드의 상부면(25) 상의 접촉부(16)와 영역(27) 아래의 프로브(18) 사이의 경로 임피던스는 각 접촉부(16)와 그 상응하는 프로브 사이의 거리의 함수이다. 커패시터(C1)와 DUT 사이의 거리를 최소화하기 위해, 커패시터는 작은 중심 영역(27) 근처(또는 위)의 프로브 카드(12) 상에 장착되어야 한다. 그러나, 웨이퍼가 시험될 많은 IC를 포함하거나 또는 조밀하게 패킹된 많은 단자를 갖는 IC를 포함하면, 중심 영역(27)에 충분히 밀접한 충분한 크기의 요구되는 수의 커패시터(C1)를 장착할 충분한 공간이 존재하지 않는다.

동기식 논리를 채용하는 집적 회로 피시험 장치(DUT)의 시험 중, DUT는 DUT로의 클록 신호 입력의 각 연속적인 선단 또는 후단 에지 후에 전력 공급 전류에 대한 요구가 일시적으로 증가된다. DUT는 클록 신호 에지에 응답하여 상태 전이를 겪을 때 논리 장치를 형성하는 트랜지스터의 입력 커패시턴스를 충전하기 위해 여분의 전류를 필요로 한다. 본 발명은 각 클록 신호 펄스에 따른 전력 공급 전류의 일시적 증가로부터 발생하는 DUT의 전력 입력 단자에서의 전력 공급 전압의 편차를 제한한다. 이로써 본 발명은 DUT의 전력 입력 단자에서 전력 공급 노이즈를 감소시킨다.

본 발명에 따르면, 충전 전류 펄스가 시험 동안 주 전력 공급기에 의해 연속적으로 공급되는 전류를 보충하기 위해 각 클록 신호 에지 후 DUT의 전력 입력 단자에 공급된다. 보조 전력 공급기에 의해 적절히 전력이 공급된 충전 전류 펄스는 DUT의 증가된 요구를 충족시키도록 그 출력 전류를 증가시키기 위해 주 전력 공급기에 대한 필요성을 감소시킨다. 주 전력 공급기의 출력 전류는 DUT의 전류에 대한 증가된 요구에도 불구하고 실질적으로 일정하게 유지되며, 주 전력 공급기와 DUT 사이의 경로 임피던스를 가로지른 전압 강하는 실질적으로 일정하게 유지된다. 따라서, DUT의 전력 입력 단자에서의 공급 전압은 또한 실질적으로 일정하게 유지된다.

각각의 클록 신호 에지에 후속한 DUT가 요구하는 추가 충전 전류의 양은 그 내부 논리 장치가 클록 신호 에지에 응답하여 겪게 되는 상태 전이의 개수와 특성에 따라 변한다. IC 시험은 IC가 상태 변화의 소정의 시퀀스를 수행할 것을 요구하므로, 각각의 클록 신호 에지 동안 전류에 요구를 포함하는 시험 중의 IC의 거동은 예측 가능하다. 따라서, 각각의 클록 신호 에지에 후속하여 공급되는 전류 펄스의 크기는 각각의 클록 신호 펄스에 따른 DUT에 의해 요구되는 추가 충전 전류의 예측된 양에 맞도록 조정된다. 각각의 클록 신호 펄스에 따른 DUT에 의해 유입된 전류 증가에 대한 예측은 예컨대 유사한 시험 조건 하의 유사한 DUT에 의해 유입된 전류 측정치 또는 상사 시험을 받는 DUT의 시뮬레이션에 기초할 수 있다.

특정 형식의 IC가 임의의 시험 사이클 중에 얻을 수 있는 충전 전류의 양이 상당히 높은 정도의 정확도로 예측된다 하더라도, 상기 형식의 임의의 주어진 DUT에 의해 유입된 추가 충전 전류의 실제 양은 예측되는 양보다 다소 높거나 낮을 수 있다. IC 제조의 랜덤 프로세스 변동은 특히 IC의 트랜지스터가 상태 변화 중에 요구하는 충전 전류의 양에 관련하여 다소 다르게 거동하게 한다. DUT들 사이의 이러한 차이를 보상하기 위해, DUT들의 전력 공급 단자에서 전압을 모니터링하며 전류 펄스의 예측되는 크기를 대략적으로 스케일링하도록 피드백 회로가 제공되어 전압 변화를 최소화한다.

따라서, 각각의 클록 신호 사이클에 따라 DUT의 전력 입력 단자에 공급되는 전류 펄스의 크기는 클록 신호 사이클 동안의 상기 형식의 DUT에 의해 얻어지는 추가 전류의 예측 가능한 크기의 함수이지만, 예측된 펄스 크기는 시험되는 각각의 특정 DUT에 대한 충전 전류 요구량의 변동을 수용하도록 예측치를 맞추기 위해 피드백에 의해 스케일링된다.

본 명세서의 결론부는 본 발명의 대상을 명백히 청구하고 지적한다. 그러나, 본 기술분야의 숙련자는 동일한 도면 부호가 동일한 구성 요소를 가리키는 첨부 도면의 관점에서 명세서의 나머지 부분을 숙독함으로써, 본 발명의 추가적 목적 및 장점과 함께 작동 방법 및 구성 모두를 가장 잘 이해할 수 있을 것이다.

도1은 프로브 카드를 통해 일 세트의 집적 회로 피시험 장치(DUT)에 연결된 집적 회로 시험기를 포함하는 통상적인 종래 기술의 시험 시스템을 나타내는 블록 다이어그램이다.

도2 및 도3은 도1의 종래 기술의 시험 시스템 내의 신호 거동을 나타내는 타이밍 다이어그램이다.

도4는 도1의 종래 기술의 프로브 카드의 단순화된 평면도이다.

도5는 본 발명의 제1 실시예에 따른 일 세트의 DUT의 전력 공급 입력부에서 노이즈를 감소시키기 위한 시스템을 구현하는 시험 시스템을 나타내는 블록 다이어그램이다.

도6은 도5의 시험 시스템 내의 신호 거동을 나타내는 타이밍 다이어그램이 다.

도7은 캘리브레이션 과정 중에 도5의 시험 시스템의 작동을 나타내는 블록 다이어그램이다.

도8은 도6의 프로브 카드의 단순화된 평면도이다.

도9 및 도10은 본 발명의 제2 및 제3 실시예를 구현하는 시험 시스템을 나타내는 블록 다이어그램이다.

도11은 도10의 시험 시스템 내의 신호 거동을 나타내는 타이밍 다이어그램이다.

도12는 본 발명의 제4 실시예를 구현하는 시험 시스템을 나타내는 블록 다이어그램이다.

도13은 도12의 시험 시스템 내의 신호 거동을 나타내는 타이밍 다이어그램이다.

도14는 본 발명의 제5 실시예를 나타내는 블록 다이어그램이다.

도15는 본 발명의 제6 실시예를 나타내는 블록 다이어그램이다.

도16은 본 발명의 제7 실시예를 나타내는 블록 다이어그램이다.

도17은 도16의 회로 내의 신호 거동을 나타내는 타이밍 다이어그램이다.

도18은 본 발명의 제8 실시예를 나타내는 블록 다이어그램이다.

도19는 본 발명의 제9 실시예를 나타내는 블록 다이어그램이다.

도20a는 예시적 프로브 카드를 나타낸다.

도20b는 다른 예시적 프로브 카드를 나타낸다.

도21은 본 발명의 제9 실시예를 나타내는 블록 다이어그램이다.

도22는 도21의 피드백 제어 회로의 예시적 실시예를 나타내는 블록 다이어그램이다.

도23 내지 도25는 도21의 전류 펄스 발생기의 다른 예시적 실시예를 나타내는 블록 다이어그램이다.

도26은 본 발명의 제10 실시예를 나타내는 블록 다이어그램이다.

시스템 구성

도5는 반도체 웨이퍼 상의 다이 형태로 일 세트의 유사한 IC 시험 장치(DUT)(34)에 프로브 카드(32)를 통해 연결된 집적 회로(IC) 시험기(30)를 블록 다이어그램 형태로 나타낸다. 프로브 카드(32)는 DUT(34)의 표면 상에 입출력 단자 패드(39)로 액세스하기 위한 일 세트의 프로브(37)를 포함하고, IC 시험기(30)가 DUT(14)로 클록(CLOCK) 신호 및 다른 시험 신호를 전송하고 DUT 출력 신호를 다시 시험기(30)로 보내도록 하기 위해 시험기(30) 및 프로브(37)를 연결하는 신호 경로(46)를 더 포함하여, 시험기가 DUT의 거동을 모니터링할 수 있도록 한다.

프로브 카드(34)는 단자(41)로 연장하는 프로브(37)로 이어지는 프로브 카드를 관통하는 컨덕터를 통해 주 전력 공급기를 각각의 DUT(34)의 전력 공급 단자(41)로 연결한다. 전력 공급기(36)는 잘 조절된 출력 전압(VA)을 생성하고 DUT(34)에 전류(I2)를 연속적으로 공급한다. 예시적 목적을 위해, 도5는 프로브 카드(32)를 통해 주 전력 공급기(36)와 각각의 DUT(34) 사이의 고유 임피던스를 저 항(R1)으로 표현한다. 각각의 저항(R1)을 가로지르는 전압 강하로 인해, 각각의 DUT(34)로의 입력 공급 전압(VB)은 VA보다 항상 조금 낮다.

본 발명에 따르면, 프로브 카드(32) 상에 장착된 제1 트랜지스터 스위치(SW1)는 보조 전력 공급기(38)를 프로브 카드(32)에 장착된 일 세트의 커패시터(C2)로 연결한다. 프로브 카드(32) 상에 역시 장착된 일 세트의 제2 트랜지스터 스위치(SW2)는 각각의 커패시터(C2)를 대응하는 DUT(34)의 전력 입력 단자로 연결한다. 도5에 도시된 저항(R2)은 스위치(SW2)가 닫혔을 때 DUT(34)의 전력 입력 단자(41)와 각각의 커패시터(C1) 사이에서 프로브 카드(32) 내의 고유 신호 경로 임피던스를 표현한다. IC 시험기(30)는 SW1에 출력 제어 신호(CNT1)를 공급하고, 제어 스위치(SW2)에 제어 신호(CNT2)를 공급하며, 보조 전력 공급기(38)의 출력 전압(VC)의 크기를 제어하기 위한 제어 데이터(CNT3)를 공급한다. 다음으로 상세히 기술되는 바와 같이, 보조 전력 공급기(38), 스위치(SW1, SW2), 및 커패시터(C2)는 전류 공급에 대한 DUT의 요구의 예상되는 증가를 충족하기 위해 필요할 때, IC 시험기(30)의 제어 하에 각각의 DUT의 전력 입력 단자(41)로 전류 펄스(I3)를 주입하기 위한 보조 전력 공급기(38)로서 작용한다.

전력 공급기 노이즈

DUT(34)는 논리 게이트를 형성하는 스위칭 트랜지스터가 시험기(30)에 의해 공급되는 주기적 마스터 CLOCK 신호의 펄스에 응답하여 턴온 및 턴오프하는 동기식 논리를 구현한다. 각각의 스위칭 트랜지스터는 고유 입력 커패시턴스를 가지고, 트랜지스터를 턴온 또는 턴오프하기 위해, 그 드라이버는 트랜지스터의 입력 커패시턴스를 충전 또는 방전해야 한다. DUT(34) 내의 드라이버가 트랜지스터의 입력 커패시턴스를 충전할 때, 드라이버는 각각의 DUT의 전력 입력 단자(41)에 공급되어야 하는 전류(I1)의 양을 증가시킨다. 트랜지스터의 입력 커패시턴스가 완전히 충전되면, 트랜지스터 턴온 또는 턴오프로 유지되도록 트랜지스터의 입력 커패시턴스를 대전 상태로 유지하는 데 필요한 비교적 작은 양의 누설 전류만 공급할 필요가 있다. 따라서, CLOCK 신호의 각각의 펄스 직후에, 다양한 트랜지스터의 스위칭 상태를 변경하는 데 필요한 충전 전류를 제공하도록 각각의 DUT(34)로 입력된 전력 공급기 전류(I1)에 일시적 증가가 있다. CLOCK 신호 사이클의 후반에, 트랜지스터의 상태가 변경된 후, 전력 공급 전류의 요구가 "대기" 정상 상태 수준으로 떨어지고 다음 CLOCK 신호 사이클이 시작될 때까지 거기서 유지된다. DUT(34)가 각각의 CLOCK 신호 사이클의 개시에서 필요한 추가 전류(I1)의 양은 특정 CLOCK 신호 사이클 중에 턴온 또는 턴오프하는 트랜지스터의 개수 및 특성에 따르므로, 충전 전류에 대한 요구는 사이클마다 변할 수 있다.

시험기(30)가 항상 스위치(SW1, SW2)를 열린 상태로 유지하게 된다면, 주 전력 공급기(36)는 전류 입력(I1) 모두를 각 DUT(34)로 항상 제공한다. 이 경우에, 각 CLOCK 신호 펄스 후에, 각 DUT(34)에서의 증가된 스위치 활동으로 인한 공급 전류(I1)의 일시적인 증가는 주 전력 공급기(36)와 DUT(34) 사이의 신호 경로(43)의 고유 임피던스(R1)를 가로지르는 전압 강하의 일시적인 증가를 야기한다. 이어서, DUT의 전력 입력 단자(41)에서의 전압(VB)의 일시적인 감소를 야기한다. 도2는 SW2가 항상 열릴 때 VB와 I1의 거동을 나타낸다. 각 CLOCK 신호 펄스 에지 후에 발생하는 공급 전압(VB)에서의 딥이 DUT(34)의 성능에 악영향을 미칠 수 있는 노이즈의 형태이기 때문에, 전압 딥의 크기를 제한하는 것이 바람직하다.

예측 전류 보상

본 발명의 일 실시예에 따르면, IC 시험기(30)는 보조 전력 공급기(38) 및 스위치(SW1, SW2)의 상태를 제어하여서, 커패시터(C2)가 각 시험 사이클의 개시 시에 추가 충전 전류(I3)를 DUT(34)로 공급한다. 각 CLOCK 신호 사이클의 초기부 중에만 흐르는 충전 전류(I3)는 전류 입력(I1)을 DUT(34)로 제공하도록 주 전력 공급기의 전류(I2) 출력과 조합한다. DUT(34)내의 스위칭 트랜지스터의 커패시턴스가 CLOCK 신호 펄스에 따라 얻어지는 대략 동일한 전하량을 충전 전류(I3)가 제공할 때, CLOCK 신호 펄스에 따라 주 전력 공급기(36)에 의해 생성된 전류(I2)에는 비교적 작은 변화가 있어서, 공급 전압(VB)의 매우 작은 변동이 있다.

이에 따라, 각 CLOCK 신호 에지 이전에, 시험기(30)는 보조 공급 전압(VC)의 원하는 크기를 나타내는 보조 전력 공급기(38)로 데이터(CNT3)를 공급한 후, 스위치(SW1)를 닫는다. 그 후, 전력 공급기(38)는 모든 커패시터(C2)를 충전한다. 커패시터(C2)에 저장된 전하량은 VC의 크기에 비례한다. 커패시터(C2)가 완전히 충전될 때, 시험기(30)는 스위치(SW1)를 연다. 이 후, 다음 CLOCK 신호 사이클의 개시에 따라, 시험기(30)는 모든 스위치(SW2)를 닫아서, 커패시터(C2)에 저장된 전하가 DUT(34) 내로 전류(I3)로서 흐를 수 있다. 이 후, 과도 충전 전류에 대한 필요성이 없어지면, CLOCK 신호 사이클의 잔여부 중에 주 전력 공급기(36)만이 DUT(34)로 전류를 공급하도록 시험기(30)가 스위치(SW2)를 연다. 특정 클록 신호 사이클 중에 예측된 충전 전류 요구를 충족하도록 치수 결정된 전류 펄스(IC)를 제공하기 위해 각 클록 사이클을 위한 제어 데이터(CNT3)에 의해 VC의 크기를 조절하는 시험기(30)를 이용하여 CLOCK 신호의 각 사이클 중에 이 프로세스가 반복된다. 이에 따라, IC 전류 펄스의 크기는 사이클마다 변할 수 있다.

도6은 CLOCK 신호 사이클의 초기부 중에 공급 전압(VB) 및 전류(I1, I2, I3)의 거동을 도시한다. 전류(I1)는 DUT(34) 내에 커패시턴스를 충전하기 위해 시간(T1)에서 CLOCK 펄스의 에지 후에 대기 수준(IQ1) 위에서 일시적인 큰 증가를 나타낸다. 전류(I3)는 추가 충전 전류 모두를 실질적으로 제공하도록 급격히 상승한다. 주 전력 공급기(38)의 출력 전류(I2)는 I3과 I2의 과도 전류 성분 사이의 작은 불일치를 가져오는 대기값(IQ2)으로부터 비교적 작은 섭동(perturbation)만을 나타낸다. I2의 변화가 작기 때문에, VB의 변화가 작다. 따라서, 본 발명은 DUT(34)의 과도 전류의 절환으로 인한 전력 공급기 노이즈를 실질적으로 제한한다.

시험기 프로그래밍

전술된 바와 같이, 각 DUT(34)가 CLOCK 신호 사이클의 개시 시에 얻는 추가 충전 전류의 양은 CLOCK 신호 사이클 중에 턴온 또는 턴오프되는 트랜지스터 수에 의존하며, 충전 전류는 사이클마다 변화한다. DUT 단자(41)에서 적절한 전압 조절을 제공하기 위해, 시험기(30)는 커패시터(C2)가 각 CLOCK 신호 사이클 이전에 적절한 전하량을 저장하도록 보조 전력 공급 출력(VC)의 크기를 조절해야 하기 때문에 각 CLOCK 신호 에지에 후속하여 얼마나 많은 전하를 DUT(34)가 저장할지를 예측해야 한다.

도7은 시험기(30)가 각 시험 사이클을 위해 VC를 설정해야 하는 수준을 시험적으로 결정하게 하는 시험 시스템 설정을 도시한다. 적절하게 작동하도록 공지되고 시험될 IC와 유사한 기준 DUT(40)은 시험기(30)가 기준 IC(40)에 대한 동일한 시험을 수행할 수 있도록 DUT(34)가 연결되는 대체로 동일한 방식으로 프로브(32)에 의해 시험기(30)에 연결된다. 그러나, 또한, 프로브 카드(32)는 시험기(30)가 전력 공급 전압(VB)을 모니터링할 수 있도록 기준 IC(40)의 전력 공급 단자를 시험기(30)의 입력 단자에 연결시킨다. 그 후, 시험기(30)는 VC의 최소값을 이용하여 VB를 관측하면서 시험의 제1 CLOCK 사이클만을 수행한다. VB가 CLOCK 신호 사이클 중에 원하는 하한 이하로 떨어진다면, 시험기(30)는 높은 값의 VC를 이용하여 시험의 제1 CLOCK 신호 사이클을 반복한다. 이 프로세스는 제1 CLOCK 신호 사이클을 위한 적절한 값의 VC가 성립될 때까지 반복적으로 반복된다. 그 후, 제2 CLOCK 신호 사이클 중에 VB를 모니터링한 후, 이에 따라 VC를 조절하면서, 시험의 2개의 제1 CLOCK 신호 사이클을 반복적으로 수행한다. 시험의 연속적인 CLOCK 신호 사이클 각각을 위해 적절한 값의 VC를 성립하도록 동일한 절차가 이용된다. 그 후, VC에 대한 이들 값은 DUT(34)를 시험할 때 이용될 수 있다.

설계자들은 제조되기 전에 IC를 시뮬레이션하도록 회로 시뮬레이터를 통상 이용한다. 회로 시뮬레이터가 IC 시험기가 그의 실제 대응부 상에서 수행되는 시뮬레이션된 IC 상에 동일한 시험을 수행할 때, 회로 시뮬레이터는 실제 IC의 시험 중에 이용될 VC값의 시퀀스를 판정하기 위해 유사한 방식으로 이용될 수 있다.

프로브 카드

도4는 전력 공급기 노이즈를 제한하도록 전압 조절 커패시터(C1)를 DUT의 전력 입력 단자에 연결하는 전형적인 종래 기술의 프로브 카드(12)를 도시한다. 프로브 카드는 커패시터와 DUT 사이의 거리를 최소화하기 위해 전압 조절 커패시터와 DUT 사이의 거리를 최소화해야 한다. 따라서, 커패시터는 바람직하게는 DUT를 액세스하는 프로브 위의 작은 영역(27) 내에 또는 그 근처에서 프로브 카드 상에 장착된다. 프로브 근처의 프로브 카드 상에 작은 공간이 있기 때문에, 프로브 카드(12) 상에 배치될 수 있는 조절 커패시터(C1)의 사이즈 및 개수는 제한된다. 커패시터 장착 공간에 대한 이 제한은 동시에 시험될 수 있는 DUT의 개수를 제한할 수 있다.

도8은 본 발명에 따른 도5의 프로브 카드(32)의 단순화된 평면도이다. 도7의 IC 시험기(30)에 의해 액세스된 접촉점(45)은 프로브 카드(32)의 상부면(43)의 비교적 큰 영역 위에 분포되는 한편, DUT(34)와 접촉하는 프로브(37)는 프로브 카드의 비교적 작은 중심 영역(47) 아래에 집중된다. 커패시터(C2)가 충전되는 전압(VC)은 임의의 스위치(SW2)와 DUT(34)의 단자(41) 사이에 중요한 경로 임피던스(R2)(도5)를 수용하도록 조절될 수 있기 때문에, 커패시터(C2)는 DUT 프로브 위의 중심 영역(47)으로부터 도4의 커패시터(C1)보다 상당히 먼 거리에 프로브 카드(32) 상에서 장착될 수 있다. 또한, 커패시터(C2)가 커패시터(C1)보다 높은 전압으로 충전되기 때문에, 커패시터(C2)는 커패시터(C1)보다 작을 수 있다. 도8의 프로브 카드(32)의 커패시터(C2)가 도4의 종래 기술의 프로브 카드(12)의 커패시터(C1)보다 작고 프로브 카드의 중심으로부터 더 멀리 있을 수 있기 때문에, 많은 수의 커 패시터(C2)는 프로브 카드(32) 상에 장착될 수 있다. 이에 따라, 본 발명에 따른 프로브 카드(32)를 이용하는 시험 시스템은 도4의 종래 기술의 프로브 카드(12)를 이용하는 시험 시스템보다 더 많은 DUT를 동시에 시험할 수 있다.

도9는 "전력 제어 IC"를 장착하는 것을 제외하면 도7의 프로브 카드(32)와 일반적으로 유사한 프로브 카드를 포함하는 본 발명의 다른 실시예를 도시한다. 전력 제어 IC(52)는 스위치(SW1, SW2)와 보조 전력 공급기(38)를 제어하기 위한 제어 신호 및 데이터(CNT1, CNT2, CNT3)를 생성하는 것에 관한 도7의 IC 시험기(30)의 패턴 발생 기능을 수행하는 패턴 발생기(54)를 포함한다. 전력 제어 IC(52)는 종래의 컴퓨터 버스(56)를 통해 제공된 외부적으로 발생된 프로그래밍 데이터에 의해 시험의 개시 전에 프로그래밍되는 종래의 패턴 발생기(54)를 포함한다. 패턴 발생기(54)는 시험의 개시를 표시하는 IC 시험기(58)로부터의 START 신호에 응답하여 출력 데이터 패턴을 발생하기 시작하고 시험기(58)의 작동 시간을 재는 동일한 시스템 클록(SYSCLK)에 응답하여 출력(CNT1, CNT2, CNT3) 데이터 패턴을 생성한다.

요구되는 커패시턴스(C2)가 충분히 작을 경우, 스위치(SW1, SW2)와 커패시터(C2)는 도9에 도시된 바와 같이 전력 제어 IC(52) 내에 형성될 수 있다. IC(52)는 DUT 프로브에 가능한 근접하여 프로브 카드에 장착되어야 한다. 스위치(SW1, SW2) 및 커패시터(C2)와 시험기(30)의 발생 기능을 단일 IC(52)로 합체하는 것은 프로브 카드(32)의 복잡성과 비용을 감소시키며 시험기(30) 출력 채널의 요구 수를 감소시킨다. 그러나, 필수적인 커패시터(C2)가 전력 제어 IC(52)의 외측에 불연속 부품에 의해 형성될 수 있다.

진폭 변조 충전 흐름

도10은 도5의 실시예와 일반적으로 유사한 본 발명의 일 실시예를 도시한다. 하지만, 도10에서는 보조 전력 공급기(38)의 VC 출력이 커패시터(C2)에 직접 연결되도록 스위치(SW1)는 프로브 카드(60)로부터 생략되었다. 또한, C2가 각 CLOCK 신호 전에 동일한 값으로 충전하도록 출력 전압(VC)은 고정되어 IC 시험기(30)에 의해 조정되지 않는다. 이 구성에서 IC 시험기(30)는 제어 신호(CNT2)를 통해 진폭 변조 스위치(SW2)에 의해 각각의 CLOCK 펄스의 개시 시에 DUT(34)로 전달되는 충전 커패시터(C2)의 양을 제어한다. 시험기(30)가 CLOCK 신호 진동의 선단 에지 에 따라 스위치(SW2)를 폐쇄하는 시간의 양은 DUT(34)로 전달되는 충전 커패시터(C2)의 양을 결정한다. 다르게는, 시험기(30)가 급속히 증가하여 도11에 도시된 바와 같이 CNT2 신호의 효율 사이클(duty cycle)을 감소시킬 때, 도6에 도시된 I3 전류 흐름의 형상이 더욱 근사될 수 있다.

아날로그 변조 충전 흐름

도12는 도10의 실시예와 일반적으로 유사한 본 발명의 실시예를 도시한다. 하지만, 도12에서는 트랜지스터 스위치(SW2)가 DUT(34)가 상태 변화를 겪고 있고 추가의 전류(I3)를 요구할 때 그들의 활성 영역에서 작동되는 트랜지스터(Q2)로 대체된다. 이 구성에서, IC 시험기(30)의 CNT2 출력은 프로브 카드(61) 상에 장착된 아날로그 대 디지털(A/D) 변환기(63)에 대한 입력으로서 인가되는 데이터 시퀀스다. 데이터 시퀀스(CNT2)는 각 CLOCK 신호 사이클 중 전류(I3)를 충전하기 위한 예측 요구를 나타낸다. A/D 변환기(63)는 도13에 도시된 바와 같이 각 CLOCK 신호 사이클 중 변화하는 트랜지스터(Q2)의 베이스에 대한 아날로그 신호(CNT4) 입력을 생성하여 CNT2 데이터 시퀀스에 응답한다. 아날로그 신호(CNT4)는 DUT(34)에 의해 요구되는 전류(I1)의 예측 과도 성분과 대체로 일치하도록 각 트랜지스터(Q2)가 커패시터(C2)로부터의 흐름을 가능하게 하는 전류(I3)의 양을 제어한다. A/D 변환기(63)는 프로브 카드(61) 상에 장착되는 대신에 IC 시험기(30) 내에 형성될 수 있다.

기준 DUT를 이용한 충전 예측

도14는 기준 DUT로 공급되는 CLOCK 및 다른 신호를 앞서게 함으로써 시험기(30)가 다른 DUT에 약간 앞서 기준 DUT(60)를 시험하는 것을 제외한 유사한 방식으로 DUT(34)와 유사한 기준 DUT(60)가 시험된다. 주 전력 공급기(62)는 모든 DUT(34)에 전력을 공급하고, 보조 전력 공급기(64)는 기준 DUT(60)에 전력을 공급한다. 기준 DUT(60) 부근에서 프로브 카드(66)에 장착된 커패시터(C4)는 전압이 허용된 작동 범위 내에 존재하도록 종래의 방식으로 전력 입력 단자(68)에서의 전압(VREF)을 조절한다. 커패시터(C5)는 한 세트의 증폭기(A1)에 VREF를 연결하고, 커패시터(C6)는 각 DUT(34)의 전력 입력 단자(70)에 각각의 증폭기(A1)의 출력을 연결한다.

잘 조절되었을지라도, 기준 DUT의 입력 단자(68)에서의 공급 전압(VREF)은 기준 DUT의 과도 충전 전류 요구에 의한 각각의 CLOCK 신호 사이클의 개시를 따르는 작은 양에 의해 대기 수준 이하로 떨어진다. VREF에서의 전압 강하량은 기준 DUT(60)에 의해 유입된 과도 충전 전류의 양에 비례한다. 기준 DUT(60)가 DUT(34)와 유사하고 DUT(34)보다 약간 앞서 시험되기 때문에, VREF 내의 하강은 짧은 시간 후의 각 DUT(34)의 과도 충전 전류의 양을 예측한다.

커패시터(C5, C6)를 통해 작동하는 증폭기(A1)는 각 DUT(34)에 전류 입력(I1)을 제공하도록 주 전력 공급기(62)의 전류 출력(I2)을 증가시키는 출력 전류(I3)를 생성하기 위해 VREF의 AC 성분을 증폭시킨다. 시험기(30)가 기준 DUT(34)의 시험에 앞서는 시간의 양이 기준 전압(VREF)내의 변동과 전류(I3) 내에 상응 변동 사이의 지연과 동일하게 설정된다. 각 증폭기(A1)의 (음) 게인이 외부에서 발생된 신호(GAIN)에 의해 적절하게 조절되면, 전류(I3)는 DUT(34)에 의해 요구되는 과도 충전 전류와 대체로 일치한다.

비 시험 환경에서의 충전 예측

집적 회로를 시험할 때, 전력 공급기 노이즈의 감소에 유용한 것에 부가하여, 본 발명의 실시예들은 집적 회로가 예측될 수 있는 일련의 상황을 겪는 용도에서 전력 공급기 노이즈를 감소시키는데도 사용될 수 있다.

도15는 집적 회로(80)가 입력으로서 공급되는 외부에서 발생된 CLOCK 신호의 에지에 응답하여 예측 가능한 일련의 상태를 겪는 본 발명의 예시적 실시예를 도시한다. IC(80)는 주 전력 공급기(82)로부터 전력을 수용한다. 보조 전력 공급기(84)는 스위치(SW1)가 폐쇄될 때 스위치(SW1)를 통해 커패시터(C2)를 충전한다. 커패시터(C2)는 스위치(SW2)가 폐쇄될 때 IC(80)에 대한 추가적인 전류 입력으로서 전하를 공급한다. "충전 예측기" 회로(86)는 스위치(SW1)를 폐쇄하기 위해 신호(CNT1)를 강제하고 IC(80)가 충전하지 않은 상태인 각 CLOCK 신호 사이클의 일부 중 스위치(SW2)를 개방하도록 제어 신호(CNT2)를 해제하여 CLOCK 신호에 응답한다. 이것은 보조 전력 공급기(84)가 상태 변화 사이에서 커패시터(C2)를 충전할 수 있게 한다. 충전 예측기 회로(86)는 스위치(SW2)를 폐쇄하도록 제어 신호(CNT2)를 강제하고 IC(80)이 상태 변화 중인 각 CLOCK 신호 사이클의 일부 중에 스위치(SW1)를 개방하도록 제어 신호(CNT1)를 해제하여, 과도 전류 요구가 제공되도록 커패시터(C2)가 IC(80)의 전력 입력으로 전류를 전달할 수 있다. 충전 예측기(86)는 또한 그 출력 전압(VC)을 조정하도록 보조 전원(84)에 제어 데이터(CNT2)를 제공하여, 다음 상태 변화 중에 유입될 것으로 예상되는 IC(80)의 전류량에 따라 결정되는 수준으로 커패시터(C2)를 충전시킨다. 충전 예측기(86)는 그의 예상된 상태의 순서에 대해 IC(80)의 순시 전류 요구에 적합한 출력 데이터 순서(CNT1, CNT2, CNT3)를 생성하는 것이 가능한 임의의 다른 장치 또는 종래의 패턴 발생기에 의해 적합하게 구현된다. 스위치(SW1, SW2) 및/또는 커패시터(C2)는 도15에 도시된 바와 같이 IC(80)의 외부에 구현되거나 IC(80)의 내부에 구현될 수도 있다.

충전 평균화

도16은 각각의 CLOCK 신호 사이클의 개시에서 유입될 것으로 예측되는 IC(80)의 충전 전류량이 비교적 한정된 예측 가능한 범위 내에 있는 적용예에서 사용하기 적합한 본 발명의 단순한 버전을 도시한다. 도16에 도시된 바와 같이, 인버터(90)는 CNT1 제어 신호 입력을 주 전력 공급기를 커패시터(C2)에 결합시키는 스위치(SW1)로 제공하도록 CLOCK 신호를 연전시킨다. CLOCK 신호는 커패시터(C2)를 보통 주 전력 공급기(82)에 의해 구동되는 IC(80)의 전력 입력에 접속시키는 스위치(SW2)에 CNT2 제어 신호 입력을 직접 공급한다. 도17에 도시된 바와 같이, CLOCK 신호는 각각의 CLOCK 신호 사이클의 제1 반부 동안 스위치(SW2)를 폐쇄시키도록 CNT2 신호를 높게 구동시키고 각각의 CLOCK 신호 사이클의 제2 반부 동안 스위치(SW1)를 폐쇄시키도록 CNT1을 높게 구동시킨다.

보조 전력 공급기(84)의 출력 전압 VC는, 각각의 CLOCK 신호 사이클의 시작 이전에 동일한 수준으로 커패시터(C2)를 충전시키기 위해 일정한 값으로 설정된다. VC의 수준은 IC(80)가 각각의 CLOCK 신호 사이클의 시작시 추가의 충전 전류를 유입할 때, 전력 공급기 입력 전압 VB가 스윙(swing)하는 범위를 적절하게 위치설정하도록 설정된다. 예를 들어, VB의 대기값을 그 범위의 중간에 놓기를 원할 경우, IC(80)가 유입할 것으로 예상되는 충전 전류의 범위의 중간에 있는 소정량의 충전 전류를 커패시터(C2)가 제공하도록 VC를 조절할 수 있다. 한편, VB가 그 대기휴지 값 이하로 많이 떨어지는 것을 방지하고 VB가 그 대기휴지 값 이상으로 올라가기를 원한다면, IC(80)가 유입할 것으로 예상되는 충전 전류의 최대량을 커패시터(C2)가 공급하도록 VC를 조절할 수 있다. 커패시터(C2)가 소정의 CLOCK 신호 사이클 동안 너무 적은 충전 전류를 제공하고, 다른 CLOCK 신호 사이클 동안 너무 많은 충전 전류를 제공하더라도, 그럼에도 불구하고 많은 응용예들에서, 도16에 도시된 시스템은 VC가 적절히 조절되는 경우 허용 한계 내에 VB의 스윙을 유지할 수 있다. 도5, 도9, 도14 및 도15의 시스템은 모든 CLOCK 신호 사이클 동안 동일한 수준으로 제어 데이터(CNT3)를 설정함으로써, 유사한 방식으로 작동하도록 프로그래밍될 수 있음을 유의하자.

적응 전류 보상

도18은 본 발명의 다른 예시적 실시예를 도시한다. 도18에 도시된 바와 같이, 전력 공급기(36)는 프로브 카드(50)를 통해 반도체 피시험 장치(DUT)(34) 상에 있는 전력 입력 단자(1806)에 전력을 제공한다. 프로브 카드(50) 상의 전력 라인(1812)을 통한 고유 임피던스의 표시가 R1으로서 도18에 도시된다. 도18에 또한 도시된 바와 같이, IC 시험기(58)는 프로브 카드(50)를 통해 DUT(34)에 클록 및 다른 신호들을 제공한다. 예시적인 DUT(34) 상의 클록 입력 단자가 단자(1808)로서 도시된다. IC 시험기(58)는 또한 프로브 카드(50)를 통해 DUT(34)로부터 신호를 수신한다. 하나의 입출력(I/O) 단자(1810)가 도18의 DUT(34) 상에 도시된다. 그러나, DUT(34)는 추가의 I/O 단자(1810)를 구비하거나 단독으로 입력에 제공된 단자 및 다르게 단독으로 출력에 제공된 단자 또는 단독으로 입력 또는 출력에 제공된 단자의 조합체 그리고 입력 및 출력 단자 양자 모두로서 기능하는 다른 단자를 구비할 수도 있다. 프로브 카드(50)가 도18에 도시된 하나의 DUT와 연결되거나 또는 예들 들어 도14에 도시된 복수개의 DUT와 연결될 수도 있다.

도18에 도시된 바와 같이, 전류 감지 장치(1804)(예를 들면, 전류 감지 커플러 또는 전류 트랜스포머)는 바이패스 커패시터(C1)를 통해 전류를 감지한다. 양호하게는 전환 증폭기(예를 들면, 상기 증폭기는 -1의 게인을 갖는다)인 증폭기(1802)는 커패시터(C7)를 통해 전력 라인(1812)에 전류를 제공한다. 보조 전력 공급기(38)는 증폭기(1802)에 전력을 제공한다. 물론, 전력 공급기(36), IC 시험기(58), 프로브 카드(50) 상에 위치된 전력 공급기 또는 전력 공급기(36), IC 시험기 (58), 프로브 카드(50)와는 달리 위치된 전력 공급기를 포함하는 다른 수단들에 의해 전력이 증폭기(1802)에 제공될 수도 있다.

작동시, (DUT(34)가 기본적으로 전계 효과 트랜지스터를 포함한다고 가정하면) 전력 단자(1806)는 상술한 바와 같이 적은 전류를 유입한다. 소정의 조건 하에서만, 전력 단자(1806)는 상당량의 전류를 유입한다. 상술한 바와 같이, 이들 조건들 대부분의 공통점은 DUT(34)의 적어도 하나의 트랜지스터가 상태를 변화시킬 때 발생하고, 이는 통상 클록 단자(1808)에서 클록의 에지를 올리거나 또는 떨어뜨리는 것에 상응하여 일어난다.

DUT(34)가 상태를 변화시키지 있지 않는 동안, 전력 단자(1806)에서 유입된 소량의 전류는 통상 단지 적고 우세하게 정지된 직류 전류(DC) 흐름 또는 커패시터(C1)를 통한 무 전류 흐름을 초래한다. 이렇게 함으로써, 전류 감지 장치(1804)에 의해 감지되는 전류는 거의 없거나 전혀 없게 되고, 그 결과 전환 증폭기(1802)로부터의 전류는 거의 없거나 전혀 없게 된다.

DUT(34)가 상태를 변화시키고 있는 동안, 전력 단자(1806)는 상술한 바와 같이 순간적으로 상당량의 전류를 유입한다. 이는 상술한 바와 같이 바이패스 커패시터(C1)를 통해 순간적으로 현저하게 변화하는 전류의 흐름을 초래한다. 이 전류는 전류 감지 장치(1804)에 의해 감지되고, 전환 증폭기(1802)에 의해 변환 및 증폭되고 궁극적으로는 분리 커패시터(C7)를 통해 전력 라인(1812)에 제공된다. 상술한 바와 같이, 증폭기(1802)에 의해 전력 라인(1812) 상에 제공된 이러한 여분의 전류는 전력 단자(1806)에서의 전압의 변동을 감소시킨다.

도19는 도18에 도시된 예시적 실시예의 변동을 도시한다. 도시된 바와 같이, 도19는 도18과 대체로 유사하며 또한 프로브 카드(50) 상의 전력 라인(1812)에 전류를 제공하도록 구성된 전환 증폭기(1802)와, 전류 감지 소자(1804)를 포함한다. 그러나, 도19에서, 전류 감지 소자(1804)는 바이패스 커패시터(C1)를 통과하는 것보다는 전력 라인(1812)을 통과하는 전류 흐름을 감지한다.

도19의 실시예는 도18의 실시예와 유사하게 작동한다. DUT(34)가 상태를 변화시키고 있지 않는 동안, 라인(1804)을 거쳐 전력 단자(1806)에 유입된 거의 없거나 통상 적고 우세하게 정지된 직류 전류(1804)가 전류 감지 장치(1804)에 의해 감지된다. 그 결과, 전환 증폭기(1802)에 의해 충전 전류가 거의 제공되지 않거나 전혀 제공되지 않게 된다. 그러나, DUT(34)가 상태를 변화시키고 있는 동안, 전류 감지 장치(1804)는 전력 라인(1804)을 통해 전력 단자(1806)에 유입된 전류의 현저한 변동을 감지한다. 전환 증폭기(1802)는 분리 커패시터(C7)를 통해 전력 라인(1812)으로 추가의 충전 전류를 제공하도록 감지된 전류를 증폭 및 변환시킨다. 상술한 바와 같이, 추가의 충전 전류가 전력 단자(1806)에서의 전압의 변동을 감소시킨다.

상호 연결 시스템

집적 회로 시험기, 전력 공급기 및 DUT 사이에 신호 경로를 제공하기 위한 상술한 실시예들 중 하나에 설명된 프로브 카드는 예시적인 것이다. 본 발명은 다른 다양하게 설계된 상호 연결 시스템과 연결하여 실시될 수도 있다. 예를 들면, 도20a는 (도20a에 도시되지 않은) IC 시험기에 연결하기 위한 단자(2004)를 갖는 기판(2002)과, (도20a에 도시되지 않은) DUT와 전기적으로 연결하기 위한 프로브 소자(2008)를 포함하는 상대적으로 간단한 프로브 카드를 도시한다. 도시된 바와 같이, 단자(2004)는 상호 연결 소자(2006)에 의해 프로브 소자(2008)에 전기적으로 연결된다.

기판(2002)은 예를 들어 단일 또는 다층 인쇄 회로 기판 또는 세라믹 또는 다른 재료로 될 수도 있다. 기판의 재료 조성이 본 발명에 있어 중요한 것이 아님은 명백하다. 프로브 소자(2008)는 니들 프로브, 코브라(COBRA)형 프로브, 범프, 스터드, 포스트, 스프링 접촉편 등을 제한 없이 포함하는 DUT와 전기적으로 연결할 수 있는 임의의 형태의 프로브일 수도 있다. 적절한 스프링 접촉편의 제한되지 않은 예들이 참고문헌으로서 본 명세서에 합체되어 있는 미국특허 제5,476,211호와, PCT 공개 공보 제WO 97/44676호에 상응하는 1997년 2월 18일자로 출원된 미국 특허 출원 제08/802,054호와, 미국특허 제6,268,015B1호와, PCT 공개 공보 제WO 01/09952호에 상응하는 1999년 7월 30일자로 출원된 미국 특허 출원 제09/364,855호에 개시되어 있다. 이러한 스프링 접촉편은 또한 참고문헌으로서 본 명세서에 합체되어 있는 2001년 12월 21일자로 출원된 미국 특허 출원 제10/027,476호 또는 미국특허 제6,150,186호에 설명된 것으로서 여겨될 수도 있다. 다르게는, "프로브"는 DUT 상에 형성된 스프링 접촉편과 같이 DUT 상에 융기된 소자와 접촉하기 위한 패드 또는 단자일 수도 있다. 상호 연결 경로(2006)의 제한되지 않은 예들은 기판(2002)의 표면 상에 또는 기판(2002) 내부에 위치된 도전성 트레이스와 바이어(via) 및/또는 바이어 조합체를 포함한다.

도20b는 본 발명에 사용될 수도 있는 프로브 카드의 다른 제한되지 않은 예를 도시한다. 도시된 바와 같이, 도20b에 예시적인 프로브 카드는 기판(2018), 인터포저(2012) 및 프로브 헤드(2032)를 포함한다. 단자(2022)는 (도20b에 도시되지 않은) IC 시험기와 접촉하고, 상술한 프로브 소자(2008)와 유사할 수도 있는 프로브 소자(2034)는 (도20b에 도시되지 않은) DUT와 접촉한다. 상호 연결 경로(2020)와, 탄성 연결 소자(2016)와, 상호 연결 경로(2014)와, 탄성 연결 소자(2010)와 상호 연결 경로(2036)는 단자(2022)로부터 프로브 소자(2034)까지 전기 도전성 경로를 제공한다.

기판(2018), 인터포저(2012) 및 프로브 헤드(2032)는 2002에 대해 위에서 설명된 것들과 유사한 재료로 제조될 수 있다. 대신에, 기판(2018), 인터포저(2012) 및 프로브 헤드(2032)의 재료 조성은 본 발명의 중요한 부분이 아니며, 임의의 조성이 사용될 수 있다. 상호 연결 경로(2020, 2014, 2036)는 위에서 설명된 상호 연결 경로(2006)와 유사할 수 있다. 탄성 연결 요소(2016, 2010)는 바람직하게는 긴 탄성 요소이다. 이러한 요소의 비제한적인 예시는 모두 본 명세서에 참고 문헌으로 인용된 미국 특허 제5,476,211호, PCT 공개 공보 제WO 97/44676에 상응하는 1997년 2월 18일에 출원된 미국 특허 출원 제08/802,054호, 미국 특허 제6,268,015 B1호 및 PCT 공개 공보 제WO 01/09952호에 상응하는 1999년 7월 30일에 출원된 미국 특허 출원 제09/364,855호에 개시되어 있다. 도20b에 도시된 바와 같은 복수의 기판을 포함하는 예시적인 프로브 카드에 대한 더욱 상세한 설명은 본 명세서에 참고 문헌으로 인용된 미국 특허 제5,974,662호에 개시되어 있다. 도20b 에 도시된 다양한 많은 예시적인 형상이 가능하다. 일 예로서, 상호 연결 경로(2014)는 구멍과 구멍 내에 끼워져서 기판(2018)과 프로브 헤드(2032)와 접촉하도록 구멍 외부로 연장하는 하나 이상의 탄성 요소(2016 및/또는 2010)로 대치될 수 있다.

그러나, 연결 시스템의 구성 또는 형상은 본 발명의 중요한 부분이 아니며, 임의의 구성 또는 형상이 사용될 수 있음이 명백하다. 본 명세서에 설명된 실시예에 도시된 바와 같이, DUT 상의 전력 단자에서 전압의 변화를 감소시키는 회로는 바람직하게는 프로브 카드 상에 배치된다. 도20b에 도시된 예시적인 프로브와 같은 다중 기판 프로브 카드가 사용될 경우, 회로는 임의의 기판 상에 위치될 수 있거나, 두 개 이상의 기판 사이에 분배될 수 있다. 따라서, 예컨대 회로는 도20b에 도시된 하나의 프로브 헤드(2032), 인터포저(2012) 또는 기판(2018) 상에 위치되거나, 프로브 헤드, 인터포저 및/또는 기판의 두 개 이상의 조합에 위치될 수 있다. 회로가 연결된 각각의 회로 요소 전체로 형성되거나, 집적 회로 전체에 형성되거나, 각각의 회로 요소의 일부 및 집적 회로 상에 형성된 요소의 일부를 포함할 수 있음은 명백하다.

예측/적응 전류 보상

전술한 바와 같이, DUT 전력 입력 단자에 공급되는 전압의 변화를 조절하는 예측 시스템은 각각의 클록 신호 사이클 중에 요구되는 전류 충전량을 예측하고, 그 후에 예측에 따른 클록 신호 사이클 중에 DUT 전력 입력 단자에 인가된 추가 전류 펄스 크기로 된다. 반면, 적응 시스템은 DUT 단자에 인가된 전력 신호를 모니 터링하여 전력 신호의 전압 상수를 유지하도록 추가 전류 펄스의 크기를 조절하도록 피드백을 사용한다.

도21은 DUT(34)의 전력 입력 단자(26)에 요구되는 전류의 추가 충전량이 예측 및 적응의 조합에 의해 결정되는 본 발명의 실시예를 도시한다. 보조 전력 공급기(38)는 주 전력 공급기(36)로부터 정상적으로 공급된 전류를 증가시킬 필요가 있을 때 전류 펄스(I3)를 DUT 전력 입력 단자(26)로 공급하는 전류 펄스 발생기(2104)로 전력(VC)을 공급한다. 각각의 시험 사이클의 개시 시에, IC 시험기(58)는 신호(CNT5)를 예측된 전류 펄스의 크기를 나타내는 전류 펄스 발생기(2102)로 공급하고, IC 시험기(58)는 전류 펄스를 발생시킬 때 제어 신호(CNT6)를 전류 펄스 발생기(2102)에 공급한다.

IC 시험기(58)는 DUT(34)의 특정 형태를 시험하도록 프로그래밍되고, 각각의 시험 사이클 중에 요구되는 전류 펄스(I3)의 크기 및 지속 시간에 따른 예측은 전술한 바와 같이 그러한 형태의 DUT 또는 상기 형식의 DUT의 유사성에 의해 유입된 전류의 측정에 기초할 수 있다. 그러나, DUT 및 다른 인자들의 제조에서 공정 변화에 따라, 그러한 형태의 각각의 DUT 전류의 추가 충전량은 예측된 충전 전류로부터 변화할 수 있는 각각의 시험 사이클 중에 요구될 수 있다. 임의의 DUT에 대해, 예측된 충전 전류로 유입된 실제 충전 전류의 속도는 주기 대 주기 기반으로 비교적 일정한 경향이 있다. 예컨대, 하나의 DUT가 예측된 충전 전류보다 각각의 시험 사이클 중에 일정하게 5% 더 충전 전류를 유입할 수 있는 반면, 동일 시간의 다른 DUT는 각각의 시험 사이클 중에 예측된 충전 전류보다 5% 작게 유입할 수 있다.

피드백 제어기(2104)는 적응 게인(또는 "적응") 신호(G)를 전류 시험 하에서 특정 DUT(34)의 요구치를 충족시키는 전류 펄스에 적응시키도록 전류 펄스(I3)의 크기를 적절하게 증가시키거나 감소시키는 전류 펄스 발생기(2102)로 공급함으로써 예측된 값으로부터 요구되는 전류의 충전의 변화를 보상한다. 따라서, 예측 신호(CNT5)는 시험된 형식의 DUT에 의해 공급된 전류의 예측 충전량을 나타내고, 게인(적응) 신호 크기는 시험될 DUT의 특정 인덕턴스에 대한 예측값의 오차를 나타낸다.

DUT(34)를 시험하기 전에, IC 시험기(58)는 수행될 시험과 유사한 예비 시험 공정을 수행한다. 즉, 시험 및 클록 신호 펄스를 DUT(34)로 송신하여 일반적으로 DUT가 시험 중에 동일한 방식으로 되게 한다. 예비 시험 공정 중에, 피드백 제어 회로(2104)는 DUT 전력 입력 단자(26)에서의 전압(VB)을 모니터링하고, I3의 크기가 너무 크거나 너무 작을 때 VB의 변화를 최소화시키도록 게인 신호(G)의 크기를 조절한다. 예비 시험 공정은 피드백 제어기(2104) 시간을 시험될 특정 DUT(34)의 전류 요구치를 충전하는 게인 신호(G)의 크기를 조절하는 것을 가능케 한다. 그 후 시험 중에, 피드백 제어기(2104)는 VB를 계속 모니터링하고 게인 신호를 조절하지만, 그 조절은 작아진다. 따라서, 각각의 시험 사이클 중에 공급된 충전 전류 펄스(I3)의 크기가 주로 DUT의 예측된 충전 전류 요구치의 함수이면, 제어기(2104)에 의해 제공된 게인 제어 피드백은 DUT의 실제 충전 전류 요구치를 예측된 요구치의 일정한 성질을 변화시키도록 전류 펄스 크기를 미세하게 조절한다.

도21의 피드백 제어기(2104)는 VB 변화를 최소화시키는 게인 제어 신호(G)를 출력하도록 제조될 수 있는 임의의 다양한 형태일 수 있음은 당해 분야의 숙련자에 게 명백할 것이다. 전류 펄스 발생기가 I3의 타이밍이 입력 신호(CNT6)에 의해 제어되며 I3의 크기가 적응 게인 신호(G)의 크기 및 제어 신호(CNT5)에 의해 나타내어지는 전류 펄스 크기의 함수인 전류 펄스(I3)를 생성할 수 있는 임의의 다양한 형태일 수 있음은 당해 분야의 숙련자에게 명백할 것이다.

도22는 게인 제어 신호(G)를 생성하는 VB의 AC 구성 요소를 적분하는 피드백 제어기(2104)의 비한정적인 예시를 도시한다. DC 블록킹 커패시터(C10)는 VB의 AC 구성 요소를 커패시터(C8) 및 저항(R5)과 교류 연결되고 그 입력부와 직렬인 저항(R4)을 갖는 작동 증폭기(A1)에 의해 형성된 적분기(206)로 통과시킨다.

도23은 도21의 전류 펄스 발생기(2106)의 비한정적인 예시를 도시한다. 이러한 예시에서, 제어 신호(CNT5)는 요구되는 전류 펄스(I3)의 예측 크기를 나타내는 데이터를 전송한다. 디지털 대 아날로그 변환기(DAC)(2112)는 예측 데이터에 비례하는 크기의 아날로그 신호(P)로 전류 시험 사이클에 대해 예측 데이터를 변환시킨다. IC 시험기(58)가 전류 펄스(I3)가 생성될 때를 나타내는 CNT6 신호를 송신하면, 스위치(2110)는 신호(P)를 도21의 보조 전력 공급기(38)의 VC 출력부에 의해 전력이 공급된 다양한 게인 증폭기(2112)의 입력부로 공급하도록 폐쇄된다. 도21의 피드백 제어기(2104)의 게인 제어 신호 출력부는 증폭기(2112)의 게인을 제어한다. 증폭기(2112)는 P 및 G의 곱에 비례하는 크기의 출력 전류 펄스(I3)를 생성한다. 커패시터(C7)는 전력을 DUT(34)로 전달하는 도21의 프로브 카드(50) 내의 신호 경로(2114)로 I3 신호 펄스를 통과시킨다.

도24는 도21의 전류 펄스 발생기(2106)의 다른 비한정적인 예를 도시한다. 상기 예에서 도21의 IC 시험기(58)의 길이는 제어 신호(CTN5)가 다음번 클록(CLOCK) 신호의 한 사이클 동안 필요한 전류 펄스(I3)의 예측 크기에 비례하는 것을 단정한다. 전류 펄스 발생기(2102)가 신호(I3)의 각 펄스를 발생시킨 후에, IC 시험기(58)는 저항(R5)을 통해 커패시터(C8)에 보조 공급 출력 신호(VC)를 커플링시키는 스위치(2116)에 근접하도록 신호(CNT5)를 단정한다. IC 시험기(58)는 계속해서 신호(CNT5)가 다음 신호 펄스(I3)의 예측 크기로 증가하는 시간만큼 신호(CNT5)를 단정한다. 그러므로 도21의 보조 전력 공급기(38)는 다른 신호 펄스(I3)의 예측 크기에 비례하는 전압으로 커패시터(C8)를 충전한다. 그런 후에, IC 시험기(58)가 다음 번 신호 펄스(I3)가 발생될 것을 나타내도록 신호(CNT6)를 단정할 때, 스위치(2117)는 도21의 피드백 제어기(2104)의 게인 제어 신호 출력(G)에 의해 제어되는 게인을 가지는 증폭기(2118)의 입력에 커패시터(C8)를 연결한다. 커플링 커패시터(C9)는 도21의 DUT(35)에 전력을 보내는 프로브 카드 컨덕터(2114)에 최종 신호(I3)를 보낸다. 제어 신호(CTN6)는 커패시터가 실질적으로 방전되는 시간을 가진 후에 스위치(2117)를 개방시킨다. 전류 펄스(I3)의 크기가 빠르게 상승하여, 커패시터(C8)가 방전될 때 감소하기 때문에, 펄스(I3)의 시변 거동은 DUT의 시변 충전 전류 요구를 따르는 경향이 있다.

도25는 전류 펄스 발생기(2106)의 다른 비한정적인 예를 도시하는데, 신호(CNT5)에 의해 전달된 데이터는 신호 펄스(I3)의 예측 크기를 표현한다. 게인 제어 신호(G)는 신호(CNT5)에 의해 전달된 데이터를 아날로그 신호(P)로 변환시키는 DAC(2120)를 위한 기준 전압의 역할을 한다. 게인 제어 신호(G)의 전압 스케일은 DAC 출력 신호(P)의 범위를 한정하여 P는 G와 CNT5의 곱에 비례하게 된다. 스위치(2122)는 제어 신호(CNT6)의 펄스에 응답하여 신호(P)를 증폭기(2125)에 임시로 전달함으로써, 증폭기(2125)가 커플링 커패시터(C10)를 거쳐 신호 펄스(I3)를 파워 컨덕터(2114)로 보내도록 한다. IC 신호 펄스 크기는 G와 P의 크기의 곱에 비례한다.

도26은 본 발명을 따른 예측/적응 시스템의 다른 예시적인 실시예를 도시하는데, 보조 전력 공급기(38)는 전력을 가변 게인 증폭기(2126)에 공급하고, IC 시험기(58)는 충전 전류가 DUT(34)의 전력 입력 단자(26)에 추가적으로 필요한 것을 예측할 때마다 제어 신호 펄스(CNT6)를 증폭기(2126)로 공급한다. 커패시터(C11)는 주 전력 공급기(36)를 DUT 전력 입력 단자(26)에 연결시키는 프로브 카드(50) 내에서 전력 신호 경로(2114)로 신호 펄스(I3)를 전달한다. 피드백 제어 회로(2104)는 단자(26)에 나타난 전압(VB)을 모니터링하고, 전압(VB)의 변화를 최소화하기 위해 증폭기(2126)의 게인을 조절한다. IC 시험기(58)는 제어 신호(CNT5)에 의해 전달된 데이터의 크기를 따라 출력 전압(VC)을 설정하기 위해 각 클록 사이클의 시작시 보조 전력 공급기(38)에 입력으로 제어 신호(CNT5)를 공급한다. 그러므로 신호 펄스(I3)의 크기는 게인 제어 신호(G)와 보조 전력 공급기 전압(VC)과의 곱의 함수이다.

그러므로, 도21 내지 도26은 클록 신호 에지에 의해 시작된 스위칭으로 인한 전류 요구의 일시적인 증가를 맞추기 위해 각 클록 신호의 에지 후에 DUT의 전력 입력 단지(26)에 충전 전류를 추가적으로 공급하여 DUT(34)에 인가된 전력 신호(VB)의 전압을 조절하기 위한 본 발명을 따른 예측/적응 제어 시스템의 다양한 예시적인 실시예를 도시한다. 제어 신호는 "예측적(predictive)"이기 때문에 시험의 각 사이클이 진행되는 동안 DUT가 요구할 전류의 추가량을 예측한다. 또한, 제어 시스템은 "적응성(adaptive)"이기 때문에, 피드백을 채용하여 시험될 개별의 DUT에 의해 실제로 유입된 전류의 크기에서 관찰된 변화를 수용하기 위한 예측에 응답하여 시스템이 발생시키는 전류 펄스의 비율을 정한다.

본 발명은 단일 주 전력 공급기만을 채용하는 시스템에서 노이즈를 감소시키는 것으로 설명되지만, 본 발명은 하나의 이상의 주 전력 공급기가 DUT에 전력을 공급하는 환경에서도 채용될 수 있음을 알 수 있다.

본 발명이 단일 전력 입력부를 갖는 DUT와 관련되어 작동하는 것으로 설명되지만, 장치는 다수의 전력 입력부를 갖는 DUT와 관련되어 작동하도록 구성될 수 있음을 알 수 있다.

본 발명은 CLOCK 신호 펄스의 선단 에지에 후속하여 충전 전류를 추가적으로 공급하는 것으로 설명되었지만, 후단 CLOCK 신호 에지에서 켜지는 DUT에 사용하기 위한 CLOCK 신호 펄스의 후단 에지에 후속하여 충전 전류를 추가로 제공하기 위해 쉽게 구성될 수 있다.

본 발명의 다양한 형태가 반도체 웨이퍼 상에 형성된 IC의 단자에 액세스하기 위해 프로브 카드를 채용하는 형태의 IC 시험기와 관련하여 사용되는 것으로 설명되었지만, 당해 분야의 숙련자들은 본 발명이 여전히 웨이퍼 수준에 있을 수 있거나, 단자들이 형성된 웨이퍼 그리고 시험되는 동안 패키지 안으로 합체될 수 있 거나 합체될 수 없는 웨이퍼로부터 분리된 IC의 DUT 단자에 액세스하도록 하는 다른 종류의 인터페이스 장치를 채용하는 IC 시험기와 관련하여 채용될 수 있다는 것을 알 수 있다. 이러한 인터페이스 장치는 번인 보드(burn-in board)와 최종 시험보드(final test board)를 포함하지만, 로드 보드(load board)에 한정되지 않는다. 가장 넓은 관점에서 본 발명은 임의의 특정 형태의 IC 시험기, 시험기 대 DUT(tester-to-DUT) 접속 시스템 또는 IC DUT와 관련된 적용분야에 한정되지 않는다. 당해 분야의 숙련자들은 본 발명이 집적 회로를 시험하기 위해 채용된 것으로 설명됨을 이해해야할 것이며, 또한 시험 중에 장치의 전력 입력 단자에서 전압을 정밀하게 조절하는 것이 바람직할 때마다, 예컨대 플립 칩 조립체, 회로 보드 등을 포함하는 여러 종류의 전자 장치를 시험할 때도 채용될 수 있음을 이해해야 할 것이다.

그러므로, 전술된 사항들이 본 발명의 양호한 실시예를 설명했지만, 당해 분야의 숙련자들은 더 넓은 관점에서 본 발명을 범위 내에서 양호한 실시예에 변형을 가할 수 있다. 그러므로 첨부된 청구항들은 본 발명의 정신을 벗어나지 않고 이러한 모든 변형을 포함하게 되어 있다.

Claims (62)

1. 반도체 장치의 입출력(I/O) 단자와 집적 회로 시험기 사이에 신호 경로를 제공하는 인터페이스 수단을 통해 반도체 장치의 I/O 단자에 액세스하는 집적 회로 시험기에 의한 반도체 장치의 시험 동안에 반도체 장치에 전류를 공급하기 위한 장치이며,

   상기 반도체 장치는 인터페이스 수단에 의해 제공된 전력 컨덕터를 통해 공급 전류를 수용하는 전력 입력 단자를 포함하고, 상기 반도체 장치는 이 반도체 장치에 입력으로서 인가되는 클록 신호의 한 세트의 에지 각각에 후속하여 공급 전류에 대한 요구를 일시적으로 증가시키며,

   상기 전류를 공급하기 위한 장치는,

   시험 동안에 전력 입력 단자에 제1 전류를 공급하는 제1 수단과,

   제1 전류를 보충하는 클록 신호의 에지 각각에 후속하여 전력 입력 단자에, 예측 신호로 표현되는 크기와 적응 신호로 표현되는 크기의 함수인 크기를 갖는 전류 펄스를 공급하는 제2 수단과,

   전력 입력 단자에서 나타나는 전압에 응답하여 적응 신호로 표현되는 크기를 조절하는 제3 수단을 포함하고,

   예측 신호로 표현되는 크기는 예측 량에 비례하여 설정되고, 예측 량에 의해 반도체 장치가 다음 번 클록 신호 에지에 후속하여 전력 입력 단자에서 전류에 대한 요구를 증가시키게 되는 장치.
2. 제1항에 있어서, 집적 회로 시험기는 예측 신호를 발생시키는 장치.
3. 제1항에 있어서, 전류 펄스의 크기는 예측 신호로 표현되는 크기와 적응 신호로 표현되는 크기의 곱에 비례하는 장치.
4. 제1항에 있어서, 적응 신호로 표현되는 크기는 시적분된 전력 입력 단자에서 나타나는 전압의 시변부의 함수인 장치.
5. 제4항에 있어서, 제3 수단은,

   전력 입력 단자에서 나타나는 전압을 필터링하여, 전력 입력 단자에서 나타나는 전압의 크기의 변화에 비례하는 크기의 필터링된 전압을 생성하는 수단과,

   필터링된 전압을 적분하여 적응 신호를 생성하는 수단을 포함하는 장치.
6. 제1항에 있어서, 제2 수단은,

   예측 신호를 수신하여, 예측 신호로 표현되는 크기에 비례하는 크기의 아날로그 신호를 발생시키는 디지털-아날로그 변환기와,

   적응 신호에 의해 제어되는 게인을 갖는 증폭기와,

   증폭기가 클록 신호 에지 각각에 후속하여 전류 펄스를 생성하도록 클록 신호 에지 각각에 후속하여 증폭기에 입력으로서 아날로그 신호를 일시적으로 인가하는 수단을 포함하고, 여기서 전류 펄스의 크기는 아날로그 신호의 크기 및 적응 신호로 표현되는 크기의 함수인 장치.
7. 제1항에 있어서, 제2 수단은,

   증폭기와,

   예측 신호로 표현되는 크기와 적응 신호로 표현되는 크기의 함수인 크기를 갖는 아날로그 신호를 발생시키기 위하여 예측 신호 및 적응 신호에 응답하는 수단과,

   증폭기가 클록 신호 에지 각각에 후속하여 전류 펄스를 생성하도록 클록 신호 에지 각각에 후속하여 증폭기에 입력으로서 아날로그 신호를 일시적으로 인가하는 수단을 포함하고, 여기서 전류 펄스의 크기는 아날로그 신호의 크기의 함수인 장치.
8. 제1항에 있어서, 제2 수단은,

   적응 신호에 의해 제어되는 게인을 갖는 증폭기와,

   커패시터와,

   클록 신호 에지 각각에 앞서 예측 신호로 표현되는 크기의 함수인 커패시터 전압으로 커패시터를 충전하기 위하여 예측 신호에 응답하는 수단과,

   증폭기가 클록 신호 에지 각각에 후속하여 전류 펄스를 생성하도록 클록 신호 에지 각각에 후속하여 증폭기에 입력부로서 커패시터를 일시적으로 연결하는 수단을 포함하고, 여기서 전류 펄스의 크기는 커패시터 전압의 크기 및 적응 신호로 표현되는 크기의 함수인 장치.
9. 제1항에 있어서, 제2 수단은,

   예측 신호로 표현되는 크기의 함수인 전압의 출력 신호를 생성하는 전력 공급기와,

   전력 공급기의 출력 신호에 의해 전력을 공급받고, 적응 신호에 의해 제어되는 게인을 갖는 증폭기와,

   증폭기가 클록 신호 에지 각각에 후속하여 전류 펄스를 생성하도록 클록 신호 에지 각각에 후속하여 증폭기에 입력으로서 아날로그 신호를 일시적으로 인가하는 수단을 포함하고, 여기서 전류 펄스의 크기는 적응 신호로 표현되는 크기 및 전력 공급기의 출력 신호의 전압의 함수인 장치.
10. 제1항에 있어서, 인터페이스 수단은 프로브 보드를 포함하고, 제2 수단은 프로브 보드 상에 장착되는 장치.
11. 제1항에 있어서, 인터페이스 수단은 프로브 보드를 포함하고, 제3 수단은 프로브 보드 상에 장착되는 장치.
12. 제1항에 있어서, 제3 수단에 의해 제공되는 피드백은 적응 신호로 표현되는 크기를 조절하여 전력 입력 단자에서 나타나는 전압의 변화를 최소화하는 장치.
13. 제1항에 있어서, 집적 회로 시험기는 예측 신호를 발생시키고,

    전류 펄스의 크기는 예측 신호로 표현되는 크기와 적응 신호로 표현되는 크기의 곱에 비례하고,

    제3 수단에 의해 제공되는 피드백은 적응 신호로 표현되는 크기를 조절하여 전력 입력 단자에서 나타나는 전압의 변화를 최소화하는 장치.
14. 제13항에 있어서, 인터페이스 수단은 프로브 보드를 포함하고, 제2 수단 및 제3 수단은 프로브 보드 상에 장착되는 장치.
15. 반도체 장치의 입출력(I/O) 단자와 집적 회로 시험기 사이에 신호 경로를 제공하는 인터페이스 수단을 통해 반도체 장치의 I/O 단자에 액세스하는 집적 회로 시험기에 의한 반도체 장치의 시험 동안에 반도체 장치에 전류를 공급하기 위한 방법이며,

    상기 반도체 장치는 인터페이스 수단에 의해 제공된 전력 컨덕터를 통해 공급 전류를 수용하는 전력 입력 단자를 포함하고, 상기 반도체 장치는 이 반도체 장치에 입력으로서 인가되는 클록 신호의 한 세트의 에지 각각에 후속하여 공급 전류에 대한 요구를 일시적으로 증가시키며,

    상기 전류를 공급하기 위한 방법은,

    a. 시험 동안에 전력 입력 단자에 제1 전류를 공급하는 단계와,

    b. 예측 량에 비례하는 크기를 표현하는 예측 신호를 생성하고, 예측 량에 의해 반도체 장치가 클록 신호 에지 중의 하나에 따라 전력 입력 단자에서 전류에 대한 요구를 다음 번에 증가시키는 단계와,

    c. 전력 입력 단자에서 나타나는 전압에 응답하여 결정된 크기를 나타내는 적응 신호를 생성하는 단계와,

    d. 클록 신호 에지 각각에 후속하여 전력 입력 단자에 전류 펄스를 공급하여 제1 전류를 보충하는 단계를 포함하고, 여기서 전류 펄스의 크기는 예측 신호로 표현되는 크기와 적응 신호로 표현되는 크기의 함수인 방법.
16. 제15항에 있어서, 집적 회로 시험기가 단계 b를 수행하는 방법.
17. 제15항에 있어서, 전류 펄스의 크기는 예측 신호로 표현되는 크기와 적응 신호로 표현되는 크기의 곱에 비례하는 방법.
18. 제15항에 있어서, 적응 신호로 표현되는 크기는 시적분된 전력 입력 단자에서 나타나는 전압의 시변부의 함수인 방법.
19. 제18항에 있어서, 단계 c는,

    c1. 전력 입력 단자에서 나타나는 전압을 필터링하여, 전력 입력 단자에서 나타나는 전압의 크기의 변화에 비례하는 크기의 필터링된 전압을 생성하는 단계 와,

    c2. 필터링된 전압을 적분하여 적응 신호를 생성하는 단계를 포함하는 방법.
20. 제15항에 있어서, 단계 d는,

    d1. 예측 신호로 표현되는 크기에 비례하는 크기의 아날로그 신호를 예측 신호에 응답하여 발생시키는 단계와,

    d2. 증폭기가 클록 신호 에지 각각에 후속하여 전류 펄스를 생성하도록 클록 신호 에지 각각에 후속하여 증폭기에 입력으로서 아날로그 신호를 일시적으로 인가하는 단계를 포함하고, 여기서 전류 펄스의 크기는 아날로그 신호의 크기와 적응 신호로 표현되는 크기의 함수인 방법.
21. 제15항에 있어서, 단계 d는,

    d1. 예측 신호로 표현되는 크기와 적응 신호로 표현되는 크기의 함수인 크기를 갖는 아날로그 신호를 예측 신호 및 적응 신호에 응답하여 발생시키는 단계와,

    d2. 증폭기가 클록 신호 에지 각각에 후속하여 전류 펄스를 생성하도록 클록 신호 에지 각각에 후속하여 증폭기에 입력으로서 아날로그 신호를 일시적으로 인가하는 단계를 포함하고, 여기서 전류 펄스의 크기는 아날로그 신호의 크기의 함수인 방법.
22. 제15항에 있어서, 단계 d는,

    d1. 클록 신호 에지 각각에 앞서 예측 신호로 표현되는 크기의 함수인 커패시터 전압으로 커패시터를 충전함으로써 예측 신호에 응답하는 단계와,

    d2. 증폭기가 클록 신호 에지 각각에 후속하여 전류 펄스를 생성하도록 클록 신호 에지 각각에 후속하여 증폭기에 입력부로서 커패시터를 일시적으로 연결하는 단계를 포함하고, 여기서 전류 펄스의 크기는 커패시터 전압의 크기 및 적응 신호로 표현되는 크기의 함수인 방법.
23. 제15항에 있어서, 단계 d는,

    d1. 예측 신호로 표현되는 크기의 함수인 전압의 출력 신호를 생성함으로써 예측 신호에 응답하는 단계와,

    d2. 단계 d1에서 생성된 출력 신호에 의해 전력을 공급받는 증폭기의 게인을 조절함으로써 적응 신호에 응답하는 단계와,

    d3. 증폭기가 신호 펄스 각각에 응답하여 전류 펄스를 생성하도록 클록 신호 에지 각각에 후속하여 증폭기에 입력으로서 신호 펄스를 일시적으로 인가하는 단계를 포함하고, 여기서 전류 펄스의 크기는 출력 신호의 전압 및 적응 신호로 표현되는 크기의 함수인 방법.
24. 제15항에 있어서, 상기 적응 신호로 표현되는 크기는 피드백에 의해 조절되어 전력 입력 단자에 나타나는 전압의 변화를 최소화하는 방법.
25. 프로브 카드 및 보충 전류 공급원을 포함하는 반도체 시험 시스템에서 사용하기 위해, 피시험 반도체 장치의 전력 입력 단자에 공급된 전압의 변화를 감소시키기 위한 방법이며,

    피시험 반도체 장치의 전력 입력 단자에 상기 프로브 카드를 통해 전력을 공급하는 단계와,

    상기 반도체 장치의 입력 단자에 의해 전류의 일시적인 변화에 대응하는 입력 신호를 상기 보충 전류 공급원에 제공하는 단계와,

    상기 입력 신호에 응답하여 상기 보충 전류 공급원으로부터 입력 단자에 보충 전류를 제공하는 단계를 포함하는 방법.
26. 제25항에 있어서, 상기 반도체 장치의 입력 단자에 의해 유입된 전류의 일시적인 변화를 초래하는 반도체 장치의 상태를 변경하는 단계를 더 포함하는 방법.
27. 제25항에 있어서, 상기 반도체 장치의 상기 입력 단자에 의해 유입된 전류의 변화를 감지하는 단계를 더 포함하는 방법.
28. 제27항에 있어서, 상기 입력 단자에 의해 유입된 전류의 변화를 감지하는 단계는 상기 전력 입력 단자와 전기 통신하는 바이패스 커패시터를 통해 전류의 변화를 감지하는 방법.
29. 제27항에 있어서, 상기 입력 단자에 의해 유입된 전류의 변화를 감지하는 단계는 상기 전력 입력 단자와 전기 통신하는 상기 프로브 카드 상의 도전성 경로를 통해 전류의 변화를 감지하는 방법.
30. 제25항에 있어서, 상기 보충 전류의 양은 상기 입력 단자에 의해 유입된 전류의 양에 상응하는 방법.
31. 제25항에 있어서, 상기 보충 전류 공급원은 증폭기를 포함하는 방법.
32. 제25항에 있어서, 상기 보충 전류는 커패시터를 통해 입력 단자에 제공되는 방법.
33. 제25항에 있어서, 상기 보충 전류 공급원은 상기 프로브 카드 상에 배치되는 방법.
34. 제25항에 있어서, 상기 프로브 카드는 복수개의 상호 연결된 기판을 포함하는 방법.
35. 제34항에 있어서, 상기 복수개의 상호 연결된 기판은 프로브 헤드를 포함하는 방법.
36. 제35항에 있어서, 상기 보충 전류 공급원은 상기 프로브 헤드 상에 배치되는 방법.
37. 제25항에 있어서, 기준 장치에 적어도 하나의 선행 신호를 제공하는 단계를 더 포함하는 방법.
38. 제37항에 있어서, 상기 보충 전류 공급원에 대한 상기 입력 신호는 상기 적어도 하나의 선행 신호에 응답하여 상기 기준 장치에 의해 얻어진 전류의 양에 상응하는 방법.
39. 제25항에 있어서, 상기 전력을 공급하는 단계는 복수개의 피시험 반도체 장치 각각의 전력 입력 단자에 상기 프로브 카드를 통해 전력을 공급하는 단계를 더 포함하고,

    상기 보충 전류 공급원에 입력 신호를 제공하는 단계는 상기 복수개의 보충 전류 공급원 각각에 입력 신호를 제공하는 단계를 더 포함하고, 상기 각각의 입력 신호는 상기 반도체 장치 중 하나의 입력 단자에 의해 유입된 전류에 상응하고,

    상기 보충 전류를 제공하는 단계는 상기 입력 신호에 응답하여 상기 보충 전류 공급원 각각으로부터 상기 입력 단자에 보충 전류를 제공하는 단계를 더 포함하는 방법.
40. 전력 입력 단자와 신호 단자를 포함하는 반도체 장치를 시험하기 위한 장치이며,

    상기 전력 입력 단자 및 상기 신호 단자를 접촉시키기 위한 도전성 연결 구조물을 갖는 프로브 카드와,

    상기 전력 입력 단자를 접촉시키기 위한 상기 접속 구조물에 전기적으로 연결된 출력부와, 상기 신호 단자 중 하나 상의 신호 변화에 의해 초래된 상기 전력 입력 단자에 의해 유입된 전류의 변화에 상응하는 신호에 전기 연결된 입력부를 갖는 보충 전류 공급원을 포함하고,

    상기 보충 전류 공급원은 상기 전력 입력 단자에 의해 유입된 전류의 변화에 응답하여 상기 전력 입력 단자에 보충 전류를 제공하는 장치.
41. 제40항에 있어서, 상기 전력 입력 단자에 의해 유입된 전류의 변화를 감지하기 위해 배치된 전류 감지 장치를 더 포함하고, 상기 전류 감지 장치는 상기 보충 전류 공급원의 입력부에 상응하는 신호를 제공하는 장치.
42. 제41항에 있어서, 상기 전류 감지 장치는 전류 감지 커플러를 포함하는 장치.
43. 제41항에 있어서, 상기 전류 감지 장치는 전류 트랜스포머를 포함하는 장치.
44. 제41항에 있어서, 상기 전류 감지 장치는 상기 전력 입력 단자와 전기 통신하는 바이패스 커패시터를 통해 전류의 변화를 감지하기 위해 배치되는 장치.
45. 제41항에 있어서, 상기 전류 감지 장치는 상기 전력 입력 단자와 전기 통신하는 상기 프로브 카드 상에 도전성 경로를 통해 전류의 변화를 감지하기 위해 배치되는 장치.
46. 제40항에 있어서, 상기 보충 전류 공급원은 증폭기를 포함하는 장치.
47. 제40항에 있어서, 상기 보충 전류 공급원의 출력부는 커패시터를 통해 상기 전력 입력 단자에 전기 연결되는 장치.
48. 제40항에 있어서, 상기 보충 전류 공급원은 상기 프로브 카드 상에 배치되는 장치.
49. 제48항에 있어서, 상기 프로브 카드는 복수개의 상호 연결된 기판을 포함하는 장치.
50. 제49항에 있어서, 상기 복수개의 상호 연결된 기판은 프로브 헤드를 포함하 는 장치.
51. 제50항에 있어서, 상기 보충 전류 공급원은 상기 프로브 헤드 상에 배치되는 장치.
52. 제40항에 있어서, 기준 장치를 더 포함하고, 상기 기준 장치의 전력 입력 단자는 상기 보충 전류 장치의 입력부에 전기 연결된 장치.
53. 제52항에 있어서, 상기 프로브 카드와 전기 연결된 시험기를 더 포함하고, 상기 시험기는 상기 기준 장치에 제공된 신호를 변경하고, 그리고 나서 상기 반도체 장치에 제공된 유사 신호를 변경하도록 구성된 장치.
54. 제40항에 있어서, 상기 장치는 복수개의 반도체 장치를 시험하는 장치.
55. 제54항에 있어서, 상기 프로브 카드는 상기 복수개의 반도체 장치 각각의 입력 단자에 전력을 제공하는 장치.
56. 전력 입력 단자와 신호 단자를 포함하는 반도체 장치를 시험하기 위한 장치이며,

    상기 입력 단자에 전력을 제공하고 상기 신호 단자 중 적어도 하나에 신호를 제공하는 프로브 수단과,

    상기 신호 단자 중 하나 상의 신호의 변화에 의해 초래된 전력 입력 단자에 의해 유입된 전류의 변화에 응답하여 상기 전력 입력 단자에 보충 전류를 제공하는 보충 전류 수단을 포함하며,

    상기 보충 전류 수단은 입력부 및 출력부를 갖추고 있으며, 상기 입력부는 상기 전력 입력 단자에 의해 유입된 전류의 변화에 상응하는 신호에 전기 연결되며, 상기 출력부는 상기 전력 입력 단자에 전기 연결되는 장치.
57. 제56항에 있어서, 상기 전력 입력 단자에 의해 유입된 전류의 변화를 감지하기 위한 전류 감지 수단을 더 포함하고, 상기 전류 감지 수단은 상기 보충 전류 수단의 입력부에 상응하는 신호를 제공하는 장치.
58. 제56항에 있어서, 상기 보충 전류 수단은 증폭기를 포함하는 장치.
59. 제56항에 있어서, 상기 보충 전류 수단의 출력부는 커패시터를 통해 상기 전력 입력 단자에 전기 연결되는 장치.
60. 제56항에 있어서, 상기 보충 전류 수단은 상기 프로브 수단 상에 배치되는 장치.
61. 제56항에 있어서, 상기 장치는 복수개의 반도체 장치를 시험하는 장치.
62. 제61항에 있어서, 상기 프로브 수단은 상기 복수개의 반도체 장치 각각의 입력 단자에 전력을 제공하는 장치.

Images