CN118076897A - 半导体测试器件和操作半导体测试器件的方法 - Google Patents
半导体测试器件和操作半导体测试器件的方法 Download PDFInfo
- Publication number
- CN118076897A CN118076897A CN202280065032.2A CN202280065032A CN118076897A CN 118076897 A CN118076897 A CN 118076897A CN 202280065032 A CN202280065032 A CN 202280065032A CN 118076897 A CN118076897 A CN 118076897A
- Authority
- CN
- China
- Prior art keywords
- dut
- voltage
- terminal
- test device
- semiconductor test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000012360 testing method Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 239000000523 sample Substances 0.000 abstract description 13
- 229910002601 GaN Inorganic materials 0.000 description 63
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 62
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本公开提供了一种用于测试DUT的半导体测试器件和操作半导体测试器件的方法。半导体测试器件包括开关元件、感测电阻器和脉冲发生器。DUT是在半导体芯片衬底上单片形成的。感测电阻器被配置为感测DUT的漏源电流。脉冲发生器通过TGV端子耦接到DUT以向DUT施加脉冲电压。半导体测试器件可以通过检测到的感测电阻器两端的差分电压来检测DUT的漏源电流，差分电压可以通过差分探针显示在示波器上，从而可以检测到DUT的高频漏源电压。
Description
技术领域
本发明总体涉及半导体测试器件，更具体地，本发明涉及一种用于感测氮化镓(GaN)开关器件中电流的电流感测半导体测试器件。
背景技术
GaN基开关器件因为其功耗低和开关转换快，已经被广泛应用于高频电能转换系统。相较于硅金属-氧化物-半导体场效应晶体管(MOSFET)，GaN高电子迁移率晶体管(HEMT)在大功率和高频率应用方面具有更好的优质因数(figure of merit)和更有前景的性能。
已经提出了几种架构以感测GaN基开关器件中的电流，例如，用于感测电流的半导体测试器件使用了多个探针、电源测量单元(SMU)和控制器来感测GaN基开关器件中的电流。控制器对GaN基开关器件施加脉冲电压以感测GaN基开关器件的漏源电流(Ids)。然而，控制器中的频率限制可能不适用于GaN基开关器件中的高频电流感测。
例如，参考图1，图1是传统半导体测试器件的框图。半导体测试器件100用于感测GaN开关器件中的电流。半导体测试器件100包括半导体芯片衬底110、GaN开关器件120和控制器140。
GaN开关器件120形成在半导体芯片衬底110上。GaN开关器件120包括漏极(D)端子、源极(S)端子和GaN通路(TGV)端子。
控制器140被配置为通过TGV端子向GaN开关器件120施加脉冲输出电压，并且感测流经GaN开关器件120的漏极端子和源极端子的漏源电流(Ids)。半导体测试器件100使用来自控制器140的多个探针来感测GaN开关器件120中的电流。需要注意的是，一个探针(P1)连接到GaN开关器件120的漏极端子，另一个探针(P2)连接到GaN开关器件120的源极端子。探针之一(P3)被从控制器140耦接至TGV端子耦接。
控制器140被配置为在1KHz范围内在TGV端子处施加脉冲输出电压，并且当脉冲的振幅低，即低脉冲电压时，GaN开关器件120关闭(turn off)，并且在GaN开关器件120的漏极端子和源极端子之间没有电流流动，即Ids＝0。
另一方面，当施加的脉冲为高，即高脉冲电压，其也是在1KHz范围内从控制器140到TGV端子时，GaN开关器件120打开(turn on)，并使电流在GaN开关器件120的漏极端子和源极端子之间流动，从而测量GaN开关器件120中流动的电流。
基于以上，需要注意的是，用于提供脉冲的控制器140在毫秒级的范围内。当TGV端子增加到更高的频率时，漏源电流(Ids)相对于频率成比例地变化，控制器140可能无法提供更高频率的脉冲，导致不可能在GaN开关器件中测量漏源电流(Ids)。另一方面，当漏源电流(Ids)较小时，考虑到寄生参数的干扰，控制器140可能无法精确地测量GaN开关器件120中的电流。
随着对在更高频率下的GaN开关器件进行电流感测的要求，可能希望开发半导体测试器件，在不损害电流感测精度的情况下，感测GaN开关器件的漏源电流，以满足本领域中某些应用需求。
发明内容
本发明用于测试DUT的半导体测试器件包括开关元件、感测电阻器和脉冲发生器。DUT是在半导体芯片衬底210上单片形成的。感测电阻器被配置为感测DUT的电流。脉冲发生器被配置为产生脉冲输出电压以测试DUT。脉冲发生器通过TGV端子耦接到半导体芯片衬底，以将脉冲输出电压施加到DUT。半导体测试器件被配置成通过在感测电阻器两端检测到的差分电压来检测DUT的漏源电流。
基于以上，在本发明的实施例中，半导体测试器件可以通过在感测电阻器两端检测到的差分电压来检测DUT的漏源电流，差分电压可以通过差分探针显示在示波器上，从而可以检测到DUT在高频下的漏源电压。
附图说明
参考附图，从下面的具体实施方式中可以容易地理解本公开的各个方面。附图不一定是按比例绘制的。也就是说，为了讨论清晰，各种特征的尺寸可能被任意增加或减少。由于制造工艺和公差，本公开中的艺术描绘和实际装置之间可能存在差异。在整个附图和具体实施方式中，可以使用共同的附图标记来表示相同或相似的部件。
图1示出了传统半导体测试器件的框图。
图2示出了根据本公开的一个示例性实施例的半导体测试器件的电路图。
图3示出了根据本公开的一个示例性实施例的脉冲发生器的电路图。
图4示出了根据本公开的一个示例性实施例的操作半导体测试器件的方法。
具体实施方式
在下面的描述中，本公开的优选示例将作为实施例列出，这些实施例应被视为说明性而非限制性的。具体细节可能被省略，以免模糊本公开内容；然而，本公开旨在使本领域技术人员能够在没有过度实验的情况下实践这里的教导。
应当理解，在不脱离本发明范围的情况下，还可以采用其他实施例，并可以对结构进行改变。此外，应当理解的是，本文使用的短语和术语仅用于描述目的，不应被视为限制性的。本文中“包括”、“包含”或“具有”及其变体的使用是指包括此后列出的项目及其等同物以及附加项目。除非另有限制，本文中使用的术语“连接”、“耦接”和“安装”及其变体都是广义术语，包括直接和间接连接、耦接和安装。
图2示出了根据本公开的一个示例性实施例的半导体测试器件的电路图。参照图2，半导体测试器件200包括开关元件230、感测电阻器240、脉冲发生器250、运算放大器260和电压源270。
半导体测试器件200是一种电流感测器件。半导体测试器件200被配置为感测被测器件(DUT)220的电流。
在一个实施例中，DUT 220可以是GaN开关器件220。
在一些实施例中，半导体测试器件200要测试的DUT可以是MOSFET器件、高电子迁移率晶体管(HEMT)器件和/或IGBT器件，因此半导体测试器件200中使用的DUT的类型不限于此。
在一些实施例中，GaN开关器件220是在半导体芯片衬底210上单片形成的。GaN开关器件220可以是增强模式(e-GaN)和/或级联耗尽模式(d-GaN)。GaN开关器件220包括漏极端子、源极端子和TGV端子。TGV端子可以连接到GaN开关器件220的栅极。漏极端子可以耦接到感测电阻器240和运算放大器260。源极端子可以耦接到地电位。
在一些实施例中，开关元件230可以是MOSFET器件、高电子迁移率晶体管(HEMT)器件和/或IGBT器件，因此半导体测试器件200中使用的开关元件230的类型不限于此。
开关元件230可以是GaN HEMT器件。
开关元件230可以是互补金属氧化物半导体(CMOS)。
在一些实施例中，开关元件230可以是NMOS晶体管。
在一些实施例中，开关元件230可以是PMOS晶体管，因此半导体测试器件200中使用的开关元件230的类型不限于此。
开关元件230包括漏极端子、源极端子和TGV端子。开关元件230的漏极端子耦接到电压源270。开关元件230的源极端子耦接到感测电阻器240。开关元件230的栅极端子耦接到运算放大器260。
感测电阻器240是用于测量DUT中电流流量的电流感测电阻器或分流电阻器。感测电阻器240可以设计为低电阻，以便最小化半导体测试器件200的功耗。感测电阻器240包括第一侧和第二侧。感测电阻器240的第一侧耦接到GaN开关器件220的漏极端子，并且感测电阻器240的第二侧耦接到开关元件230的源极端子。
半导体测试器件200被配置为通过在感测电阻器240两端检测到的差分电压VR1来检测GaN开关器件220的漏源电流(Ids)。表达式可以写成，VR1＝Ids*R1。换句话说，可以通过调节感测电阻器240的电阻值来调节GaN开关器件220的漏源电流(Ids)的放大倍数。
利用带有探针的示波器测量在感测电阻器240两端检测到的差分电压VR1。探针可以是差分探针和/或电流探针。
脉冲发生器250被配置成产生脉冲输出电压以测试GaN开关器件220。在GaN开关器件220形成在作为GaN外延片的半导体芯片衬底210上的示例中，穿过GaN外延片的通路可以被称为GaN通路(TGV)。脉冲发生器250通过TGV端子耦接到半导体芯片衬底210，以将脉冲输出电压VTGV施加到GaN开关器件220。
脉冲发生器250被配置为产生第一电压和/或第二电压以形成脉冲输出电压VTGV。在一个示例中，VTGV的第一电压是0V的高电平，而VTGV的第二电压是-200V的低电平。需要注意的是，第一电压和第二电压不是同时产生的，而是一次产生一个电压值作为脉冲供应到GaN开关器件220。第一电压和第二电压的电压值不受本公开限制。
在一个示例中，当通过半导体芯片衬底210向TGV施加0V的第一电压时，GaN开关器件220打开，并使电流在GaN开关器件220的漏极端子和源极端子之间流动，该电流被称为GaN开关器件220的Ids电流。
在另一示例中，当通过半导体芯片衬底210向TGV施加-200V的第二电压时，GaN开关器件220关闭，并且在GaN开关器件220的漏极端子和源极端子之间没有电流流动，即Ids＝0。
运算放大器260被配置为驱动开关元件230。运算放大器260是单端差分放大器。运算放大器260包括两个输入端子和一个输出端子。在这两个输入端子中，一个是正输入端子，另一个是负输入端子。
在一些实施例中，运算放大器260可以是级联放大器，以实现高增益、高输入阻抗、低输出阻抗和/或高相位裕量，从而获得更好的稳定性。
正输入端子耦接到参考电压VREF，负输入端子耦接到GaN开关器件220的漏极端子。参考电压VREF由参考电压发生器(此处未示出)产生。参考电压可以是正电压或负电压。运算放大器260的输出端子耦接到开关元件230的栅极端子。漏源电流(Ids)可以通过调节参考电压VREF来调节。
运算放大器260被以实现高输入阻抗和低输出阻抗的方式设计，接近于具有高增益的理想运算放大器。
当将0V的第一电压施加到GaN开关器件220的TGV端子时，GaN开关器件220打开，并使漏源电流(Ids)在GaN开关器件220的漏极端子和源极端子之间流动。开关元件230、感测电阻器240、运算放大器260和GaN开关器件220形成负反馈回路，该回路连接GaN开关器件220的漏极端子。在该操作期间，由于运算放大器260的输入阻抗大，从GaN开关器件220的漏极流入运算放大器260的电流小，因此参考电压VREF被箝位。
当将-200V的第二电压通过半导体芯片衬底210施加到TGV时，GaN开关器件220关闭，负反馈回路断开(open)，因此GaN开关器件220的漏极端子到源极端子之间没有电流流动，即Ids＝0。
电压源270是直流(DC)电压源。电压源270包括正极端子和负极端子。电压源270的正极端子耦接到开关元件230的漏极端子，电压源270的负极端子耦接到地电位。
基于上述配置，半导体测试器件200可以通过在感测电阻器240两端检测到的差分电压VR1来检测GaN开关器件220的漏源电流(Ids)，差分电压VR1可以通过差分探针显示在示波器上，因此可以检测GaN开关器件220的高频漏源电压(VDS)。此外，可以通过调节感测电阻器240来调节GaN开关器件220的漏源电流(Ids)的放大倍数，从而精确地读取GaN开关器件220的漏源电流(Ids)的大小。
图3示出了根据本公开的一个示例性实施例的脉冲发生器的电路图。参照图3，脉冲发生器300包括第一高电子迁移率晶体管(HEMT)310、第二高电子迁移率晶体管(HEMT)320、二极管330、第一电阻器340、第二电阻器350、第一电容器360、第二电容器370、负载电容器380、负载电阻器390和电压源395。
在一些实施例中，第一HEMT晶体管310和第二HEMT晶体管320可以是GaN HEMT器件。
参照图2，脉冲发生器300类似于脉冲发生器250。脉冲发生器300被配置成产生脉冲输出电压以测试GaN开关器件220。脉冲发生器300的输出端通过TGV端子耦接到半导体芯片衬底210。
第一HEMT晶体管310包括栅极端子、漏极端子和源极端子。
第二HEMT晶体管320包括栅极端子、漏极端子和源极端子。第一HEMT晶体管310和第二HEMT晶体管320串联耦接。
二极管330包括第一侧和第二侧。二极管330的第一侧耦接到第一HEMT晶体管310的源极端子和第二HEMT晶体管320的漏极端子。二极管330的第二侧耦接到脉冲发生器300的输出端。
在一个实施例中，二极管330的第一侧是阳极，二极管330的第二侧是阴极。
第一电阻器340包括第一侧和第二侧。第一电阻器340的第一侧耦接到第一HEMT晶体管310的漏极端子。
第二电阻器350包括第一侧和第二侧。第二电阻器350的第一侧耦接到地电位，第二电阻器350的第二侧耦接到第二HEMT晶体管320的源极端子。
第一电容器360包括第一侧和第二侧。第一电容器360的第一侧耦接到电压源395和第一电阻器340的第一侧。第一电容器360的第二侧耦接到第一电阻器340的第二侧。
第二电容器370包括第一侧和第二侧。第二电容器370的第一侧耦接到第一电容器360的第二侧。第二电容器370的第二侧耦接到地电位。第一电容器360和第二电容器370串联耦接。
负载电容器380包括第一侧和第二侧。负载电容器380的第一侧耦接到脉冲发生器300的输出端。负载电容器380的第二侧耦接到地电位。
负载电阻器390包括第一侧和第二侧。负载电阻器390的第一侧耦接到脉冲发生器390的输出端。负载电容器390的第二侧耦接到地电位。
电压源395是DC电压源。电压源395包括正极端子和负极端子。电压源395的正极端子耦接到第一电阻器340的第一侧、第一电容器360的第一侧和第一HEMT晶体管310的漏极端子。电压源395的负极端子耦接到地电位。
第一电阻器340的电阻和第二电阻器350的电阻相等以分割由脉冲发生器300的电压源395提供的输入电压。
第一HEMT晶体管310和第二HEMT晶体管320交替导通(turn on)，并与二极管330形成半波整流电路。
脉冲发生器300被配置为产生第一电压和第二电压，以在输出端形成脉冲电压Vout(或VTGV)。在一个例子中，第一电压是0V的高电平，第二电压是-200V的低电平。第一电压和第二电压的电压值不受本公开限制。
参照图2，第一电压为0V，第二电压为-200V。需要注意的是，第一电压和第二电压不是同时产生的，而是一次产生一个电压作为脉冲给到GaN开关器件220。
在一个示例中，脉冲是来自脉冲发生器300的脉宽调制(PWM)信号或脉冲持续时间调制(PDM)信号。PWM信号的占空比、频率和振幅不受本公开限制。
当将0V的第一电压通过半导体芯片衬底210施加到TGV时，GaN开关器件220打开，并使电流在GaN开关器件220的漏极端子和源极端子之间流动。
当将-200V的第二电压通过半导体衬底210施加到TGV时，GaN开关器件220关闭，并且在GaN开关器件220的漏极端子和源极端子之间没有电流流动，即Ids＝0。
图4示出了操作半导体测试器件以测试DUT的方法，该方法包括：在步骤S410中，由脉冲发生器产生用于测试DUT的脉冲输出电压，具体地参照图2和图3，脉冲发生器250被配置为产生用于测试DUT 220的脉冲输出电压；在步骤S420中，感测在感测电阻器两端检测到的差分电压，参照图2，感测电阻器240是用于测量DUT 220中的电流流量的电流感测电阻器或分流电阻器，利用带有探针的示波器测量在感测电阻器240两端检测到的差分电压VR1；在步骤S430中，通过在感测电阻器两端检测到的差分电压来检测DUT的漏源电流，参照图2，半导体测试器件200被配置为通过在感测电阻器240两端检测到的差分电压VR1来检测DUT220的漏源电流(Ids)。
选择和描述实施例是为了最好地解释本发明的原理及其实际应用，从而使本领域其他技术人员能够理解本发明的各种实施例以及适合于所考虑的特定用途的各种修改。虽然本文所公开的方法已经参考以特定顺序执行的特定操作进行了描述，但是应当理解，这些操作可以被组合、细分或重新排序以形成等效的方法，而不脱离本公开的教导。因此，除非在此特别指出，否则操作的顺序和分组不受限制。虽然这里公开的装置已经参考特定的结构、形状、材料、物质组成和关系等进行了描述。这些描述和图示不是限制性的。可以进行修改以使特定情况适应本公开的目标、精神和范围。所有这些修改都旨在处于所附权利要求的范围内。
Claims (20)
1.一种半导体测试器件，被配置为测试DUT，所述半导体测试器件包括：
开关元件，其中，所述开关元件包括源极端子、漏极端子和栅极端子；
感测电阻器，被配置为感测所述DUT的电流，其中所述感测电阻器的第一侧耦接到所述DUT，并且所述感测电阻器的第二侧耦接到所述开关元件的源极端子；以及
脉冲发生器，被配置为产生用于测试所述DUT的脉冲输出电压，
其中，所述DUT在半导体芯片衬底上单片形成，所述DUT包括漏极端子、源极端子和栅极端子，
其中，所述脉冲发生器通过TGV耦接到所述半导体芯片衬底，以将所述脉冲输出电压施加到所述DUT，以及
其中，所述半导体测试器件被配置为通过在所述感测电阻器两端检测到的差分电压来检测所述DUT的漏源电流。
2.根据权利要求1所述的半导体测试器件，其中，所述半导体测试器件被配置为通过调节所述感测电阻器的电阻值来调节所述DUT的漏源电流的放大倍数。
3.根据权利要求1所述的半导体测试器件，还包括：
运算放大器，被配置为驱动所述开关元件，
其中，所述开关元件、所述感测电阻、所述DUT和所述运算放大器形成负反馈回路。
4.根据权利要求3所述的半导体测试器件，其中，所述运算放大器是单端差分放大器。
5.根据权利要求3所述的半导体测试器件，所述运算放大器还包括：
正输入端子、负输入端子和输出端子，其中
所述正输入端子耦接到参考电压，
所述负输入端子耦接到所述DUT的漏极端子，以及
所述输出端子耦接到所述开关元件的栅极端子。
6.根据权利要求1所述的半导体测试器件，其中，所述DUT是GaN开关器件。
7.根据权利要求1所述的半导体测试器件，其中，所述脉冲发生器被配置为产生作为所述脉冲输出电压的第一电压和第二电压。
8.根据权利要求7所述的半导体测试器件，当将所述第一电压通过所述TGV施加到所述半导体芯片衬底时，所述DUT打开，并使电流在所述DUT的源极端子和漏极端子之间流动。
9.根据权利要求7所述的半导体测试器件，当将所述第二电压通过所述TGV施加到半导体芯片衬底时，所述DUT关闭，并且在所述DUT的源极端子和漏极端子之间没有电流流动。
10.根据权利要求1所述的半导体测试器件，其中，所述脉冲发生器包括：
第一HEMT晶体管，包括栅极端子、漏极端子和源极端子；
第二HEMT晶体管，包括栅极端子、漏极端子和源极端子，其中，所述第一HEMT晶体管和所述第二HEMT晶体管串联耦接；
二极管，耦接到所述第一HEMT晶体管、所述第二HEMT晶体管和所述脉冲发生器的输出端；
第一电阻器，耦接到所述第一HEMT晶体管的漏极端子；
第二电阻器，耦接到所述HEMT晶体管的源极端子；
第一电容器，耦接到所述第一电阻器和所述第一HEMT晶体管；
第二电容器，耦接到所述第二电阻器和所述第二HEMT晶体管，其中，所述第一电容器和所述第二电容器串联耦接；
负载电阻，耦接到所述脉冲发生器的输出端；以及
负载电容器，耦接到所述脉冲发生器的输出端，
其中，所述第一电阻器的电阻和所述第二电阻器的电阻相等以分割所述脉冲发生器的输入电压。
11.根据权利要求10所述的半导体测试器件，其中，所述第一HEMT晶体管和所述第二HEMT晶体管交替导通，并与所述二极管形成半波整流电路。
12.根据权利要求7所述的半导体测试器件，其中，所述第一电压为正电压，所述第二电压为负电压。
13.一种操作半导体测试器件以测试DUT的方法，包括：
由脉冲发生器产生用于测试所述DUT的脉冲输出电压；
感测在感测电阻器两端检测到的差分电压；以及
通过检测到的所述感测电阻器两端的所述差分电压检测所述DUT的漏源电流。
14.根据权利要求13所述的方法，还包括：
通过调节所述感测电阻器的电阻值来调节所述DUT的所述漏源电流的放大倍数。
15.根据权利要求13所述的方法，还包括：
在所述脉冲发生器的输出端产生作为所述脉冲输出电压的第一电压和第二电压。
16.根据权利要求15所述的方法，当将所述第一电压通过TGV施加到所述半导体芯片衬底时，所述DUT打开，并使电流在所述DUT的源极端子和漏极端子之间流动。
17.根据权利要求15所述的方法，当将所述第二电压通过TGV施加到所述半导体芯片衬底时，所述DUT关闭，并且在所述DUT的源极端子和漏极端子之间没有电流流动。
18.根据权利要求13所述的方法，其中，所述DUT是GaN开关器件。
19.根据权利要求15所述的方法，其中，所述第一电压为正电压，所述第二电压为负电压。
20.一种非暂时性计算机可读介质，存储使计算机执行操作半导体测试器件以测试DUT的方法的程序，所述方法包括：
由脉冲发生器产生用于测试所述DUT的脉冲输出电压；
感测在感测电阻器两端检测到的差分电压；以及
通过在所述感测电阻器两端检测到的差分电压检测所述DUT的漏源电流。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/118315 WO2024055141A1 (en) | 2022-09-13 | 2022-09-13 | Semiconductor testing device and method of operating semiconductor testing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118076897A true CN118076897A (zh) | 2024-05-24 |
Family
ID=90273975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280065032.2A Pending CN118076897A (zh) | 2022-09-13 | 2022-09-13 | 半导体测试器件和操作半导体测试器件的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN118076897A (zh) |
| WO (1) | WO2024055141A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657455B2 (en) * | 2000-01-18 | 2003-12-02 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
| US7280929B1 (en) * | 2004-09-29 | 2007-10-09 | Keithley Instruments, Inc. | Method and apparatus for pulse I-V semiconductor measurements |
| CN103728571A (zh) * | 2012-10-16 | 2014-04-16 | 鸿富锦精密工业（深圳）有限公司 | 电源检测电路及方法 |
| CN112334783B (zh) * | 2018-06-21 | 2024-03-22 | 三菱电机株式会社 | 半导体元件的可靠性评价装置和半导体元件的可靠性评价方法 |
| CN114545185A (zh) * | 2022-02-24 | 2022-05-27 | 西交利物浦大学 | 基于状态机模式的氮化镓双向开关脉冲测试系统 |
-
2022
- 2022-09-13 CN CN202280065032.2A patent/CN118076897A/zh active Pending
- 2022-09-13 WO PCT/CN2022/118315 patent/WO2024055141A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024055141A1 (en) | 2024-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gelagaev et al. | A fast voltage clamp circuit for the accurate measurement of the dynamic on-resistance of power transistors | |
| TWI509263B (zh) | 電壓檢測電路及用於測量電晶體特性之方法 | |
| US7733105B2 (en) | Voltage clamp circuit and semiconductor device, overcurrent protection circuit, voltage measurement probe, voltage measurement device and semiconductor evaluation device respectively using the same | |
| US20110248702A1 (en) | Current detection circuit including electrostatic capacitor and rectifying element for increasing gate voltage of protecting mosfet | |
| CN105572557A (zh) | 用于温度感测的系统和方法 | |
| US20070139839A1 (en) | Overcurrent detection circuit and switching circuit | |
| US9742398B2 (en) | Methods and apparatus for sensing current through power semiconductor devices with reduced sensitivity to temperature and process variations | |
| US10069399B1 (en) | Selecting an aspect ratio for current monitoring | |
| US20100079194A1 (en) | Gate drive method for h bridge circuit | |
| CN111337807B (zh) | 开关器件的高频高压动态导通电阻测试电路及测量方法 | |
| US9484862B2 (en) | Device and method for bias control of class A power RF amplifier | |
| Rossetto et al. | A fast on-state voltage measurement circuit for power devices characterization | |
| Lei et al. | Precise extraction of dynamic R dson under high frequency and high voltage by a double-diode-isolation method | |
| US20240168079A1 (en) | Apparatus and method for measuring dynamic on-resistance of nitride-based switching device | |
| Haryani et al. | Static and dynamic characterization of GaN HEMT with low inductance vertical phase leg design for high frequency high power applications | |
| TWI768750B (zh) | 用於堆疊氮化鎵場效電晶體可靠性測試裝置、內建自我測試電路和方法 | |
| Basler et al. | Compact GaN power ICs with power HEMT, gate driver, temperature sensor, current sense-FET and amplifier | |
| Everts et al. | A hard switching VIENNA boost converter for characterization of AlGaN/GaN/AlGaN power DHFETs | |
| Kohlhepp et al. | Measurement of dynamic on-state resistance of high-voltage GaN-HEMTs under real application conditions | |
| CN114414977B (zh) | 量测高电子移动率晶体管之装置 | |
| CN118076897A (zh) | 半导体测试器件和操作半导体测试器件的方法 | |
| de Oliveira et al. | Impact of dynamic on-resistance of high voltage GaN switches on the overall conduction losses | |
| Gelagaev et al. | A novel voltage clamp circuit for the measurement of transistor dynamic on-resistance | |
| Barón et al. | Analysis of a transistor-based on-state voltage measurement circuit for condition monitoring of power transistors | |
| Cao et al. | A new measurement circuit to evaluate current collapse effect of GaN HEMTs under practical conditions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |