DE10305116A1 - Verfahren und Vorrichtung zur Zeitmessung auf Halbleiterschaltungsmodulen mit Halbleiterchips in Ball-Grid-Array-Technik - Google Patents
Verfahren und Vorrichtung zur Zeitmessung auf Halbleiterschaltungsmodulen mit Halbleiterchips in Ball-Grid-Array-Technik Download PDFInfo
- Publication number
- DE10305116A1 DE10305116A1 DE10305116A DE10305116A DE10305116A1 DE 10305116 A1 DE10305116 A1 DE 10305116A1 DE 10305116 A DE10305116 A DE 10305116A DE 10305116 A DE10305116 A DE 10305116A DE 10305116 A1 DE10305116 A1 DE 10305116A1
- Authority
- DE
- Germany
- Prior art keywords
- soldering
- signal pin
- semiconductor
- relevant
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Zeitmessung an Signalpins bzw. an ihnen zugeordneten Lötstützpunkten (2) auf einem Halbleiterschaltungsmodul (M), auf dem Halbleiterchips, insbesondere Halbleiterspeicherchips, in Ball-Grid-Array-Technik montierbar sind. Auf dem Halbleiterschaltungsmodul (M) ist ein spezielles Ersatzleitermuster (1) in unmittelbarer Nähe zu einem dem zu messenden Signalpin zugeordneten Lötstützpunkt (2) integriert, welches mit passiven Komponenten so bestückt ist, dass es in bestücktem Zustand eine Ersatzlastschaltung für den betreffenden Signalpin bildet, die die zeitrelevanten elektrischen Kennwerte dieses Signalpins nachbildet, wobei die Messung dann nach der Verbindung der Ersatzlastschaltung mit dem dem betreffenden Signalpin zugeordneten Lötstützpunkt bei von dem Halbleiterschaltungsmodul (M) abgelöstem Halbleiterchip erfolgt.
Description
- Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Zeitmessung von Signalen an Pins oder Lötstützpunkten von auf einem Halbleiterschaltungsmodul insbesondere in Ball-Grid-Array (BGA)-Technik montierten oder montierbaren Halbleiterchips, insbesondere Halbleiterspeicherchips, wobei mittels einer geeigneten Messsonde von einem jeweiligen Signalpin oder einem mit diesem in kurzem Abstand unmittelbar verbundenen Leiterabschnitt oder Lötstützpunkt ein Signal abgeleitet und mit einer Zeitreferenz verglichen wird.
- Bei mit Registern versehenen Halbleiterspeichermodulen werden die kapazitiven Lasten zum Speicher Sub-Channel-Bus gepuffert und wieder verstärkt. Für die Auffrischung des Taktsignals wird eine PLL-Schaltung verwendet, während zur Auffrischung der Befehls- und Adresssignale (CMD-ADR-Bus) getaktete Pufferregister verwendet werden.
- Damit die korrekte Funktion erhalten bleibt, muss sichergestellt werden, dass das Taktsignal alle Teile auf dem Speichermodul, die ihre zeitliche Steuerung auf den Systemtakt beziehen, in einem speziellen Zeitrahmen erreicht, als da sind die PLL-Schaltung an sich und die Register und DRAM-Halbleiterspeicherbausteine. Der genannte Zeitrahmen liegt bei gewissen DDR-Speichermodulen, die mit einem differentiellen Taktsignal bei 133 MHz betrieben werden, etwa bei –100 bis +100 ps.
- Da PVT-(Process Voltage Temperature) Variationen von den betreffenden Teilen den Taktjitter der PLL-Schaltung und die Verstärkung der Treiberverstärker stark beeinflussen, müssen bei jedem einzelnen Speichermodul die Einflüsse der Belastung der DRAM-Halbleiterspeicherbausteine und der Register auf den Schnittpegel des positiven und negativen Taktsignals durch eine spezielle Zeitmessung gemessen werden, um sicherzustellen, dass das Taktsignal innerhalb des genannten spezifizierten Zeitrahmens ankommt.
- Bei bis heute üblichen Halbleiterschaltungschips, deren Anschlussbeinchen bzw. -pins seitlich herausragen (zum Beispiel so genannte TSOP-Chiptypen) können für die oben erwähnte Zeitmessung die Signale direkt von den Anschlusspins der Chips mittels einer geeigneten Messsonde abgeleitet werden.
- Mit höher werdender Arbeitsgeschwindigkeit von DRAM-Speichermodulen der zweiten Generation (DDR-II-Module), die mit einer Taktfrequenz von bis zu 266 MHz arbeiten ist man zu der so genannten Ball-Grid-Array (BGA)-Technik übergegangen, die bessere elektrische Kennwerte, zum Beispiel kleinere parasitäre Induktivitäten liefert. Dieser Chippackungs- und Kontaktierungstyp wird für PLLs, Register und DRAM-Bausteine verwendet. Da dabei sämtliche Anschlusspins unter dem Chipkörper selbst liegen, befinden sich in den meisten Fällen auch die den Anschlusspins zugeordneten Lötstützpunkte des Moduls (zum Beispiel eines DIMM-Boards) unter dem Chipkörper selbst, so dass sie für die Zeitmessung von der Messsonde nicht oder nur mit Hilfe bestimmter Hilfsmaßnahmen erreichbar sind.
- Bislang hat man zur Überwindung dieser Schwierigkeiten bei mit Halbleiterschaltungschips in Ball-Grid-Array-Technik bestückten bzw. bestückbaren Modulen folgende Maßnahmen ergriffen:
- 1. Auf einseitig bestückten Modulen, bei denen sich die Komponenten nur auf einer Seite einer Leiterplatte befinden kann ein Zugriff zu den Signalleitungen durch eine Durchkontaktierung (Via) gewährleistet werden, die von der einen bestückten Seite des Moduls zur anderen unbestückten Seite führt und so nahe wie möglich zu dem zu prüfenden oder zu testenden Anschluss (ball) des Halbleiterschaltungschips angeordnet ist. Dieses Verfahren hat jedoch den Nachteil, dass eine die Durchkontaktierung schützende Maske vor der Messung entfernt werden muss, so dass der Schaltungsentwurf in einen messbaren Teil mit offenen Durchkontaktierungen und einen zum Verkauf vorgesehenen Teil mit geschützten Durchkontaktierungen aufgesplittet werden muss. Außerdem lassen sich zweiseitig bestückte Halbleiterschaltungsmodule auf diese Weise nicht messen, da bei ihnen kein Platz für die jeweiligen Durchkontaktierungen zur anderen Seite des Moduls vorhanden ist.
- 2. Auf zweiseitig bestückten Halbleiterschaltungsmodulen wurde das Layout durch besondere Testpunkte ergänzt, die der Messsonde einen direkten Zugang erlauben. Selbstverständlich müssen diese Testpunkte so dicht wie möglich an dem zu testenden bzw. zu messenden Lötstützpunkt des betreffenden Pins (ball) liegen. Der Nachteil dieses Verfahrens liegt darin, dass nicht zu allen relevanten Signalen zugegriffen werden kann, da sehr dicht bestückte Module mit höchster Leiterdichte den zusätzlichen Platz für diese Testpunkte nicht haben. Außerdem wird durch die hinzugefügten Testpunkte und die kurzen Leiterverbindungen zu ihnen, die kapazitive Last verändert. Versuche haben gezeigt, dass sich die beiden oben genannten Verfahren hinsichtlich ihrer Messgenauigkeit nur sehr wenig unterscheiden.
- 3. Weiterhin wurden sockelartige Messadapter zwischen Chip und Halbleiterschaltungsmodul gelötet. Der Aufwand dafür ist sehr groß, und außerdem hat ein derartiger Adapter einen nicht zu vernachlässigen Einfluss auf die Messwerte.
- 4. Schließlich hat man so genannte Drahtadapter zwischen den Signalpin des Halbleiterschaltungschips und den zugeordneten Lötstützpunkt auf dem Halbleiterschaltungsmodul gelötet. Am freien Ende des Drahts kann die Messsonde das zu messende Signal abnehmen. An der Unterseite muss dieser Drahtadapter eine Isolation haben, damit keine ungewollte Verbindung mit darunter liegenden Leiterbahnen hergestellt wird. Dieses Verfahren hat allerdings den Nachteil, dass es nicht bei allen Chips auf einem Modul verwendet werden kann und dass die beim Löten entstehende Hitze den Drahtadapter häufig zerstört, was das gesamte Modul unbrauchbar macht.
- Angesichts der oben beschriebenen Nachteile der im Stand der Technik verwendeten Messverfahren ist es Aufgabe der Erfindung, ein gattungsgemäßes Zeitmessverfahren und eine dafür angepasste einfache und kostengünstige Zeitmessvorrichtung so zu ermöglichen, dass
- 1. eine schädliche Beeinflussung der zu messenden Signale gering gehalten werden kann,
- 2. die elektrischen Eigenschaften der Zeitmessvorrichtung an die spezifizierten Kennwerte des zu messenden Signalpins angepasst werden können und eine einfache und unkomplizierte Kontaktierung durch eine geeignete Messsonde möglich ist.
- Gemäß einem wesentlichen Aspekt ist ein gattungsgemäßes Verfahren zur Zeitmessung dadurch gekennzeichnet, dass ein auf dem Halbleiterschaltungsmodul integriertes, dem betreffenden Signalpin bzw. Lötstützpunkt zugeordnetes spezielles Ersatzleitermuster zur Verfügung gestellt wird, das mit dem dem Signalpin zugeordneten Lötstützpunkt des Halbleiterschaltungsmoduls verbunden oder verbindbar ist und dessen Gestalt und elektrische Eigenschaften zur Nachbildung der für dieses Signalpin bei bestücktem Halbleiterchip spezifizierten zeitrelevanten elektrischen Kennwerte angepasst sind, dass das Ersatzleitermuster mit passenden Bauelementen bestückt wird, die so gewählt werden, dass eine resultierende mit dem betreffenden Lötstützpunkt verbundene Ersatzlastschaltung die für das betreffende Signalpin bei bestücktem Halbleiterchip spezifizierten elektrischen Kennwerte besitzt, wobei dabei gegebenenfalls auch die elektrische Verbindung der Ersatzlastschaltung mit dem dem betreffenden Signalpin zugehörigen Lötstützpunkt hergestellt wird, und
dass die Zeitmessung an dem betreffenden mit der entsprechenden Ersatzlastschaltung verbundenen Lötstützpunkt bei abgelöstem Signalpin (ball) des Chips ausgeführt wird. - Gemäß einem zweiten wesentlichen Aspekt ist eine die obige Aufgabe lösende Zeitmessvorrichtung dadurch gekennzeichnet, dass auf dem Halbleiterschaltungsmodul ein spezielles Ersatzleitermuster in unmittelbarer Nähe eines einem zu messenden Signalpin zugeordneten Lötstützpunkt des Halbleiterschaltungsmoduls so integriert und mit dem Lötstützpunkt verbunden oder verbindbar ist, dass die Gestalt und elektrischen Eigenschaften des Ersatzleitermusters an die für dieses Signalpin bei bestücktem Halbleiterchip spezifizierten zeitrelevanten elektrischen Kennwerte angepasst sind und das Ersatzleitermuster bei von dem Lötstützpunkt abgelöstem Signalpin mit geeigneten Bauelementen derart bestückbar ist, dass eine resultierende, mit dem betreffenden Lötstützpunkt verbundene Ersatzlastschaltung die für das betreffende Signalpin bei bestücktem Halbleiterchip spezifizierten zeitrelevanten elektrischen Kennwerte besitzt, wobei diese Bestückung gegebenenfalls auch die elektrische Verbindung der Ersatzlastschaltung mit dem betreffenden Lötstützpunkt einschließt, so dass die Zeitmessung an dem betreffenden mit der entsprechenden Ersatzlastschaltung verbundenen Lötstützpunkt bei abgelöstem Signalpin (ball) des Chips ausführbar ist.
- Vorteilhafterweise wird das erfindungsgemäße Zeitmessverfahren und die Zeitmessvorrichtung zur Zeitmessung bei mit DRAMs oder DDR-DRAMs in Ball-Grip-Array-Technik bestückten bzw. bestückbaren DIMM-Boards verwendet.
- Angesichts der Tatsache, dass für jedes von der Messsonde von einem Signalpin bzw. dem zugehörigen Lötstützpunkt abzuleitende Signal auch ein Massebezugspotential von dem Halbleiterschaltungsmodul abgreifbar sein muss, ermöglicht die erfindungsgemäße Zeitmessvorrichtung vorteilhafterweise durch eine besondere Gestaltung des Ersatzleitermusters, dass nach der Bestückung desselben eine elektrische Verbindung mit einem durch das Ersatzleitermuster vorgesehenen Bezugsmassestützpunkt hergestellt wird, der sich in einem kurzen Abstand zu dem dem zu messenden Signal zugeordneten Lötstützpunkt befindet.
- Die obigen und weitere vorteilhafte Merkmale eines erfindungsgemäßen Zeitmessverfahrens und einer Zeitmessvorrichtung werden in der nachstehenden Beschreibung eines bevorzugten Ausführungsbeispiels noch deutlicher, die sich auf die beiliegende Zeichnung bezieht.
- Die Zeichnungsfiguren zeigen im Einzelnen:
-
1 eine schematische Layoutansicht eines Ersatzleitermusters, das auf einem Halbleiterschaltungsmodul, insbesondere einem DIMM-Board in räumlicher Zuordnung zu einem zu messenden Signalpin bzw. dessen Lötstützpunkt und einem Bezugsmassepin bzw. dessen Lötstützpunkt integriert ist; -
2 schematisch ein Beispiel einer Ersatzschaltung, die Komponenten zeigt, mit denen das in1 gezeigte Ersatzleitermuster bestückbar ist, um eine Ersatzlastschaltung für ein betreffendes DRAM-Signalpin herzustellen; -
3 schematisch eine Aufsicht auf ein Ball-Grid-Array-Layout, das auf einem Halbleiterschaltungsmodul zur Montage eines Chips mit Ball-Grid-Array-Technik vorgesehen ist und in dem verschiedene mögliche Positionen des in1 gezeigten Ersatzleitermusters angedeutet sind und -
4 schematisch eine mit einer Bezugsmassenadel versehene Messsonde zur Kontaktierung des Signal- und Bezugsmasselötstützpunkts gemäß den1 bis3 . -
1 zeigt schematisch eine Layoutansicht eines auf einem Halbleiterschaltungsmodul M integrierten Ersatzleitermusters, das aus einer Reihe von zweckmäßig angeordneten Lötstützpunkten11 –22 und gegebenenfalls Verbindungsleiterabschnitten zwischen den Lötstützpunkten11 –22 besteht, die beispielsweise mit den in2 gezeigten Ersatzbauelementen bestückbar ist, um eine Ersatzlastschaltung1' zu bilden, die die zeitrelevanten elektrischen Eigenschaften eines Signalpins nachbildet, an dem eine Zeitmessung vorzunehmen ist. Das Ersatzleitermuster1 befindet sich in unmittelbarer Nähe zu einem zu messenden Signalpin (ball) bzw. zu dessen Lötstützpunkt2 und zu einem Bezugsmassepin bzw. dessen Lötstützpunkt3 auf dem Halbleiterschaltungsmodul M. Die niederohmige elektrische Verbindung des in1 gezeigten Ersatzleitermusters1 oder der nach der Bestückung entstandenen Ersatzlastschaltung1' gemäß2 auf dem Halbleiterschaltungsmodul M mit dem betreffenden Signalpin bzw. dessen Lötstützpunkt2 und dem Bezugsmassepin bzw. dessen Lötstützpunkt3 braucht nicht fest vorgesehen sein sondern kann durch nachträglich bei der Bestückung des Ersatzleitermusters1 aufgelötete kleine Leiterstücke hergestellt werden. Dasselbe gilt für die kurzen (gestrichelt eingezeichneten) Leiterstücke zwischen den einzelnen Lötstützpunkten11 –22 des Ersatzleitermusters1 . - Gemäß
1 bildet die dargestellte Anordnung der Lötstützpunkte11 –22 einen ersten und zweiten Längszweig aus den Lötstützpunkten11 –14 einerseits und17 –20 andererseits und einen ersten und zweiten Querzweig, die jeweils die Lötstützpunkte15 ,16 und21 ,22 umfassen. Der erste Querzweig bestehend aus den Lötstützpunkten15 und16 zweigt zwischen den zweiten und dritten Lötstützpunkten12 ,13 und18 ,19 (in1 von links nach rechts) des ersten und zweiten Längszweigs ab, während der zweite Querzweig an die jeweiligen vierten Lötstützpunkte14 ,20 des ersten und zweiten Längszweigs anschließt. - In
2 ist ein Beispiel gezeigt, wie das in1 gezeigte Ersatzleitermuster1 mit passiven Bauelementen R1, R2, R3, L, C1 und C2 bestückt werden kann und daraus eine Ersatzlastschaltung1' entsteht, die die elektrischen Eigenschaften eines Signalpins bzw. des zugeordneten Lötstützpunkts eines DRAM-Schaltungschips nachbildet, an dem eine Zeitmessung vorzunehmen ist. Selbstverständlich ist die in2 gezeigte Bestückung lediglich beispielhaft und soll in keiner Weise beschränkend gewertet werden. Das in1 gezeigte Ersatzleitermuster ist so flexibel, dass praktisch jeder zeitrelevante Kennwert von Signalpins von DRAM-Halbleiterspeicherschaltungschips und auch von anderen Halbleiterschaltungschips nachgebildet werden kann. Auf diese Weise ersetzt die mit den in2 gezeigten Bauteilen bestückte Ersatzlastschaltung1' einen zu messenden Signalpin eines Halbleiterschaltungschips, insbesondere DRAM-Speicherchips und ermög licht vorteilhafterweise auch eine räumlich enge und elektrisch niederohmige Bezugsmasseverbindung. -
3 , die eine schematische Aufsicht auf einen Abschnitt eines zur Montage eines Halbleiterschaltungschips insbesondere DRAM-Speicherchips angepassten Schaltungsmoduls M zeigt, veranschaulicht lediglich beispielhaft verschiedene mögliche Positionen a – d, an denen auf dem Modul M das in1 gezeigte Ersatzleitermuster1 integrierbar ist. Vom Gesichtspunkt des Layouts des Ersatzleitermusters1 auf dem Halbleiterschaltungsmodul M besteht nur die Forderung, dass es in unmittelbarer Nachbarschaft zu dem zu messenden Signalpin bzw. dessen Lötstützpunkt2 und zu einem Bezugsmasse führenden Stützpunkt3 liegen muss, damit der Abstand der Verbindung zwischen den Lötstützpunkt11 und17 und den Lötstützpunkten2 und3 für den Signalpin und die Bezugsmasse möglichst kurz ausfällt. Für eine Zeitmessung an hochfrequente Taktsignale führenden Signalpins bzw. an deren Lötstützpunkten ist die räumliche Nähe eines eine Bezugsmasse führenden Lötstützpunkts3 , wie sie das erfindungsgemäße Ersatzleitermuster1 ermöglicht, wesentlich, da eine genaue Zeitmessung ohne einen derartigen Massebezugspunkt nicht möglich ist.3 zeigt auch, dass das in1 dargestellte Ersatzleitermuster1 für jeden zu messenden Signalpin bzw. dessen Lötstützpunkt auf dem Halbleiterschaltungsmodul M integriert ist und durch die entsprechende kurze Leiterstrecke zwischen dem ersten Lötstützpunkt oder durch die Bestückung mit dem ersten Widerstand R1 mit dem dem betreffenden Signalpin zugehörigen Lötstützpunkt2 verbunden wird. - Zur Zeitmessung wird erfindungsgemäß nun so verfahren, dass nach oder vor der Bestückung des in
1 gezeigten Ersatzleitermusters1 so dass die in2 gezeigte Ersatzlastschaltung1' oder eine andere und die zeitrelevanten elektrischen Eigenschaften dieses Signalpins oder dessen Lötstützpunkt angepasste Ersatzlastschaltung1' entsteht, der ganze Halbleiterschaltungschip vom Modul M abgelöst wird. Alternativ kann nur das betreffende Signalpin abgelöst werden. Gegebenenfalls wird dann auch die elektrische Verbindung des Ersatzleitermusters1' mit dem Lötstützpunkt2 hergestellt, der dem abgelösten Signalpin zugeordnet ist. Anschließend erfolgt dann die Zeitmessung an dem betreffenden mit der Ersatzlastschaltung1' verbundenen Lötstützpunkt2 bezogen auf die am Bezugsmasselötstützpunkt3 liegende Bezugsmasse. Durch eine Veränderung der Werte der Ersatzlastschaltung1' bzw. der Bestückung des Ersatzleitermusters1 können alle Zeiten, die durch die PVT-Variation eines DRAMs auftreten können, spezifiziert und nachgebildet werden, und das Halbleiterschaltungsmodul M kann auf einen optimalen Wert ohne die Messung verschiedener PVT-Materialien des DRAMs abgeglichen werden. -
4 zeigt schematisch eine Signalaufnahme an einem Lötstützpunkt2 und dem zugeordneten Bezugsmassepunkt3 durch eine angepasste Messsonde5 , wobei der Lötstützpunkt2 , der beispielsweise ein Taktsignal führt und der Bezugsmasselötstützpunkt3 mit einer Ersatzlastschaltung1' z.B. gemäß2 verbunden sind. - Selbstverständlich kann bei abgekoppelter Ersatzlastschaltung nach wie vor eine Zeitmessung an dem auf dem Halbleiterschaltungsmodul M aufgelöteten Halbleiterchip, insbesondere DRAM-Speicherchip durchgeführt werden, da die Ersatzlastschaltung mit dem betreffenden Lötstützpunkt elektrisch lösbar verbindbar ist. Außerdem sind die bisher üblichen Testpunkte nach wie vor auf dem Halbleiterschaltungsmodul anbringbar, so dass eine Zeitmessung auch an diesen Testpunkten vorgenommen werden kann.
- Wie eingangs erwähnt, ist das erfindungsgemäße Verfahren insbesondere für Zeitmessungen an Halbleiterschaltungsmodulen, zum Beispiel DIMM-Modulen verwendbar, die mittels der BGA-Technik montierte mit hoher Taktfrequenz arbeitende Halbleiterspeicherchips, Register und PLL-Bausteine aufweisen. Mit dem erfindungsgemäßen Zeitmessverfahren und der erfindungsgemäßen Zeitmessvorrichtung werden insbesondere die eingangs geschilderten Schwierigkeiten beseitigt, die einerseits in einem schwierigen Zugang zu den zu messenden Signalpins durch eine Messsonde und andererseits in der Verfälschung der Messergebnisse oder in einer unsicheren Signalaufnahme von den Signalpins bei BGA-Chips liegen.
-
- 1
- Ersatzleitermuster
- 1'
- Ersatzlastschaltung
- 2
- Signalpin/Lötstützpunkt
- 3
- Erdpin/Lötstützpunkt
- 5
- Messsonde
- 11 - 22
- Lötstützpunkte
des Ersatzleitermusters
1 - R1, R2, R3, C1, C2, L
- passive Bauelemente
- M
- Halbleiterschaltungsmodul
- a – d
- räumliche
Anordnungen des Ersatzleitermusters
1
Claims (10)
- Verfahren zur Zeitmessung von Signalen an Pins oder Lötstützpunkten von auf einem Halbleiterschaltungsmodul (M) insbesondere in Ball-Grid-Array (BGA)-Technik montierten oder montierbaren Halbleiterchips, insbesondere Halbleiterspeicherchips, wobei mittels einer geeigneten Messsonde (
5 ) von einem jeweiligen Signalpin oder einem mit diesem in kurzem Abstand unmittelbar verbundenen Leiterabschnitt oder Lötstützpunkt (2 ) ein Signal abgeleitet und mit einer Zeitreferenz verglichen wird, dadurch gekennzeichnet, dass ein auf dem Halbleiterschaltungsmodul (M) integriertes, dem zu messenden Signalpin bzw. Lötstützpunkt (2 ) zugeordnetes spezielles Ersatzleitermuster (1 ) zur Verfügung gestellt wird, das mit dem dem Signalpin zugeordneten Lötstützpunkt (2 ) des Halbleiterschaltungsmoduls verbunden oder verbindbar ist und dessen Gestalt und elektrische Eigenschaften zur Nachbildung der für dieses Signalpin bei bestücktem Halbleiterchip spezifizierten zeitrelevanten elektrischen Kennwerte angepasst sind, dass das Ersatzleitermuster (1 ) mit passenden Bauelementen (R1, R2, R3, L, C1, C2) bestückt wird, die so gewählt werden, dass eine resultierende mit dem betreffenden Lötstützpunkt (2 ) verbundene Ersatzlastschaltung (1' ) die für das betreffende Signalpin bei bestücktem Halbleiterchip spezifizierten elektrischen Kennwerte besitzt, wobei dabei gegebenenfalls auch die elektrische Verbindung der Ersatzlastschaltung (1' ) mit dem dem betreffenden Signalpin zugehörigen Lötstützpunkt (2 ) hergestellt wird, und dass die Zeitmessung an dem betreffenden mit der entsprechenden Ersatzlastschaltung (1' ) verbundenen Lötstützpunkt (2 ) bei abgelöstem Signalpin des Chips ausgeführt wird. - Zeitmessverfahren nach Anspruch 1, dadurch gekennzeichnet, dass die spezifizierten elektrischen Kennwerte des Signalpins durch eine zuvor durchgeführte isolierte Messung des Halbleiterchips festgestellt werden.
- Zeitmessverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zur Bestückung des Ersatzleitermusters (
1 ) verwendeten Bauelemente (R1, R2, R3, L, C1, C2) passive ohmsche und/oder kapazitive und/oder induktive Bauelemente sind. - Zeitmessverfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Ersatzleitermuster (
1 ) so gestaltet ist, dass es nach der Bestückung eine elektrische Verbindung mit einem Bezugsmassestützpunkt (3 ) herstellt, der in einem bestimmten kürzen Abstand zu dem dem zu messenden Signal zugeordneten Lötstützpunkt (2 ) bildet. - Zeitmessverfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Abstand des Bezugsmassestützpunkts (
3 ) von dem Lötstützpunkt (2 ) so gewählt ist, dass er mit dem Abstand einer Bezugsmassenadel von einer Signalmessnadel der Messsonde (5 ) übereinstimmt. - Vorrichtung zur Zeitmessung von Signalen an bestimmten Signalpins eines Halbleiterchips zugeordneten Lötstützpunkten (
2 ) auf einem Halbleiterschaltungsmodul (M), auf die Halbleiterchips, insbesondere Halbleiterspeicherchips insbesondere in Ball-Grid-Array (BGA)-Technik montierbar sind, dadurch gekennzeichnet, dass auf dem Halbleiterschaltungsmodul (M) ein spezielles Ersatzleitermuster (1 ) in unmittelbarer Nähe eines einem zu messenden Signalpin zugeordneten Lötstützpunkts (2 ) des Halb leiterschaltungsmoduls (M) so integriert und mit dem Lötstützpunkt (2 ) verbunden oder verbindbar ist, dass die Gestalt und elektrischen Eigenschaften des Ersatzleitermusters (1 ) an die für dieses Signalpin bei bestücktem Halbleiterchip spezifizierten zeitrelevanten elektrischen Kennwerte angepasst sind und das Ersatzleitermuster (1 ) bei von dem Lötstützpunkt (2 ) abgelöstem Signalpin mit geeigneten Bauelementen derart bestückbar ist, dass eine resultierende, mit dem betreffenden Lötstützpunkt (2 ) verbundene Ersatzlastschaltung (1' ) die für das betreffende Signalpin bei bestücktem Halbleiterchip spezifizierten zeitrelevanten elektrischen Kennwerte besitzt, wobei diese Bestückung gegebenenfalls auch die elektrische Verbindung der Ersatzlastschaltung (1' ) mit dem betreffenden Lötstützpunkt (2 ) einschließt, so dass die Zeitmessung an dem betreffenden mit der entsprechenden Ersatzlastschaltung (1' ) verbundenen Lötstützpunkt (2 ) bei abgelöstem Signalpin ausführbar ist. - Zeitmessvorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Bauelemente (R1, R2, L, C1, C2) passive ohmsche und/oder kapazitive und/oder induktive Bauelemente sein können.
- Zeitmessvorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass das Ersatzleitermuster (
1 ) so gestaltet ist, dass es im bestückten Zustand eine elektrische Verbindung mit einem Bezugsmassestützpunkt (3 ) in einem kurzen Abstand zu dem dem zu messenden Signal zugeordneten Lötstützpunkt (2 ) hat. - Zeitmessvorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass das Ersatzleitermuster (
1 ) einen ersten und zweiten Längszweig (11 –14 und17 –20 ) und einen ersten und zweiten Querzweig (15 ,16 und21 ,22 ) aufweist, von denen der erste und zweite Längszweig (11 –14 und17 –20 ) jeweils einen ersten, zweiten, dritten und vierten Lötstützpunkt (11 ,12 ,13 ,14 und17 ,18 ,19 ,20 ) aufweisen und der erste und zweite Querzweig jeweils einen ersten und in einem bestimmten Abstand davon vorgesehenen benachbarten zweiten Lötstützpunkt (15 ,16 und21 ,22 ) aufweisen, von denen im ersten und zweiten Längszweig der erste und zweite Lötstützpunkt (11 ,12 und17 ,18 ) einerseits und der dritte und vierte Lötstützpunkt (13 ,14 und19 ,20 ) andererseits einander unter Einhaltung eines bestimmten Abstands benachbart angeordnet sind und die ersten Lötstützpunkte (11 ,17 ) jeweils mit dem dem betreffenden Signalpin zugeordneten Lötstützpunkt (2 ) und mit dem Bezugsmassepotenzial führenden Lötstützpunkt (3 ) verbunden oder durch ein kurzes Leiterstück verbindbar sind, die zweiten Lötstützpunkte (12 ,18 ) des ersten und zweiten Längszweigs jeweils mit den dritten Lötstützpunkten (13 ,19 ) des betreffenden Längszweigs und mit dem ersten und zweiten Lötstützpunkt (15 ,16 ) des ersten Querzweigs verbunden oder durch ein kurzes Leiterstück verbindbar sind und die vierten Lötstützpunkte des ersten und zweiten Längszweigs (14 ,20 ) jeweils mit dem ersten und zweiten Lötstützpunkt (21 ,22 ) des zweiten Querzweigs verbunden oder durch ein kurzes Leiterstück verbindbar sind, wobei die einander jeweils unter Einhaltung des bestimmten Abstands benachbarten Lötstützpunkte beider Längs- und beider Querzweige für eine Bestückung mit je einem der Bauelemente der Ersatzlastschaltung (1' ) vorgesehen sind. - Verwendung der Zeitmessvorrichtung zur Zeitmessung bei DIMM-Boards, die mit DRAM oder DDR-DRAM-Halbleiterspeicherbausteinen in Ball-Grid-Array-Technik bestückt bzw. bestückbar sind.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10305116A DE10305116A1 (de) | 2003-02-07 | 2003-02-07 | Verfahren und Vorrichtung zur Zeitmessung auf Halbleiterschaltungsmodulen mit Halbleiterchips in Ball-Grid-Array-Technik |
US10/772,356 US6894525B2 (en) | 2003-02-07 | 2004-02-06 | Method and device for time measurement on semiconductor modules employing the ball-grid-array technique |
CNB200410004097XA CN1316582C (zh) | 2003-02-07 | 2004-02-09 | 在具有半导体芯片的半导体模块上测量时间的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10305116A DE10305116A1 (de) | 2003-02-07 | 2003-02-07 | Verfahren und Vorrichtung zur Zeitmessung auf Halbleiterschaltungsmodulen mit Halbleiterchips in Ball-Grid-Array-Technik |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10305116A1 true DE10305116A1 (de) | 2004-08-26 |
Family
ID=32747629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10305116A Ceased DE10305116A1 (de) | 2003-02-07 | 2003-02-07 | Verfahren und Vorrichtung zur Zeitmessung auf Halbleiterschaltungsmodulen mit Halbleiterchips in Ball-Grid-Array-Technik |
Country Status (3)
Country | Link |
---|---|
US (1) | US6894525B2 (de) |
CN (1) | CN1316582C (de) |
DE (1) | DE10305116A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100403621B1 (ko) * | 2001-03-30 | 2003-10-30 | 삼성전자주식회사 | 전기적 특성 평가를 위한 테스트 패드를 갖는 칩 온 필름패키지 및 칩 온 필름 패키지 형성 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10007434A1 (de) * | 1999-05-01 | 2000-11-09 | Mirae Corp | Trägermodul für eine Mikro-BGA-Vorrichtung |
DE10214148A1 (de) * | 2001-07-19 | 2003-02-06 | Mitsubishi Electric Corp | Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4334105B2 (ja) * | 2000-03-15 | 2009-09-30 | パナソニック株式会社 | 半導体集積回路および遅延時間測定方法 |
DE10140757B4 (de) * | 2001-08-20 | 2004-11-04 | Infineon Technologies Ag | Verfahren zur Ermittlung der Laufzeit elektrischer Signale auf gedruckten Leiterplatten durch eine automatische Standardtestausrüstung |
GB2382662B (en) * | 2001-11-29 | 2003-12-10 | Univ Cardiff | High frequency circuit analyzer |
-
2003
- 2003-02-07 DE DE10305116A patent/DE10305116A1/de not_active Ceased
-
2004
- 2004-02-06 US US10/772,356 patent/US6894525B2/en not_active Expired - Fee Related
- 2004-02-09 CN CNB200410004097XA patent/CN1316582C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10007434A1 (de) * | 1999-05-01 | 2000-11-09 | Mirae Corp | Trägermodul für eine Mikro-BGA-Vorrichtung |
DE10214148A1 (de) * | 2001-07-19 | 2003-02-06 | Mitsubishi Electric Corp | Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems |
Also Published As
Publication number | Publication date |
---|---|
US6894525B2 (en) | 2005-05-17 |
CN1532910A (zh) | 2004-09-29 |
US20040251926A1 (en) | 2004-12-16 |
CN1316582C (zh) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60121064T2 (de) | Anordnung und verfahren zur zeitkalibrierung eines halbleiterscheibenprüfgeräts für integrierte schaltungen | |
DE60007516T2 (de) | Passive breitbandige testkarte für integrierte schaltungen | |
DE10118141A1 (de) | Anwendungsspezifisches ereignisgestütztes Halbleiter-Speicherprüfsystem | |
DE10212617A1 (de) | Kallibrierung von Anschlüssen von Testgeräten für integrierte Schaltungen | |
DE112009005186T5 (de) | Signalerfassungsvorrichtungen und schaltungsplatinen | |
EP0250620A1 (de) | Verfahren und Vorrichtung zum elektrischen Prüfen von Leiterplatten | |
DE102006021766A1 (de) | Systeme, Verfahren und Computerprogramme zum Kalibrieren eines automatisierten Schaltungstestsystems | |
DE19922907B4 (de) | Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung | |
DE10214148A1 (de) | Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems | |
DE19819570C2 (de) | Anordnung zum Testen mehrerer Speicherchips auf einem Wafer | |
DE10155467A1 (de) | Verfahren und Vorrichtung zum Auffinden eines Fehlers in einem Signalpfad auf einer Leiterplatte | |
DE10305116A1 (de) | Verfahren und Vorrichtung zur Zeitmessung auf Halbleiterschaltungsmodulen mit Halbleiterchips in Ball-Grid-Array-Technik | |
DE102007045756B4 (de) | Elektronische Leiterplatte und Verfahren für das automatische Prüfen | |
DE10043193A1 (de) | Prüfgerät für Halbleitersubstrate | |
DE102005005301B4 (de) | Integrierter Halbleiterspeicher | |
DE102016123914A1 (de) | Streuparameterkalibrierung zu einer Halbleiterschicht | |
DE4309842C1 (de) | Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens | |
DE10327234A1 (de) | Integrierte Halbleiterschaltung und Testsystem zum Testen derselben | |
DE4124708C2 (de) | ||
DE10258199A1 (de) | Schaltungsanordnung mit einer Anzahl von integrierten Schaltungsbauelementen auf einem Trägersubstrat und Verfahren zum Test einer derartigen Schaltungsanordnung | |
DE10114291C1 (de) | Verfahren zum Überprüfen von lösbaren Kontakten an einer Mehrzahl von integrierten Halbleiterbausteinen auf einem Wafer | |
DE19962868A1 (de) | Burn-In-Leiterplatte | |
DE10140757B4 (de) | Verfahren zur Ermittlung der Laufzeit elektrischer Signale auf gedruckten Leiterplatten durch eine automatische Standardtestausrüstung | |
DE102019131790A1 (de) | Leiterplatte für ein elektronisches Bremssystem für ein Fahrzeug, Messeinrichtung für eine Leiterplatte und Verfahren zum Erstellen eines Leiterplattenlayouts | |
JPH06174786A (ja) | バーンインボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8131 | Rejection |