CN1316582C - 在具有半导体芯片的半导体模块上测量时间的方法及装置 - Google Patents

Abstract

本发明是关于一种在具有半导体芯片的半导体模块上测量时间的方法和装置，其用于信号针脚或分配至其焊垫(2)上信号的时间测量，其芯片设在一半导体模块(M)上，其中半导体芯片，尤其是半导体存储芯片，能使用球栅数组技术装置于其上。集成在半导体模块上、以一直接邻接的欲被测量的信号针脚的焊垫(2)，构成一特殊等效导体图案(1)，其能以无源组件方式负载，该方式为，在该负载状态，其形成相关信号针脚的一等效负载电路，其为模拟信号针脚的时间相关特性电子值，所述时间测量接着在该等效负载电路连接至分派给相关信号针脚的焊垫后执行，所述半导体芯片可与所述半导体模块(M)分离。

Description

在具有半导体芯片的半导体模块上测量时间的方法及装置

技术领域

本发明涉及一种用于半导体芯片的针脚或焊垫上信号的时间测量方法和装置，尤其是指半导体存储芯片，其被装在或能被装在一半导体模块上，尤其是使用球栅数组技术，一信号借助一合适的测量探针取得，其由一个别的信号针脚或是一部分导体或焊垫，其以一短距离直接连接到后者，并且与一参考时间比较。

背景技术

在具有缓存器的半导体存储模块的例子中，容量负载缓冲加载到存储器的次信道总线中，且再一次被提升。一PLL电路用于更新时钟信号，同时时钟缓冲缓存器用以更新命令和寻址信号(CMD-ADR总线)。

为了维持校正功能，必须确保该时钟信号可以抵达存储模块的所有部位，其涉及在一特定时间范围内系统时钟的时序控制，其为PLL电路本身、缓存器以及DRAM半导体存储芯片。在某种特定的DDR存储模块的例子中，其以133MHz的差动式时钟信号运算，所述的时间范围大约是-100至+100ps。

因为该部分的PVT(制程电压温度)变量被认为强烈地影响该PLL电路的时钟跳动及驱动放大器的放大作用，对每一个别的存储模块来说，该DRAM半导体存储芯片的负载的影响，以及在正和负时钟的中断层级的缓存器，必须借助一特定时间测量来测量，以便确保该时钟信号能在此特定时间范围内抵达。

在前述已知半导体芯片的例子中，侧向突出的针脚或导线(举例说即所谓的TSOP芯片形式)，于其上的该时间测量信号能直接地在该芯片的针脚处由一适合的测量探针传递。

随着第二代DRAM存储模块(DDR-II模块)运算速度的增加，其以一上升至266MHz的时钟频率运算，所谓球栅数组(BGA)技术也有转变，其能生产较佳的电性值，举例来说，较小的寄生电感。此型的芯片包装和触点用于PLLs、缓存器和DRAM芯片，因为在这些例子中，所有的针脚皆置于该芯片体本身之下，在大多数例子中，模块分派给该针脚的焊垫(举例说一DIMM板)是位于该芯片体本身之下，以致于测量探针无法触及，或仅能由某种辅助测量的帮助来进行该时间测量。

直至现在，均使用下述测量法以克服这些模块的难题，该模块是以或可以使用球栅技术的半导体芯片负载：

1.在一侧具有组件的模块负载，其中该组件仅位于一印刷电路板的一侧，可借助电镀穿孔(通孔)确保存取信号线，其由该模块的一端负载端导线连接至另一端未负载端，且其配置越接近欲接收测试的半导体芯片的终端(球)越好。然而，本方法有一缺点，在于有一屏蔽保护的电镀穿孔必须在测量中被移除，以致于电路设计必须分为具有开电镀孔的测量部分和具有保护电镀孔的部分，除此之外，以两侧组件负载的半导体模块无法以这种方式测量，因为它们不具有任何可供个别电镀穿孔至模块另一端的空间。

2.在两侧具有组件的模块负载，其设计为补充特殊测试点，其允许测量探针可以直接存取，不需要多说，这些测试点的配置，必须越靠近欲被测试或测量的针脚(球)的焊垫越好。本方法有一缺点，在于并不是所有有关的信号都能被存取，因为具有一高度导体密度的非常密集的负载模块并没有额外的空间来容纳这些测试点，除此之外，容量负载会因该增加的测试点及连接至其上的短路导体而改变。

测试已经显示上述两种方式在其测量精确度上仅有非常小的差异。

3.另一种测量方式是将焊接类脚座测量整流器设于芯片和半导体模块之间，牵涉的工作量甚巨，且此种整流器也对测量值有相当可观的影响。

4.最后一种测量方式是以焊接将所谓金属线整流器设于半导体芯片的信号针脚和半导体模块上所分配的焊垫之间，测量探针能在金属线的自由端获得欲被测量的信号，此金属线整流器必须在底面有一绝缘体，以便与底面导体轨不会有不需要的连接出现。然而，本方法有一缺点，在于无法适用于一模块上的所有芯片，且在焊接期间所产生的温度通常会毁掉金属线整流器，这会使整个模块失效。

发明内容

鉴于上述测量方法的缺点，本发明的目的在于能使一通用形式的时间测量方法、以及一简单且低成本的时间测量装置适用于此，其采用以下的方式：

1.欲被测量的信号的损害影响能保持在低点。

2.该时间测量装置的电性能适用于欲被测量的信号的特定特性值，且可借助一合适的测量探针而有简单且不复杂的接触。

根据一必要构想，一种时间测量方法，用于半导体芯片的针脚或焊垫上信号的时间测量，该芯片设在一半导体模块上，一时钟信号由一测量探针从一个别信号针脚或一部分导体或焊垫获取，焊垫以一特定距离直接连接到半导体芯片的焊垫上，且该时钟信号与一时间参考比较，其中一等效导体图案，被分配给欲被测量的该信号针脚或焊垫，且能与后者连接，被集成在欲被测量的该信号针脚或其焊垫的直接邻近地区中的所述半导体模块上，其中所述等效导体图案载有无源组件，且该等效导体图案的形式、布局和电子特性及该无源组件被选择成使得，当该等效导体图案连接到与半导体芯片的信号针脚分开的焊垫上时，由此组件负载所形成的一等效负载电路模拟相关该信号针脚所需的时间相关电子值，且半导体芯片负载并不连接所述等效负载电路，以及其中所述时间测量是在所述焊垫上执行，该焊垫连接至与芯片的信号针脚分开的所述等效负载电路。

根据第二必要构想，一种时间测量装置，用于焊垫上信号的时间测量，该焊垫配置给一半导体模块的半导体芯片上的信号针脚，该半导体芯片设于半导体模块上，其中所述装置具有一等效负载电路，该等效负载电路包含一等效导体图案，该等效导体图案是被集成在欲被测量的该信号针脚或其焊垫的直接邻近地区中的该半导体模块上，且该等效导体图案是分配给欲被测量的所述信号针脚或焊垫，且能与后者连接，该等效导体图案的形式、布局和电子特性及载于该等效导体图案上的无源组件的电子特性被决定，因此当该等效导体图案载有该无源组件并连接至与半导体芯片信号针脚分离的焊垫时，该等效导体图案形成一等效负载电路，该等效负载电路模拟时间相关的特性电子值，该时间相关的特性电子值用于与一半导体芯片连接但与所述等效负载电路不连接的欲被测量的所述信号针脚，以便时间测量能在所述焊垫上执行，所述焊垫连接至与所述半导体芯片信号针脚分离的所述等效负载电路。

根据本发明的时间测量方法和时间测量装置，其用以时间测量具有优势，其在例如负载或能负载于DRAMs或DDR-DRAMs的DIMM板上，并使用球栅数组技术。

鉴于必须能由半导体模块为每一信号取得一接地参考电位的事实，其是借助测量探针自一信号针脚或是相连的焊垫传递，根据本发明的测量装置能借助等效导体图案的特殊设计，在以组件相同加载后，一电子连接在一参考接地垫建立，其由该等效导体图案提供，且位置是与焊垫相距一短距离，该焊垫分配给欲被测量的信号。

根据本发明的时间测量方法和时间测量装置的上述及更进一步的优点特征，在于说明书中随着一较佳实施例而作的更进一步阐明，其对应于附图。

附图说明

图1所示为一等效导体图案的设计图，其集成在一半导体模块上，尤其是用DIMM板立体性分配给欲被测量的信号针脚或其焊垫，及一参考接地针脚或其焊垫；

图2所示为等效电路的实施例，其显示图1所示的等效导体图案的组件能被负载，以便制造相关的DRAM信号针脚的等效负载电路；

图3所示为一球栅数组设计的平面图，其由一半导体模块提供用于芯片的装置，该芯片使用球栅数组技术，且其中指出图1中所示的半导体图案的不同的可能位置；以及

图4所示为具有一参考接地针的测量探针，其用于接触根据图1至图3的信号和参考接地焊垫。

具体实施方式

图1所示为一等效导体图案的设计图，其集成在一半导体模块M上，且包含多个暂时分配的焊垫11-22，以及如果恰当的话，介于该焊垫11-22之间的导体连接部分，举例说，其可以被图2所示的等效组件负载，以便形成一等效负载电路1’，其模拟信号针脚的时间相关的电性，而一时间测量在其上执行。该等效导体图案1位于欲被测量的信号针脚(球)或是其焊垫2的直接邻近地区，以及一参考接地针脚或其焊垫3设于该半导体模块M上，图1所示的等效导体图案1的低阻抗，或是根据图2的等效负载电路1’，其在该组件负载后制造，该半导体模块M电连接至相关的信号针脚或是其焊垫2，及连接至参考接地针脚或是其焊垫3，并不需要固定地提供，但可由导体的小片段建立，该导体在等效导体图案1以组件负载期间，接续焊于其上，此同样适用于介于该等效导体图案1的个别焊垫11-22的导体的短路片段(以虚线画出)。

根据图1，焊垫11-22所示的配置形成第一和第二纵分支，一方面是该焊垫11-14，另一方面是17-20，以及第一和第二横分支，其分别包含焊垫15、16和21、22。含该焊垫15、16的第一横分支，是从第一和第二纵分支的第二和第三焊垫12、13和18、19之间分出(在图1中由左至右)，同时第二横分支紧邻第一和第二纵分支的第四焊垫14、20。

图2所示为一实施例，其显示图1中所示的等效导体图案1如何以无源组件R1、R2、R3、L、C1及C2负载，且用以制造等效负载电路1’，其模拟一DRAM芯片的信号针脚或分配的焊垫的电性，而时间测量在其上执行，不需多言，图2所示的组件负载仅仅提供一个范例，且无论如何都不应被视为一种限制。图1所示的等效导体图案是如此具有弹性，以致于实际上差不多任何DRAM半导体存储芯片或是其它半导体芯片的信号针脚的时间相关特性值都可被模拟，依此方法，图2所示的以组件负载的等效负载电路1’取代一半导体芯片的欲被测量的信号针脚，尤其是一DRAM存储芯片、且亦具有一空间相近，以及低阻抗参考接地的电子连接。

图3所示为适于装在一半导体芯片上的一部分模块M的平面图，尤其是一DRAM存储芯片，其仅仅以例子说明图1中所示的等效导体图案1上的不同可能位置a-d，其能被集成至该模块M。从该半导体模块M上的等效导体图案1的设计观点来看，唯一的需求是其必须置于欲被测量的该信号针脚或是其焊垫2和传递参考接地的焊垫3的直接邻近区上，以便介于该信号针脚的焊垫11和17以及焊垫2和3，以及该参考接地之间的连接距离越短越好，对于传递高频率时钟信号的信号针脚或其焊垫上的时间测量，传递一参考接地的焊垫3的空间邻近度是必须的，如同根据本发明的等效导体图案1所能达成的一般，因为精确的时间测量不可能没有此种接地参考点。图3亦显示图1说明的欲被测量的每一信号针脚或其焊垫的等效导体图案1，被集成在半导体模块M上，且连接至与其相关的信号针脚的该焊垫2，其由介于其间的短路导体连结及受第一焊垫影响，或是由第一阻抗R1的负载所影响。

关于时间测量，根据本发明的程序接着在图1所示的等效导体图案1的组件负载之前或之后进行，以便制造图2所示的等效负载电路1’或其它适用于该信号针脚或其焊垫的时间相关电性的等效负载电路1’，整个半导体芯片与该模块M分开，不然就是可以仅该相关的信号针脚被分离，如果适当的话，该等效导体图案1’与被分配为分离信号针脚的焊垫2的电子连接接着也会建立，其后，该时间测量会在该相关的焊垫处执行，其连接至等效负载电路1’，因应置于该参考接地焊垫3的该参考接地。借助改变等效负载电路1’的值或等效导体图案1的组件负载，始终能发生的DRAM的PVT变异便能所需且能被模似，且半导体模块M能被调整为一理想值，而不需要该DRAM的不同PVT材料的测量。

图4所示为一信号借助适当的测量探针5在焊垫2和分配的参考接地焊垫3上获取，该焊垫2，举例说其传递了一时钟信号，而该参考接地焊垫3，举例说，根据图2连接到该等效负载电路1’。

毋须赘言，随着等效负载电路去耦合，时间测量依然能像前述一样于焊接在半导体模块M的半导体芯片上执行，尤其是在DRAM存储芯片上，因为等效负载电路能以一电子式切断方式连接于相关的焊垫上。除此之外，前述的已知测试点依然可于半导体模块上提供，以致于时间测量也能在这些测试点上执行。

如同开始所说的，根据本发明的方法尤其能用于半导体模块的时间测量，举例来说，DIMM模块，其具有半导体存储芯片、缓存器和PLL芯片，其以BGA技术设置，且以一高时钟频率运算，根据本发明的时间测量装置尤其排除了于一开始所描述的障碍，其一方面由测量探针至该相关测量的信号针脚的困难存取，另一方面，则为在BGA芯片的案例中，由信号针脚得到错误的测量结果或是获取不可靠的信号。

图中的符号为：

1等效导体图案，

1’等效负载电路，

2信号针脚/焊垫，

3接地针脚/焊垫，

5测量探针，

11-22等效导体图案1的焊垫，

R1，R2，R3，C1，C2，L无源组件，

M半导体模块，

a-d等效导体图案1的空间配置。

Claims (11)

1.一种时间测量方法，用于半导体芯片的针脚或焊垫上信号的时间测量，该芯片设在一半导体模块(M)上，一时钟信号由一测量探针(5)从一个别信号针脚或一部分导体或焊垫(2)获取，焊垫(2)以一特定距离直接连接到半导体芯片的焊垫上，且该时钟信号与一时间参考比较，

其中一等效导体图案(1)，被分配给欲被测量的该信号针脚或焊垫(2)，且能与后者连接，被集成在欲被测量的该信号针脚或其焊垫(2)的直接邻近地区中的所述半导体模块(M)上，

其中所述等效导体图案(1)载有无源组件(R1，R2，R3，L，C1，C2)，且该等效导体图案的形式、布局和电子特性及该无源组件(R1，R2，R3，L，C1，C2)被选择成使得，当该等效导体图案连接到与半导体芯片的信号针脚分开的焊垫(2)上时，由此组件负载所形成的一等效负载电路(1’)模拟相关该信号针脚所需的时间相关电子值，且半导体芯片负载并不连接所述等效负载电路，以及

其中所述时间测量是在所述焊垫上执行，该焊垫连接至与芯片的信号针脚分开的所述等效负载电路(1’)。

2.根据权利要求1所述的时间测量方法，其中所需的时间相关电子值是由前述在负载半导体芯片的信号针脚或焊垫所执行的测量中获得的，而无须连接至所述等效负载电路。

3.根据权利要求1或2所述的时间测量方法，其中用于所述等效导体图案(1)的负载的组件(R1，R2，R3，L，C1，C2)为阻抗和/或电容和/或电感组件。

4.根据权利要求1所述的时间测量方法，其中所述等效导体图案(1)是以以下方式形成，该方式为在所述组件负载之后，与一参考接地焊垫(3)建立电连接，该参考接地焊垫(3)处在配置给欲被测量的信号的焊垫(2)的直接邻近地区中。

5.根据权利要求4所述的时间测量方法，其中所述参考接地焊垫(3)与所述焊垫(2)的距离被选择成使其对应于一参考接地针与所述测量探针(5)的信号测量针的距离。

6.根据权利要求1所述的时间测量方法，其中所述半导体芯片为使用球栅数组(BGA)技术装置的半导体芯片。

7.一种时间测量装置，用于焊垫(2)上信号的时间测量，该焊垫配置给一半导体模块(M)的半导体芯片上的信号针脚，该半导体芯片设于半导体模块(M)上，其中所述装置具有一等效负载电路(1’)，该等效负载电路(1’)包含一等效导体图案(1)，该等效导体图案是被集成在欲被测量的该信号针脚或其焊垫(2)的直接邻近地区中的该半导体模块(M)上，且

该等效导体图案(1)是分配给欲被测量的所述信号针脚或焊垫(2)，且能与后者连接，该等效导体图案(1)的形式、布局和电子特性及载于该等效导体图案上的无源组件(R1，R2，R3，L，C1，C2)的电子特性被决定，因此当该等效导体图案载有该无源组件并连接至与半导体芯片信号针脚分离的焊垫(2)时，该等效导体图案形成一等效负载电路，该等效负载电路模拟时间相关的特性电子值，该时间相关的特性电子值用于与一半导体芯片连接但与所述等效负载电路(1’)不连接的欲被测量的所述信号针脚，以便时间测量能在所述焊垫(2)上执行，所述焊垫连接至与所述半导体芯片信号针脚分离的所述等效负载电路(1’)。

8.根据权利要求7所述的时间测量装置，其中所述等效负载电路的组件(R1，R2，R3，L，C1，C2)包含阻抗和/或电容和/或电感组件。

9.根据权利要求7或8所述的时间测量装置，其中所述等效导体图案(1)是以以下方式形成，该方式为在载有组件的状态下，与一参考接地焊垫(3)建立电连接，该参考接地焊垫(3)是在对应于欲被测量的信号的所述焊垫(2)的直接邻近地区中。

10.根据权利要求9所述的时间测量装置，其中所述等效导体图案(1)具第一和第二纵分支(11-14和17-20)，以及第一和第二横分支(15、16和21、22)，其中第一纵分支(11-14)具有第一、第二、第三和第四焊垫(11、12、13、14)，而第二纵分支具有第五、第六、第七和第八焊垫(17、18、19、20)，且第一横分支具有第九和邻近的第十焊垫(15、16)，第二横分支具有第十一和邻近的第十二焊垫(21、22)，其中所述第十一和第十二焊垫设置成与第九和第十焊垫有一定距离，其中一方面所述第一、第二、第五和第六焊垫(11、12、17、18)以及另一方面所述第三、第四、第七和第八焊垫(13、14、19、20)在所述第一和第二纵分支上互相邻接配置，同时维持一定距离，且所述第一和第五焊垫(11、17)分别连接至分配给相关所述信号针脚的焊垫(2)，以及传递参考接地电位的所述焊垫(3)，或是能由一特定片段的导体连接至分配给相关所述信号针脚的焊垫(2)和传递所述参考接地电位的所述焊垫(3)，所述第一和第二纵分支的第二和第六焊垫(12、18)分别连接至相关纵分支的第三和第七焊垫(13、19)，且连接至所述第一横分支的第九和第十焊垫(15、16)，或是能由一特定片段的导体连接至第三和第七焊垫(13、19)及第九和第十焊垫(15、16)，而所述第一和第二纵分支的第四焊垫(14、20)分别连接至所述第二横分支的第一和第二焊垫(21、22)，或是能由一特定片段的导体连接至两者，所述二纵分支和二横分支的焊垫分别互相邻近，同时维持一定距离，以使该二纵分支和该二横分支的每个焊垫能承载所述等效负载电路(1’)的所述组件之一。

11.根据权利要求7所述的时间测量装置，其中所述半导体芯片为一半导体存储芯片，其使用球栅数组(BGA)技术装置。

Images