JP6360387B2 - プロセッサシステム、エンジン制御システム及び制御方法 - Google Patents
プロセッサシステム、エンジン制御システム及び制御方法 Download PDFInfo
- Publication number
- JP6360387B2 JP6360387B2 JP2014166615A JP2014166615A JP6360387B2 JP 6360387 B2 JP6360387 B2 JP 6360387B2 JP 2014166615 A JP2014166615 A JP 2014166615A JP 2014166615 A JP2014166615 A JP 2014166615A JP 6360387 B2 JP6360387 B2 JP 6360387B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- processor
- lock step
- control
- tasks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
本実施の形態の説明に先立って、本実施の形態の概要について説明する。図1は、本実施の形態にかかるプロセッサシステム1の概要を示す図である。図1に示すように、プロセッサシステム1は、制御回路2と、メモリ4と、比較器6と、プロセッサユニット10とを有する。プロセッサユニット10は、マスタプロセッサ12と、チェッカプロセッサ14とを有する。なお、チェッカプロセッサ14の回路構成(ハードウェア構成)は、マスタプロセッサ12の回路構成と同一であってもよい。また、マスタプロセッサ12及びチェッカプロセッサ14は、後述するように、複数のタスクをロックステップで処理可能な第1のプロセッサ及び第2のプロセッサとして機能する。なお、マスタプロセッサ12を第1のプロセッサとし、チェッカプロセッサを第2のプロセッサとしてもよいし、マスタプロセッサ12を第2のプロセッサとし、チェッカプロセッサを第1のプロセッサとしてもよい。
図3は、実施の形態1にかかるプロセッサシステム100の構成を示す図である。実施の形態1においては、プロセッサシステム100の制御対象システムは、車両等のエンジンシステムとしているが、これに限られない(後述する他の実施の形態も同様)。プロセッサシステム100は、メモリ104と、比較器106と、プロセッサユニット110と、制御回路122,124と、CGC(Clock Gating Cell:クロックゲーティングセル)132,134とを有する。プロセッサユニット110は、マスタプロセッサ112と、チェッカプロセッサ114とを有する。
次に、実施の形態2について説明する。上述した実施の形態1においては、故障診断タスク(タスクE)を割り込ませるためのタイマ170は1個であった。一方、実施の形態2においては、故障診断タスク(タスクE)を割り込ませるためのタイマは、複数設けられている。つまり、実施の形態2においては、複数の種類の故障診断タスクが割り込まれる。また、以下、すでに説明した構成要素と実質的に同じ構成要素については、同じ符号を付し、説明を省略する。
次に、実施の形態3について説明する。実施の形態3においては、故障診断タスクが割り込まれない点で、上述した実施の形態と異なる。以下に説明するように、実施の形態3においては、エンジン制御に関するタスクの種類に応じて、ロックステップ動作を行うか否かが決定される。
次に、実施の形態4について説明する。実施の形態4においては、制御回路がプロセッサユニット110(マスタプロセッサ112)のフェッチアドレスを用いてロックステップ動作を行うか否かを判断する点で、実施の形態3と異なる。
次に、実施の形態5について説明する。実施の形態5においては、通常は、任意のタスクについてロックステップ動作が行われるが、プロセッサユニット110が高負荷となった場合に、低重要タスクについてはロックステップ動作が行われない点で、実施の形態3と異なる。
次に、実施の形態6について説明する。実施の形態6においては、通常は、任意のタスクについてロックステップ動作が行われない。一方、高重要タスクが処理されてから経過した期間が、最大プルーフテスト間隔(PTPmax)以下のロックステップ動作期間(第1の期間)以上となった場合に、高重要タスクは、ロックステップ動作で処理される。言い換えると、実施の形態6においては、高重要タスクは、常にロックステップ動作で処理されるわけではなく、最大プルーフテスト間隔(PTPmax)を満たすタイミングで、断続的に、ロックステップ動作で処理される。さらに言い換えると、実施の形態6においては、高重要タスクにおけるロックステップ動作が、最大プルーフテスト間隔(PTPmax)を満たす範囲で間引かれている。
なお、本実施の形態は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述した構成要素の複数を、適宜、一体として構成してもよいし、1つの構成要素の複数の機能を、適宜、別個の構成要素が実行するようにしてもよい。また、上述した実施の形態において、ロックステップ動作が行われていない状態からロックステップ動作を行う場合に、マスタプロセッサ112の処理データを、チェッカプロセッサ114にコピーするようにしてもよい。
2 制御回路
4 メモリ
6 比較器
10 プロセッサユニット
12 マスタプロセッサ
14 チェッカプロセッサ
100 プロセッサシステム
102 バス
104 メモリ
106 比較器
110 プロセッサユニット
112 マスタプロセッサ
114 チェッカプロセッサ
122 制御回路
124 制御回路
132,134 クロックゲーティングセル(CGC)
140 割込コントローラ
152,154 センサ入力インタフェース
156 走行ログタイマ
162,164 エンジン制御出力インタフェース
166 走行ログ制御出力インタフェース
170 タイマ
172 レジスタ
200 プロセッサシステム
270A,270B タイマ
272A,272B レジスタ
300 プロセッサシステム
324 制御回路
400 プロセッサシステム
410 比較ユニット
412 アドレス情報抽出部
414 アドレス比較部
424 制御回路
500 プロセッサシステム
524 制御回路
570 周期モニタ
600 プロセッサシステム
624 制御回路
670 期間モニタ
672 レジスタ
Claims (20)
- 複数のタスクを順次処理するマスタプロセッサと、
前記複数のタスクのうちの少なくとも1つを順次処理するチェッカプロセッサと、
前記マスタプロセッサ及び前記チェッカプロセッサがそれぞれ同じタスクを処理するロックステップ動作を行う場合に前記チェッカプロセッサを動作させるように制御し、前記ロックステップ動作を行わない場合に前記チェッカプロセッサを停止させるように制御する制御回路と
を有し、
前記制御回路は、前記ロックステップ動作でタスクが処理されてから次に前記ロックステップ動作でタスクが処理されるまでの期間が、予め定められた、システムに許容されるテスト間隔である最大テスト間隔以下となるように制御し、
前記最大テスト間隔以下の間隔で、少なくとも1つの故障診断タスクが割り込まれ、
前記制御回路は、前記故障診断タスクが割り込まれる場合に、前記ロックステップ動作を行うように制御する
プロセッサシステム。 - 前記制御回路は、前記故障診断タスクが割り込まれない場合に、前記ロックステップ動作を行わないように制御する
請求項1に記載のプロセッサシステム。 - 複数の前記故障診断タスクが割り込まれ、
前記複数の故障診断タスクのうちの第1の故障診断タスクは、前記マスタプロセッサの第1の領域に関する故障診断を行うためのタスクであり、前記複数の故障診断タスクのうちの第2の故障診断タスクは、前記マスタプロセッサの第2の領域に関する故障診断を行うためのタスクである
請求項1に記載のプロセッサシステム。 - 複数のタスクを順次処理するマスタプロセッサと、
前記複数のタスクのうちの少なくとも1つを順次処理するチェッカプロセッサと、
前記マスタプロセッサ及び前記チェッカプロセッサがそれぞれ同じタスクを処理するロックステップ動作を行う場合に前記チェッカプロセッサを動作させるように制御し、前記ロックステップ動作を行わない場合に前記チェッカプロセッサを停止させるように制御する制御回路と
を有し、
前記制御回路は、前記ロックステップ動作でタスクが処理されてから次に前記ロックステップ動作でタスクが処理されるまでの期間が、予め定められた、システムに許容されるテスト間隔である最大テスト間隔以下となるように制御し、
実行中に故障が発生した場合に故障の検出が要求される第1のタスクと、前記第1のタスクとは異なる第2のタスクとが割り込まれ、
前記制御回路は、前記第1のタスクが割り込まれる場合に、前記ロックステップ動作を行うように制御する
プロセッサシステム。 - 前記制御回路は、前記マスタプロセッサにおけるフェッチアドレスが前記複数のタスクを記憶するメモリにおける前記第1のタスクのアドレスと一致する場合に、前記ロックステップ動作を行うように制御する
請求項4に記載のプロセッサシステム。 - 前記制御回路は、前記第1のタスクがロックステップ動作で処理されてから経過した期間が、前記最大テスト間隔より短い第1の期間以上となった場合に、前記第1のタスクを前記ロックステップ動作で処理するように制御する
請求項4に記載のプロセッサシステム。 - プロセッサシステムであって、
複数のタスクを順次処理するマスタプロセッサと、
前記複数のタスクのうちの少なくとも1つを順次処理するチェッカプロセッサと、
前記マスタプロセッサ及び前記チェッカプロセッサがそれぞれ同じタスクを処理するロックステップ動作を行う場合に前記チェッカプロセッサを動作させるように制御し、前記ロックステップ動作を行わない場合に前記チェッカプロセッサを停止させるように制御する制御回路と
を有し、
前記制御回路は、前記ロックステップ動作でタスクが処理されてから次に前記ロックステップ動作でタスクが処理されるまでの期間が、予め定められた、システムに許容されるテスト間隔である最大テスト間隔以下となるように制御し、
実行中に故障が発生した場合に故障の検出が要求される第1のタスクと、前記第1のタスクとは異なる第2のタスクとが割り込まれ、前記第1のタスク及び前記第2のタスクは、前記ロックステップ動作で処理され、
前記制御回路は、当該プロセッサシステムが少なくとも前記第1のタスクを処理する頻度に応じて、前記第2のタスクについて前記ロックステップ動作を行わないように制御する
プロセッサシステム。 - 複数のタスクを順次処理するマスタプロセッサ及び前記複数のタスクのうちの少なくとも1つを順次処理するチェッカプロセッサがそれぞれ同じタスクを処理するロックステップ動作を行う場合に前記チェッカプロセッサを動作させるように制御し、
前記ロックステップ動作を行わない場合に前記チェッカプロセッサを停止させるように制御し、
前記ロックステップ動作でタスクが処理されてから次に前記ロックステップ動作でタスクが処理されるまでの期間が、予め定められた、システムに許容されるテスト間隔である最大テスト間隔以下となるように制御し、
前記最大テスト間隔以下の間隔で、少なくとも1つの故障診断タスクが割り込まれ、
前記故障診断タスクが割り込まれる場合に、前記ロックステップ動作を行うように制御する
制御方法。 - 前記故障診断タスクが割り込まれない場合に、前記ロックステップ動作を行わないように制御する
請求項8に記載の制御方法。 - 複数の前記故障診断タスクが割り込まれ、
前記複数の故障診断タスクのうちの第1の故障診断タスクが割り込まれた場合に、前記マスタプロセッサの第1の領域に関する故障診断を行い、
前記複数の故障診断タスクのうちの第2の故障診断タスクが割り込まれた場合に、前記マスタプロセッサの第2の領域に関する故障診断を行う
請求項8に記載の制御方法。 - 複数のタスクを順次処理するマスタプロセッサ及び前記複数のタスクのうちの少なくとも1つを順次処理するチェッカプロセッサがそれぞれ同じタスクを処理するロックステップ動作を行う場合に前記チェッカプロセッサを動作させるように制御し、
前記ロックステップ動作を行わない場合に前記チェッカプロセッサを停止させるように制御し、
前記ロックステップ動作でタスクが処理されてから次に前記ロックステップ動作でタスクが処理されるまでの期間が、予め定められた、システムに許容されるテスト間隔である最大テスト間隔以下となるように制御し、
実行中に故障が発生した場合に故障の検出が要求される第1のタスクと、前記第1のタスクとは異なる第2のタスクとが割り込まれ、
前記第1のタスクが割り込まれる場合に、前記ロックステップ動作を行うように制御する
制御方法。 - 前記マスタプロセッサにおけるフェッチアドレスが前記複数のタスクを記憶するメモリにおける前記第1のタスクのアドレスと一致する場合に、前記ロックステップ動作を行うように制御する
請求項11に記載の制御方法。 - 前記第1のタスクがロックステップ動作で処理されてから経過した期間が、前記最大テスト間隔より短い第1の期間以上となった場合に、前記第1のタスクを前記ロックステップ動作で処理するように制御する
請求項11に記載の制御方法。 - 複数のタスクを順次処理するマスタプロセッサ及び前記複数のタスクのうちの少なくとも1つを順次処理するチェッカプロセッサがそれぞれ同じタスクを処理するロックステップ動作を行う場合に前記チェッカプロセッサを動作させるように制御し、
前記ロックステップ動作を行わない場合に前記チェッカプロセッサを停止させるように制御し、
前記ロックステップ動作でタスクが処理されてから次に前記ロックステップ動作でタスクが処理されるまでの期間が、予め定められた、システムに許容されるテスト間隔である最大テスト間隔以下となるように制御し、
実行中に故障が発生した場合に故障の検出が要求される第1のタスクと、前記第1のタスクとは異なる第2のタスクとが割り込まれ、
前記第1のタスク及び前記第2のタスクを、前記ロックステップ動作で処理するように制御し、
少なくとも前記第1のタスクが処理される頻度に応じて、前記第2のタスクについて前記ロックステップ動作を行わないように制御する
制御方法。 - エンジン制御用タスクを含む複数のタスクをロックステップで処理可能な第1及び第2のプロセッサと、
前記ロックステップを有効または無効に制御する制御部と
を有し、
前記制御部は、第1のロックステップ処理と、前記第1のロックステップ処理の後の第2のロックステップ処理との間隔が、システムに許容されるテスト間隔である最大テスト間隔以下となるように、予め定められたタイミングにおいて、前記ロックステップを有効にし、
前記制御部は、前記予め定められたタイミングにおいて発生している前記エンジン制御用タスクをロックステップで処理させ、
前記エンジン制御用タスクが前記予め定められたタイミングで発生していない場合は、故障診断タスクが起動され、前記制御部は、当該故障診断タスクをロックステップで処理させる
エンジン制御システム。 - エンジン制御用タスクを含む複数のタスクをロックステップで処理可能な第1及び第2のプロセッサと、
前記ロックステップを有効または無効に制御する制御部と
を有し、
前記制御部は、第1のロックステップ処理と、前記第1のロックステップ処理の後の第2のロックステップ処理との間隔が、システムに許容されるテスト間隔である最大テスト間隔以下となるように、予め定められたタイミングにおいて、前記ロックステップを有効にし、
前記予め定められたタイミングで故障診断タスクが起動され、前記制御部は当該故障診断タスクをロックステップで処理させる
エンジン制御システム。 - センサ入力インタフェースを更に有し、
前記エンジン制御用タスクは、前記センサ入力インタフェースからの入力信号に応じて起動される
請求項15又は16に記載のエンジン制御システム。 - 前記制御部は、前記エンジン制御用タスクと故障診断タスクとを除いたタスクについて、ロックステップを無効にする
請求項17に記載のエンジン制御システム。 - エンジン制御用タスクを含む複数のタスクをロックステップで処理可能な第1及び第2のプロセッサと、
前記ロックステップを有効または無効に制御する制御部と、
センサ入力インタフェースと
を有し、
前記制御部は、第1のロックステップ処理と、前記第1のロックステップ処理の後の第2のロックステップ処理との間隔が、システムに許容されるテスト間隔である最大テスト間隔以下となるように、予め定められたタイミングにおいて、前記ロックステップを有効にし、
前記エンジン制御用タスクは、前記センサ入力インタフェースからの入力信号に応じて起動され、
前記制御部は、前記エンジン制御用タスク以外のタスクについて、ロックステップを無効にする
エンジン制御システム。 - エンジン制御用タスクを含む複数のタスクをロックステップで処理可能な第1及び第2のプロセッサと、
前記ロックステップを有効または無効に制御する制御部と、
センサ入力インタフェースと
を有し、
前記制御部は、第1のロックステップ処理と、前記第1のロックステップ処理の後の第2のロックステップ処理との間隔が、システムに許容されるテスト間隔である最大テスト間隔以下となるように、予め定められたタイミングにおいて、前記ロックステップを有効にし、
前記制御部は、前記予め定められたタイミングにおいて発生している前記エンジン制御用タスクをロックステップで処理させ、
前記エンジン制御用タスクは、前記センサ入力インタフェースからの入力信号に応じて起動され、
前記制御部は、前記エンジン制御用タスク以外のタスクについて、ロックステップを無効にする
エンジン制御システム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014166615A JP6360387B2 (ja) | 2014-08-19 | 2014-08-19 | プロセッサシステム、エンジン制御システム及び制御方法 |
EP15175642.6A EP3065054B1 (en) | 2014-08-19 | 2015-07-07 | Lockstep processor system with maximum test period |
US14/804,970 US9823957B2 (en) | 2014-08-19 | 2015-07-21 | Processor system, engine control system and control method |
KR1020150105025A KR20160022245A (ko) | 2014-08-19 | 2015-07-24 | 프로세서 시스템, 엔진 제어 시스템 및 제어 방법 |
CN201510509719.2A CN105373455B (zh) | 2014-08-19 | 2015-08-19 | 处理器系统,发动机控制系统和控制方法 |
US15/793,170 US10394644B2 (en) | 2014-08-19 | 2017-10-25 | Processor system, engine control system and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014166615A JP6360387B2 (ja) | 2014-08-19 | 2014-08-19 | プロセッサシステム、エンジン制御システム及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016042336A JP2016042336A (ja) | 2016-03-31 |
JP6360387B2 true JP6360387B2 (ja) | 2018-07-18 |
Family
ID=53719625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014166615A Active JP6360387B2 (ja) | 2014-08-19 | 2014-08-19 | プロセッサシステム、エンジン制御システム及び制御方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9823957B2 (ja) |
EP (1) | EP3065054B1 (ja) |
JP (1) | JP6360387B2 (ja) |
KR (1) | KR20160022245A (ja) |
CN (1) | CN105373455B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017033236A (ja) * | 2015-07-31 | 2017-02-09 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
GB2555628B (en) | 2016-11-04 | 2019-02-20 | Advanced Risc Mach Ltd | Main processor error detection using checker processors |
US10331532B2 (en) * | 2017-01-19 | 2019-06-25 | Qualcomm Incorporated | Periodic non-intrusive diagnosis of lockstep systems |
DE102017208484A1 (de) * | 2017-05-19 | 2018-11-22 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Erkennung von Hardwarefehlern in Mikroprozessoren |
JP6786448B2 (ja) * | 2017-06-28 | 2020-11-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10754740B2 (en) * | 2018-02-27 | 2020-08-25 | Nxp Usa, Inc. | Dynamic suppression of error detection in processor switch fabric |
CN108536045B (zh) * | 2018-04-27 | 2020-12-29 | 国机智骏汽车有限公司 | 电动汽车的整车控制器、车辆及方法 |
JP6981920B2 (ja) * | 2018-05-25 | 2021-12-17 | ルネサスエレクトロニクス株式会社 | 半導体装置、およびデバッグ方法 |
US11119695B2 (en) * | 2019-03-28 | 2021-09-14 | Infineon Technologies Ag | Memory dispatcher |
GB202019527D0 (en) | 2020-12-10 | 2021-01-27 | Imagination Tech Ltd | Processing tasks in a processing system |
GB2605467B (en) * | 2021-06-29 | 2023-12-06 | Imagination Tech Ltd | Verifying processing logic of a graphics processing unit |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5226152A (en) * | 1990-12-07 | 1993-07-06 | Motorola, Inc. | Functional lockstep arrangement for redundant processors |
JP3982353B2 (ja) * | 2002-07-12 | 2007-09-26 | 日本電気株式会社 | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
US7243212B1 (en) * | 2004-08-06 | 2007-07-10 | Xilinx, Inc. | Processor-controller interface for non-lock step operation |
DE102004058288A1 (de) * | 2004-12-02 | 2006-06-08 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Behebung von Fehlern bei einem Prozessor mit zwei Ausführungseinheiten |
US8826288B2 (en) * | 2005-04-19 | 2014-09-02 | Hewlett-Packard Development Company, L.P. | Computing with both lock-step and free-step processor modes |
EP3651027A1 (en) * | 2005-07-05 | 2020-05-13 | ViaSat Inc. | Synchronized high-assurance circuits |
US7412353B2 (en) * | 2005-09-28 | 2008-08-12 | Intel Corporation | Reliable computing with a many-core processor |
JP4470949B2 (ja) | 2007-02-28 | 2010-06-02 | 日本電気株式会社 | フォールトトレラントコンピュータおよびその制御方法 |
US7673188B2 (en) * | 2007-08-09 | 2010-03-02 | Globalfoundries Inc. | System and method for controlling synchronous functional microprocessor redundancy during test and method for determining results |
US8010846B1 (en) * | 2008-04-30 | 2011-08-30 | Honeywell International Inc. | Scalable self-checking processing platform including processors executing both coupled and uncoupled applications within a frame |
US8291252B2 (en) * | 2008-08-27 | 2012-10-16 | Igt | Power management in a multi-station gaming machine |
JP2010198131A (ja) * | 2009-02-23 | 2010-09-09 | Renesas Electronics Corp | プロセッサシステム、及びプロセッサシステムの動作モード切り替え方法 |
US8275977B2 (en) * | 2009-04-08 | 2012-09-25 | Freescale Semiconductor, Inc. | Debug signaling in a multiple processor data processing system |
US8069367B2 (en) * | 2009-05-05 | 2011-11-29 | Lockheed Martin Corporation | Virtual lock stepping in a vital processing environment for safety assurance |
US8484508B2 (en) * | 2010-01-14 | 2013-07-09 | Arm Limited | Data processing apparatus and method for providing fault tolerance when executing a sequence of data processing operations |
WO2011101707A1 (en) * | 2010-02-16 | 2011-08-25 | Freescale Semiconductor, Inc. | Data processing method, data processor and apparatus including a data processor |
WO2011117155A1 (de) * | 2010-03-23 | 2011-09-29 | Continental Teves Ag & Co. Ohg | Redundante zwei-prozessor-steuerung und steuerungsverfahren |
JP5716824B2 (ja) * | 2011-03-28 | 2015-05-13 | 富士通株式会社 | マルチコアプロセッサシステム |
JP5518021B2 (ja) * | 2011-09-19 | 2014-06-11 | 三菱電機株式会社 | 情報処理装置 |
JP6050083B2 (ja) * | 2012-10-18 | 2016-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2014109453A (ja) * | 2012-11-30 | 2014-06-12 | Renesas Electronics Corp | 半導体装置 |
US9720861B2 (en) * | 2014-12-02 | 2017-08-01 | Qualcomm Incorporated | Memory access by dual processor systems |
GB2549280B (en) * | 2016-04-11 | 2020-03-11 | Advanced Risc Mach Ltd | Self-testing in a processor core |
-
2014
- 2014-08-19 JP JP2014166615A patent/JP6360387B2/ja active Active
-
2015
- 2015-07-07 EP EP15175642.6A patent/EP3065054B1/en active Active
- 2015-07-21 US US14/804,970 patent/US9823957B2/en active Active
- 2015-07-24 KR KR1020150105025A patent/KR20160022245A/ko unknown
- 2015-08-19 CN CN201510509719.2A patent/CN105373455B/zh active Active
-
2017
- 2017-10-25 US US15/793,170 patent/US10394644B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3065054A1 (en) | 2016-09-07 |
CN105373455B (zh) | 2020-08-28 |
US10394644B2 (en) | 2019-08-27 |
KR20160022245A (ko) | 2016-02-29 |
EP3065054B1 (en) | 2020-10-28 |
CN105373455A (zh) | 2016-03-02 |
US20180046530A1 (en) | 2018-02-15 |
JP2016042336A (ja) | 2016-03-31 |
US9823957B2 (en) | 2017-11-21 |
US20160055047A1 (en) | 2016-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6360387B2 (ja) | プロセッサシステム、エンジン制御システム及び制御方法 | |
US8819485B2 (en) | Method and system for fault containment | |
JP5739290B2 (ja) | 電子制御装置 | |
JP5476238B2 (ja) | 半導体装置 | |
JP6462870B2 (ja) | 半導体装置及び診断テスト方法 | |
KR20190035480A (ko) | 마이크로 컨트롤러 및 마이크로 컨트롤러의 제어방법 | |
JP2019095893A (ja) | 半導体装置 | |
JP2008225929A (ja) | 情報処理装置 | |
CN103176581A (zh) | 电源管理装置及电源管理方法 | |
JP6563047B2 (ja) | 警報処理回路および警報処理方法 | |
JP2012252373A (ja) | 自己診断装置、自己診断方法、及びプログラム | |
US20100308867A1 (en) | Semiconductor device and abnormality prediction method thereof | |
US11327853B2 (en) | Multicore system for determining processor state abnormality based on a comparison with a separate checker processor | |
JP2018112977A (ja) | マイクロコンピュータ | |
US20190332506A1 (en) | Controller and function testing method | |
JP2010283230A5 (ja) | 半導体装置 | |
JP6090094B2 (ja) | 情報処理装置 | |
US10719117B2 (en) | Control apparatus configured to control clock signal generation, method for controlling the same, storage medium, and computer system | |
JP2015114847A (ja) | 情報処理装置 | |
WO2018179753A1 (ja) | マイクロコンピュータ | |
JP2024014427A (ja) | 電子制御装置 | |
WO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
JP2009093393A (ja) | データ処理装置及びデータ処理装置の自己診断方法 | |
JP2012226483A (ja) | マイコン、故障判定方法 | |
JP2006227742A (ja) | マイクロコンピュータのリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6360387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |