JP5716824B2 - マルチコアプロセッサシステム - Google Patents
マルチコアプロセッサシステム Download PDFInfo
- Publication number
- JP5716824B2 JP5716824B2 JP2013506906A JP2013506906A JP5716824B2 JP 5716824 B2 JP5716824 B2 JP 5716824B2 JP 2013506906 A JP2013506906 A JP 2013506906A JP 2013506906 A JP2013506906 A JP 2013506906A JP 5716824 B2 JP5716824 B2 JP 5716824B2
- Authority
- JP
- Japan
- Prior art keywords
- application
- processor system
- core processor
- memory
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
Description
図2は、マルチコアプロセッサシステム100のハードウェア例を示すブロック図である。図2において、マルチコアプロセッサシステム100は、CPUを複数搭載するCPUs103と、ROM(Read‐Only Memory)201と、RAM(Random Access Memory)202と、を含む。また、マルチコアプロセッサシステム100は、フラッシュROM203と、フラッシュROMコントローラ204と、フラッシュROM205と、を含む。なお、メモリ104は、RAM202の全てであってもよいし、または一部であってもよい。さらに、メモリ104は、ROM201、フラッシュROM203、フラッシュROM205を含んでいてもよい。
次に、マルチコアプロセッサシステム100の機能例について説明する。図3は、マルチコアプロセッサシステム100の機能例を示すブロック図である。なお、マルチコアプロセッサシステム100は、各機能からアクセスされる記憶領域として、高信頼ホワイトリスト301にアクセス可能である。
⇔変換後のアドレス=0x01000100
100 マルチコアプロセッサシステム
104 メモリ
105 バス
106 メモリプロテクトコントローラ
111 低信頼アプリ
112 高信頼アプリ
121 ユーザ領域
122 低信頼アプリメモリ領域
123 高信頼アプリメモリ領域
124 プロテクト領域
125 高信頼アプリメモリ領域
301 高信頼ホワイトリスト
311 確保部
312 検出部
313 比較部
314 通知部
315 登録部
316 検出部
317 検出部
318 比較部
319 復元部
Claims (10)
- 複数のCPUと、
メモリと、
前記複数のCPUと前記メモリとの間に配置されるメモリプロテクトコントローラと、
を含み、
前記メモリプロテクトコントローラは、
前記複数のCPUで実行される複数のアプリケーションのうち、マルチコアプロセッサシステム環境で正常動作することを示す情報に関連付けされた高信頼なアプリケーション実行時に前記複数のCPUのアクセス要求に応じて第1メモリ領域にアクセスするとともに、システムブート時に確保された第2メモリ領域に前記アクセス要求のアクセス先を前記第2メモリ領域に変換したアクセス要求に応じてアクセスすること
を特徴とするマルチコアプロセッサシステム。 - 前記高信頼なアプリケーションのリストを格納するテーブルと、
実行されるアプリケーションと前記リストのアプリケーションとを比較する比較部と、
を含むことを特徴とする請求項1に記載のマルチコアプロセッサシステム。 - 比較結果が一致を示すとき、前記実行されるアプリケーションについて、前記第1メモリ領域と前記第2メモリ領域とをアクセスする指示を登録すること
を特徴とする請求項2に記載のマルチコアプロセッサシステム。 - 比較結果が不一致を示すとき、前記実行されるアプリケーションについて、前記第1メモリ領域のみをアクセスする指示を登録すること
を特徴とする請求項2に記載のマルチコアプロセッサシステム。 - 自システムの異常の検出に応答して、実行されるアプリケーションが実行中であるときに前記第1メモリ領域と前記第2メモリ領域との比較結果に基づいて前記第1メモリ領域を復元すること
を特徴とする請求項1乃至請求項4の何れか一に記載のマルチコアプロセッサシステム。 - 前記高信頼なアプリケーションは、マルチコアプロセッサシステム環境での動作検証が行われたアプリケーションであること
を特徴とする請求項1乃至請求項5の何れか一に記載のマルチコアプロセッサシステム。 - 前記複数のCPUの数がN(Nは2以上の整数)であり、アプリケーション実行時に割り当てられる前記メモリのメモリ領域がM(Mは1以上の整数)バイトであるとき、前記第2メモリ領域の大きさはN×Mであること
を特徴とする請求項1乃至請求項6の何れか一に記載のマルチコアプロセッサシステム。 - 複数のCPUと、
メモリと、
前記複数のCPUと前記メモリとの間に配置されるメモリプロテクトコントローラと、
を含み、
前記メモリプロテクトコントローラは、
アクセス形態情報が前記複数のCPUで実行される複数のアプリケーションのうち、マルチコアプロセッサシステム環境で正常動作することを示す情報に関連付けされた高信頼なアプリケーションからのアクセスを示す第1アクセス形態である場合には、アプリケーション実行において前記複数のCPUのアクセス要求に応じて第1メモリ領域にアクセスするとともに、第2メモリ領域に前記アクセス要求のアクセス先を前記第2メモリ領域に変換したアクセス要求に応じてアクセスし、
アクセス形態情報が前記複数のアプリケーションのうち、マルチコアプロセッサシステム環境で正常動作することを示す情報が関連付けされていない低信頼なアプリケーションからのアクセスを示す第2アクセス形態である場合には、アプリケーション実行において前記複数のCPUのアクセス要求に応じて前記第1メモリ領域のみをアクセスすること
を特徴とするマルチコアプロセッサシステム。 - 前記アプリケーションとリストに登録されるアプリケーションとの比較結果に基づいて前記アクセス形態情報が設定されること
を特徴とする請求項8に記載のマルチコアプロセッサシステム。 - 前記比較結果が一致を示すとき、前記アクセス形態情報が第1アクセス形態に設定され、
前記比較結果が不一致を示すとき、前記アクセス形態情報が第2アクセス形態に設定されること
を特徴とする請求項9に記載のマルチコアプロセッサシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/057715 WO2012131884A1 (ja) | 2011-03-28 | 2011-03-28 | マルチコアプロセッサシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015056987A Division JP5920509B2 (ja) | 2015-03-19 | 2015-03-19 | コントローラの制御プログラム、およびコントローラの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012131884A1 JPWO2012131884A1 (ja) | 2014-07-24 |
JP5716824B2 true JP5716824B2 (ja) | 2015-05-13 |
Family
ID=46929719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013506906A Expired - Fee Related JP5716824B2 (ja) | 2011-03-28 | 2011-03-28 | マルチコアプロセッサシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140025903A1 (ja) |
JP (1) | JP5716824B2 (ja) |
CN (1) | CN103493022B (ja) |
WO (1) | WO2012131884A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9760712B2 (en) * | 2014-05-23 | 2017-09-12 | Vmware, Inc. | Application whitelisting using user identification |
US10387668B2 (en) | 2014-07-08 | 2019-08-20 | International Business Machines Corporation | Data protected process cores |
JP6360387B2 (ja) * | 2014-08-19 | 2018-07-18 | ルネサスエレクトロニクス株式会社 | プロセッサシステム、エンジン制御システム及び制御方法 |
CN104199777B (zh) * | 2014-09-11 | 2017-10-03 | 福州瑞芯微电子股份有限公司 | 一种中央处理器系统验证方法及装置 |
CN112462926B (zh) * | 2020-12-09 | 2021-07-30 | 北京元心科技有限公司 | 移动终端中的电源管理方法、装置、电子设备及计算机存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108493A (ja) * | 1991-10-17 | 1993-04-30 | Shikoku Nippon Denki Software Kk | メモリ制御方式 |
JPH05143467A (ja) * | 1991-11-22 | 1993-06-11 | Mitsubishi Electric Corp | 冗長構成切替方法および冗長構成切替装置 |
JP2003114878A (ja) * | 2001-10-05 | 2003-04-18 | Japan Telecom Co Ltd | 情報処理方法および情報処理装置 |
JP2003316752A (ja) * | 2002-04-25 | 2003-11-07 | Nec Corp | マルチプロセッサシステムおよびリソース割り当て方法 |
JP2009251967A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Motor Corp | マルチコアシステム |
JP2009271597A (ja) * | 2008-04-30 | 2009-11-19 | Toshiba Corp | プロセッサ |
JP2010118010A (ja) * | 2008-11-14 | 2010-05-27 | Nomura Research Institute Ltd | 情報取得仲介プログラム、オペレーティングシステム、情報取得仲介方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6449699B2 (en) * | 1999-03-29 | 2002-09-10 | International Business Machines Corporation | Apparatus and method for partitioned memory protection in cache coherent symmetric multiprocessor systems |
US7149862B2 (en) * | 2002-11-18 | 2006-12-12 | Arm Limited | Access control in a data processing apparatus |
US20050080999A1 (en) * | 2003-10-08 | 2005-04-14 | Fredrik Angsmark | Memory interface for systems with multiple processors and one memory system |
US7546956B2 (en) * | 2004-04-30 | 2009-06-16 | Research In Motion Limited | System and method of operation control on an electronic device |
US7406711B2 (en) * | 2005-09-02 | 2008-07-29 | Motorola, Inc. | Method and apparatus for enforcing independence of processors on a single IC |
US7953914B2 (en) * | 2008-06-03 | 2011-05-31 | International Business Machines Corporation | Clearing interrupts raised while performing operating system critical tasks |
US8296526B2 (en) * | 2009-06-17 | 2012-10-23 | Mediatek, Inc. | Shared memory having multiple access configurations |
CN201716716U (zh) * | 2009-12-15 | 2011-01-19 | 深圳市杰和科技发展有限公司 | 一种基本输入输出系统只读存储器数据的备份系统 |
US8438338B2 (en) * | 2010-08-15 | 2013-05-07 | International Business Machines Corporation | Flexible use of extended cache using a partition cache footprint |
-
2011
- 2011-03-28 WO PCT/JP2011/057715 patent/WO2012131884A1/ja active Application Filing
- 2011-03-28 JP JP2013506906A patent/JP5716824B2/ja not_active Expired - Fee Related
- 2011-03-28 CN CN201180069869.6A patent/CN103493022B/zh not_active Expired - Fee Related
-
2013
- 2013-09-25 US US14/036,758 patent/US20140025903A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108493A (ja) * | 1991-10-17 | 1993-04-30 | Shikoku Nippon Denki Software Kk | メモリ制御方式 |
JPH05143467A (ja) * | 1991-11-22 | 1993-06-11 | Mitsubishi Electric Corp | 冗長構成切替方法および冗長構成切替装置 |
JP2003114878A (ja) * | 2001-10-05 | 2003-04-18 | Japan Telecom Co Ltd | 情報処理方法および情報処理装置 |
JP2003316752A (ja) * | 2002-04-25 | 2003-11-07 | Nec Corp | マルチプロセッサシステムおよびリソース割り当て方法 |
JP2009251967A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Motor Corp | マルチコアシステム |
JP2009271597A (ja) * | 2008-04-30 | 2009-11-19 | Toshiba Corp | プロセッサ |
JP2010118010A (ja) * | 2008-11-14 | 2010-05-27 | Nomura Research Institute Ltd | 情報取得仲介プログラム、オペレーティングシステム、情報取得仲介方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103493022A (zh) | 2014-01-01 |
CN103493022B (zh) | 2016-05-04 |
US20140025903A1 (en) | 2014-01-23 |
JPWO2012131884A1 (ja) | 2014-07-24 |
WO2012131884A1 (ja) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2989579B1 (en) | Redundant system boot code in a secondary non-volatile memory | |
JP4916576B2 (ja) | マルチオペレーティングシステム(os)起動装置及びマルチos起動プログラム及び記録媒体及びマルチos起動方法 | |
US9880908B2 (en) | Recovering from compromised system boot code | |
JP6736456B2 (ja) | 情報処理装置およびプログラム | |
US8146150B2 (en) | Security management in multi-node, multi-processor platforms | |
JP5716824B2 (ja) | マルチコアプロセッサシステム | |
JP6370098B2 (ja) | 情報処理装置、情報処理監視方法、プログラム、及び記録媒体 | |
CN101373441A (zh) | 一种基于固件的虚拟化平台系统 | |
US8930894B2 (en) | Method and system for executing an executable file | |
JP6984710B2 (ja) | コンピュータ装置およびメモリ管理方法 | |
JP2009157542A (ja) | 情報処理装置及びそのスタックポインタ更新方法 | |
JP5392263B2 (ja) | 情報処理装置及びそのメモリ保護方法 | |
WO2007022687A1 (fr) | Système et procédé de contrôle de sécurité de système d’exploitation | |
JP5920509B2 (ja) | コントローラの制御プログラム、およびコントローラの制御方法 | |
CN112463287A (zh) | 基于插桩的访问请求处理方法及系统 | |
JP6462540B2 (ja) | ドライバ装置、情報処理システム、プログラムおよび方法 | |
JP5565187B2 (ja) | 情報処理装置および割込み制御プログラム | |
JP2020140689A (ja) | 計算機、オペレーティングシステム及び方法 | |
JP5454686B2 (ja) | マルチコアプロセッサシステム、復元プログラム、および復元方法 | |
JP2009271597A (ja) | プロセッサ | |
JP2018036695A (ja) | 情報処理監視装置、情報処理監視方法、監視プログラム、記録媒体及び情報処理装置 | |
JP2016076152A (ja) | エラー検出システム、エラー検出方法およびエラー検出プログラム | |
JP2002091826A (ja) | 情報処理装置 | |
JP2003330800A (ja) | 半導体集積回路 | |
JPH05265864A (ja) | メモリ管理回路及びメモリ管理回路付きのプロセッサユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150302 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5716824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |