JP4095101B2 - 製造システム、製造方法、管理装置、管理方法、およびプログラム - Google Patents

製造システム、製造方法、管理装置、管理方法、およびプログラム Download PDF

Info

Publication number
JP4095101B2
JP4095101B2 JP2006531579A JP2006531579A JP4095101B2 JP 4095101 B2 JP4095101 B2 JP 4095101B2 JP 2006531579 A JP2006531579 A JP 2006531579A JP 2006531579 A JP2006531579 A JP 2006531579A JP 4095101 B2 JP4095101 B2 JP 4095101B2
Authority
JP
Japan
Prior art keywords
manufacturing
under measurement
voltage
transistor
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006531579A
Other languages
English (en)
Other versions
JPWO2007032061A1 (ja
Inventor
俊幸 岡安
成利 須川
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Advantest Corp
Original Assignee
Tohoku University NUC
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Advantest Corp filed Critical Tohoku University NUC
Application granted granted Critical
Publication of JP4095101B2 publication Critical patent/JP4095101B2/ja
Publication of JPWO2007032061A1 publication Critical patent/JPWO2007032061A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32221—Correlation between defect and measured parameters to find origin of defect
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、製造システム、製造方法、管理装置、管理方法、およびプログラムに関する。特に本発明は、製造ラインを適切に管理して電子デバイスを製造するための製造システム、製造方法、管理装置、管理方法、およびプログラムに関する。
近年、半導体素子の物理寸法の微細化が著しい。また、素子の微細化に伴い、素子の特性に影響を与える欠陥寸法も減少している。これらの半導体素子及び欠陥の微細化により、素子の特性のバラツキが増大しており、回路製造時の課題となっている。例えば、ＭＯＳトランジスタのしきい値電圧、電流電圧特性等のバラツキの大きさが、回路全体の信頼性、及び回路製造時の歩留まりに大きく寄与している。
また、上述した統計的なバラツキに加え、１万〜１００万個に数個程度の割合で発生する、ビット不良、スポット不良等の局所的な不良も、回路の信頼性、歩留まりを支配する要因であり、回路製造時の課題となっている。
電子デバイスの製造においては、以上に示した素子の特性のバラツキおよび局所的不良を低減し、高い信頼性および高い歩留まりを実現することが課題となっている。そこで、電子デバイスを製造する複数の製造工程のうちいずれの製造工程に問題が生じているかを早期に発見し、問題が生じた製造工程の処理を行う製造装置の処理条件を適切に変更することが望まれる。
従来、各製造工程の良否を判断するために、テスト用のウェハ等を製造ラインに投入して、当該ウェハ上に形成された絶縁膜の膜厚をＳＥＭ（走査型電子顕微鏡）により観測し、または、パーティクルまたは金属汚染の存在を光学的にまたはＸ線により観測する等の処理を行っていた。例えば、特許文献１においては、露光装置がパイロットウェハに露光したパターンの形状等を計測して得られた加工状態情報に基づいて、露光装置の稼動条件を補正する技術が開示されている（特許文献１の段落００３４から段落００３９等参照。）。
また、メモリデバイス等の少品種大量生産により生産される電子デバイスについては、最終製品の歩留まりをモニタリングして製造ラインの実力管理を行っていた。
特許第３３７１８９９号
ウェハ上に形成されたパターンを観測することにより製造ラインの良否を判断する場合、処理時間の制約から多数のパターンを観測することができず、素子の特性のバラツキや局所的不良を判断するのは困難である。したがって、露光装置にパターン形状をフィードバックするような直接的なものを除き、問題が生じた製造工程を適切に特定し、または、製造装置の設定パラメータを微調整できる程十分なデータを得ることが困難であった。
また、最終製品の歩留まりをモニタリングする場合、フィードバックに長時間を要する上に、製品版の電子デバイスから特性を十分に取得するのが難しく、問題が生じた製造工程を適切に特定し、製造装置の設定パラメータを調整するのは困難であった。
そこで本発明は、上記の課題を解決することのできる製造システム、製造方法、管理装置、管理方法、およびプログラムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第１の形態によると、複数の製造工程により電子デバイスを製造する製造ラインによる製造品質を管理する管理方法であって、複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造段階と、前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定段階と、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定段階とを備え、前記製造段階は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウェハを前記製造ラインにより製造させ、それぞれの前記被測定回路は、指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部とを含み、前記測定段階は、前記選択部により前記複数の被測定回路を順次選択させるトランジスタ選択段階と、選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する出力測定段階とを有する管理方法を提供する。
前記出力測定段階は、測定対象の前記被測定トランジスタのゲート端子に０Ｖのゲート電圧を印加して測定した前記キャパシタ電圧の変化に基づいて、バックグラウンド電流を示す第１の電流値を算出し、測定対象の前記被測定トランジスタのゲート端子に正または負のゲート電圧を印加して測定した前記キャパシタ電圧の変化に基づいて、バックグラウンド電流およびゲートリーク電流の和を示す第２の電流値を算出し、前記第２の電流値から前記第１の電流値を減算することにより、ゲートリーク電流の電流値を算出してもよい。
前記製造段階は、複数の前記電子デバイスを前記ウェハ上に格子状に形成するデバイス形成段階と、前記ウェハ上における前記電子デバイスの間に位置する複数の領域のそれぞれに、複数の前記テスト回路のそれぞれを形成するテスト回路形成段階とを有し、前記特定段階は、前記複数のテスト回路に含まれる、前記電気的特性が前記基準範囲外の前記被測定トランジスタの前記ウェハ上における分布に基づいて、不良が生じた前記製造工程を特定してもよい。
前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが前記ウェハ上において円状に位置すると判断したことを条件として、前記ウェハを回転させて処理してもよい。
前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが前記ウェハ上において十字形状に位置すると判断したことを条件として、プラズマを用いる前記製造工程に不良が生じたことを特定してもよい。
前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが前記ウェハ上において各露光領域の同一箇所に位置すると判断したことを条件として、露光装置を用いる前記製造工程に不良が生じたことを特定してもよい。
前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが前記ウェハ上において帯状に位置すると判断したことを条件として、ウェット処理を用いる前記製造工程に不良が生じたことを特定してもよい。
前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが、前記ウェハ上において研削されるパターン面積の割合が上限値より大きい領域または下限値より小さい領域に位置すると判断したことを条件として、ＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行う前記製造工程を不良が生じた製造工程として特定してもよい。
本発明の第２の形態によれば、前記管理方法により製造品質が管理された前記製造ラインにより前記電子デバイスを製造する製造方法を提供する。
本発明の第３の形態によれば、複数の製造工程により電子デバイスを製造する製造ラインによる製造品質を管理する管理装置であって、複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造制御部と、前記複数の被測定トランジスタのそれぞれの電気的特性を測定した結果を受け取り、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定部とを備え、前記製造制御部は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウエハを前記製造ラインにより製造させ、それぞれの前記被測定回路は、指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部とを含み、前記複数の被測定トランジスタのそれぞれの電気的特性の測定は、前記複数の被測定回路を順次選択し、選択した前記被測定回路が前記出力信号線に出力する前記出力信号に基づくものである管理装置を提供する。
本発明の第４の形態によれば、複数の製造工程に対応する処理を行う複数の製造装置を有する製造ラインにより電子デバイスを製造する製造方法であって、複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造段階と、前記テスト回路に含まれる前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定段階と、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定段階と、前記不良が生じた製造工程に対応する処理を行う前記製造装置の処理条件を変更する条件変更段階とを備え、前記製造段階は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウェハを前記製造ラインにより製造させ、それぞれの前記被測定回路は、指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部とを含み、前記測定段階は、前記選択部により前記複数の被測定回路を順次選択させるトランジスタ選択段階と、選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する出力測定段階とを有し、前記製造段階は、更に、少なくとも１つの前記製造装置の処理条件が変更されたことに応じて、処理条件変更後の前記製造ラインにより前記電子デバイスを製造させる製造方法を提供する。
前記製造段階は、前記電子デバイスを有する少なくとも１つの製品ウェハと、前記テスト回路を有するテストウェハとを前記製造ラインにより交互に製造させ、不良が生じた前記製造工程が特定されたことを条件として、前回前記テストウェハを製造してから前記処理条件を変更するまでの間に製造された前記少なくとも１つの製品ウェハを廃棄する廃棄段階を更に備えてもよい。
本発明の第５の形態によれば、電子デバイスを製造する製造方法であって、それぞれが複数の被測定トランジスタを含む複数のテスト回路と、複数の前記電子デバイスとを有するウェハを製造する製造段階と、それぞれの前記テスト回路に含まれる前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定段階と、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の電子デバイスのうち不良が生じうる不良デバイスを特定する特定段階と、前記複数の電子デバイスのうち前記不良デバイスを除く前記電子デバイスを選別する選別段階と、前記選別段階により選別された前記電子デバイスを製品用に出力する製品出力段階とを備え、前記製造段階は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウェハを前記製造ラインにより製造させ、それぞれの前記被測定回路は、指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部とを含み、前記測定段階は、前記選択部により前記複数の被測定回路を順次選択させるトランジスタ選択段階と、選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する出力測定段階とを有する製造方法を提供する。
本発明の第６の形態によれば、複数の製造工程により電子デバイスを製造する製造システムであって、前記複数の製造工程に対応する処理を行う複数の製造装置を有し、前記電子デバイスを製造する製造ラインと、複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造制御部と、前記テスト回路に含まれる前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定部と、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定部と、前記不良が生じた製造工程に対応する処理を行う前記製造装置の設定を変更する設定変更部とを備え、前記製造制御部は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウェハを前記製造ラインにより製造させ、それぞれの前記被測定回路は、指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部とを含み、前記測定部は、前記選択部により前記複数の被測定回路を順次選択させ、選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する製造システムを提供する。
本発明の第７の形態によれば、電子デバイスを製造する製造システムであって、それぞれが複数の被測定トランジスタを含む複数のテスト回路と、複数の前記電子デバイスとを有するウェハを製造する製造ラインと、それぞれの前記テスト回路に含まれる前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定部と、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の電子デバイスのうち不良が生じうる不良デバイスを特定する特定部と、前記複数の電子デバイスのうち前記不良デバイスを除く前記電子デバイスを選別する選別部と、前記選別部により選別された前記電子デバイスを製品用に出力する製品出力部とを備え、前記テスト回路は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含み、それぞれの前記被測定回路は、指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部とを含み、前記測定部は、前記選択部により前記複数の被測定回路を順次選択させ、選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する製造システムを提供する。
本発明の第８の形態によれば、複数の製造工程により電子デバイスを製造する製造ラインによる製造品質を管理する管理装置用のプログラムであって、前記管理装置を、複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造制御部と、前記複数の被測定トランジスタのそれぞれの電気的特性を測定した結果を受け取り、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定部として機能させ、前記製造制御部は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウエハを前記製造ラインにより製造させ、それぞれの前記被測定回路は、指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部とを含み、前記複数の被測定トランジスタのそれぞれの電気的特性の測定は、前記複数の被測定回路を順次選択し、選択した前記被測定回路が前記出力信号線に出力する前記出力信号に基づくものであるプログラムを提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明によれば、製造ラインの製造品質を高め、高信頼かつ高歩留まりで電子デバイスを製造することができる。
本発明の実施形態に係る製造システム１０の構成を示す。 本発明の実施形態に係る測定部１４５の構成を示す。 ウェハ５００の上面図の一例を示す。 テスト回路３００の回路レイアウトの一例を示す。 製造システム１０による電子デバイス５１０の製造処理の一例を示す。 製造システム１０による電子デバイス５１０の製造処理の他の一例を示す。 領域３３０における回路の一例を示す。 ゲートリーク電流測定領域３７０に配置される一つのセル３１０の回路構成の一例を示す。 被測定トランジスタ３７２のゲートリーク電流を測定する場合の、製造システム１０の動作の一例を示す。 基準を満たさない被測定トランジスタの分布の第１例を示す。 基準を満たさない被測定トランジスタの分布の第２例を示す。 基準を満たさない被測定トランジスタの分布の第３例を示す。 基準を満たさない被測定トランジスタの分布の第４例を示す。 本発明の実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。
符号の説明
１０ 製造システム
１２ ＡＤＣ
１６ 特性測定部
１８ 表示装置
２０ テストヘッド
１００ 製造ライン
１０５ａ〜ｃ 製造装置
１１０ 素子分離工程群
１１４ 素子形成工程群
１１８ 配線形成工程群
１２０ 組立工程群
１３０ 試験工程群
１４０ 製造制御部
１４２ 管理装置
１４５ 測定部
１４６ 測定制御部
１４８ 出力測定部
１５０ 特定部
１５５ 条件変更部
１６０ 設定変更部
１６５ 選別部
１７０ 廃棄部
３００ テスト回路
３０２ 列選択部
３０４ 行選択部
３０６−１〜２ 列選択トランジスタ
３１０−１〜４ セル
３１２ スイッチ用トランジスタ
３１４ 被測定トランジスタ
３１６ 行選択トランジスタ
３１８ 電流源
３２０ 出力部
３３０ 領域
３７０ ゲートリーク電流測定領域
３７１ ゲート電圧制御部
３７２ 被測定トランジスタ
３７４ 第１スイッチ
３７６ 第２スイッチ
３７８ リセット用トランジスタ
３８０ リセット用トランジスタ
３８２ 電圧印加部
３８４ ＮＭＯＳトランジスタ
３８６ ＰＭＯＳトランジスタ
３８８ キャパシタ
３９０ 出力用トランジスタ
３９２ 行選択トランジスタ
３９４ ストレス印加部
５００ ウェハ
５１０ 電子デバイス
１３００ａ〜ｂ 円状領域
１３０２ａ〜ｂ 円状領域
１５００ 露光領域
１９００ コンピュータ
２０００ ＣＰＵ
２０１０ ＲＯＭ
２０２０ ＲＡＭ
２０３０ 通信インターフェイス
２０４０ ハードディスクドライブ
２０５０ フレキシブルディスク・ドライブ
２０６０ ＣＤ−ＲＯＭドライブ
２０７０ 入出力チップ
２０７５ グラフィック・コントローラ
２０８０ 表示装置
２０８２ ホスト・コントローラ
２０８４ 入出力コントローラ
２０９０ フレキシブルディスク
２０９５ ＣＤ−ＲＯＭ
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る製造システム１０の構成を示す。製造システム１０は、テスト回路（ＴＥＧ：Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）をテスト用のウェハまたは製品ウェハ上に形成し、テスト回路を用いて各製造装置１０５の製造品質の管理または製品の歩留まり管理を行う。これにより製造システム１０は、高信頼かつ高歩留まりで電子デバイスを製造する。製造システム１０は、製造ライン１００と、組立工程群１２０と、試験工程群１３０と、製造制御部１４０、特定部１５０、および条件変更部１５５を有する管理装置１４２と、測定部１４５と、選別部１６５と、廃棄部１７０とを備える。
製造ライン１００は、複数の製造工程により電子デバイスを製造する。本実施形態において、製造ライン１００は、製品となる電子デバイスを有するウェハを製造する。また、製造ライン１００は、各製造工程における製造品質を管理することを目的として、複数の被測定トランジスタを含むテスト回路を有するウェハを製造する。ここで、製造ライン１００は、電子デバイスおよびテスト回路を有するウェハを製造してよい。
製造ライン１００は、複数の製造工程に対応する処理を行う複数の製造装置１０５を有する。製造ライン１００による各製造工程は、素子分離工程群１１０と、素子形成工程群１１４と、配線形成工程群１１８とに分類される。素子分離工程群１１０（アイソレーション工程群）は、１または複数の製造装置１０５ａにより基板（ウェハ）上においてトランジスタ等の各素子を配置する領域の間を電気的に分離する。素子形成工程群１１４は、１または複数の製造装置１０５ｂによりウェハ上に各素子を形成する。素子分離工程群１１０および素子形成工程群１１４は、基板上にトランジスタ等の素子を形成する基板工程とも呼ばれ、また、前工程（ＦＥＯＬ：Ｆｒｏｎｔ Ｅｎｄ Ｏｆ Ｌｉｎｅ）とも呼ばれる。配線形成工程群１１８は、１または複数の製造装置１０５ｃにより、ウェハ上に形成された素子の間、または素子と端子の間等を接続する配線を形成する。配線形成工程群１１８は、素子が形成された基板上に配線を形成する配線工程とも呼ばれ、また、後工程（ＢＥＯＬ：Ｂａｃｋ Ｅｎｄ Ｏｆ Ｌｉｎｅ）とも呼ばれる。
製造ライン１００は、素子分離工程群１１０、素子形成工程群１１４、および配線形成工程群１１８において、一例として以下の工程を１または複数組み合わせて、各工程群の結果物を製造する。ここで、１または２以上の製造装置１０５（１０５ａ〜ｃ）は、以下の各工程の処理を行う。これに代えて、１の製造装置１０５が以下の工程を複数処理してもよい。
（１）洗浄工程
基板表面のパーティクルまたは金属汚染等を除去して基板表面を清浄にする工程である。ウェット洗浄またはドライ洗浄等が用いられる。
（２）熱処理（Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）
ウェハを加熱する工程である。熱酸化膜の形成を目的とする熱酸化プロセス、イオン注入後の活性化等のためのアニールプロセス等がある。
（３）不純物導入工程
基板上に不純物を導入する。例えば、シリコン基板等の半導体基板にボロン（Ｂ）、またはリン（Ｐ）等の不純物をイオン注入等により導入し、ｐｎ接合を形成する等である。
（４）成膜工程（薄膜形成工程）
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、塗布・コーティング、電気メッキ等により基板上にＳｉ酸化膜、Ｓｉ窒化膜、ポリシリコン膜、Ｃｕ膜等の薄膜を堆積させる。
（５）リソグラフィー工程
基板上にホトレジストを塗布し、マスクによりパターンを露光した後、ホトレジストを現像する。
（６）エッチング工程
ホトレジストの下層の膜における、ホトレジストが現像により除去された結果露出した部分をエッチングにより除去した後、ホトレジストを除去する。プラズマエッチング法、反応性イオンエッチング（ＲＩＥ）法、または、薬液によるウェットエッチング法等を用いる。
（７）平坦化工程
基板表面を研削し、平坦化する。ＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いる。
例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）は、一例として５００〜６００工程を経て製造される。また、ＣＭＯＳ−ＬＳＩは、一例として３００〜４００工程を経て製造される。
組立工程群１２０は、製造ライン１００により製造されたウェハから電子デバイスを切り出し、パッケージングする。組立工程群１２０は、ウェハから各電子デバイスを切り出すスクライビング工程、電子デバイスをパッケージに張り付けるダイボンディング工程、チップとパッケージの配線を接続するワイヤボンディング工程、パッケージにガスを封入する封止工程等を含んでよく、複数の組立装置により実現される。
試験工程群１３０は、製品としてパッケージ化された電子デバイスの電流試験、論理試験等を行い不良品を取り除く。試験工程群１３０は、１または複数の試験装置により実現される。
管理装置１４２は、製造ライン１００を管理する。管理装置１４２は、製造ライン１００を管理するプログラムをコンピュータ上で実行することにより実現されてもよい。
製造制御部１４０は、製造ライン１００を管理し、製造ライン１００によるウェハの製造を制御する。測定部１４５は、ウェハ上に形成されたテスト回路が有する複数の被測定トランジスタのそれぞれの電気的特性を測定する。測定部１４５は、例えば半導体試験装置等であってよく、テスト回路上に設けられた、それぞれが被測定トランジスタを含む複数の被測定回路のそれぞれを順次選択する測定制御部１４６と、選択された被測定回路が出力する出力信号に基づいて被測定トランジスタの電気的特性を測定する出力測定部１４８とを有する。
特定部１５０は、複数の被測定トランジスタのそれぞれの電気的特性を測定した結果を測定部１４５から受け取り、電気的特性が予め定められた基準を満たさない被測定トランジスタのウェハ上における分布に基づいて、複数の製造工程のうち不良が生じた製造工程を特定する。特定部１５０は、製品となる電子デバイスが設けられていないテスト専用のウェハ、または、製品となる電子デバイスおよびテスト回路が共に設けられた製品用のウェハのいずれに対して上記処理を行ってもよい。
また、特定部１５０は、複数のテスト回路および複数の電子デバイスを有するウェハを製造した場合、電気的特性が予め定められた基準を満たさない被測定トランジスタのウェハ上における分布に基づいて、複数の電子デバイスのうち不良が生じうる不良デバイスを特定する。
条件変更部１５５は、不良が生じた製造工程が特定部１５０により特定された場合に、不良が生じた製造工程に対応する処理を行う製造装置１０５の処理条件を変更する。本実施形態において、テスト回路内の被測定トランジスタの電気的特性に基づいて不良が生じた製造工程を特定し、フィードバックにより処理条件を変更することを、「ライン管理」と示す。ここで、製造装置１０５の設定パラメータ等の設定の変更により不良が解消する場合には、条件変更部１５５内の設定変更部１６０は、不良が生じた製造工程に対応する処理を行う製造装置１０５の設定を変更する。このような設定パラメータの変更の例としては、処理時間、処理温度、印加する電圧、および、チャンバー内の気圧等の変更が挙げられる。一方、製造装置１０５により対応できない処理条件を変更する必要がある場合、投入する材料の変更、チャンバー等の清掃、および、製造装置の修理・交換等の必要な作業を行う。
選別部１６５は、ウェハ上に形成された複数の電子デバイスのうち不良デバイスが特定された場合に、不良デバイスを除く電子デバイスを選別する。本実施形態において、テスト回路内の被測定トランジスタの電気的特性に基づいて不良デバイスを除外することを、「歩留まり管理」と示す。
図２は、本実施形態に係る測定部１４５の構成を示す。測定部１４５は、１または複数のテスト回路が形成されるウェハ５００の電気的特性を測定する装置であって、テストヘッド２０と、測定制御部１４６と、ＡＤＣ１２、特性測定部１６、および表示装置１８を有する出力測定部１４８とを備える。
テストヘッド１０は、ウェハ５００に設けられるテスト回路と電気的に接続され、当該テスト回路と信号の授受を行う。測定制御部１４６は、テストヘッド１０を介して、ウェハ５００のテスト回路を制御する。ＡＤＣ１２は、テストヘッド１０を介して、ウェハ５００のテスト回路が出力する信号を、デジタルデータに変換する。
特性測定部１６は、ＡＤＣ１２が出力するデジタルデータに基づいて、ウェハ５００のテスト回路の電気的特性を測定する。例えば、特性測定部１６は、当該テスト回路に含まれるそれぞれの被試験トランジスタのしきい値電圧、電流電圧特性、リーク電流等を測定する。
表示装置１８は、各被試験トランジスタの電気的特性を表示する。例えば、表示装置１８は、各被試験トランジスタのしきい値電圧の電圧値に応じた特性情報を、表示装置１８の表示面において各被試験トランジスタに対応する座標に表示する。
図３は、ウェハ５００の上面図の一例を示す。製造ライン１００は、ライン管理または歩留まり管理の目的で、それぞれが複数の被測定トランジスタを含む複数のテスト回路３００と、複数の電子デバイス５１０とを有するウェハ５００を製造してよい。電子デバイス５１０は、実動作デバイスとして出荷されるべき製品用のデバイスである。テスト回路３００は、各電子デバイス５１０の境界毎に設けられていてもよい。この場合、複数のテスト回路３００は、電子デバイス５１０の間における、複数の電子デバイス５１０をダイシングする際に切断されるダイシング領域に設けられてもよい。これに代えて、テスト回路３００は、電子デバイス５１０の内部に設けられてもよい。また、ライン管理に用いられるウェハの場合には、ウェハ５００の表面に、複数のテスト回路３００のみを形成してもよい。
図４は、テスト回路３００の回路レイアウトの一例を示す。テスト回路３００は、同一又は複数のプロセスルール、デバイスサイズで形成した複数の被測定トランジスタが設けられる領域３３０と、ゲートリーク電流測定領域３７０を有する。領域３３０に複数のプロセスルールやデバイスサイズの被測定トランジスタを設ける場合には、領域３３０は水平方向に複数に分割され、分割領域毎に異なるプロセスルールやデバイスサイズで被測定トランジスタが形成されてよい。
図５は、製造システム１０による電子デバイス５１０の製造処理の一例を示す。本処理フローは、製造ライン１００のライン管理に用いられる。
まず、製造制御部１４０は、複数の被測定トランジスタを含むテスト回路３００を有するウェハを製造ライン１００により製造させる（Ｓ５００）。製造ライン１００は、製造制御部１４０からの指示を受けて、複数の製造装置１０５により当該ウェハを製造する。
これに代えて、製造ライン１００は、１または複数の電子デバイス５１０および１または複数のテスト回路３００を有するウェハ５００を製造してもよい。この場合、製造ライン１００は、図３に示したように、デバイス形成段階において複数の電子デバイス５１０をウェハ上に格子状に形成し、テスト回路形成段階においてウェハ上における電子デバイス５１０の間に位置する複数の領域のそれぞれに、複数のテスト回路３００のそれぞれを形成してもよい。
次に、測定部１４５は、ウェハ上に形成されたテスト回路３００内の複数の被測定トランジスタのそれぞれの電気的特性を測定する（Ｓ５１０）。次に、特定部１５０は、電気的特性が予め定められた基準を満たさない被測定トランジスタのウェハ上における分布に基づいて、複数の製造工程のうち不良が生じた製造工程を特定する（Ｓ５２０）。ここで、複数のテスト回路３００がウェハ上に形成されている場合、測定部１４５はそれぞれのテスト回路３００内の各被測定トランジスタの電気的特性を測定し（Ｓ５１０）、特定部１５０は複数のテスト回路３００に含まれる、電気的特性が予め定められた基準を満たさない被測定トランジスタのウェハ上における分布に基づいて、不良が生じた製造工程を特定してもよい（Ｓ５２０）。
特定部１５０により不良の製造工程が特定されなかった場合（Ｓ５３０：Ｎｏ）、製造ライン１００は、電子デバイス５１０を有する製品ウェハを製造する（Ｓ５４０）。そして、製造システム１０は、処理をＳ５００へ進める。これにより、製造ライン１００は、電子デバイス５１０を有しテスト回路３００を有しない少なくとも１つの製品ウェハ（Ｓ５４０）と、テスト回路３００を有し電子デバイス５１０を有しないテストウェハ（Ｓ５００）とを交互に製造することができる。なお、電子デバイス５１０およびテスト回路３００を共に有するウェハを製造する場合には、Ｓ５００およびＳ５４０は同一の処理として統合されてよい。
一方、特定部１５０により不良の製造工程が特定された場合（Ｓ５３０：Ｙｅｓ）、条件変更部１５５は、不良が生じた製造工程に対応する処理を行う製造装置１０５の処理条件を変更する（Ｓ５５０）。ここで、製造装置１０５の設定パラメータ等の設定の変更により不良が解消する場合には、条件変更部１５５内の設定変更部１６０は、不良が生じた製造工程に対応する処理を行う製造装置１０５の設定を変更する。
次に、廃棄部１７０は、不良が生じた製造工程が特定されたことを条件として、前回テストウェハを製造してから処理条件を変更するまでの間に製造された少なくとも１つの製品ウェハを廃棄する（Ｓ５６０）。ここで、廃棄部１７０は、廃棄したウェハに再生処理を施してウェハ上に形成された素子および配線を取り除き、新たなウェハとして製造ライン１００に再び投入してもよい。
次に、製造ライン１００は、少なくとも１つの製造装置１０５の処理条件が変更されたことに応じて、処理条件変更後の製造ライン１００により電子デバイス５１０を有する製品ウェハを製造する（Ｓ５４０）。
以上のＳ５００〜Ｓ５３０およびＳ５５０〜Ｓ５６０に示したラインの管理方法によれば、テスト回路３００を有するウェハを製造し、当該ウェハ上における基準を満たさない被測定トランジスタの分布に基づいて不良が生じた製造工程を特定することができる。そして、当該製造工程に対応する製造装置１０５の処理条件を変更することにより、製造ライン１００による製造品質を適切に管理することができる。また、Ｓ５００〜Ｓ５６０に示した製造方法によれば、上記の管理方法により製造品質が管理された製造ライン１００により、高精度かつ高歩留まりで電子デバイス５１０を製造することができる。
図６は、製造システム１０による電子デバイス５１０の製造処理の他の一例を示す。本処理フローは、電子デバイス５１０の歩留まり管理に用いられる。
まず、製造制御部１４０は、それぞれが複数の被測定トランジスタを含む複数のテスト回路３００と、複数の電子デバイス５１０とを有するウェハ５００を製造する（Ｓ６００）。次に、測定部１４５は、ウェハ上に形成された各テスト回路３００内の複数の被測定トランジスタのそれぞれの電気的特性を測定する（Ｓ５１０）。次に、特定部１５０は、電気的特性が予め定められた基準を満たさない被測定トランジスタのウェハ上における分布に基づいて、複数の電子デバイス５１０のうち不良が生じうる不良デバイスを特定する（Ｓ６２０）。次に、選別部１６５は、複数の電子デバイス５１０のうち不良デバイスを除く電子デバイス５１０を組立工程群１２０による処理において選別する（Ｓ６３０）。そして、組立工程群１２０および試験工程群１３０は、本発明に係る製品出力部として機能し、選別された電子デバイス５１０の組立・試験を行って、製品用に出力する（Ｓ６４０）。
以上に示した製造方法によれば、テスト回路３００を有するウェハを製造し、当該ウェハ上における基準を満たさない被測定トランジスタの分布に基づいて不良が生じうる電子デバイス５１０を取り除き良品を選別することができる。これにより、製造システム１０は、電子デバイス５１０の歩留まりを効率よく管理することができる。
図７は、領域３３０におけるテスト回路３００の一例を示す。領域３３０は、テスト回路３００に対し、ゲートリーク電流測定領域３７０と共に設けられるものであるから、以下ゲートリーク電流測定領域３７０と関連する範囲で概要を説明する。なお、領域３３０の詳細については「補足説明」として本明細書の末尾において説明を加える。
当該テスト回路３００は、多数の被測定トランジスタ３１４のそれぞれの電気的特性を効率よく測定可能とする。これにより、特定部１５０は、製造品質が十分でない場合に、電気的特性が基準を満たさない被測定トランジスタを十分なサンプル数分得ることができる。この結果、特定部１５０は、電気的特性が基準を満たさない被測定トランジスタの分布に基づいて、不良が生じた製造工程または不良の電子デバイス５１０を特定することができる。
領域３３０において、テスト回路３００は、列選択部３０２、行選択部３０４、複数の列選択トランジスタ（３０６−１、３０６−２、以下３０６と総称する）、複数の電流源（３１８−１、３１８−２、以下３１８と総称する）、出力部３２０、及び複数のセル（３１０−１〜３１０−４、以下３１０と総称する）を有する。列選択トランジスタ３０６は、複数のセル３１０の各列に対応して設けられ、行選択部３０４により選択信号が入力されたセル３１０に指定されたソースドレイン間電流を流す複数の電流源（３１８−１〜２）を更に含む。
複数のセル３１０は、ウェハ５００の面内において行列の２次元マトリクス状に配列される。そして、複数のセル３１０は、２次元マトリクスの行方向及び列方向に沿って、それぞれが並列に設けられる。本例においては、行方向及び列方向に２つずつのセル３１０を設けた回路を示すが、行方向及び列方向に更に多数のセル３１０を設けることができる。また、複数のセル３１０は、図４において説明した複数の分割領域に渡って設けられる。例えば、各分割領域は、行方向に１２８列、列方向に５１２行のセル３１０を有する。この場合、セル３１０に含まれる素子のプロセスルールやデバイスサイズは、分割領域毎に異なってもよい。なお、各セル３１０の詳細構成については、「補足説明」において示す。
行選択部３０４は、２次元マトリクス状に配列された複数のセル３１０のうち、指定された行に対応するセル３１０に選択信号を出力する。これにより、行選択部３０４は、列方向に沿って設けられる複数のセル３１０群（本例においては、セル群（３１０−１、３１０−２）及びセル群（３１０−３、３１０−４））を順次選択する。また、列選択部３０２は、選択信号が入力された行に位置する２以上のセル３１０のうち、指定された列に対応するセル３１０の端子電圧を選択して出力信号線に出力させる。これにより、列選択部３０２は、行方向に沿って設けられる複数のセル３１０群（本例においては、セル群（３１０−１、３１０−３）及びセル群（３１０−２、３１０−４））を順次選択する。このような構成により、行選択部３０４及び列選択部３０２は、各セル３１０を順次選択することができる。
本例において、行選択部３０４は、測定制御部１４６から与えられる行選択データに応じた行位置毎に、各列のセル群に設けられた行選択トランジスタ３１６（「補足説明」参照。）を順次オン状態に制御する。また、列選択部３０２は、制御部１４から与えられる列選択データに応じた列位置毎に、各行方向のセル群に対応して設けられた列選択トランジスタ３０６（「補足説明」参照。）を順次オン状態に制御する。これにより列選択部３０２および行選択部３０４は、本発明に係る選択部として機能し、測定制御部１４６により指定された一のセル３１０の出力信号を複数のセル３１０に共通して設けられた、各列選択トランジスタ３０６および出力部３２０を接続する出力信号線と、出力部３２０とを介して出力させることができる。
測定制御部１４６は、各セル３１０を順次選択する選択信号を、行選択部３０４及び列選択部３０２に供給する。また、列選択部３０２及び行選択部３０４は、与えられる列選択データ及び行選択データを、選択すべきセル３１０の位置に応じた選択信号に変換するデコーダやシフトレジスタ等の回路を含んでよい。ここで、選択信号とは、選択データに応じて選択すべきセル３１０に対応する列選択トランジスタ３０６及び行選択トランジスタ３１６をオン状態に制御する信号である。
このような構成により、測定制御部１４６は、各セル３１０に設けられた被測定トランジスタ３１４（「補足説明」参照。）を順次選択する。これにより、順次選択された被測定トランジスタ３１４の端子電圧を出力部３２０に順次出力させることができる。出力部３２０は、端子電圧をテストヘッド１０に順次出力する。出力部３２０は、例えばボルテージフォロワバッファであってよい。測定部１４５は、それぞれの被測定トランジスタ３１４の端子電圧に基づいて、被測定トランジスタ３１４のしきい値電圧、電流電圧特性、低周波雑音、ＰＮ接合リーク電流等の電気的特性を測定する。
図７に示した回路構成によれば、それぞれのテスト回路３００において、複数の被測定トランジスタ３１４を電気的に順次選択し、選択した被測定トランジスタ３１４の端子電圧を順次出力することができるので、それぞれの被測定トランジスタ３１４の端子電圧を短時間に高速に測定することができる。このため、多数の被測定トランジスタ３１４をウェハ５００に設けた場合であっても、短時間で全ての被測定トランジスタ３１４について測定することができる。本例においては、ウェハ５００の面内に、１万〜１０００万個程度の被測定トランジスタ３１４を設けてよい。多数の被測定トランジスタ３１４について測定を行うことにより、被測定トランジスタ３１４の特性のバラツキを精度よく算出することができる。
図８は、ゲートリーク電流測定領域３７０に配置される一つのセル３１０の回路構成の一例を示す。本例における回路は、被測定トランジスタ３７２に電気的ストレスを印加し、被測定トランジスタ３７２のゲート絶縁膜に一定の電界を印加した状態における、被測定トランジスタ３７２のゲートリーク電流により、キャパシタ３８８を充放電する。そして、測定部１４５は、所定の時間におけるキャパシタ３８８の電圧値の変化に基づいて、それぞれの被測定トランジスタ３７２のゲートリーク電流を算出する。
ゲートリーク電流測定領域３７０の回路構成は、領域３３０の回路構成に対し、各セル３１０の構成が異なる。図８においては、ゲートリーク電流測定領域３７０における各セル３１０の構成を示し、列選択部３０２、行選択部３０４、複数の列選択トランジスタ（３０６−１、３０６−２、以下３０６と総称する）、複数の電流源（３１８−１、３１８−２、以下３１８と総称する）、及び出力部３２０については、図７と同様であるため省略する。
各セル３１０は、ストレス印加部３９４、被測定トランジスタ３７２、ゲート電圧制御部３７１、第１のスイッチ３７４、第２のスイッチ３７６、電圧印加部３８２、キャパシタ３８８、行選択トランジスタ３９２、リセット用トランジスタ３７８、３８０、及び出力用トランジスタ３９０を有する。
ストレス印加部３９４は、第１のスイッチ３７４を介して、被測定トランジスタ３７２のゲート絶縁膜に電気的ストレスを印加する。例えば、被測定トランジスタ３７２をＦＬＡＳＨメモリの記憶素子として用いる場合に、ストレス印加部３９４は、被測定トランジスタ３７２に対してデータの書き込み、データの消去を行わせるために要する電圧を印加する。
ストレス印加部３９４がストレスを印加する場合、ストレス印加部３９４は、第１のスイッチ３７４をオン状態として、被測定トランジスタ３７２のソース端子及びドレイン端子をストレス印加部３９４にそれぞれ接続する。また、測定制御部１４６は、第２のスイッチ３７６をオフ状態とする。このような制御により、ストレス印加部３９４は、被測定トランジスタ３７２の各端子に所望の電圧を印加し、ストレスを印加することができる。
本例において、ストレス印加部３９４は以下の４種のストレスを、被測定トランジスタ３１４に対して独立に、又は順次に印加する。
（１）ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ） Ｇａｔｅ ｉｎｊｅｃｔｉｏｎ
（２）ＦＮ Ｓｕｂｓｔｒａｔｅ ｉｎｊｅｃｔｉｏｎ
（３）Ｈｏｔ Ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ
（４）Ｓｏｕｒｃｅ Ｅｒａｓｅ
上記の（１）〜（４）は、被測定トランジスタ３７２にデータを書き込み、又は被測定トランジスタ３７２のデータを消去することにより、被測定トランジスタ３７２にストレスを印加する手法である。ここで、ストレス印加部３９４は、実動作時において、被測定トランジスタ３７２にデータを書き込み、又は被測定トランジスタ３７２のデータを消去する場合に印加するべき電圧を、被測定トランジスタ３７２の各端子に印加してよく、または実動作時に印加するべき電圧より大きい電圧を、被測定トランジスタ３７２の各端子に印加してもよい。
また、各セル３１０には、測定制御部１４６から、リセット信号φＲＥＳ、制御電圧ＶＲＮ、ＶＲＰ、ＶＲ１、ＶＲ２、ＶＤＤ、及びゲート電圧ＶＧが与えられる。ゲート電圧制御部３７１は、測定制御部１４６により指定されたゲート電圧ＶＧを、被測定トランジスタ３７２のゲート端子に印加する。
第２のスイッチ３７６は、被測定トランジスタ３７２のソース端子及びドレイン端子を、電圧印加部３８２を介してキャパシタ３８８に接続するか否かを切り替える。電圧印加部３８２は、被測定トランジスタ３７２のソース端子及びドレイン端子に対して、第２のスイッチ３７６を介して一定の電圧を印加する。測定制御部１４６により第２のスイッチ３７６がオン状態とされた場合、電圧印加部３８２が生成する電圧が、被測定トランジスタ３７２のソース端子及びドレイン端子に印加される。つまり、電圧印加部３８２は、一定の電圧を被測定トランジスタ３７２のソース端子及びドレイン端子に印加することにより、被測定トランジスタ３７２のゲート絶縁膜に印加される電界を略一定に制御する。
電圧印加部３８２は、ＮＭＯＳトランジスタ３８４及びＰＭＯＳトランジスタ３８６を有する。ＮＭＯＳトランジスタ３８４は、被測定トランジスタ３７２のソース端子及びドレイン端子に印加するべき電圧に応じたゲート電圧ＶＲＮが与えられ、ソース端子が第２のスイッチ３７６を介して被測定トランジスタ３７２のソース端子及びドレイン端子に接続され、ドレイン端子がキャパシタ３８８に接続される。また、ＰＭＯＳトランジスタ３８６は、ＮＭＯＳトランジスタ３８４と並列に設けられ、被測定トランジスタ３７２のソース端子及びドレイン端子に印加するべき電圧に応じたゲート電圧ＶＲＰが与えられ、ドレイン端子が第２のスイッチ３７６を介して被測定トランジスタ３７２のソース端子及びドレイン端子に接続され、ソース端子がキャパシタ３８８に接続される。ＮＭＯＳトランジスタ３８４及びＰＭＯＳトランジスタ３８６は、キャパシタ３８８にゲートリーク電流が積分されて電位が変化しても、被測定トランジスタ３７２のゲート・ソース又はゲート・ドレイン間に印加される電圧を略一定に保つ。
このような構成により、被測定トランジスタ３７２がＰ型又はＮ型のいずれであっても、被測定トランジスタ３７２のゲート絶縁膜に一定の電界を印加することができ、また被測定トランジスタ３７２のゲートリーク電流によりキャパシタ３８８を充放電させることができる。
キャパシタ３８８は、被測定トランジスタ３７２のソース端子及びドレイン端子から出力されるゲートリーク電流により充放電される。つまり、キャパシタ３８８は、ゲート端子からソース端子およびドレイン端子へ流れるゲートリーク電流を蓄積し、電圧値に変換する。また、リセット用トランジスタ３７８、３８０は、ゲート端子にリセット信号φＲＥＳを受け取った場合に、キャパシタ３８８における電圧値を所定の電圧ＶＲ１に初期化する。
出力用トランジスタ３９０は、ゲート端子にキャパシタ３８８における電圧を受け取り、当該電圧に応じたソース電圧を出力する。行選択トランジスタ３９２は、行選択部３０４からの選択信号が入力されたことを条件として、出力用トランジスタ３９０のソース電圧を、列選択トランジスタ３０６に出力する。これにより、出力用トランジスタ３９０および行選択トランジスタ３９２は、キャパシタ３８８におけるソース端子およびドレイン端子側の端部のキャパシタ電圧を出力信号として出力するキャパシタ電圧出力部として機能することができる。
図９は、図５または図６のＳ５１０において被測定トランジスタ３７２のゲートリーク電流を測定する場合の、製造システム１０の動作の一例を示す。それぞれの被測定トランジスタ３７２のゲートリーク電流を測定する前に、まず測定制御部１４６は、各セル３１０の被測定トランジスタ３７２に、電気的ストレスを印加する。
このとき、測定制御部１４６は、第１のスイッチ３７４をオン状態に制御し、第２のスイッチ３７６をオフ状態に制御する。そして、測定制御部１４６は、各セル３１０のストレス印加部３９４を制御し、被測定トランジスタ３７２にストレスを印加させる。また、測定制御部１４６は、図８において説明した（１）〜（４）のストレスを独立に、又は順次に被測定トランジスタ３７２に印加させてよい。また、測定制御部１４６は、各セル３１０の被測定トランジスタ３７２に対して、略同時にストレスを印加する。
以上の動作を行った後、測定制御部１４６は、それぞれの被測定トランジスタ３７２を順次選択し、選択した被測定トランジスタ３７２のゲートリーク電流を測定するが、被測定トランジスタ３７２の選択動作は、図７において説明した選択動作と同一であるため、その説明を省略する。本例においては、一つの被測定トランジスタ３７２のゲートリーク電流を測定する動作について説明する。
まず、測定制御部１４６は、第１のスイッチ３７４をオフ状態に制御し、第２のスイッチ３７６をオン状態に制御する。そして、測定制御部１４６は、被測定トランジスタ３７２のゲート端子に、略０Ｖのゲート電圧を印加する（Ｓ４１６）。このとき、被測定トランジスタ３７２にゲートリーク電流は生じない。
次に、測定制御部１４６は、キャパシタ３８８の電圧を、所定の初期電圧値に設定する。このとき、測定制御部１４６は、リセット用トランジスタ３８０を制御して、キャパシタ３８８に初期電圧ＶＲ１を設定する。当該設定は、リセット用トランジスタ３７８、３８０をオン状態に制御するリセット信号φＲＥＳを供給することにより行う。
次に、特性測定部１６は、キャパシタ３８８の電圧を初期電圧値に設定してから、所定の時間における、キャパシタ３８８の電圧値の変化を読み出す（Ｓ４１８）。このとき、測定制御部１４６は、列選択部３０２及び行選択部３０４に、当該セル３１０を選択させる。また、特性測定部１６は、出力部３２０が出力する電圧を、キャパシタ３８８の電圧として受け取る。
次に、特性測定部１６は、当該所定の期間における、出力部３２０が出力する電圧の変化量に基づいて、セル３１０のバックグラウンド電流の電流値（第１の電流値）を算出する（Ｓ４２０）。このとき、被測定トランジスタ３７２には、ゲートリーク電流が生じていないので、キャパシタ３８８は、バックグラウンド電流により充放電される。このため、所定の期間におけるキャパシタ３８８の電圧変化に基づいて、バックグラウンド電流を測定することができる。
次に、測定制御部１４６は、被測定トランジスタ３７２のゲート端子に、正又は負のゲート電圧を印加する（Ｓ４２２）。このとき、電圧ＶＲＮ、ＶＲＰを制御し、被測定トランジスタ３７２のゲート・ソース又はゲート・ドレイン間に印加される電圧を、略一定に保つ。このとき、被測定トランジスタ３７２には、ゲート電圧に応じたゲートリーク電流が生じる。
次に、測定制御部１４６は、キャパシタ３８８の電圧を、所定の初期電圧値に設定する。そして、特性測定部１６は、キャパシタ３８８の電圧を初期電圧値に設定してから、前述した所定の期間における、キャパシタ３８８の電圧値の変化を読み出す（Ｓ４２４）。
次に、特性測定部１６は、当該所定の期間における、キャパシタ３８８の電圧値の変化量に基づいて、バックグラウンド電流とゲートリーク電流との和を示す第２の電流値を算出する（Ｓ４２６）。このとき、キャパシタ３８８は、バックグラウンド電流とゲートリーク電流との和の電流により充放電される。このため、所定の期間におけるキャパシタ３８８の電圧変化に基づいて、バックグラウンド電流とゲートリーク電流との和の電流を測定することができる。
次に、特性測定部１６は、算出した第２の電流値から、第１の電流値を減算することにより、ゲートリーク電流の電流値を算出する（Ｓ４２８）。
以上に示した通り、出力測定部１４８は、それぞれの被測定トランジスタ３７２の電気的特性として、キャパシタ３８８の電圧を出力用トランジスタ３９０および行選択トランジスタ３９２を介して測定することができる。この結果、以上に示した制御により、バックグラウンド電流の影響を排除して、被測定トランジスタ３７２のゲートリーク電流を精度よく測定することができる。また、ゲートーリーク電流を積分して測定するため、微小なゲートリーク電流を測定することができる。
図１０は、基準を満たさない被測定トランジスタの分布の第１例を示す。本例においては、電気的特性が予め定められた基準を満たさない２以上の被測定トランジスタ３１４及び／又は被測定トランジスタ３７２がウェハ５００上において円状に位置する。ライン管理において、特定部１５０は、基準外の被測定トランジスタ３１４及び／又は被測定トランジスタ３７２がウェハ５００上において円状に位置すると判断したことを条件として、ウェハを回転させて処理する製造工程に不良が生じたことを特定してよい。図１０においては、基準外の被測定トランジスタは被測定トランジスタ３７２は、円状領域１３００および円状領域１３０２の２つの円上に位置する。そこで、特定部１５０は、ウェハを回転させて処理する製造工程に不良が生じたことを特定する。このような製造工程の例としては、ウェハを回転させながら加熱する熱酸化工程またはアニール工程、ウェハを回転させながら薄膜を形成するＣＶＤ工程またはスピンコート工程、ウェハを回転させながら研磨するＣＭＰ工程等が挙げられる。
また、歩留まり管理において、特定部１５０は、基準外の被測定トランジスタがウェハ５００上において円状に位置すると判断したことを条件として、基準外の被測定トランジスタ３１４及び／又は被測定トランジスタ３７２が位置する円を少なくとも一部に含む電子デバイス５１０（図中の電子デバイス５１０の右上に×を付したもの）を、不良デバイスとして特定してよい。
以上において、複数の電子デバイス５１０および複数のテスト回路３００を形成したウェハ５００の場合、特定部１５０は、テスト回路３００上の被測定トランジスタについては基準を満たすか否かを判断することができるが、電子デバイス５１０上のトランジスタについては基準を満たすか否かを判断することができない。そこで、特定部１５０は、各テスト回路３００上における基準外の被測定トランジスタの分布である円状領域１３００ａおよび円状領域１３０２ａ（実線部分）に基づいて、トランジスタを形成した場合に基準を満たさない可能性がある円状領域１３００ｂおよび円状領域１３０２ｂ（破線部分）を算出してもよい。各テスト回路３００は、多数の被測定トランジスタを２次元マトリクス上に配列した構成を有するから、円状領域１３００ａおよび円状領域１３０２ａの形状に基づいて円状領域１３００ｂおよび円状領域１３０２ｂを補間することができる。
また、特定部１５０は、基準外の被測定トランジスタのうち、電気的特性が予め定めた範囲内である被測定トランジスタのみの分布に基づいて、不良が生じた製造工程または不良デバイスを特定してもよい。例えば、特定部１５０は、測定部１４５により測定されたしきい値電圧が予め定められた基準上限値を超える被測定トランジスタ、または、基準下限値未満の被測定トランジスタのウェハ上における分布に基づいて、不良が生じた製造工程または不良デバイスを特定してよい。
ここで、熱処理において温度が目標値より高い場合、ｎＭＯＳトランジスタに対して基準値より大きいプラズマダメージが発生した場合、リソグラフィー工程においてゲート端子の露光量が目標値より大きくゲート長が小さくなった場合等には、しきい値電圧は小さくなる。一方、ｐＭＯＳトランジスタに対して基準値より大きいプラズマダメージが発生した場合等には、しきい値電圧は大きくなる。したがって、特定部１５０は、例えばしきい値電圧が基準下限値未満の被測定トランジスタが円状に分布している場合には、ウェハを回転させる熱処理工程、ＣＶＤ工程、スピンコート工程、ＣＭＰ工程等のうち、しきい値電圧が低下しうる熱処理工程に不良が生じたことを特定してよい。
なお、特定部１５０は、良品の被測定トランジスタが満たすべき電気的特性の範囲を、予め定められた基準として用いてよい。これに代えて特定部１５０は、各被測定トランジスタの電気的特性の平均値から予め定めた偏差以上離れた電気的特性を、当該基準として用いてもよい。この偏差は、目標とする製造品質において許容される被測定トランジスタの電気的特性のバラツキの大きさにより規定されてよい。
図１１は、基準を満たさない被測定トランジスタの分布の第２例を示す。本例においては、電気的特性が予め定められた基準を満たさない２以上の被測定トランジスタがウェハ５００上において十字形状に位置する。特定部１５０は、基準外の被測定トランジスタがウェハ５００上において十字形状に位置すると判断したことを条件として、磁場を用いて発生したプラズマを用いる製造工程においてプラズマダメージにより不良が生じたことを特定してもよい。また、歩留まり管理においては、特定部１５０は、基準外の被測定トランジスタがウェハ５００上において十字形状に位置すると判断したことを条件として、当該十字形状を少なくとも一部に含む電子デバイス５１０を不良デバイスとして特定してもよい。
なお、被測定トランジスタを形成した場合に基準を満たさない可能性がある領域を補間する方法、および、基準外の被測定トランジスタのうち電気的特性が予め定めた範囲内である被測定トランジスタのみの分布に基づく特定方法等については、図１０と同様であるため説明を省略する。
図１２は、基準を満たさない被測定トランジスタの分布の第３例を示す。本例においては、電気的特性が予め定められた基準を満たさない２以上の被測定トランジスタがウェハ５００上において各露光領域１５００の同一箇所に位置する。特定部１５０は、基準外の被測定トランジスタが各露光領域１５００の同一箇所に位置すると判断したことを条件として、露光装置を用いる製造工程に不良が生じたことを特定してよい。また、歩留まり管理においては、特定部１５０は、当該露光パターンにより露光された領域を含む電子デバイス５１０を不良デバイスとして特定してもよい。
なお、被測定トランジスタを形成した場合に基準を満たさない可能性がある領域を補間する方法、および、基準外の被測定トランジスタのうち電気的特性が予め定めた範囲内である被測定トランジスタのみの分布に基づく特定方法については、図１１と同様であるため説明を省略する。
図１３は、基準を満たさない被測定トランジスタの分布の第４例を示す。本例においては、電気的特性が予め定められた基準を満たさない２以上の被測定トランジスタがウェハ５００上において帯状に位置する。特定部１５０は、基準外の被測定トランジスタがウェハ５００上において帯状に位置すると判断したことを条件として、ウェット処理を用いる製造工程において薬液がウェハ５００上を流れたまま残留したことにより不良が生じたことを特定してよい。このような製造工程の例としては、ウェット洗浄工程、エッチング工程等が挙げられる。
なお、被測定トランジスタを形成した場合に基準を満たさない可能性がある領域を補間する方法、および、基準外の被測定トランジスタのうち電気的特性が予め定めた範囲内である被測定トランジスタのみの分布に基づく特定方法については、図１１と同様であるため説明を省略する。
以上に加え、特定部１５０は、電気的特性が予め定められた基準を満たさない２以上の被測定トランジスタが、ウェハ５００上において研削されるパターン面積の割合が上限値より大きい領域または下限値より小さい領域に位置すると判断したことを条件として、ＣＭＰを行う製造工程を不良が生じた製造工程として特定してもよい。研削されるパターン面積の割合が大きい場合には研削が遅れる傾向にあり不要なパターンが残留する可能性が高く、研削されるパターン面積の割合が小さい場合には研削が進みすぎる傾向にあり必要なパターンまで研削してしまう可能性が高いからである。
以上に示した製造システム１０によれば、電気的特性が基準外である被測定トランジスタのウェハ上における分布に基づいて、不良が生じた製造工程または不良デバイスを特定することができる。更に、電気的特性が所定の範囲内である被測定トランジスタに着目したウェハ上での分布に基づいて、不良が生じた製造工程を更に絞り込むことができる。
図１４は、本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ここで、通信インターフェイス２０３０は、ネットワークを介して、製造ライン１００内の１または複数の製造装置１０５、測定部１４５、選別部１６５、及び／又は廃棄部１７０と通信してもよい。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラムや、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０や、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を接続する。
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。
コンピュータ１９００にインストールされ、コンピュータ１９００を管理装置１４２として機能させるプログラムは、製造制御モジュールと、特定モジュールと、設定変更モジュールを有する条件変更モジュールとを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、製造制御部１４０と、特定部１５０と、設定変更部１６０を有する条件変更部１５５としてそれぞれ機能させる。
以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤやＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
（補足説明）以下、図７に示した領域３３０におけるテスト回路３００の詳細を説明する。
領域３３０におけるテスト回路３００は、ウェハ５００の面内において行列の２次元マトリクス状に配列される複数のセル３１０を備える。各セル３１０は、被測定トランジスタ３１４、スイッチ用トランジスタ３１２、及び行選択トランジスタ３１６を有する。各セル３１０のトランジスタは、電子デバイス５１０が有する実動作トランジスタと同一のプロセスにより形成されるＭＯＳトランジスタであってよい。
各セル３１０の被測定トランジスタ３１４は、互いに電気的に並列に設けられる。本実施形態に係る被測定トランジスタ３１４は、ＮＭＯＳトランジスタである場合を例として説明する。これに代えて、被測定トランジスタ３１４は、ＰＭＯＳトランジスタであってもよく、この場合にはソースとドレインを入れ替えた回路が用いられてもよい。
それぞれの被測定トランジスタ３１４のドレイン端子およびソース端子のうち一方の基準電圧側端子には、予め定められた基準電圧ＶＤＤが入力される。各セル３１０において外部から入力される基準電圧を被測定トランジスタの基準電圧側端子に供給する配線は、本発明に係る基準電圧入力部として機能する。ここで、基準電圧側端子は、被測定トランジスタ３１４がＮＭＯＳトランジスタの場合にはドレイン端子であってよく、ＰＭＯＳトランジスタの場合にはソース端子であってよい。被測定トランジスタ３１４のウェル電圧を与える端子は図示していないが、ウェル電圧端子は接地電位に接続してよく、またウェル電圧をトランジスタ毎に独立に制御できるようにして、被測定トランジスタ３１４のウェル電圧端子とソース端子とを接続してもよい。図７に示す電圧ＶＤＤ、電圧ＶＧ、電圧φｊ、電圧ＶＲＥＦは、図２に示した測定制御部１４６がテスト回路３００に供給してよい。
各セル３１０のスイッチ用トランジスタ３１２は、各セルの被測定トランジスタ３１４と対応して設けられる。各スイッチ用トランジスタ３１２は、測定制御部１４６により指定されたゲート電圧を、それぞれ対応する被測定トランジスタ３１４のゲート端子に印加するゲート電圧制御部として機能する。本例において、スイッチ用トランジスタ３１２がＮＭＯＳトランジスタの場合、スイッチ用トランジスタ３１２のドレイン端子には予め定められた電圧ＶＧが与えられ、ゲート端子にはスイッチ用トランジスタ３１２の動作を制御する電圧φｊが与えられ、ソース端子は被測定トランジスタ３１４のゲート端子に接続される。つまり、スイッチ用トランジスタ３１２は、電圧φｊによってオン状態に制御された場合、電圧ＶＧと略等しい電圧を被測定トランジスタ３１４のゲート端子に印加し、オフ状態に制御された場合、初期電圧が略ＶＧの浮遊状態の電圧を被測定トランジスタ３１４のゲート端子に印加する。
図７では、電圧φｊを全セル３１０一括に印加する例を示したが、他の例においては、ＰＮ接合リーク電流測定時のリーク時間を全セル同一にするために、電圧φｊを行選択部３０４から、列方向に並ぶセル３１０毎にパルス信号として順次印加してもよい。
各セル３１０の行選択トランジスタ３１６は、各セルの被測定トランジスタと対応して設けられる。各行選択トランジスタ３１６は、セル３１０の外部から選択信号が入力されたことを条件として、被測定トランジスタ３１４のドレイン端子およびソース端子のうち基準電圧側端子以外の端子の端子電圧を出力信号として出力する端子電圧出力部として機能する。本例において、行選択トランジスタ３１６がＰＭＯＳトランジスタの場合、それぞれの行選択トランジスタ３１６のソース端子は、被測定トランジスタ３１４のドレイン端子に接続される。また、行選択トランジスタ３１６のドレイン端子は、対応する列選択トランジスタ３０６のドレイン端子に接続される。つまり、それぞれの列選択トランジスタ３０６のドレイン端子は、対応する複数の行選択トランジスタ３１６のドレイン端子と接続される。
また、領域３３０におけるテスト回路３００は、複数の電流源３１８を備える。各電流源３１８は、予め定められた電圧ＶＲＥＦをゲート端子に受け取るＭＯＳトランジスタである。各電流源３１８のドレイン端子は、対応する複数の行選択トランジスタ３１６のドレイン端子に接続される。つまり、各電流源３１８は、同一の列位置に設けられる複数の被測定トランジスタ３１４に対して共通に設けられ、対応する被測定トランジスタ３１４に流れるソースドレイン間電流を規定する。
本発明によれば、製造ラインによる製造品質の管理または製造された電子デバイスの歩留まりの管理を効率よく行うことができ、電子デバイスの製造効率を高めることができる。

Claims (16)

  1. 複数の製造工程により電子デバイスを製造する製造ラインによる製造品質を管理する管理方法であって、
    複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造段階と、
    前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定段階と、
    前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定段階と
    を備え、
    前記製造段階は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウェハを前記製造ラインにより製造させ、
    それぞれの前記被測定回路は、
    指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
    前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、
    前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、
    外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部と
    を含み、
    前記測定段階は、
    前記選択部により前記複数の被測定回路を順次選択させるトランジスタ選択段階と、
    選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する出力測定段階と
    を有する管理方法。
  2. 前記出力測定段階は、
    測定対象の前記被測定トランジスタのゲート端子に０Ｖのゲート電圧を印加して測定した前記キャパシタ電圧の変化に基づいて、バックグラウンド電流を示す第１の電流値を算出し、
    測定対象の前記被測定トランジスタのゲート端子に正または負のゲート電圧を印加して測定した前記キャパシタ電圧の変化に基づいて、バックグラウンド電流およびゲートリーク電流の和を示す第２の電流値を算出し、
    前記第２の電流値から前記第１の電流値を減算することにより、ゲートリーク電流の電流値を算出する
    請求項１に記載の管理方法。
  3. 前記製造段階は、
    複数の前記電子デバイスを前記ウェハ上に格子状に形成するデバイス形成段階と、
    前記ウェハ上における前記電子デバイスの間に位置する複数の領域のそれぞれに、複数の前記テスト回路のそれぞれを形成するテスト回路形成段階と
    を有し、
    前記特定段階は、前記複数のテスト回路に含まれる、前記電気的特性が前記基準範囲外の前記被測定トランジスタの前記ウェハ上における分布に基づいて、不良が生じた前記製造工程を特定する
    請求項１に記載の管理方法。
  4. 前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが前記ウェハ上において円状に位置すると判断したことを条件として、前記ウェハを回転させて処理する前記製造工程に不良が生じたことを特定する請求項１に記載の管理方法。
  5. 前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが前記ウェハ上において十字形状に位置すると判断したことを条件として、プラズマを用いる前記製造工程に不良が生じたことを特定する請求項１に記載の管理方法。
  6. 前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが前記ウェハ上において各露光領域の同一箇所に位置すると判断したことを条件として、露光装置を用いる前記製造工程に不良が生じたことを特定する請求項１に記載の管理方法。
  7. 前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが前記ウェハ上において帯状に位置すると判断したことを条件として、ウェット処理を用いる前記製造工程に不良が生じたことを特定する請求項１に記載の管理方法。
  8. 前記特定段階は、前記電気的特性が前記基準範囲外の２以上の前記被測定トランジスタが、前記ウェハ上において研削されるパターン面積の割合が上限値より大きい領域または下限値より小さい領域に位置すると判断したことを条件として、ＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行う前記製造工程を不良が生じた製造工程として特定する請求項１に記載の管理方法。
  9. 請求項１に記載の管理方法により製造品質が管理された前記製造ラインにより前記電子デバイスを製造する製造方法。
  10. 複数の製造工程により電子デバイスを製造する製造ラインによる製造品質を管理する管理装置であって、
    複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造制御部と、
    前記複数の被測定トランジスタのそれぞれの電気的特性を測定した結果を受け取り、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定部と
    を備え、
    前記製造制御部は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウエハを前記製造ラインにより製造させ、
    それぞれの前記被測定回路は、
    指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
    前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、
    前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、
    外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部と
    を含み、
    前記複数の被測定トランジスタのそれぞれの電気的特性の測定は、前記複数の被測定回路を順次選択し、選択した前記被測定回路が前記出力信号線に出力する前記出力信号に基づくものである
    管理装置。
  11. 複数の製造工程に対応する処理を行う複数の製造装置を有する製造ラインにより電子デバイスを製造する製造方法であって、
    複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造段階と、
    前記テスト回路に含まれる前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定段階と、
    前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定段階と、
    前記不良が生じた製造工程に対応する処理を行う前記製造装置の処理条件を変更する条件変更段階と
    を備え、
    前記製造段階は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウェハを前記製造ラインにより製造させ、
    それぞれの前記被測定回路は、
    指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
    前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、
    前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、
    外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部と
    を含み、
    前記測定段階は、
    前記選択部により前記複数の被測定回路を順次選択させるトランジスタ選択段階と、
    選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する出力測定段階と
    を有し、
    前記製造段階は、更に、少なくとも１つの前記製造装置の処理条件が変更されたことに応じて、処理条件変更後の前記製造ラインにより前記電子デバイスを製造させる
    製造方法。
  12. 前記製造段階は、前記電子デバイスを有する少なくとも１つの製品ウェハと、前記テスト回路を有するテストウェハとを前記製造ラインにより交互に製造させ、
    不良が生じた前記製造工程が特定されたことを条件として、前回前記テストウェハを製造してから前記処理条件を変更するまでの間に製造された前記少なくとも１つの製品ウェハを廃棄する廃棄段階を更に備える請求項１１に記載の製造方法。
  13. 電子デバイスを製造する製造方法であって、
    それぞれが複数の被測定トランジスタを含む複数のテスト回路と、複数の前記電子デバイスとを有するウェハを製造する製造段階と、
    それぞれの前記テスト回路に含まれる前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定段階と、
    前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の電子デバイスのうち不良が生じうる不良デバイスを特定する特定段階と、
    前記複数の電子デバイスのうち前記不良デバイスを除く前記電子デバイスを選別する選別段階と、
    前記選別段階により選別された前記電子デバイスを製品用に出力する製品出力段階と
    を備え、
    前記製造段階は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウェハを前記製造ラインにより製造させ、
    それぞれの前記被測定回路は、
    指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
    前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、
    前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、
    外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部と
    を含み、
    前記測定段階は、
    前記選択部により前記複数の被測定回路を順次選択させるトランジスタ選択段階と、
    選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する出力測定段階と
    を有する製造方法。
  14. 複数の製造工程により電子デバイスを製造する製造システムであって、
    前記複数の製造工程に対応する処理を行う複数の製造装置を有し、前記電子デバイスを製造する製造ラインと、
    複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造制御部と、
    前記テスト回路に含まれる前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定部と、
    前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定部と、
    前記不良が生じた製造工程に対応する処理を行う前記製造装置の設定を変更する設定変更部と
    を備え、
    前記製造制御部は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウェハを前記製造ラインにより製造させ、
    それぞれの前記被測定回路は、
    指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
    前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、
    前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、
    外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部と
    を含み、
    前記測定部は、
    前記選択部により前記複数の被測定回路を順次選択させ、
    選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する
    製造システム。
  15. 電子デバイスを製造する製造システムであって、
    それぞれが複数の被測定トランジスタを含む複数のテスト回路と、複数の前記電子デバイスとを有するウェハを製造する製造ラインと、
    それぞれの前記テスト回路に含まれる前記複数の被測定トランジスタのそれぞれの電気的特性を測定する測定部と、
    前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の電子デバイスのうち不良が生じうる不良デバイスを特定する特定部と、
    前記複数の電子デバイスのうち前記不良デバイスを除く前記電子デバイスを選別する選別部と、
    前記選別部により選別された前記電子デバイスを製品用に出力する製品出力部と
    を備え、
    前記テスト回路は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含み、
    それぞれの前記被測定回路は、
    指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
    前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、
    前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、
    外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部と
    を含み、
    前記測定部は、
    前記選択部により前記複数の被測定回路を順次選択させ、
    選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する
    製造システム。
  16. 複数の製造工程により電子デバイスを製造する製造ラインによる製造品質を管理する管理装置用のプログラムであって、
    前記管理装置を、
    複数の被測定トランジスタを含むテスト回路を有するウェハを前記製造ラインにより製造させる製造制御部と、
    前記複数の被測定トランジスタのそれぞれの電気的特性を測定した結果を受け取り、前記電気的特性のバラツキとして許容する基準範囲外の前記電気的特性を有する前記被測定トランジスタの前記ウェハ上における分布に基づいて、前記複数の製造工程のうち不良が生じた製造工程を特定する特定部と
    して機能させ、
    前記製造制御部は、２次元マトリクス状に配列され、それぞれが前記被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含む前記テスト回路を有する前記ウエハを前記製造ラインにより製造させ、
    それぞれの前記被測定回路は、
    指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
    前記被測定トランジスタのソース端子およびドレイン端子を接続して電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、
    前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、
    外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧をゲートに入力し、基準電圧をドレインに入力するトランジスタのソース電圧を、前記キャパシタ電圧に応じた前記出力信号として出力するキャパシタ電圧出力部と
    を含み、
    前記複数の被測定トランジスタのそれぞれの電気的特性の測定は、前記複数の被測定回路を順次選択し、選択した前記被測定回路が前記出力信号線に出力する前記出力信号に基づくものである
    プログラム。
JP2006531579A 2005-09-13 2005-09-13 製造システム、製造方法、管理装置、管理方法、およびプログラム Expired - Fee Related JP4095101B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/016856 WO2007032061A1 (ja) 2005-09-13 2005-09-13 製造システム、製造方法、管理装置、管理方法、およびプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007233025A Division JP4918440B2 (ja) 2007-09-07 2007-09-07 製造システム、製造方法、管理装置、管理方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP4095101B2 true JP4095101B2 (ja) 2008-06-04
JPWO2007032061A1 JPWO2007032061A1 (ja) 2009-03-19

Family

ID=37864667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006531579A Expired - Fee Related JP4095101B2 (ja) 2005-09-13 2005-09-13 製造システム、製造方法、管理装置、管理方法、およびプログラム

Country Status (7)

Country Link
US (1) US7774081B2 (ja)
EP (1) EP1933215A4 (ja)
JP (1) JP4095101B2 (ja)
KR (1) KR100973590B1 (ja)
CN (1) CN101258453B (ja)
TW (1) TW200713485A (ja)
WO (1) WO2007032061A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101147264B (zh) * 2005-07-04 2012-06-20 国立大学法人东北大学 测试电路、晶圆、测量装置、元件制造方法以及显示装置
US8664968B2 (en) * 2010-09-24 2014-03-04 Texas Instruments Incorporated On-die parametric test modules for in-line monitoring of context dependent effects
JPWO2012081158A1 (ja) * 2010-12-13 2014-05-22 パナソニック株式会社 回路シミュレーション方法及び半導体集積回路
JP2012151160A (ja) * 2011-01-17 2012-08-09 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
US9768128B2 (en) * 2014-01-29 2017-09-19 Infineon Technologies Ag Chip and method for detecting an attack on a chip
JP6483971B2 (ja) * 2014-07-28 2019-03-13 日本電産サンキョー株式会社 生産システム
US10818562B2 (en) 2017-11-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and testing method thereof
US11221379B2 (en) * 2017-12-21 2022-01-11 Mediatek Singapore Pte. Ltd. Systems and methods for on-chip time-domain reflectometry
JP6881480B2 (ja) * 2019-01-28 2021-06-02 株式会社安川電機 産業機器管理システム、産業機器管理方法、及びプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563452B2 (ja) * 1994-08-10 2004-09-08 株式会社東芝 セル閾値分布検知回路およびセル閾値分布検知方法
JP3265129B2 (ja) * 1994-08-10 2002-03-11 株式会社東芝 不揮発性半導体記憶装置のセル特性測定回路
JP3356569B2 (ja) * 1995-01-12 2002-12-16 株式会社東芝 半導体生産管理システム
US5787190A (en) * 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
US6256092B1 (en) * 1997-11-28 2001-07-03 Hitachi, Ltd. Defect inspection apparatus for silicon wafer
US6157444A (en) * 1997-11-28 2000-12-05 Hitachi, Ltd. Defect inspection apparatus for silicon wafer
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
JP2002198289A (ja) * 2000-12-26 2002-07-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP4963149B2 (ja) 2001-09-19 2012-06-27 ギガフォトン株式会社 光源装置及びそれを用いた露光装置
JP3371899B2 (ja) * 2001-10-15 2003-01-27 株式会社ニコン リソグラフィシステム、情報収集装置、設定装置、露光装置、及びデバイス製造方法
KR101035184B1 (ko) * 2002-06-10 2011-05-17 가부시키가이샤 어드밴티스트 반도체 시험 장치
US7042564B2 (en) * 2002-08-08 2006-05-09 Applied Materials, Israel, Ltd. Wafer inspection methods and an optical inspection tool
TWI255394B (en) 2002-12-23 2006-05-21 Asml Netherlands Bv Lithographic apparatus with debris suppression means and device manufacturing method
JP3931153B2 (ja) * 2003-04-24 2007-06-13 松下電器産業株式会社 半導体装置
JP2005197458A (ja) * 2004-01-07 2005-07-21 Matsushita Electric Ind Co Ltd 半導体製造工程の管理方法
JP4535732B2 (ja) 2004-01-07 2010-09-01 株式会社小松製作所 光源装置及びそれを用いた露光装置
JP4890819B2 (ja) * 2005-09-02 2012-03-07 富士通セミコンダクター株式会社 半導体装置の製造方法およびウェハ

Also Published As

Publication number Publication date
EP1933215A4 (en) 2011-04-06
WO2007032061A1 (ja) 2007-03-22
TW200713485A (en) 2007-04-01
CN101258453A (zh) 2008-09-03
EP1933215A1 (en) 2008-06-18
CN101258453B (zh) 2011-07-27
KR100973590B1 (ko) 2010-08-03
US7774081B2 (en) 2010-08-10
US20090058456A1 (en) 2009-03-05
JPWO2007032061A1 (ja) 2009-03-19
KR20080045737A (ko) 2008-05-23

Similar Documents

Publication Publication Date Title
JP4095101B2 (ja) 製造システム、製造方法、管理装置、管理方法、およびプログラム
JP4147262B2 (ja) 管理方法、及び管理装置
JP3972076B2 (ja) テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置
JP2007281248A (ja) 半導体装置の製造方法
US8872348B2 (en) Stack type semiconductor device
US20070042512A1 (en) Apparatus and method of predicting performance of semiconductor manufacturing process and semiconductor device, and manufacturing method of semiconductor device
JP4918440B2 (ja) 製造システム、製造方法、管理装置、管理方法、およびプログラム
JP4776598B2 (ja) 管理方法、管理装置、及びデバイス製造方法
TWI552240B (zh) 晶圓檢驗方法及其機台
JP2007036068A (ja) 不良原因特定システム、不良原因特定方法及び半導体装置の製造方法
JP2012015410A (ja) 不良解析方法、不良解析装置
CN101273311B (zh) 管理方法及管理装置
JP4441190B2 (ja) 薄膜デバイスの設計方法および製造方法、ならびに半導体製造装置
US7672749B1 (en) Method and apparatus for hierarchical process control
US6778876B1 (en) Methods of processing substrates based upon substrate orientation
KARY CHIEN et al. The test-to-target methodologies for the risk assessment of semiconductor reliability
US20030230790A1 (en) Polishing of conductive layers in fabrication of integrated circuits
CN101847569B (zh) 以轨迹模型实现晶片允收测试先进工艺控制的系统与方法
JP2009164452A (ja) 半導体装置の評価方法および半導体ウエハ
Cahyadi et al. A correlation study of MOL electrical test method with its physical analysis
Thoutam et al. Advancements in Back End of Line Technology: Enhancing Semiconductor Manufacturing Efficiency
CN115020262A (zh) 集成电路器件制造系统及其中使用的方法
JP2005085788A (ja) 半導体装置のスクリーニング方法
Nam et al. A new wafer level latent defect screening methodology for highly reliable DRAM using a response surface method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061110