JPH1010162A - 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路 - Google Patents
電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路Info
- Publication number
- JPH1010162A JPH1010162A JP8182757A JP18275796A JPH1010162A JP H1010162 A JPH1010162 A JP H1010162A JP 8182757 A JP8182757 A JP 8182757A JP 18275796 A JP18275796 A JP 18275796A JP H1010162 A JPH1010162 A JP H1010162A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current detection
- circuit
- resistors
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 本発明は、電流検出抵抗の切り換えをするリ
ーク防止用のリレーを少なくした電流検出回路を提供す
る。 【解決手段】 抵抗値がＲ４＜Ｒ３＜Ｒ２＜Ｒ１のと
き、高抵抗値の抵抗Ｒ１を負荷ＲＬ側にして直列接続し
た前記複数の抵抗Ｒ１、Ｒ2 、Ｒ3 、Ｒ4 と、前記抵抗
Ｒ１と並列に該抵抗Ｒ１をショートするスイッチ１１
と、前記抵抗Ｒ１、Ｒ２と並列に該抵抗Ｒ１、Ｒ２をシ
ョートするスイッチ１２と、前記抵抗Ｒ１、Ｒ２、Ｒ３
と並列に該抵抗Ｒ１、Ｒ２、Ｒ３をショートするスイッ
チ１３と、前記スイッチ１２、１３の一端を共通にし
て、負荷ＲＬとの間に該スイッチ１２、１３のリーク電
流を防止するリレーＫ１１を設け、複数のスイッチ１
２、１３を一つのリレーＫ１１で開閉することによりリ
レーの必要数を削減した解決手段。
ーク防止用のリレーを少なくした電流検出回路を提供す
る。 【解決手段】 抵抗値がＲ４＜Ｒ３＜Ｒ２＜Ｒ１のと
き、高抵抗値の抵抗Ｒ１を負荷ＲＬ側にして直列接続し
た前記複数の抵抗Ｒ１、Ｒ2 、Ｒ3 、Ｒ4 と、前記抵抗
Ｒ１と並列に該抵抗Ｒ１をショートするスイッチ１１
と、前記抵抗Ｒ１、Ｒ２と並列に該抵抗Ｒ１、Ｒ２をシ
ョートするスイッチ１２と、前記抵抗Ｒ１、Ｒ２、Ｒ３
と並列に該抵抗Ｒ１、Ｒ２、Ｒ３をショートするスイッ
チ１３と、前記スイッチ１２、１３の一端を共通にし
て、負荷ＲＬとの間に該スイッチ１２、１３のリーク電
流を防止するリレーＫ１１を設け、複数のスイッチ１
２、１３を一つのリレーＫ１１で開閉することによりリ
レーの必要数を削減した解決手段。
Description
【０００１】
【発明の属する技術分野】本発明は、負荷に流れる電流
を、電流の大きさに応じて直列接続された複数の電流検
出抵抗を切り換えて、電位差として検出する電流検出回
路に関する。
を、電流の大きさに応じて直列接続された複数の電流検
出抵抗を切り換えて、電位差として検出する電流検出回
路に関する。
【０００２】
【従来の技術】従来技術の例について、図３を参照して
説明する。図３に示すように、従来の構成は、基準電圧
源１０と、アンプ２０と、ゲインを決める抵抗Ｒ６、Ｒ
７と、バッファアンプ２１と、電流検出抵抗Ｒ１〜Ｒ４
と、半導体スイッチＱ２１、Ｑ２２、Ｑ２３と、リレー
Ｋ２１、Ｋ２２と、差動アンプ２２と、電圧測定手段３
０とで構成している。
説明する。図３に示すように、従来の構成は、基準電圧
源１０と、アンプ２０と、ゲインを決める抵抗Ｒ６、Ｒ
７と、バッファアンプ２１と、電流検出抵抗Ｒ１〜Ｒ４
と、半導体スイッチＱ２１、Ｑ２２、Ｑ２３と、リレー
Ｋ２１、Ｋ２２と、差動アンプ２２と、電圧測定手段３
０とで構成している。
【０００３】この構成により負荷ＲＬに定電圧を印加し
て、負荷ＲＬに流れる電流を電流検出抵抗Ｒ１〜Ｒ４で
電圧に変換して測定している。
て、負荷ＲＬに流れる電流を電流検出抵抗Ｒ１〜Ｒ４で
電圧に変換して測定している。
【０００４】次に、図３の電流検出回路の動作について
説明する。基準電圧源１０の電圧Ｅは、アンプ２０とゲ
インを決める抵抗Ｒ６、Ｒ７とで所望の電圧Ｖｏに増幅
し、高入力インピーダンスのバッファアンプ２１により
電圧帰還をかけて負荷ＲＬに印加する電圧Ｖｏを定電圧
化する。
説明する。基準電圧源１０の電圧Ｅは、アンプ２０とゲ
インを決める抵抗Ｒ６、Ｒ７とで所望の電圧Ｖｏに増幅
し、高入力インピーダンスのバッファアンプ２１により
電圧帰還をかけて負荷ＲＬに印加する電圧Ｖｏを定電圧
化する。
【０００５】また、アンプ２０から出力される電流Ｉｏ
は、直列に接続された電流検出抵抗Ｒ１、Ｒ２、Ｒ３、
Ｒ４を介して負荷ＲＬに流れる。
は、直列に接続された電流検出抵抗Ｒ１、Ｒ２、Ｒ３、
Ｒ４を介して負荷ＲＬに流れる。
【０００６】ここで、電流検出抵抗Ｒ１、Ｒ２、Ｒ３、
Ｒ４は、Ｒ１＞Ｒ２＞Ｒ３＞Ｒ４であり、アンプ２０側
が高抵抗で、負荷ＲＬ側が低抵抗となっている。
Ｒ４は、Ｒ１＞Ｒ２＞Ｒ３＞Ｒ４であり、アンプ２０側
が高抵抗で、負荷ＲＬ側が低抵抗となっている。
【０００７】そして、電流検出抵抗Ｒ１、Ｒ２、Ｒ３、
Ｒ４は、負荷ＲＬに流れる電流Ｉｏの大きさに応じて、
半導体スイッチＱ２１、Ｑ２２、Ｑ２３と、リレーＫ２
１、Ｋ２２とで、電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１
を切り換えている。
Ｒ４は、負荷ＲＬに流れる電流Ｉｏの大きさに応じて、
半導体スイッチＱ２１、Ｑ２２、Ｑ２３と、リレーＫ２
１、Ｋ２２とで、電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１
を切り換えている。
【０００８】また、電流検出抵抗間の電位差を差動アン
プ２２により差動増幅し、検出電流を電圧に変換して検
出電圧Ｖｍを得ている。
プ２２により差動増幅し、検出電流を電圧に変換して検
出電圧Ｖｍを得ている。
【０００９】そして、電流検出抵抗値は、半導体スイッ
チＱ２１がＯＮで、半導体スイッチＱ２２、Ｑ２３とリ
レーＫ２１、Ｋ２２とがＯＦＦのときの電流検出抵抗値
は、Ｒ２＋Ｒ３＋Ｒ４となる。
チＱ２１がＯＮで、半導体スイッチＱ２２、Ｑ２３とリ
レーＫ２１、Ｋ２２とがＯＦＦのときの電流検出抵抗値
は、Ｒ２＋Ｒ３＋Ｒ４となる。
【００１０】また、電流検出抵抗値は、半導体スイッチ
Ｑ２１、Ｑ２２とリレーＫ２１がＯＮで、半導体スイッ
チＱ２３とリレーＫ２２とがＯＦＦのときの電流検出抵
抗値は、Ｒ３＋Ｒ４となる。
Ｑ２１、Ｑ２２とリレーＫ２１がＯＮで、半導体スイッ
チＱ２３とリレーＫ２２とがＯＦＦのときの電流検出抵
抗値は、Ｒ３＋Ｒ４となる。
【００１１】そして、電流検出抵抗値は、半導体スイッ
チＱ２１、Ｑ２２、Ｑ２３とリレーＫ２１、Ｋ２２がＯ
Ｎのときの電流検出抵抗値は、Ｒ４となる。
チＱ２１、Ｑ２２、Ｑ２３とリレーＫ２１、Ｋ２２がＯ
Ｎのときの電流検出抵抗値は、Ｒ４となる。
【００１２】ところで、半導体スイッチＱ１２、Ｑ１３
と直列に挿入したリレーＫ２１とリレーＫ２２は、加算
した直列のＲ４＋Ｒ３＋Ｒ２＋Ｒ１が高抵抗となるため
に、半導体スイッチＱ２２、Ｑ２３にＭＯＳ−ＦＥＴを
使用した場合のリーク電流を防止するために挿入してい
る。
と直列に挿入したリレーＫ２１とリレーＫ２２は、加算
した直列のＲ４＋Ｒ３＋Ｒ２＋Ｒ１が高抵抗となるため
に、半導体スイッチＱ２２、Ｑ２３にＭＯＳ−ＦＥＴを
使用した場合のリーク電流を防止するために挿入してい
る。
【００１３】次に具体例で説明すると、電流検出抵抗Ｒ
４、Ｒ３、Ｒ２、Ｒ１をそれぞれ１Ω、９Ω、９０Ω、
０．９ｋΩとし、半導体スイッチＱ２１は切り換える電
流が小さいのでリーク電流の小さいＪ−ＦＥＴを、半導
体スイッチＱ２２、Ｑ２３は切り換える電流が大きいの
でＭＯＳ−ＦＥＴを使用する。
４、Ｒ３、Ｒ２、Ｒ１をそれぞれ１Ω、９Ω、９０Ω、
０．９ｋΩとし、半導体スイッチＱ２１は切り換える電
流が小さいのでリーク電流の小さいＪ−ＦＥＴを、半導
体スイッチＱ２２、Ｑ２３は切り換える電流が大きいの
でＭＯＳ−ＦＥＴを使用する。
【００１４】例えば、検出電圧が１Ｖの場合、半導体ス
イッチＱ２１のＪ−ＦＥＴのリーク電流は約１ｎＡで小
さいが、半導体スイッチＱ２２、Ｑ２３のＭＯＳ−ＦＥ
Ｔは約１μＡである。
イッチＱ２１のＪ−ＦＥＴのリーク電流は約１ｎＡで小
さいが、半導体スイッチＱ２２、Ｑ２３のＭＯＳ−ＦＥ
Ｔは約１μＡである。
【００１５】ここで、検出電圧が１Ｖのとき合成した直
列抵抗値は１ｋΩとなり、電流は１ｍＡ流れるので、半
導体スイッチＱ２１のＪ−ＦＥＴによる影響は無視で
き、リレーＫ２１とリレーＫ２２が無い場合、半導体ス
イッチＱ２２、Ｑ２３のＭＯＳ−ＦＥＴに流れる電流が
合計で２μＡあるので、約２ｍＶの電圧誤差となる。従
って、測定電圧を４デジットの１０００ｍＶで測定すれ
ば２デジットの誤差となる。
列抵抗値は１ｋΩとなり、電流は１ｍＡ流れるので、半
導体スイッチＱ２１のＪ−ＦＥＴによる影響は無視で
き、リレーＫ２１とリレーＫ２２が無い場合、半導体ス
イッチＱ２２、Ｑ２３のＭＯＳ−ＦＥＴに流れる電流が
合計で２μＡあるので、約２ｍＶの電圧誤差となる。従
って、測定電圧を４デジットの１０００ｍＶで測定すれ
ば２デジットの誤差となる。
【００１６】一方、リレーＫ２１とリレーＫ２２を挿入
することによるリーク電流はそれぞれ１００ｎＡ程度で
あるので、この２つのリレーを挿入することによる誤差
電圧は約０．２ｍＶになるので、測定電圧を４デジット
の１０００ｍＶで測定すれば０．２デジットの誤差とな
りリーク電流による誤差は無視できる。
することによるリーク電流はそれぞれ１００ｎＡ程度で
あるので、この２つのリレーを挿入することによる誤差
電圧は約０．２ｍＶになるので、測定電圧を４デジット
の１０００ｍＶで測定すれば０．２デジットの誤差とな
りリーク電流による誤差は無視できる。
【００１７】
【発明が解決しようとする課題】上記説明のように、電
流検出抵抗が高抵抗になったときは、半導体スイッチの
リーク防止用のリレーを直列に挿入する必要があるが、
そのため電流検出抵抗が多くなるとリレーも増加するこ
とになりコストが上昇し実用上の問題があった。そこ
で、本発明は、こうした問題に鑑みなされたもので、そ
の目的は、電流検出抵抗によるレンジ切り換えをするリ
ーク防止用のリレーを少なくした電流検出回路を提供す
ることを目的としている。
流検出抵抗が高抵抗になったときは、半導体スイッチの
リーク防止用のリレーを直列に挿入する必要があるが、
そのため電流検出抵抗が多くなるとリレーも増加するこ
とになりコストが上昇し実用上の問題があった。そこ
で、本発明は、こうした問題に鑑みなされたもので、そ
の目的は、電流検出抵抗によるレンジ切り換えをするリ
ーク防止用のリレーを少なくした電流検出回路を提供す
ることを目的としている。
【００１８】
【課題を解決する為の手段】即ち、上記目的を達成する
ためになされた請求項１に記載の発明は、アンプ２０の
出力と負荷ＲＬとの間に直列に接続した複数の電流検出
抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４) を流れる電流により発生
する電位差を検出し、前記負荷ＲＬに流れる電流を求め
る電流検出回路において、電流検出抵抗値がＲ４＜Ｒ３
＜Ｒ２＜Ｒ１のとき、高抵抗値の電流検出抵抗Ｒ１を負
荷ＲＬ側にして直列接続した前記複数の電流検出抵抗Ｒ
１、Ｒ2 、Ｒ3 、Ｒ4 と、前記電流検出抵抗Ｒ１と並列
に該電流検出抵抗Ｒ１をショートするスイッチ１１と、
前記電流検出抵抗Ｒ１、Ｒ２と並列に該電流検出抵抗Ｒ
１、Ｒ２をショートするスイッチ１２と、前記電流検出
抵抗Ｒ１、Ｒ２、Ｒ３と並列に該電流検出抵抗Ｒ１、Ｒ
２、Ｒ３をショートするスイッチ１３と、前記スイッチ
１２、１３の一端を共通にして、負荷ＲＬとの間に該ス
イッチ１２、１３のリーク電流を防止するリレーＫ１１
を設け、複数のスイッチ１２、１３を一つのリレーＫ１
１で開閉することによりリレーの必要数を削減したこと
を特徴とした電流検出回路を要旨としている。
ためになされた請求項１に記載の発明は、アンプ２０の
出力と負荷ＲＬとの間に直列に接続した複数の電流検出
抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４) を流れる電流により発生
する電位差を検出し、前記負荷ＲＬに流れる電流を求め
る電流検出回路において、電流検出抵抗値がＲ４＜Ｒ３
＜Ｒ２＜Ｒ１のとき、高抵抗値の電流検出抵抗Ｒ１を負
荷ＲＬ側にして直列接続した前記複数の電流検出抵抗Ｒ
１、Ｒ2 、Ｒ3 、Ｒ4 と、前記電流検出抵抗Ｒ１と並列
に該電流検出抵抗Ｒ１をショートするスイッチ１１と、
前記電流検出抵抗Ｒ１、Ｒ２と並列に該電流検出抵抗Ｒ
１、Ｒ２をショートするスイッチ１２と、前記電流検出
抵抗Ｒ１、Ｒ２、Ｒ３と並列に該電流検出抵抗Ｒ１、Ｒ
２、Ｒ３をショートするスイッチ１３と、前記スイッチ
１２、１３の一端を共通にして、負荷ＲＬとの間に該ス
イッチ１２、１３のリーク電流を防止するリレーＫ１１
を設け、複数のスイッチ１２、１３を一つのリレーＫ１
１で開閉することによりリレーの必要数を削減したこと
を特徴とした電流検出回路を要旨としている。
【００１９】そして、上記目的を達成するためになされ
た請求項２に記載の発明は、電流検出抵抗を５個以上と
した請求項１記載の電流検出回路を要旨としている。ま
た、上記目的を達成するためになされた請求項３に記載
の発明は、請求項１記載の電流検出回路を用いる電圧印
加電流測定回路を要旨としている。
た請求項２に記載の発明は、電流検出抵抗を５個以上と
した請求項１記載の電流検出回路を要旨としている。ま
た、上記目的を達成するためになされた請求項３に記載
の発明は、請求項１記載の電流検出回路を用いる電圧印
加電流測定回路を要旨としている。
【００２０】さらに、上記目的を達成するためになされ
た請求項４に記載の発明は、請求項１記載の電流検出回
路を用いる定電流源回路を要旨としている。
た請求項４に記載の発明は、請求項１記載の電流検出回
路を用いる定電流源回路を要旨としている。
【００２１】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００２２】
（実施例１）本発明の実施例１について、図１を参照し
て説明する。構成は、図１に示すように、基準電圧源１
０と、アンプ２０と、ゲインを決める抵抗Ｒ６、Ｒ７
と、バッファアンプ２１と、電流検出抵抗Ｒ１〜Ｒ４
と、半導体スイッチＱ１１，Ｑ１２，Ｑ１３と、リレー
Ｋ１１、差動アンプ２２と、電圧測定手段３０とで構成
している。この構成により負荷ＲＬに定電圧を印加し
て、負荷ＲＬに流れる電流を検出している。
て説明する。構成は、図１に示すように、基準電圧源１
０と、アンプ２０と、ゲインを決める抵抗Ｒ６、Ｒ７
と、バッファアンプ２１と、電流検出抵抗Ｒ１〜Ｒ４
と、半導体スイッチＱ１１，Ｑ１２，Ｑ１３と、リレー
Ｋ１１、差動アンプ２２と、電圧測定手段３０とで構成
している。この構成により負荷ＲＬに定電圧を印加し
て、負荷ＲＬに流れる電流を検出している。
【００２３】次に、電流検出回路の動作について説明す
る。基準電圧源１０の電圧Ｅは、アンプ２０と抵抗Ｒ
６、Ｒ７と、高入力インピーダンスのバッファアンプ２
１とで所望の定電圧Ｖｏに増幅して、負荷ＲＬに電圧を
印加される。アンプ２０から出力される電流Ｉｏは直列
に接続された電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１を介
して負荷ＲＬに流れる。
る。基準電圧源１０の電圧Ｅは、アンプ２０と抵抗Ｒ
６、Ｒ７と、高入力インピーダンスのバッファアンプ２
１とで所望の定電圧Ｖｏに増幅して、負荷ＲＬに電圧を
印加される。アンプ２０から出力される電流Ｉｏは直列
に接続された電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１を介
して負荷ＲＬに流れる。
【００２４】そして、負荷ＲＬに流れる電流Ｉｏは、そ
の電流の大きさに応じて半導体スイッチＱ１１，Ｑ１
２，Ｑ１３により電流検出抵抗Ｒ３、Ｒ２、Ｒ１をショ
ートして、各電流検出抵抗間の電位差を差動アンプ２２
により差動増幅し、検出電流を電圧に変換して検出電圧
Ｖｍが得られる。
の電流の大きさに応じて半導体スイッチＱ１１，Ｑ１
２，Ｑ１３により電流検出抵抗Ｒ３、Ｒ２、Ｒ１をショ
ートして、各電流検出抵抗間の電位差を差動アンプ２２
により差動増幅し、検出電流を電圧に変換して検出電圧
Ｖｍが得られる。
【００２５】また、電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ
１は、Ｒ４＜Ｒ３＜Ｒ２＜Ｒ１であり負荷側が、高抵抗
となっている。また、電流検出抵抗をショートする半導
体スイッチＱ１１，Ｑ１２，Ｑ１３との共通接続点も負
荷側とする。
１は、Ｒ４＜Ｒ３＜Ｒ２＜Ｒ１であり負荷側が、高抵抗
となっている。また、電流検出抵抗をショートする半導
体スイッチＱ１１，Ｑ１２，Ｑ１３との共通接続点も負
荷側とする。
【００２６】次に、リレーＫ１１をＯＮとして、半導体
スイッチＱ２１、Ｑ２２、Ｑ２３がＯＦＦのとき、電流
検出抵抗値は加算した直列のＲ４＋Ｒ３＋Ｒ２＋Ｒ１の
加算した抵抗値となり高抵抗値となる。
スイッチＱ２１、Ｑ２２、Ｑ２３がＯＦＦのとき、電流
検出抵抗値は加算した直列のＲ４＋Ｒ３＋Ｒ２＋Ｒ１の
加算した抵抗値となり高抵抗値となる。
【００２７】この場合、半導体スイッチＱ２２、Ｑ２３
のリーク電流により検出電圧に誤差を生じる。これを防
止するために、リレーＫ１１をＯＦＦとする。
のリーク電流により検出電圧に誤差を生じる。これを防
止するために、リレーＫ１１をＯＦＦとする。
【００２８】具体的には、電流検出抵抗Ｒ４、Ｒ３、Ｒ
２、Ｒ１をそれぞれ１Ω、９Ω、９０Ω、０．９ｋΩと
し、半導体スイッチＱ２１をＪ−ＦＥＴ、半導体スイッ
チＱ２２、Ｑ２３をＭＯＳ−ＦＥＴとする。
２、Ｒ１をそれぞれ１Ω、９Ω、９０Ω、０．９ｋΩと
し、半導体スイッチＱ２１をＪ−ＦＥＴ、半導体スイッ
チＱ２２、Ｑ２３をＭＯＳ−ＦＥＴとする。
【００２９】ところで、この実施例１の構成では、電流
検出用の抵抗が４つの場合で説明したが、測定レンジを
拡大して電流検出抵抗の数が増加した場合でも、追加す
るスイッチの一端を共通にすることでリレーは一つのＫ
1 のみで、リーク電流による誤差の防止ができる。
検出用の抵抗が４つの場合で説明したが、測定レンジを
拡大して電流検出抵抗の数が増加した場合でも、追加す
るスイッチの一端を共通にすることでリレーは一つのＫ
1 のみで、リーク電流による誤差の防止ができる。
【００３０】（実施例２）本発明の実施例２について、
図２を参照して説明する。構成は、図２に示すように、
基準電圧源１０と、アンプ２０と、ゲインを決める抵抗
Ｒ８、Ｒ９と、電流検出抵抗Ｒ１〜Ｒ４と、半導体スイ
ッチＱ１１，Ｑ１２，Ｑ１３と、リレーＫ１１、帰還ア
ンプ２３とで構成している。
図２を参照して説明する。構成は、図２に示すように、
基準電圧源１０と、アンプ２０と、ゲインを決める抵抗
Ｒ８、Ｒ９と、電流検出抵抗Ｒ１〜Ｒ４と、半導体スイ
ッチＱ１１，Ｑ１２，Ｑ１３と、リレーＫ１１、帰還ア
ンプ２３とで構成している。
【００３１】この構成により、アンプ２０で出力される
電流Ｉｏは、直列に接続された電流検出抵抗Ｒ４、Ｒ
３、Ｒ２、Ｒ１を介して負荷ＲＬに流れ、電流検出抵抗
に流れる電流による電位差を帰還アンプ２３と抵抗Ｒ９
でアンプ２０の入力に帰還して、基準電圧源１０の電圧
Ｅを電流源に変換するアンプ２０の電流出力Ｉｏの定電
流化をはかっている。
電流Ｉｏは、直列に接続された電流検出抵抗Ｒ４、Ｒ
３、Ｒ２、Ｒ１を介して負荷ＲＬに流れ、電流検出抵抗
に流れる電流による電位差を帰還アンプ２３と抵抗Ｒ９
でアンプ２０の入力に帰還して、基準電圧源１０の電圧
Ｅを電流源に変換するアンプ２０の電流出力Ｉｏの定電
流化をはかっている。
【００３２】また、負荷ＲＬに印加する定電流Ｉｏは電
流検出抵抗Ｒ１〜Ｒ４の合成抵抗を切り換えることによ
り変更できる。電流検出抵抗Ｒ１〜Ｒ４の合成抵抗を切
り換える電流検出回路の動作については実施例１と同じ
であるので説明を省略する。
流検出抵抗Ｒ１〜Ｒ４の合成抵抗を切り換えることによ
り変更できる。電流検出抵抗Ｒ１〜Ｒ４の合成抵抗を切
り換える電流検出回路の動作については実施例１と同じ
であるので説明を省略する。
【００３３】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
レンジ切り換えのリレーが削減できるので検出回路の信
頼性の向上と低価格な電流検出回路を得ることができ、
また実装スペースも小さくてすむ効果がある。
施され、以下に記載されるような効果を奏する。即ち、
レンジ切り換えのリレーが削減できるので検出回路の信
頼性の向上と低価格な電流検出回路を得ることができ、
また実装スペースも小さくてすむ効果がある。
【図１】本発明の電流検出回路と該電流検出回路を用い
た電圧印加電流測定回路である。
た電圧印加電流測定回路である。
【図２】本発明の電流検出回路を用いた定電流源回路で
ある。
ある。
【図３】従来の電流検出回路と該電流検出回路を用いた
電圧印加電流測定回路である。
電圧印加電流測定回路である。
１０ 基準電圧源 ２０ アンプ ２１ バッファアンプ ２２ 差動アンプ ２３ 帰還アンプ ３０ 電圧測定手段 Ｒ１、Ｒ２、Ｒ３、Ｒ４ 電流検出抵抗 Ｒ６、Ｒ７ 抵抗 ＲＬ 負荷 Ｑ１１、Ｑ１２、Ｑ１３、Ｑ２１、Ｑ２２、Ｑ２３ 半
導体スイッチ Ｋ１１、Ｋ２１、Ｋ２２ リレー
導体スイッチ Ｋ１１、Ｋ２１、Ｋ２２ リレー
Claims (4)
- 【請求項１】 アンプ（２０）の出力と負荷（ＲＬ）と
の間に直列に接続した複数の電流検出抵抗（Ｒ１、Ｒ
２、Ｒ３、Ｒ４) を流れる電流により発生する電位差を
検出し、前記負荷（ＲＬ）に流れる電流を求める電流検
出回路において、 抵抗値がＲ４＜Ｒ３＜Ｒ２＜Ｒ１のとき、高抵抗値の電
流検出抵抗（Ｒ１）を負荷（ＲＬ）側にして直列接続し
た前記複数の電流検出抵抗（Ｒ１、Ｒ2 、Ｒ3、Ｒ4 ）
と、 前記電流検出抵抗（Ｒ１）と並列に該電流検出抵抗（Ｒ
１）をショートするスイッチ（１１）と、 前記電流検出抵抗（Ｒ１、Ｒ２）と並列に該電流検出抵
抗（Ｒ１、Ｒ２）をショートするスイッチ（１２）と、 前記電流検出抵抗（Ｒ１、Ｒ２、Ｒ３）と並列に該電流
検出抵抗（Ｒ１、Ｒ２、Ｒ３）をショートするスイッチ
（１３）と、 前記スイッチ（１２、１３）の一端を共通にして、負荷
（ＲＬ）との間に該スイッチ（１２、１３）のリーク電
流を防止するリレー（Ｋ１１）を設け、 複数のスイッチ（１２、１３）を一つのリレー（Ｋ１
１）で開閉することによりリレーの必要数を削減したこ
とを特徴とした電流検出回路。 - 【請求項２】 電流検出抵抗を５個以上とした請求項１
記載の電流検出回路。 - 【請求項３】 請求項１または２記載の電流検出回路を
用いる電圧印加電流測定回路。 - 【請求項４】 請求項１または２記載の電流検出回路を
用いる定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18275796A JP3730323B2 (ja) | 1996-06-24 | 1996-06-24 | 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18275796A JP3730323B2 (ja) | 1996-06-24 | 1996-06-24 | 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1010162A true JPH1010162A (ja) | 1998-01-16 |
| JP3730323B2 JP3730323B2 (ja) | 2006-01-05 |
Family
ID=16123909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18275796A Expired - Fee Related JP3730323B2 (ja) | 1996-06-24 | 1996-06-24 | 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730323B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352193B2 (en) | 2002-12-11 | 2008-04-01 | Advantest Corporation | Voltage-impressed current measuring apparatus and current buffers with switches used therefor |
| JP2011043434A (ja) * | 2009-08-21 | 2011-03-03 | Keithley Instruments Inc | アクティブオートレンジ電流検知回路 |
| JP2014216756A (ja) * | 2013-04-24 | 2014-11-17 | ニチコン株式会社 | 過電流検出装置 |
-
1996
- 1996-06-24 JP JP18275796A patent/JP3730323B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352193B2 (en) | 2002-12-11 | 2008-04-01 | Advantest Corporation | Voltage-impressed current measuring apparatus and current buffers with switches used therefor |
| JP2011043434A (ja) * | 2009-08-21 | 2011-03-03 | Keithley Instruments Inc | アクティブオートレンジ電流検知回路 |
| JP2014216756A (ja) * | 2013-04-24 | 2014-11-17 | ニチコン株式会社 | 過電流検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3730323B2 (ja) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04351969A (ja) | 電流測定回路 | |
| KR960006252A (ko) | 차동증폭기 동상모드 이상 정정방법 | |
| JPH1010162A (ja) | 電流検出回路並びに該回路を用いる電圧印加電流測定回路及び定電流源回路 | |
| JP2862296B2 (ja) | 電圧印加電流測定装置及び電流印加電圧測定装置 | |
| US4896118A (en) | Variable gain current-to-voltage amplifier with gain independent test mode operation | |
| US4800749A (en) | Transducer calibration circuit | |
| US6825717B2 (en) | Feedback network and amplifier and/or converter circuit with a feedback network | |
| JPH0749423Y2 (ja) | 導電率測定検出回路 | |
| JPH0690234B2 (ja) | 微小電流測定回路 | |
| JPH0546341Y2 (ja) | ||
| KR840008728A (ko) | 에미터 플로워형 sepp 회로 | |
| US5621350A (en) | Circuit for amplifying a weak dircet voltage signal | |
| JP4516177B2 (ja) | 可変利得増幅回路 | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| JPH11281677A (ja) | 電流測定装置 | |
| JPH09162698A (ja) | インピーダンス変換回路 | |
| US20050280448A1 (en) | Circuit arrangement for selective generation of an analog current output value or an analog voltage output value | |
| JP2968380B2 (ja) | 入力測定装置 | |
| JPH0545984Y2 (ja) | ||
| JPS641648Y2 (ja) | ||
| JPH0427214Y2 (ja) | ||
| JPH02253708A (ja) | 演算増幅器 | |
| JPS62168403A (ja) | 差動電流源 | |
| SU1185271A1 (ru) | Устройство дл измерени коэффициента передачи повторител тока | |
| JPH08288745A (ja) | 検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051006 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |