JP4488553B2 - 波形取得方法及びこの方法を用いて動作する波形取得装置 - Google Patents
波形取得方法及びこの方法を用いて動作する波形取得装置 Download PDFInfo
- Publication number
- JP4488553B2 JP4488553B2 JP20024799A JP20024799A JP4488553B2 JP 4488553 B2 JP4488553 B2 JP 4488553B2 JP 20024799 A JP20024799 A JP 20024799A JP 20024799 A JP20024799 A JP 20024799A JP 4488553 B2 JP4488553 B2 JP 4488553B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- waveform acquisition
- power supply
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
この発明は各種のアナログ波形を出力するICの機能を試験するIC試験装置に適用して好適な波形取得方法及びこの波形取得方法を用いて動作する波形取得装置に関する。
【0002】
【従来の技術】
ICの品種にはメモリのようなデジタル回路のみで構成されるICと、デジタル回路とアナログ回路が混在するICと、アナログ回路のみで構成されるIC等が存在する。
図8は何れの品種のICでも試験することができるIC試験装置の概要を示す。図中TESはIC試験装置の全体を、またDUTは被試験デバイスを示す。IC試験装置TESはデジタル回路の機能を試験するデジタル回路試験部100と、被試験デバイスDUTの各端子の直流特性が予定した特性を満たすか否かを試験する直流試験部200と、アナログ回路を試験するアナログ回路試験部300とによって構成される。
【0003】
デジタル回路試験部100はパターン発生器101と、タイミング発生器102と、デジタル信号発生器103と、ドライバ104とを具備し、ドライバ104から被試験デバイスDUTに試験パターン信号を印加する。
被試験デバイスDUTから出力される応答信号はコンパレータ105でH論理の電圧及びL論理の電圧が規定の電圧を具備しているか否かを判定して取込み、この取り込んだデジタル信号をデジタル比較器106で基準値と比較し、その比較結果に不一致が検出されるごとに、その不一致を発生したメモリセルのアドレスに不良を表す信号をフェイルメモリ107に記憶させる。フェイルメモリ107に記憶したフェイルデータに従って不良の救済が可能か否か等を解析する。
【0004】
直流試験部200はデバイス電源201と、電圧印加−電流測定手段202と、電流印加−電圧測定手段203とを有し、被試験デバイスDUTの各端子から所定の電流を取り出すことができるか、或いは所定の電流が流れている状態で予定した電圧を出力するか否か等を試験する。
アナログ回路試験部300はクロック信号発生器301と、イベント発生器302と、波形発生装置303と、波形取得装置304と、波形診断回路305とを具備し、波形発生装置303から出力した各種のアナログ波形を被試験デバイスDUTに印加し、その応答出力を波形取得装置304で取得する。波形取得装置304にはAD変換器と波形メモリ(図9または図10参照)とが設けられ、被試験デバイスDUTから取得した信号の波形データを診断回路305に転送し、波形データを解析してアナログ回路が正常に動作しているか否かを診断する。
【0005】
この発明は、このようにIC試験装置TESに搭載された波形取得装置304の改良を提案するものである。
図9及び図10に従来の波形取得装置304の概略の構成を示す。波形取得装置には被試験ICの出力の形式によって片極性入力型と、差動入力型(又は平衡入力型)とがある。図9は片極性入力型の波形取得装置の構成を示す。A1は入力増幅器を示し、この入力増幅器A1に被試験デバイスDUTから取得すべきアナログ信号が入力される。
【0006】
入力増幅器A1の出力信号は差動増幅器A3のこの例では反転入力端子に与えられ、差動増幅器A3で他方の入力端子に接続した減算手段304Aから与えられる電圧VDCを入力信号Vinから減算し、入力信号Vinに重畳したオフセット電圧VOFF を除去して出力し、可変利得増幅器A4には共通電位を振幅の中心とする交流信号VACを取得し、この交流信号VACをAD変換器304Bに入力し、そのAD変換された波形データを波形メモリ304Cに記憶して波形データの取得が完了する。なお、可変利得増幅器A4はAD変換器304BにAD変換に最適な振幅の信号を与えるために設けられている。
【0007】
差動入力型の波形取得装置304は図10に示すように、正相入力端子PTと逆相入力端子NTとを有し、これら正相入力端子PTと逆相入力端子NTに入力増幅器A1とA2の各入力端子が接続される。入力増幅器A1とA2の各出力端子は差動増幅器A3の各入力端子に接続され、差動増幅器A3の両入力端子に差動的に変化する入力信号+Vin,−Vinを印加する。
【0008】
この場合も減算手段304Aから電圧VDCを一方の入力端子に印加し、入力信号Vinからオフセット電圧VOFF を除去する構成とされ、可変利得増幅器A4にはゼロ電位をゼロクロス点とする交流信号VACを取得し、AD変換器304Bにアナログ波形を入力している。
被試験デバイスDUTから出力される信号の形態としては図11に示すようにオフセット電圧VOFF にアナログの信号Vinが重畳して出力される形態が多い。差動型の出力の場合も正相入力端子PT側だけが脈動する状態と、その逆の状態の単相モードと、正相入力端子PTと逆相入力端子NTが互いに逆向きに脈動する差動モードとが存在する。何れの場合も、差動増幅器A3の出力側にはAD変換器304BのAD変換動作範囲の中心値をゼロクロス点として変動する信号に整形してAD変換器304Bに入力している。
【0009】
【発明が解決しようとする課題】
上述したように被試験デバイスDUTが出力する信号には一般にオフセット電圧が重畳している場合が多い。このため、大きいオフセット電圧が重畳したアナログ信号が入力された場合、入力増幅器A1またはA1とA2は入力信号の脈動部分が入力電圧範囲の上限または下限に達し、脈動信号の一部がクリップされてしまうおそれがある。
【0010】
この様子を図11に示す。図11では単相モードを示す。つまり、図10に示す差動入力型の場合には、逆相入力端子NTが一定電圧OVに固定され、正相入力端子PT側が脈動する状態またはその逆の状態を示す。この場合、オフセット電圧VOFF が大きいため、アナログ信号Vinのこの例では正側の波形が正電源電圧+Vに達して正極性側の波形の一部がクリップされてしまう場合を示す。
【0011】
この欠点を解消するには、入力増幅器A1とA2の電源電圧+Vと−Vを大きい電圧に設定し、入力増幅器A1とA2の動作範囲を広く採れば済む。
しかしながら、入力増幅器は素子によって決まる定格の電源電圧範囲が存在するために、性能との兼ね合いにより供給電源電圧の値は制限を受ける。また、電源電圧範囲を広く設計することができた場合でも、入力増幅器A1とA2における電力消費量が増大する欠点が発生する。また電力消費量の増大に伴って発熱量も多くなり周囲の温度を上昇させてしまう不都合がある。
【0012】
この発明の目的は、入力増幅器の定格供給電源電圧の制限を越えて、高いオフセット電圧に重畳したアナログ信号も波形を歪ませることなく取得することができる波形取得方法及びこの波形取得方法を適用して動作する波形取得装置を提案しようとするものである。
【0013】
【課題を解決するための手段】
この発明の請求項1では、正または負の任意の電圧値を持つオフセット電圧に重畳したアナログ信号を入力増幅器を通じて取り込む波形取得装置において、
入力増幅器に与える電源電圧をオフセット電圧に対応させてシフトさせ、入力増幅器の動作範囲の中心をオフセット電圧に近づけてアナログ信号を取得することを特徴とする波形取得方法を提案するものである。
【0014】
この発明の請求項2では請求項1で提案した波形取得方法において、入力増幅器の出力側にアナログ減算器を設け、このアナログ減算器により入力増幅器を通じて取得したアナログ信号に重畳するオフセット電圧を除去することを特徴とする波形取得方法を提案する。
この発明の請求項3では取得すべきアナログ信号が入力端子に入力される入力増幅器と、
この入力増幅器の正及び負の電源電圧供給路に設けた一対の電圧加算器と、
この一対の電圧加算器に入力されるアナログ信号に重畳するオフセット電圧に対応した電圧を印加し、入力増幅器の動作範囲の中心をオフセット電圧に近づける制御を行う可変電圧源と、
によって構成した波形取得装置を提案する。
【0015】
この発明の請求項4では正相入力端子及び逆相入力端子と、
これら正相入力端子と逆相入力端子の双方に入力される信号がそれぞれ入力される一対の入力増幅器と、
これら一対の入力増幅器の出力が入力される差動増幅器と、
一対の入力増幅の各電源電圧供給路に設けられた電圧加算器と、
この電圧加算器にシフト電圧を与える可変電圧源と、
によって構成した波形取得装置を提案する。
【0016】
この発明の請求項5では請求項4で提案した波形取得装置において、一方の入力増幅器の電源供給路に設けた電圧加算器と、他方の入力増幅器の電源供給路に設けた電圧加算器のそれぞれに別々にシフト電圧を印加する可変電圧源を設けた構成とした波形取得装置を提案する。
この発明の請求項6では請求項4で提案した波形取得装置において、一方の入力増幅器の正及び負の電源供給路に設けた電圧加算器に可変電圧源からシフト電圧を印加する状態と双方の入力増幅器の電源供給路に設けた電圧加算器に、可変電圧源からシフト電圧を印加する状態に切り替わるスイッチを設けた構成とした波形取得装置を提案するものである。
【0017】
この発明の請求項7では請求項3乃至6で提案した波形取得装置の何れかにおいて、入力増幅器の出力側にアナログ減算器を設け、このアナログ減算器によりオフセット電圧を除去し、所望の電圧を中心に変化するアナログ信号として取得する構成とした波形取得装置を提案する。
この発明の請求項8では請求項7で提案した波形取得装置において、所望の電圧を中心に変化するアナログ信号をAD変換器に入力し、AD変換したアナログ信号をメモリに記憶させる波形取得装置を提案する。
【0018】
【作 用】
この発明による波形取得方法によれば、入力増幅器に印加する電源電圧の絶対値は小さくても正及び負の電源電圧をオフッセト電圧の極性に従って、同一方向にシフトさせ、入力増幅器の動作範囲の中心をオフセット電圧に近づけるから、入力増幅器の動作範囲が狭くてもアナログ信号の振幅の一部が入力増幅器の動作範囲より外れてクリップされるおそれはない。
【0019】
従って、入力増幅器の電源電圧範囲は狭いままでよく、電力消費量を少なく抑えたまま、高い値のオフセット電圧に重畳したアナログ信号でも波形をクリップさせることなく取得できる利点が得られる。
また請求項3以下で請求する波形取得装置も請求項1で提案した波形取得方法を適用して動作するものであるから、請求項1と同様の作用効果が得られる。
【0020】
【発明の実施の形態】
図1にこの発明による波形取得方法を適用して動作する波形取得装置の実施例を示す。図9及び図10と対応する部分には同一符号を付して示すが、この実施例では片極性の入力形式の波形取得装置にこの発明を適用した場合を示す。
この発明では、入力増幅器A1の正及び負の電源供給路に電圧加算器VADD1とVADD2を接続し、この電圧加算器VADD1とVADD2において、可変電圧源304Dから供給するシフト電圧VSFT を加算し、入力増幅器A1の動作範囲をシフトさせることができる構成とした点を特徴とするものである。
【0021】
図1に示す実施例では、元々入力増幅器A1に+5Vと−5Vの電源電圧を与えて動作させる構成とした場合を示す。+5Vと−5Vの電源電圧供給路に電圧加算器VADD1とVADD2を接続し、この電圧が加算器VADD1とVADD2において、+5Vと−5Vに可変電圧源304Dから与えられるシフト電圧VSFT を加算し、+5V+VSFT と−5V+VSFT を得る。
【0022】
可変電圧源304Dから出力されるシフト電圧VSFT は取得すべきアナログ信号Vinに重畳するオフセット電圧VOFF にほぼ等しい電圧に選定すればよい。図2にその様子を示す。図2に示す例では±3Vの振幅を持つアナログ信号Vinに+3Vのオフセット電圧VOFF が重畳している場合を示す。オフセット電圧VOFF =3Vが重畳していることにより、シフト電圧VSFT が無い場合はアナログ信号Vinは正側の+5V以上の波形はクリップされる。
【0023】
これに対し電圧加算器VADD1とVADD2にシフト電圧VSFT ≒3Vを印加し、電源電圧+5Vと−5Vに+3Vを加えると、入力増幅器A1の電源電圧は正側が+8V,負側が−2Vとなり、アナログ信号Vinはクリップされることなく入力増幅器A1で増幅されて出力される。
入力増幅器A1で増幅されたアナログ信号Vinは差動増幅器A3の反転入力端子に供給される。差動増幅器A3の非反転入力端子には減算手段304Aが接続され、この減算手段304Aからオフセット電圧VOFF =3Vにほぼ等しい電圧VDCを入力することにより差動増幅器A3の出力側にはオフセット電圧VOFF が除去されて共通電位0を中心に変動する図2Bに示す交流信号VACが得られる。
【0024】
この交流信号VACを増幅器A4で適当な振幅に増幅し、AD変換器304BでAD変換して波形メモリ304Cに記憶する。図2Aに示したようにシフト電圧VSFT をオフセット電圧VOFF に近い値に選定することにより、動作範囲がオフセット電圧VOFF で偏倚される側に遷移するから、入力されたアナログ信号Vinは入力増幅器A1の電源電圧+5V及び−5Vに制限されることなく、入力増幅器A1でクリップされることなく増幅され、減算手段304Aでオフセット電圧VOFF を除去し、可変利得増幅器A4に入力することができる。
【0025】
シフト電圧VSFT を与えても入力増幅器A1に印加される電源電圧はこの例では10Vで不変である。従って、入力増幅器A1の消費電力は増加することはない。
図3はこの発明を差動入力型の波形取得装置に適用した場合を示す。つまり、この実施例では図10に示した差動入力型の波形取得装置にこの発明を適用した場合を示す。従って、入力増幅器A1とA2を具備し、これら入力増幅器A1とA2の出力がそれぞれ差動増幅器A3の反転入力端子と非反転入力端子に入力される。
【0026】
入力増幅器A1の電源電圧供給路には図1と同様に電圧加算器VADD1とVADD2とを接続すると共に、入力増幅器A2の電源電圧供給路には電圧加算器VADD3とVADD4を接続し、これら電圧加算器VADD1とVADD2及びVADD3とVADD4にはそれぞれ別個に設けた可変電圧源304D−1と304D−2からシフト電圧VSFT1とVSFT2を印加する構成とした場合を示す。
【0027】
図3に示した実施例によれば、正相入力端子PT及び逆相入力端子NTの何れかに入力されるアナログ信号Vin1 及びVin2 に異なる値、及び異なる極性のオフセット電圧VOFF1及びVOFF2が重畳し、クリップ動作が発生しても、これらオフセット電圧VOFF1及びVOFF2のそれぞれにほぼ等しいシフト電圧VSFT1及びVSFT2を電圧加算回器VADD1とVADD2及びVADD3とVADD4に与えることにより、図2の説明から明らかなように入力増幅器A1とA2の動作範囲が移動し、クリップ動作を解除することができる。
【0028】
図4はこの発明の更に他の実施例を示す。この実施例では入力増幅器はA1とA2の双方で同一極性側でクリップ動作が発生する場合か、または何れか一方の入力増幅器がクリップ動作した場合にそのクリップ動作を解除できる構成とした場合を示す。
つまり、可変電圧源304Dの出力側にスイッチSW1とSW2を設け、このスイッチSW1とSW2を選択的にオンの状態に制御して電圧加算器VADD1,VADD2とVADD3,VADD4の何れか一方、または双方にシフト電圧VSFT を印加する構成とした場合を示す。
【0029】
従って何れの入力増幅器A1とA2が例えば正極性側でクリップ動作した場合はスイッチSW1,SW2をオンに設定し、電圧加算器VADD1とVADD2,VADD3とVADD4に正極性のシフト電圧VSFT を印加し、入力増幅器A1とA2の動作範囲を正極性の方向に移動させれば、そのクリップ動作を解除することができる。
【0030】
また入力増幅器A2だけが負極性の方向でクリップ動作している場合はスイッチSW2だけをオンに設定し、この場合には電圧加算器VADD3とVADD4に負極性の、つまり負のオッセット電圧に近い値を持つシフト電圧を印加すれば入力増幅器A2のクリップ動作を解除することができる。
図5は電圧加算器VADD1〜VADD4の具体的な回路構成例を示す。各電圧加算器VADD1〜VADD4は定電流回路Iと、定電圧発生素子DZと、増幅器A5とによって構成することができる。
【0031】
定電流回路Iと定電圧発生素子DZとの接続点に入力増幅器A1及びA2に与えるべき電源電圧、例えば+5V及び−5Vが発生する。この電源電圧+5V及び−5Vが増幅器A5を通じて入力増幅器A1とA2の正側と負側の電源供給端子に供給される。
A6とA7は可変電圧源304Dが出力するシフト電圧VSFT を各電圧加算器VADD1〜VADD4に印加するバッファ増幅器として動作する。バッファ増幅器A6とA7は定電圧発生素子DZの接続中点にシフト電圧VSFT を印加する。このシフト電圧VSFT の印加によって定電圧発生素子DZの接続中点及び定電流回路Iと定電圧発生素子DZとの接続点の電圧もシフト電圧VSFT に従って変化し、増幅器A5の出力電圧は例えば+5V+VSFT 及び−5V+VSFT にシフトする。
【0032】
バッファ増幅器A6とA7の入力側にスイッチSW1とSW2を設け、シフト動作を必要としない側のバッファ増幅器A6とA7に接続されているスイッチSW1またはSW2をオンに設定すれば、バッファ増幅器A6とA7の何れか一方または双方の出力をOVに維持させることができる。
上述した実施例では、入力増幅器A1とA2は全て正電源と負電源が与えられて動作する2電源型の増幅器を用いた場合を説明したが、主に大きく発生するオフセット電圧VOFF の極性が正極性または負極性の何れか一方に決まっている場合には、図6及び図7に示すように単一電源型の増幅器を用いてこの発明による波形取得方法を実施することができることは容易に理解できよう。
【0033】
【発明の効果】
以上説明したように、この発明によれば入力信号に重畳されてオフセット電圧VOFF により入力増幅器A1またはA2或いは双方において、入力信号の振幅範囲が動作範囲より外れてクリップ動作が発生しても、入力増幅器A1とA2の電源電圧をそのオフセット電圧の方向にシフトさせる波形取得方法を採ったから、電源電圧の範囲(電位差)を拡大しなくてもクリップ動作を解除することができる。
【0034】
従って、この発明の信号取得方法によれば、入力増幅器A1とA2の供給電源電圧は低電圧のままに、消費電力を増すことなく、オフセット電圧によって広い範囲に変動する入力信号をクリップさせることなく、波形メモリ304Cに取り込むことができる利点が得られ、その効果は実用に供してすこぶる大である。
また図3に示した波形取得装置によれば、正相側と逆相側に重畳するオフセット電圧の値が相互に異なっても、また極性が異なる場合でも、入力信号の振幅の中心値を入力増幅器の動作範囲のほぼ中心に設定することができる。この結果、オフセット電圧が全く異なる場合でも、確実にクリップ動作を除去することができる利点が得られる。
【0035】
また図4に示す実施例によれれば、被試験デバイスDUTが出力する信号に重畳するオフセット電圧VOFF が予め正相側及び逆相側の何れでも同極性である場合には有利であり、可変電圧源304Dが1個で済むため、低コストで作ることができる製造上の利点が得られる。
【図面の簡単な説明】
【図1】この発明による波形取得方法とこの波形取得方法を利用して動作する波形取得装置の一実施例を説明するためのブロック図。
【図2】この発明による波形取得方法を説明するための波形図。
【図3】この発明による波形取得装置の変形実施例を説明するためブロック図。
【図4】この発明による波形取得装置の他の変形実施例を説明するためブロック図。
【図5】この発明で用いた電圧加算器の具体的実施例を説明するための接続図。
【図6】この発明の要部の変形実施例を説明するための接続図。
【図7】図6と同様の接続図。
【図8】IC試験装置の概要を説明するためのブロック図。
【図9】図8に示したIC試験装置に用いられる波形取得装置の構成及び動作を説明するためのブロック図。
【図10】従来の波形取得装置の他の例を説明するためのブロック図。
【図11】図9及び図10に示した従来の波形取得装置の欠点を説明するための波形図。
【符号の説明】
304 波形取得装置
A1,A2 入力増幅器
A3 差動増幅器
A4 可変利得増幅器
304A 減算手段
304B AD変換器
304C 波形メモリ
304D 可変電圧源
VADD1〜VADD4 電圧加算器
Claims (6)
- 正または負の任意の電圧値を持つオフセット電圧に重畳したアナログ信号を入力増幅器を通じて取り込む波形取得方法において、
正側及び負側の電源電圧のそれぞれに上記オフセット電圧に対応した電圧を加算した電源電圧を上記入力増幅器に与え、上記入力増幅器の動作範囲の中心を上記オフセット電圧に近づけて上記アナログ信号を取得し、
上記入力増幅器の出力側にアナログ減算器を設け、このアナログ減算器により上記入力増幅器を通じて取得した入力信号に重畳するオフセット電圧を除去することを特徴とする波形取得方法。 - A.取得すべき信号が入力端子に入力される入力増幅器と、
B.この入力増幅器の正側及び負側の電源電圧供給路に設けた一対の電圧加算器と、
C.この一対の電圧加算器のそれぞれに上記入力増幅器に入力されるアナログ信号に重畳するオフセット電圧に対応した電圧を印加し、上記入力増幅器の動作範囲の中心を上記オフセット電圧に近づける制御を行う可変電圧源と、
D.上記入力増幅器の出力側に設け、上記オフセット電圧を除去して所望の電圧を中心に変化する入力信号を取得するアナログ減算器とを具備することを特徴とする波形取得装置。 - A.正相入力端子及び逆相入力端子と、
B.これら正相入力端子と逆相入力端子の双方に入力される信号がそれぞれ入力される一対の入力増幅器と、
C.上記それぞれの入力増幅器の出力側に設け、上記オフセット電圧を除去して所望の電圧を中心に変化する入力信号を取得する1つのアナログ減算器と、
D.上記一対の入力増幅器の各正側及び負側の電源電圧供給路に設けられた電圧加算器と、
E.この電圧加算器にシフト電圧を与える可変電圧源と、
によって構成したことを特徴とする波形取得装置。 - 請求項3記載の波形取得装置において、上記一方の入力増幅器の電源供給路に設けた電圧加算器と、他方の入力増幅器の電源供給路に設けた電圧加算器のそれぞれに別々にシフト電圧を印加する可変電圧源を設けた構成としたことを特徴とする波形取得装置。
- 請求項3記載の波形取得装置において、上記一方の入力増幅器の正側及び負側の電源供給路に設けた電圧加算器に、上記可変電圧源からシフト電圧を印加する状態と双方の入力増幅器の電源供給路に設けた電圧加算器に、上記可変電圧源からシフト電圧を印加する状態に切り替わる切替スイッチを設けた構成としたことを特徴とする波形取得装置。
- 請求項2乃至5記載の波形取得装置の何れかにおいて、上記所望の電圧を中心に変化する入力信号をAD変換器に入力し、AD変換した入力信号をメモリに記憶させる構成としたことを特徴とする波形取得装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20024799A JP4488553B2 (ja) | 1999-07-14 | 1999-07-14 | 波形取得方法及びこの方法を用いて動作する波形取得装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20024799A JP4488553B2 (ja) | 1999-07-14 | 1999-07-14 | 波形取得方法及びこの方法を用いて動作する波形取得装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001027651A JP2001027651A (ja) | 2001-01-30 |
JP4488553B2 true JP4488553B2 (ja) | 2010-06-23 |
Family
ID=16421236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20024799A Expired - Fee Related JP4488553B2 (ja) | 1999-07-14 | 1999-07-14 | 波形取得方法及びこの方法を用いて動作する波形取得装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4488553B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4596264B2 (ja) * | 2005-10-11 | 2010-12-08 | 横河電機株式会社 | Icテスタ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0235899B1 (en) * | 1986-03-03 | 1993-03-31 | Tektronix, Inc. | Predictive time base control circuit for a waveform sampling system |
JPH0245767A (ja) * | 1988-06-30 | 1990-02-15 | Tektronix Inc | デジタル・オシロスコープの自動調整方法 |
JP2924373B2 (ja) * | 1990-11-02 | 1999-07-26 | 日本電気株式会社 | A/d変換回路 |
JPH05281301A (ja) * | 1992-03-30 | 1993-10-29 | Ando Electric Co Ltd | オフセット電圧を加減算するicテスタ |
JPH0694797A (ja) * | 1992-09-11 | 1994-04-08 | Nec Yamagata Ltd | Icテストシステム |
US5428626A (en) * | 1993-10-18 | 1995-06-27 | Tektronix, Inc. | Timing analyzer for embedded testing |
JP3331109B2 (ja) * | 1996-01-23 | 2002-10-07 | 株式会社アドバンテスト | 半導体試験装置の比較器 |
-
1999
- 1999-07-14 JP JP20024799A patent/JP4488553B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001027651A (ja) | 2001-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101919256B1 (ko) | 전류 측정 동안 참조 전류에 의한 전류 센서들의 캘리브레이션 | |
JP6363822B2 (ja) | 信号処理回路、およびレゾルバデジタルコンバータ | |
CN105823918B (zh) | 霍尔元件驱动电路、传感器电路、及电流测定装置 | |
JP4152676B2 (ja) | 差動電圧測定装置、半導体試験装置 | |
JP3392029B2 (ja) | Icテスタの電圧印加電流測定回路 | |
JP4488553B2 (ja) | 波形取得方法及びこの方法を用いて動作する波形取得装置 | |
JP2004340782A (ja) | 磁界センサ | |
JPH057582Y2 (ja) | ||
JP2008086103A (ja) | モータ駆動電流検出回路 | |
JP4720696B2 (ja) | 信号測定装置 | |
JP4242800B2 (ja) | センサ回路 | |
JP6505297B2 (ja) | マルチパスネステッドミラー増幅回路 | |
JP5457990B2 (ja) | スイッチトキャパシタ回路 | |
JP2008232636A (ja) | 電圧印加電流測定回路 | |
JP2010096606A (ja) | 電圧印加電流測定回路とそれを用いた半導体試験装置 | |
JP4985972B2 (ja) | 増幅器 | |
JP4040908B2 (ja) | インピーダンス測定装置 | |
JP4023085B2 (ja) | Icテスタ | |
JP3433568B2 (ja) | 終端回路 | |
JP2009287956A (ja) | 半導体試験装置 | |
JP7491879B2 (ja) | 電流センサ | |
JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
JP2007333536A (ja) | 差動信号出力回路のdc特性テスト回路 | |
JP2794050B2 (ja) | Ad変換器試験装置 | |
JP3003282B2 (ja) | 回路検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |