JP2012133585A - 回路装置、モニタ装置およびモニタ方法 - Google Patents

Abstract

【課題】回路装置の端子数を増加させることなく、豊富なモニタ情報を出力させる。
【解決手段】単一又は複数の機能部（機能ブロック３１、３２、３３、３４）と、端子（５４、６４、７４）を備える。端子（５４、６４、７４）は前記機能部の出力信号及びモニタ信号の出力に共用される。出力手段（データ生成部３８１４）は、第１の動作モード（通常モード）又は第２の動作モード（評価・デバッグモード）に切り替えられ、前記第１の動作モードでは前記端子に前記出力信号を出力し、前記第２の動作モードでは前記端子に前記モニタ信号のみ又は前記出力信号及び前記モニタ信号の双方を出力する。
【選択図】図１

Description

本発明は、ＬＳＩ（Large Scale Integration circuit ：大規模集積回路）等の回路装置の動作や出力をモニタする技術に関する。

複数の回路素子や、単一または複数の機能部を備えた回路装置としてたとえば、ＬＳＩの実現には、その評価、デバッグ、解析等の処理が行われる。この処理には、ＬＳＩの動作状態を表す信号が用いられる。そのため、ＬＳＩにはモニタ信号を出力させる専用のモニタ端子が備えられている。ＬＳＩで異常状態を生じた際には、モニタ端子からモニタ信号としてＬＳＩの内部信号を出力させている。

このモニタ信号について、ＬＳＩの複数の内部信号の中から任意に選択された内部信号を組み合わせてモニタ信号とするもの（たとえば、特許文献１）や、内部信号を内部メモリへ保存した後、モニタ端子から出力させるもの（特許文献２）が知られている。ＬＳＩ内部に内部信号を保存することは、メモリが必要であるし、ＬＳＩ動作に対してリアルタイム性が損なわれる。

特開２００８−２２５８０４号公報 特開２００４−３２７０１５号公報

ところで、モニタ端子はモニタ信号の専用端子であるから、ＬＳＩが持つ本来の機能には無関係である。ＬＳＩは、実装される機能でサイズが決定され、その端子数に上限値がある。このため、モニタ端子に使用可能な端子数も制限を受ける。しかし、評価やデバッグ、解析等の精度を上げるには、豊富なデバッグ情報を得ることが重要である。モニタ端子を制限すれば、モニタ信号が制限され、精度の高い情報の収集に支障を来すことになる。

しかしながら、ＬＳＩはより多機能化されており、この多機能化が回路構成をより複雑化させている。このため、評価、デバッグ、解析等を効率的に行うには、一度により多くの内部信号をリアルタイムでモニタしなければならない。

そこで、本開示の回路装置、モニタ装置およびモニタ方法の目的は、上記課題に鑑み、回路装置の端子数を増加させることなく、豊富なモニタ情報を出力させることにある。

上記目的を達成するため、本開示の回路装置、モニタ装置およびモニタ方法の一側面では、単一または複数の機能部と、端子を備える。端子は前記機能部の出力信号およびモニタ信号の出力に共用される。第１の動作モードまたは第２の動作モードに切り替えられる。前記第１の動作モードでは前記端子に前記出力信号を出力し、前記第２の動作モードでは前記端子に前記モニタ信号のみまたは前記出力信号および前記モニタ信号の双方を出力する。

本開示の回路装置、モニタ装置またはモニタ方法によれば、次の何れかの効果が得られる。

(1) 回路装置が通常出力に用いられる端子をモニタ出力に共用するので、豊富なモニタ情報を取得することができる。

(2) 回路装置が通常出力に用いられる端子をモニタ出力に共用するので、モニタ出力のための専用のモニタ端子を増加させることがない。

(3) 端子数を増加することなく、豊富なデバッグ情報を得ることができ、回路装置の評価やデバッグ、解析等の精度を高めることができる。

そして、本発明の他の目的、特徴および利点は、添付図面および各実施の形態を参照することにより、一層明確になるであろう。

第１の実施の形態に係る回路装置を示す図である。 モニタ出力動作の処理手順を示すフローチャートである。 第２の実施の形態に係るＬＳＩを示す図である。 ＬＳＩの機能ブロックの構成例を示す図である。 ＬＳＩ評価装置の一例を示す図である。 通常モードを示すタイミングチャートである。 評価・デバッグモードを示すタイミングチャートである。 モニタ信号のサンプリング処理部の一例を示す図である。 制御動作の処理手順を示すフローチャートである。 第３の実施の形態に係るＬＳＩを示す図である。 評価・デバッグモードを示すタイミングチャートである。 他の評価・デバッグモードを示すタイミングチャートである。 第４の実施の形態に係るＬＳＩを示す図である。 設定レジスタおよび設定情報の一例を示す図である。 モニタタイミング生成部の各テーブルおよび設定情報の一例を示す図である。 制御動作の処理手順を示すフローチャートである。 対向デバイスに対する出力クロックおよび出力データを示すタイミングチャートである。 設定レジスタ値と各テーブルとの関係を示す図である。 評価・デバッグモードを示すタイミングチャートである。 他の実施の形態に係るＳＲＡＭインターフェースの評価・デバッグモードを示すタイミングチャートである。 他の実施の形態に係るＳＲＡＭインターフェースのモニタ使用時のタイミングチャートである。 ＬＳＩの比較例を示す図である。 ＬＳＩ評価装置の比較例を示す図である。

〔第１の実施の形態〕

第１の実施の形態について、図１を参照する。図１は回路装置を示している。図１に示す構成は一例であり、本発明が斯かる構成に限定されるものではない。

図１に示すこの回路装置２は、本開示の回路装置の一例である。この回路装置２では、機能部４と、出力部６と、プロセッサ８と、メモリ１０が備えられ、一例として端子１８が設置されている。機能部４、出力部６、プロセッサ８およびメモリ１０は、バス２０で接続されている。

機能部４は、回路素子や回路を備え、信号処理等の各種処理を行う回路部である。本開示の回路装置の単一（または複数）の機能部の一例である。

出力部６は、出力機能を有する出力手段の一例であり、機能部４と同様に機能部を構成している。この出力部６では、第１の動作モード（たとえば、通常動作）、第２の動作モード（たとえば、評価・デバッグ動作）が実行される。第１の動作モードでは、通常動作で生成される出力信号が生成され、第２の動作モードでは、出力信号およびモニタ信号が生成される。通常動作は、ＬＳＩ等の回路装置２が持つ本来の機能を実現する動作である。評価・デバッグ動作は、回路装置２の通常動作を含み、回路装置２の評価、デバッグ、解析等のため、モニタ信号を出力する動作である。モニタ信号は、機能部４や出力部６の動作により内部で生成される内部信号である。

プロセッサ８はメモリ１０にあるプログラムを実行し、機能部４や出力部６の動作を制御する。この制御動作により、第１の動作モードまたは第２の動作モードが選択される。第２の動作モードの指示がなければ、第１の動作モードが実行される。この実施の形態では、第１の動作モードで回路装置２に通常動作を実行させ、出力部６が既述の出力信号を出力する。このとき、モニタ信号は出力されない。また、第２の動作モードでは回路装置２に通常動作を実行させ、機能部４や出力部６から内部信号であるモニタ信号が出力信号とともに端子１８に出力される。モニタ信号および出力信号の出力形態は共用された端子１８からたとえば、一定の周期でモニタ信号と出力信号とを交互に出力させればよい。

メモリ１０は既述のプログラムを格納する記録媒体であり、たとえば、半導体メモリで構成される。このメモリ１０は回路装置２の外部装置として構成されてもよい。

端子１８は、出力端子およびモニタ端子に共用されている。従って、第１の動作モードでは、既述の出力信号が出力され、第２の動作モードでは、出力信号およびモニタ信号が出力される。端子１８には外部デバイスや測定器が接続され、外部デバイスには既述の出力信号、測定器にはモニタ信号が提供される。図中、端子１８は単一で表示しているが、出力形態に応じて複数であってもよいし、単一でもよい。従って、出力部６と端子１８とを結ぶ信号線２１も出力形態に応じて単一でもよいし、複数であってもよい。

この制御動作の処理手順について、図２を参照する。図２は動作の処理手順を示している。図２に示す処理は一例であり、本発明が斯かる構成に限定されるものではない。

この処理手順は、本開示のモニタ方法の一例である。図２に示す処理手順では、動作モードを判定する（ステップＳ１１）。第１の動作モードであれば（ステップＳ１２のＹＥＳ）、第１の動作モードが実行される（ステップＳ１３）。この第１の動作モードでは、回路装置２の本来の機能が実行され、その機能で生成された出力信号が端子１８から出力される（ステップＳ１４）。

第１の動作モードでなければ（ステップＳ１２のＮＯ）、第２の動作モードが実行される（ステップＳ１５）。この第２の動作モードでは、回路装置２の本来の機能が実行されるが、その際、機能部４や出力部６で生成された内部信号がモニタ信号として、出力信号とともに端子１８から出力される（ステップＳ１６）。

そして、端子１８から出力信号と同時に得られるモニタ信号は、機能部４や出力部６の動作状態を表す内部信号であるので、回路装置２の評価やデバッグ、解析等に用いることができる。

この第１の実施の形態について、以下に特徴事項や利点を列挙する。

(1) 端子１８がモニタ端子に共用されており、端子１８から出力信号およびモニタ信号の双方を得ることができる。モニタ信号を必要とする測定器等の評価装置（たとえば、ＬＳＩ評価装置１８０：図５）では、出力信号とモニタ信号とを共通の端子１８から得ることができる。測定器側では、端子１８から得られる出力信号およびモニタ信号から信号処理によってモニタ信号をサンプリングすればよい。

(2) 端子１８を出力端子およびモニタ端子に共用すれば、限られた専用のモニタ端子からモニタ信号を得る場合に比較し、豊富なモニタ信号を出力でき、評価、デバッグ、解析等の処理精度を高めることができる。

(3) 端子１８を出力端子およびモニタ端子に共用させるので、回路装置２から専用のモニタ端子を削減することができる。

(4) モニタ端子の削減により、回路装置２のモニタ端子領域を低減できるので、通常出力に用いられる端子の設置等に有効活用できる。

(5) 第２の動作モードでは、出力部６から通常時の出力信号とモニタ信号とを同時に出力させることができる。

(6) 第２の動作モードでは、通常時の出力信号とモニタ信号とを同時に得ることができ、出力信号の出力に対応してモニタ信号の出力のリアルタイム性を向上させることができる。

〔第２の実施の形態〕

第２の実施の形態について、図３を参照する。図３は第２の実施の形態に係るＬＳＩを示している。図４はＬＳＩの機能ブロックの構成例を示す図である。図３および図４に示す構成は一例であり、本発明が斯かる構成に限定されるものではない。

図３に示すＬＳＩ（Large Scale Integration circuit ：大規模集積回路）２２は、本開示の回路装置の一例である。このＬＳＩ２２では、動作形態として既述の第１の動作モードの一例である通常モードと、第２の動作モードの一例である評価・デバッグモードとが選択可能であり、出力形態は各動作モードで異なっている。通常モードでは、ＬＳＩ２２に通常の動作が実行される。この通常モードでは、ＬＳＩ２２が持つ本来の機能を実行する動作である。一方、評価・デバッグモードでは、既述の通り、評価やデバッグ、解析等のための動作が実行される。

評価・デバッグモード（評価時）において、このＬＳＩ２２では、通常モードで用いられる同期系クロックに対し、倍速以上の同期系クロックとして高速クロックをＬＳＩ２２の内部で生成する。この高速クロックにより、機能ブロックを動作させ、外部デバイス（デバイス９１、９２、９３：図５）に出力するデータに対し、通常の出力信号と、モニタ信号としてＬＳＩ２２の内部で生成させた内部信号を出力する。これら出力信号とモニタ信号は同時に出力される。そして、モニタ信号を出力するモニタ端子に、通常出力のための端子が共用されている。

図３に示すＬＳＩ２２には、一例として、クロック制御ブロック２４、ＣＰＵ２６、メモリブロック２８、複数の機能ブロック３１、３２、３３、３４、３５、３６、モニタ制御ブロック４０が備えられている。これらはバス４２で接続されて連係されている。また、図中の矢印を持つ線は、単一または複数の信号線を表している。

クロック制御ブロック２４は、動作クロック生成機能と、高速クロック生成機能を備える。動作クロック生成機能では、通常モードで必要とするクロック速度で動作クロックが生成される。また、高速クロック生成機能は、既述の動作クロックの倍速以上の高速なクロックが生成される。このクロック制御ブロック２４では、クロック入力端子４４にＬＳＩ２２の外部からのリファレンスクロックＲＣＬＫが加えられる。このクロック制御ブロック２４では、リファレンスクロックＲＣＬＫを基準信号（または同期信号）として複数の動作クロックＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４、ＣＬＫ５、高速クロックＨＣＬＫ１、ＨＣＬＫ２が生成される。動作クロックＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４、ＣＬＫ５は、ＬＳＩ２２の各機能ブロック３１、３２、３３、３４、３５、３６の通常モードの動作に用いられる。高速クロックＨＣＬＫ１、ＨＣＬＫ２は、評価・デバッグモードにおいて、モニタ出力動作のみ用いる。

一例であるクロック制御ブロック２４では、クロック生成手段として位相同期ループ（Phase-Locked Loop:ＰＬＬ）回路２４１、２４２、２４３、２４４、フリップフロップ（Flip-Flop:ＦＦ）２４５、２４６、２４７が備えられている。ＰＬＬ回路２４１では動作クロックＣＬＫ１が生成され、ＰＬＬ回路２４２では動作クロックＣＬＫ２が生成される。

ＰＬＬ回路２４３、２４４は高速クロック生成手段の一例であり、評価・デバッグモードにおいて、高速クロックＨＣＬＫを生成する。ＰＬＬ回路２４３では、ＰＬＬ回路２４１で生成された動作クロックＣＬＫ１を用いて、高速クロックＨＣＬＫ１が生成される。ＰＬＬ回路２４４では、ＰＬＬ回路２４２で生成された動作クロックＣＬＫ２を用いて、高速クロックＨＣＬＫ２が生成される。この高速クロックＨＣＬＫ２は、機能ブロック３３、３６に加えられている。このＰＬＬ回路２４３、２４４は評価・デバッグモードの実行時に動作させ、通常モードでは動作を停止させる。従って、通常モードではＰＬＬ回路２４３、２４４での電力消費はなく、ＬＳＩ２２の消費電力を増加させることはない。

ＦＦ２４５、２４６、２４７はそれぞれ分周手段である。ＦＦ２４５では、ＰＬＬ２４１の動作クロックＣＬＫ１が分周され、動作クロックＣＬＫ３が生成される。ＦＦ２４６では、動作クロックＣＬＫ３が分周され、動作クロックＣＬＫ４が生成される。ＦＦ２４７では、ＰＬＬ２４２の動作クロックＣＬＫ２が分周され、動作クロックＣＬＫ５が生成される。

機能ブロック３１、３２、３３、３４、３５、３６は複数の回路素子や回路で構成され、それぞれはＬＳＩ２２の機能を実現する。たとえば、機能ブロック３２は、機能ブロック３１に対応し、データの入力手段または出力手段を構成している。図４に示すように、この機能ブロック３２は、内部バスインターフェース（InterFace ：Ｉ／Ｆ）部３８０２、入力データ解析部３８０４、出力データ生成部３８０６、クロック選択信号生成部３８０８が備えられている。更に、クロックセレクタ（ＳＥＬ）３８１０、セレクタ３８１１、３８１２、データ生成部３８１４、ＦＦ３８１６、３８１８、３８２０、ＩＮＶ３８２２が備えられている。このような構成により、機能ブロック３２では、入力データの入力制御や、クロック出力、入力データ、出力データ、モニタイネーブル信号、モニタ信号の出力制御が行われる。

機能ブロック３２の内部バスＩ／Ｆ部３８０２は、機能ブロック３２のインターフェース部である。内部バスＩ／Ｆ部３８０２では、ＣＰＵ２６の制御により、評価・デバッグモードでは、評価・通常モード信号ＥＭと、モニタ選択信号ＳＬ１、ＳＬ２が生成される。この評価・通常モード信号ＥＭは、評価・デバッグモードにおいて、通常の出力信号とモニタ信号の双方を出力させる制御信号である。この評価・通常モード信号ＥＭはクロック選択信号生成部３８０８およびデータ生成部３８１４に加えられている。モニタ選択信号ＳＬ１はＳＥＬ３８１１に加えられている。また、モニタ選択信号ＳＬ２はＳＥＬ３８１２に加えられている。

クロック選択信号生成部３８０８には、評価・デバッグモードで、内部バスＩ／Ｆ部３８０２の評価・通常モード信号ＥＭが加えられ、クロック選択信号が生成される。クロックＳＥＬ３８１０では、このクロック選択信号により、動作クロックＣＬＫ１または高速クロックＨＣＬＫ１の何れか一方が選択される。通常モードでは動作クロックＣＬＫ１が選択され、評価・デバッグモードでは高速クロックＨＣＬＫ１が選択される。選択された動作クロックＣＬＫ１または高速クロックＨＣＬＫ１はデータ生成部３８１４、ＦＦ３８２０に加えられ、データ生成部３８１４およびＦＦ３８２０の同期クロックを構成する。

動作クロックＣＬＫ１は、入力データ解析部３８０４およびＦＦ３８１６、３８１８に加えられるとともに、インバータ（Inverter：ＩＮＶ）３８２２で反転され、端子５１から外部に出力されている。

入力データ解析部３８０４は、入力データの解析手段の一例であり、ＣＰＵ２６からの制御情報を内部バスＩ／Ｆ部３８０２から受け、入力データを解析する。この入力データ解析部３８０４には、動作クロックＣＬＫ１が加えられるとともに、端子５２に加えられた入力データＩＤがＦＦ３８１６に加えられ、ＦＦ３８１６の出力がＦＦ３８１８に加えられている。これらＦＦ３８１６、３８１８は分周回路を構成する。つまり、入力データ信号の分周出力が入力データ解析部３８０４に加えられている。そして、入力データの解析結果が入力データ解析部３８０４から機能ブロック３１に加えられている。また、入力データ解部３８０４で生成された内部信号Ｓ１がセレクタ（Selector：ＳＥＬ）３８１１、３８１２に加えられている。

出力データ生成部３８０６は、出力データの生成手段の一例であり、内部バスＩ／Ｆ部３８０２を通してＣＰＵ２６からの制御情報を受け、出力データを生成する。この出力データ生成部３８０６は機能ブロック３１から出力を受け、動作クロックＣＬＫ１に同期し、出力データおよび内部信号Ｓ２を生成する。この出力データはデータ生成部３８１４に加えられ、内部信号Ｓ２はＳＥＬ３８１１、３８１２に加えられる。内部信号Ｓ２は、内部信号Ｓ１とは生成元が異なり、異なる信号である。

ＳＥＬ３８１１、３８１２はモニタ選択手段の一例であって、モニタ信号である内部信号Ｓ１、Ｓ２の何れかを選択する。これら内部信号Ｓ１、Ｓ２の選択には、モニタ選択信号ＳＬ１、ＳＬ２が用いられる。ＳＥＬ３８１１では、モニタ選択信号ＳＬ１により内部信号Ｓ１、Ｓ２の何れかが選択され、モニタ信号Ｍ１として出力される。このモニタ信号Ｍ１がモニタ制御ブロック４０に加えられる。また、ＳＥＬ３８１２ではモード選択信号ＳＬ２により、内部信号Ｓ１、Ｓ２の何れかが選択され、モニタ信号Ｍ２として出力される。このモニタ信号Ｍ２がデータ生成部３８１４に加えられる。

データ生成部３８１４は、データ生成手段、データ出力手段であるとともに、クロックに同期させて出力信号またはモニタ信号を出力する手段の一例である。この実施の形態では、通常作モードと評価・デバッグモードとでは異なるデータ生成およびデータ出力をクロックに同期して出力させる。通常モードでは、データ生成部３８１４の出力データ即ち、機能ブロック３２の出力信号のみが選択される。評価・デバッグモードでは機能ブロック３２の出力信号と、ＳＥＬ３８１２のモニタ信号が交互に選択される。モニタ信号が出力される場合、データ生成部３８１４にはモニタイネーブル信号ＭＥＮが生成される。このモニタイネーブル信号ＭＥＮはモニタ用イネーブル端子５３から出力される。

そして、端子５４の出力形態は通常モードと、評価・デバッグモードで異なる。通常モードでは、端子５４にＦＦ３８２０を経て出力信号ＯＤが出力される。また、評価・デバッグモードでは、端子５４に出力信号およびモニタ信号がＦＦ３８２０を経て交互に出力される。従って、端子５４は、通常モードで出力信号を出力する出力端子であり、評価・デバッグモードでモニタ信号を出力するモニタ端子に共用されている。このＬＳＩ２２では、説明の簡略化のため、単一の端子５４で表記しているが、この端子５４は単一でもよいし、複数であってもよい。

このような機能ブロック３１と機能ブロック３２の関係は、機能ブロック３３と機能ブロック３４、機能ブロック３５と機能ブロック３６も同様である。従って、このＬＳＩ２２には既述の端子５１〜５４と同様に、機能ブロック３４側には端子６１、６２、６３、６４、機能ブロック３６側には端子７１、７２、７３、７４が設けられている。つまり、端子６４、７４は、通常モードで出力信号を出力する出力端子であり、評価・デバッグモードでモニタ信号を出力するモニタ端子に共用されている。端子６４、７４は説明の簡略化のため、端子５４と同様に単一の端子で表記しているが、各端子６４、７４のそれぞれは単一でもよいし、複数であってもよい。

モニタ制御ブロック４０は従前のモニタ制御ブロックと同様であり、このＬＳＩ２２ではモニタ制御ブロック４０からモニタ信号も得られる構成である。このモニタ制御ブロック４０では、ＳＥＬ４０１、４０２とともに内部バスＩ／Ｆ部４０３が設置されている。内部バスＩ／Ｆ部４０３では、ＣＰＵ２６の制御により、モニタブロック選択信号が生成され、このモニタブロック選択信号がＳＥＬ４０１、４０２に加えられている。ＳＥＬ４０１では、モニタ用クロックが選択され、モニタクロック端子８１から外部に出力される。また、ＳＥＬ４０２では、各機能ブロックのモニタ信号が選択され、モニタ端子８２から出力される。ＳＥＬ４０２で選択されるモニタ信号は、機能ブロック３２のＳＥＬ３８１１で選択された機能ブロック３２の内部信号Ｓ１、Ｓ２であり、同様に各機能ブロック３３、３５の内部信号がモニタ信号として選択される。モニタ端子８２は単一の端子で表記しているが、単一でもよいし、複数であってもよい。この実施形態のモニタ制御ブロック４０は、機能ブロック３２、３４、３６がモニタ機能を備えているので、ＬＳＩ２２から除いてもよい。

ＣＰＵ２６は、メモリブロック２８にあるプログラムを実行する既述のプロセッサの一例であり、クロック制御ブロック２４、各機能ブロック３１〜３６の機能や動作を制御する。このＣＰＵ２６はＬＳＩ２２の内部に設置されているが、同様の制御手段をＬＳＩ２２の外部回路として設置してもよい。このＣＰＵ２６では、メモリブロック２８にあるプログラムを実行し、通常モードまたは評価・デバッグモードが選択され、各モードの何れかを実行する。

メモリブロック２８は半導体メモリ等の記録媒体で構成される。このメモリブロック２８に代え、ＬＳＩ２２の外部記憶装置を用いてもよい。

次に、このＬＳＩ２２の評価について、図５、図６および図７を参照する。図５はＬＳＩ評価装置の一例を示し、図６は通常モードを示し、図７は評価・デバッグモードを示している。図５において、図３、図４と同一部分には同一符号を付してある。

このＬＳＩ評価装置１８０は本開示のモニタ装置の一例である。図５に示すＬＳＩ評価装置１８０は評価基板１８２を備えている。この評価基板１８２では、既述のＬＳＩ２２とともに、電源部８４、外部ＰＬＬ８６、デバイス９１、９２、９３、モニタ用コネクタ１０１、１０２が備えられている。

電源部８４には外部電源１１０が接続されている。外部電源１１０の給電により、電源部８４の出力がＬＳＩ２２に供給されている。外部ＰＬＬ８６には既述のリファレンスクロックＲＣＬＫを生成させる。このリファレンスクロックＲＣＬＫは、既述のクロック入力端子４４に加えられる。

デバイス９１、９２、９３はそれぞれＬＳＩ２２に接続される外部デバイスである。デバイス９１は既述の機能ブロック３２側に接続され、既述の端子５１、５２、５３、５４に接続されている。デバイス９１には、端子５１からクロック、端子５３からモニタイネーブル信号、端子５４から出力データが加えられている。また、ＬＳＩ２２の端子５２にはデバイス９１から入力データが加えられている。

デバイス９２は既述の機能ブロック３４側に接続され、既述の端子６１、６２、６３、６４に接続されている。また、デバイス９３は既述の機能ブロック３６側に接続され、既述の端子７１、７２、７３、７４に接続されている。デバイス９２には、端子６１からクロック、端子６３からモニタイネーブル信号、端子６４から出力データが加えられ、ＬＳＩ２２の端子６２にはデバイス９２から入力データが加えられている。また、デバイス９３には、端子７１からクロック、端子７３からモニタイネーブル信号、端子７４から出力データが加えられ、ＬＳＩ２２の端子７２にはデバイス９３から入力データが加えられている。

モニタ用コネクタ１０１には、端子５３、６３、７３および端子５４、６４、７４が接続され、モニタイネーブル信号およびモニタ信号が取り出される。また、モニタ用コネクタ１０２にはモニタクロック端子８１およびモニタ端子８２が接続され、モニタ用クロックおよびモニタ信号（モニタデータＭＤ）が取り出される。そして、これらモニタ用コネクタ１０１、１０２には測定器１１２が接続されている。測定器１１２は本開示のモニタ装置の一例である。この測定器１１２では、ＬＳＩ２２のモニタ信号をモニタし、モニタ信号を用いて評価、デバッグ、解析等を行うＬＳＩ測定器であり、たとえば、ロジックアナライザー等が用いられる。

このようなＬＳＩ評価装置１８０では、端子５４、６４、７４に接続された信号線が分岐され、端子５４、６４、７４がモニタ用コネクタ１０１を介して測定器１１２に接続されている。この測定器１１２にはモニタイネーブル信号ＭＥＮが加えられている。

評価・デバッグモードでは、既述の高速クロックＨＣＬＫが用いられ、測定器１１２がモニタイネーブル信号ＭＥＮに基づき、モニタ信号である内部信号Ｓ１、Ｓ２（図４）がモニタされる。このモニタにより、ＬＳＩ２２の動作が確認される。

この場合、測定器１１２には、モニタ用制御ブロック４０からのモニタ用クロックＣＬＫおよびモニタ信号が加えられ、従前と同様のモニタも行われる。

このＬＳＩ評価装置８０に設置されたＬＳＩ２２において、通常モードでは、図６のＡに示す動作クロックが得られる。この動作クロックの立ち下がりタイミングに同期することにより、図６のＢに示すように出力データ１、２、３・・・が得られる。

これに対し、評価・デバッグモードでは、図７のＡに示すように、通常モードで同様のクロックＣＬＫが生成される。これにより、ＬＳＩ２２に対向するデバイス９１、９２、９３が動作する。この場合、図７のＢに示すように、出力データおよびモニタデータが得られる。この場合、出力データ１、２、３・・・ｎは、クロックの立ち下がりに同期してが切り替えられる。これら出力データ１、２、３・・・ｎと交互にモニタデータ１、２、３・・・ｎが出力され、モニタデータ１、２、３・・・ｎは、動作クロックの立上りに同期して切り替えられる。端子５４、６４、７４には図７のＢに示すように、出力データ１、２・・・ｎと、モニタデータ１、２・・・ｎとが交互に出力される。つまり、通常モードに用いられるクロックＣＬＫの１周期区間に高速クロックＨＣＬＫは２周期分となっている。このため、この高速クロックＨＣＬＫに同期して出力される出力データ１およびモニタデータ１は、通常モードのデータ１（図６のＢ）の区間で出力される。

この場合、モニタデータ１、２、３・・・を取り込むには、図７のＣに示すように、動作クロック（図７のＡ）の２分周のモニタクロックが用いられ、図７のＤに示すモニタイネーブル信号ＭＥＮが生成される。このモニタイネーブル信号ＭＥＮにより、出力データとモニタデータとを区別することができる。

評価モードでは、図７のＡに示す動作クロックＣＬＫの降下タイミングｔ₁ 、ｔ₂ ・・・がモニタデータの取り込みタイミングに設定される。つまり、タイミングｔ₁ 、ｔ₂ ・・・において、モニタイネーブル信号ＭＥＮのＨ（高）レベル区間でモニタデータの取り込みが可能となる。

このように、図７に示す動作タイミングは、ＬＳＩ２２に対向するデバイス９１、９２、９３がＬＳＩ２２が出力するクロックＣＬＫの立上りエッジで動作する場合である。これにより、各デバイス９１、９２、９３は、通常通りの動作を行い、測定器１１２ではモニタ信号をモニタすることができる。

このモニタデータのサンプリングについて、図８を参照する。図８は測定器１１２側のモニタデータ抽出回路の一例を示している。図８において、図３、図４および図５と同一部分には同一符号を付してある。

ＬＳＩ２２から出力された出力データおよびモニタデータはモニタ用コネクタ１０１から図８に示す測定器１１２に取り込まれる。測定器１１２のインターフェース部には、複数のサンプリング部１２１、１２２、１２３が設置されている。サンプリング部１２１、１２２、１２３は、モニタ用コネクタ１０１から出力される出力データおよびモニタデータからモニタデータのみをサンプリングする手段の一例である。この例では、モニタ用コネクタ１０１から出力されるモニタイネーブル信号ＭＥＮが用いられ、交互に出力されるデータおよびモニタデータ（図７のＢ）からモニタデータが抽出される。これらモニタデータはデータ処理部１３０に加えられる。データ処理部１３０では、選択されたモニタデータによりＬＳＩ２２の評価、デバッグ、解析等の処理が実行される。

次に、ＬＳＩ２２の評価およびデバッグの制御動作について、図９を参照する。図９は評価およびデバッグの処理手順の一例を示している。図９に示す処理手順は一例であって、本発明がこの処理手順に限定されるものではない。

図９の処理手順は、本開示のモニタ方法の一例である。この処理手順は、ＬＳＩ評価装置１８０を用いてＬＳＩ２２で実行される。この処理手順には、既述の通常モードと、評価・デバックモードが設定される。

この処理手順を実行させると、設定されたモードの判定処理が実行され（ステップＳ２１）、評価・デバックモードか否かが判定される（ステップＳ２２）。評価・デバッグモードでなければ（ステップＳ２２のＮＯ）、通常モードが実行される（ステップＳ２３）。この通常モードは常時であり、この場合、通常の出力信号、即ち、出力データが対向するデバイス９１、９２、９３に出力され、この処理を終了する。

評価・デバッグモードであれば（ステップＳ２２のＹＥＳ）、出力信号およびモニタ信号の選択が実行される（ステップＳ２４）。このとき、モニタ信号を出力させるためのタイミングが生成される（ステップＳ２５）。

モニタ出力タイミングであれば（ステップＳ２６のＹＥＳ）、モニタデータ出力が得られる（ステップＳ２７）。このモニタデータが評価・デバッグに用いられ、ＬＳＩ２２の評価・デバッグが実行される。この実行の後、評価・デバッグモードの終了か否かが判定され（ステップＳ２８）、評価・デバックモードを継続する場合には（ステップＳ２８のＮＯ）、出力タイミングによりモニタデータが継続的に出力される（ステップＳ２６、Ｓ２７）。そして、評価・デバックモードの終了であれば（ステップＳ２８のＹＥＳ）、この処理を終了する。

また、モニタ出力タイミングでなければ（ステップＳ２６のＮＯ）、通常データ出力が得られる（ステップＳ２９）。この出力データは、対向するデバイス９１、９２、９３で使用される。この実行の後、評価・デバッグモードの終了か否かが判定され（ステップＳ３０）、評価・デバックモードを継続する場合には（ステップＳ３０のＮＯ）、出力タイミングにより通常データが継続的に出力される（ステップＳ２６、Ｓ２９）。そして、評価・デバックモードの終了であれば（ステップＳ３０のＹＥＳ）、この処理を終了する。

この第２の実施の形態について、特徴事項、利点および変形例を列挙する。

(1) 端子５４は、通常モードで、出力端子を構成するのに対し、評価・デバッグモードでは通常の動作出力を発生する出力端子であるとともに、モニタ端子に共用される。つまり、評価・デバッグモードで、通常の出力信号とモニタ信号とを交互に出力させることができる。

(2) 通常モードでは既述の動作クロックＣＬＫ１が選択されるが、評価・デバッグモードでは、モニタ信号の出力に動作クロックＣＬＫ１の倍速以上の高速クロックＨＣＬＫ１が使用される。通常モードの出力信号への影響を回避できる。

(3) 評価・デバッグモードでは、高速クロックＨＣＬＫ１が使用され、出力信号とモニタ信号とが共通の端子５４から交互に取り出される。端子５４にはモニタ信号として内部信号Ｓ１、Ｓ２が選択されて出力される。多くの内部情報を端子５４から出力信号と同時に出力させることができる。つまり、通常時の出力信号と多くの内部信号とをリアルタイムでモニタすることができる。

(4) 端子５４はモニタ端子に共用されているので、この内部信号Ｓ１、Ｓ２を出力させる専用端子は不要である。新たな専用端子を設置することなく、多くの内部信号を出力できる。ＬＳＩに対するモニタ信号の取出し制限を受けることがなく、豊富な内部情報をモニタでき、ＬＳＩの評価やデバッグ、解析等の精度を上げることができる。

(5) ＬＳＩ２２では、モニタ制御ブロック４０が併用されているので、モニタ制御ブロック４０からもモニタ信号を出力させている。このため、ＬＳＩ２２から豊富な内部情報を得ることができ、ＬＳＩ動作を詳細に確認することに寄与する。

(6) ＬＳＩ２２では、モニタ制御ブロック４０を設置しているが、端子５４からモニタ信号を出力させるので、モニタ制御ブロック４０を省略してもよい。このようなモニタ制御ブロック４０を省略すれば、モニタ制御ブロック４０に代え、基板上にＬＳＩ２２に求められる他の機能ブロックの設置の自由度が高められる。

(7) ＬＳＩ２２では、外部デバイスに対するインターフェースを持つ機能ブロック３２、３４、３６のそれぞれにモニタ機能を備える構成としたが、これに限定されない。このようなモニタ機能は必要に応じて設置すればよく、また、他の機能ブロック３１、３３、３５に既述のモニタ機能を設置してもよい。

(8) 評価時にはＬＳＩ内部にて通常の倍速以上の同期系クロックを生成し、その高速なクロックで機能ブロックを動作させることで、各デバイスに接続された外部端子から出力するデータに対し、通常信号と内部信号を出力し、その一方を測定器でサンプリングすることで、内部信号をモニタすることができることを特徴とする。

(9) 評価基板１８２（図５）では、ＬＳＩ２２から各デバイス９１、９２、９３に出力データを伝送する信号線が評価基板１８２上でそれぞれ分岐され、その一方は各デバイス９１、９２、９３に接続され、他方が評価基板１８２上のコネクタ１０１に接続されている。斯かる構成により、出力信号およびモニタ信号が各デバイス９１、９２、９３および測定器１１２に伝送される。出力信号とモニタ信号の区別に使用されるモニタイネーブル信号ＭＥＮを伝送する信号線も同様にモニタ用コネクタ１０１に接続されている。つまり、評価・デバッグ時には、高速なクロックが使用され、モニタ用コネクタ１０１に接続された測定器１１２ではモニタイネーブル信号ＭＥＮを用いてＬＳＩ２２の内部信号をモニタすることができる。これにより、測定器１１２では、デバイス９１、９２、９３とともに動作しているＬＳＩ２２の動作を確認できる。

(10) ＬＳＩ２２では、クロック制御ブロック２４内に、より高速なクロックを生成するためのＰＬＬ回路２４３、２４４が備えられ、外部デバイス（たとえば、デバイス９１、９２、９３：図５）とインターフェースを持つ各機能ブロック３２、３４、３６内に、内部信号を選択する機能部（たとえば、内部バスＩ／Ｆ３８０２）、データ生成部３８１４、クロック選択信号生成部３８０８、クロック選択部であるクロックＳＥＬ３８１０が設置されている。外部デバイスに対する端子５４、６４、７４に通常のデータとモニタ信号（選択された内部信号Ｓ１、Ｓ２）を交互に出力することができる。それにより、より多くのモニタ信号を同時にモニタすることが可能であり、より豊富なデバッグ情報を得ることができる。

(11) より高速なクロックを生成するためのＰＬＬ回路２４３、２４４は評価・デバッグモード時にのみ動作させればよい。このため、ＬＳＩ２２が製品となり、デバイスに実装される場合には、このＰＬＬ回路２４３、２４４は通常モードでは動作させる必要がないため、消費電流が増加することはない。効率的な評価・デバッグ動作を実現できる。

(12) 評価・デバッグモードでは、対向デバイスは通常通りの動作が行われ、既述のモニタ取り込みタイミングで、モニタ信号をモニタすることができる。

(13) ＬＳＩの評価、デバッグ、解析等を行う際に、より多くの内部信号を同時にモニタすることが可能となり、より豊富なデバッグ情報を得ることができる。たとえば、あるＬＳＩの端子数はたとえば、２３６本（この２３６本の端子数において、入力端子：６３本、出力端子：１０６本、双方向端子：６７）とすれば、モニタ信号出力に適用可能な端子は、出力端子の４７本、双方向端子の３３本である。これらの端子について、内部信号をモニタ信号として出力できる時間や、モニタ信号を常時出力できない端子を想定してモニタ出力に利用できる出力端子を計算する。この場合、モニタ信号出力に利用できる出力端子はその本数に対し８０〔％〕、同様に双方向端子は５０〔％〕とすれば、出力端子でモニタ端子に共用できる本数は、モニタ専用端子の１６本のみに比較し、約４倍以上の端子数となる。即ち、出力端子の効率的な利用とともに、既存の出力端子を利用して豊富なモニタ情報を得ることができる。

〔第３の実施の形態〕

第３の実施の形態について、図１０を参照する。図１０は第３の実施の形態に係るＬＳＩを示している。図１０に示す構成は一例であり、本発明が斯かる構成に限定されるものではない。図１０において、図３と同一部分には同一符号を付してある。

図１０に示すＬＳＩ２２の機能ブロック３２には、モニタタイミング生成部３８２３が搭載されている。このモニタタイミング生成部３８２３は、ＣＰＵ２６（図３）からのレジスタ設定等で、モニタ信号を出力するタイミングやその出力時間を任意に設定することが可能である。その他の構成は第２の実施の形態のＬＳＩ２２（図３）および機能ブロック３２（図４）と同様であるので、その説明を割愛する。

斯かる構成とすれば、モニタ信号のタイミングを変更することができる。即ち、ＬＳＩ２２に対向するデバイス９１、９２、９３（図３）の外部特性や、動作タイミングにモニタ信号のタイミングを変更することができる。

このモニタタイミング生成部３８２３を備えた場合の動作について、図１１および図１２を参照する。図１１は既述の各デバイス９１、９２、９３（図３）がクロックの立ち下がり（降下）エッジで動作する場合である。また、図１２は既述の各デバイス９１、９２、９３（図３）の外部特性が厳しい場合である。

図１１のＡは動作クロックを示す。図１１のＢは出力データおよびモニタデータであり、動作クロック（図１１のＡ）に同期し、モニタデータ１、２、３・・・と出力データ１、２、３・・・が交互に出力される。この場合、モニタデータを取り出すためのモニタクロックには、図１１のＣに示すように、動作クロックを２分周した高速クロックを用いればよい。この場合、モニタタイミング生成部３８２３では、動作クロックを２分周した高速クロックが生成される。データ生成部３８１４には、図１１のＤに示すように、高速クロックに同期し、モニタデータ１、２、３・・・の時間幅をＨレベルとするモニタイネーブル信号ＭＥＮが生成される。この場合、たとえば、モニタイネーブル信号ＭＥＮのＨレベル区間で到来するモニタクロック（図１１のＣ）の立ち上がりエッジがモニタデータの取り込みタイミングｔ₁ 、ｔ₂ 、ｔ₃ ・・・に設定されている。このタイミングｔ₁ 、ｔ₂ 、ｔ₃ ・・・により、モニタデータ１、２、３・・・が測定器１１２（図５）に取り込まれる。

各デバイス９１、９２、９３（図３）の外部特性が厳しい場合には、図１２に示す動作とすればよい。この場合、図１２のＡは動作クロックを示す。図１２のＢは出力データおよびモニタデータであり、動作クロック（図１２のＡ）の立ち下がりに同期し、モニタデータ１、２、３・・・と出力データ１、２、３・・・が交互に出力される。この場合、出力データ１、２、３・・・の時間幅が長く設定され、その分だけ、各モニタデータ１、２、３・・・の時間幅は短くなっている。

このような短い時間幅のモニタデータを取り出すには、モニタクロックをより高速化すればよい。この場合、モニタタイミング生成部３８２３では、動作クロックを４分周した高速クロックが生成される。また、データ生成部３８１４には、図１２のＤに示すように、高速クロックに同期し、モニタデータ１、２、３・・・の時間幅をＨレベルとするモニタイネーブル信号ＭＥＮが生成される。この場合、たとえば、モニタイネーブル信号ＭＥＮのＨレベル区間で到来するモニタクロック（図１２のＣ）の立ち上がりエッジがモニタデータの取り込みタイミングｔ₁ 、ｔ₂ 、ｔ₃ ・・・に設定されている。このタイミングｔ₁ 、ｔ₂ 、ｔ₃ ・・・により、モニタデータ１、２、３・・・が測定器１１２（図５）に取り込まれる。

このように、出力データ１、２、３・・・とモニタデータ１、２、３・・・とが交互に出力される。そして、測定器１１２には、出力データの出力タイミングと同時にモニタデータ１、２、３・・・が取り込まれ、ＬＳＩ２２の評価、デバッグ、解析等の処理が迅速に行われる。

このように、モニタタイミングをモニタタイミング生成部３８２３で生成すれば、タイミングの異なるより多くのインターフェースに適用することができる。しかも、対向するデバイスが要求する外部特性等の条件に合わせたモニタタイミングを設定できる。また、出力端子だけでなく、入出力の切り替えタイミングが規定された双方向端子においても、出力データとモニタデータの交互取出し機能を適用することができる。

この第３の実施の形態について、特徴事項や利点等を列挙する。

(1) ＬＳＩ２２では、モニタタイミング生成部３８２３が各機能ブロック３２、３４、３６に備えられる。このため、ＣＰＵ２６からのレジスタ設定等で、モニタ信号を出力するタイミング、および、出力時間を任意に設定することができる。このため、対向デバイス（たとえば、デバイス９１、９２、９３）の外部特性や、動作タイミングに合わせてモニタ信号の出力タイミングの設定や変更することができ、出力信号やモニタ信号を最適な出力タイミングや出力幅に設定できる。

(2) 対向デバイスの外部特性や、動作タイミングにモニタ信号の出力タイミングを合わせることができ、各種のインターフェースに利用できる。

〔第４の実施の形態〕

第４の実施の形態について、図１３を参照する。図１３は第４の実施の形態に係るＬＳＩの構成例を示している。図１３に示す構成は一例であり、本発明が斯かる構成に限定されるものではない。

この第４の実施の形態は、第３の実施の形態の機能ブロック３２の具体的な構成例である。図１３に示す機能ブロック３２は、内部バスＩ／Ｆ部３８０２に複数の設定値を格納する設定レジスタ３８２４を備えている。これら設定レジスタ３８２４は、設定値を記憶する記憶手段の一例であり、ＣＰＵ２６の処理により情報設定が行われる。この設定レジスタ３８２４には評価・デバッグモードか通常モードかを表すモード設定値、モニタ出力タイミング、モニタ出力幅、モニタ選択情報等が格納される。

また、モニタタイミング生成部３８２３には、比較回路３８２６、３８２８および記憶部３８３０が備えられている。記憶部３８３０には、第１のテーブル３８３２、第２のテーブル３８３４が備えられている。テーブル３８３２にはタイミング情報が格納されている。また、テーブル３８３４には、モニタの出力幅情報が格納されている。比較回路３８２６は、設定レジスタ３８２４の設定値と、テーブル３８３２のタイミング情報を比較し、その比較結果を表す制御情報を出力する。また、比較回路３８２８は、設定レジスタ３８２４の設定値と、テーブル３８３４のモニタ出力幅を比較し、その比較結果を表す制御情報を出力する。これら制御情報はデータ生成部３８１４に加えられ、データ生成部３８１４から出力されるモニタ信号のタイミング、出力幅が制御される。

設定レジスタ３８２４には、図１４に示すように、モード選択として、“評価" は評価・デバッグモード、“通常" は通常モードが設定される。評価・デバッグモードが選択された場合、モニタ出力タイミング、モニタ出力幅、何れの内部信号をモニタするかのモニタ選択等が設定される。モニタ出力タイミングについて、タイミング値Ｎ＝１、２、３・・・が設定される。モニタ出力幅について、モニタ出力幅を表すＭ＝１、２、３・・・が設定される。セレクタ３８１１、３８１２のモニタ選択１、２について、セレクタ３８１１には値Ｌ＝１、２、３・・・が選択されて設定され、セレクタ３８１２には選択値Ｓ＝１、２、３・・・が設定される。即ち、値Ｌ、Ｓはモニタ信号の選択情報である。

更に、この実施の形態では、ＳＥＬ３８１１の出力側に第１のマスク回路３８３６、ＳＥＬ３８１２の出力側に第２のマスク回路３８３８が備えられている。マスク回路３８３６、３８３８は、通常モードでモニタ信号をマスクし、評価・デバッグモードでモニタ信号を出力する出力切替え手段の一例である。この実施の形態では、設定レジスタ３８２４から通常モードを選択する選択信号が発せられると、各マスク回路３８３６、３８３８でモニタ信号がマスクされる。つまり、通常モードではモニタ信号は出力されない。

図１４に示す設定レジスタ値３８２４は、ＣＰＵ２６で設定された一例である。この一例では、モニタ出力タイミングにはＮ＝３が設定され、またモニタ出力幅にはＭ＝２が設定されている。

テーブル３８３２には、図１５のＡに示すように、数値Ｎ＝１、２・・・に対し、１サイクル目、２サイクル目、３サイクル目・・・のタイミングが格納される。また、テーブル３８３４には、図１５のＢに示すように、数値Ｍ＝１、２・・・に対し、１／２サイクル、１／４サイクル・・・のタイミングが格納される。

このように、設定レジスタ３８２４の設定値と、テーブル３８３２のタイミング情報とが比較回路３８２６で比較され、タイミングを表す制御出力が得られる。この制御出力がデータ生成部３８１４に加えられ、モニタ信号の生成タイミングが制御される。

また、設定レジスタ３８２４に設定されたモニタ出力幅とテーブル３８３４のモニタ出力幅が比較回路３８２８で比較され、モニタ出力幅の制御情報が得られる。この制御情報がデータ生成部３８１４に加えられ、モニタ信号の出力幅が制御される。

次に、この実施の形態のＬＳＩ２２の動作制御について、図１６を参照する。図１６は処理手順の一例を示している。図１６に示す処理手順は一例であり、斯かる処理手順に本発明が限定されるものではない。

この処理手順は、本開示のモニタ方法の一例である。この処理手順を開始すると、モニタ出力の判定を行う（ステップＳ４１）。この判定において、モニタ出力が選択されない場合には（ステップＳ４２のＮＯ）、通常データ出力が選択され（ステップＳ４３）、通常の出力信号が出力される。

モニタ出力であれば（ステップＳ４２のＹＥＳ）、モニタ信号の選択設定が実行され（ステップＳ４４）、ＣＰＵ２６から設定レジスタ３８２４の設定が行われる。この場合、モニタ選択１、モニタ選択２に対し、既述の設定値Ｌ、Ｓの値が設定される。即ち、ＣＰＵ２６からのレジスタ設定で、出力するモニタ信号が選択される。

この設定の後、モニタ信号の出力幅設定が実行される（ステップＳ４５）。この設定も、ＣＰＵ２６から設定レジスタ３８２４の設定が行われる。この場合、モニタ信号の出力幅Ｍの値が設定される。即ち、出力データに対してモニタ出力をどれ位のデータ幅で出力するかが、ＣＰＵ２６によるレジスタ設定で実行される。

この出力幅設定の後、モニタ信号の出力タイミングの設定が行われる（ステップＳ４６）。即ち、ＣＰＵ２６からのレジスタ設定で、設定レジスタ３８２４に対し、モニタ出力タイミングＮの値が設定される。この設定ではモニタ信号をどのタイミングで出力するかが設定される。

この出力タイミング設定の後、評価・デバッグモード設定が行われる（ステップＳ４７）。この評価・デバッグモード設定では、評価・デバッグモードを実行するか否かの設定が行われる。

このような設定を経て、モニタ信号の出力タイミングが監視される（ステップＳ４８）。モニタ出力タイミングであれば（ステップＳ４８のＹＥＳ）、モニタデータ出力の処理を実行する（ステップＳ４９）。また、モニタ出力タイミングでなければ（ステップＳ４８のＮＯ）、通常データ出力の処理を実行する（ステップＳ５０）。

これらの出力処理毎に、評価・デバッグモードの終了が監視される（ステップＳ５１、ステップＳ５２）。評価・デバッグモードを実行する場合には（ステップＳ５１、Ｓ５２のＮＯ）、ステップＳ４８に戻り、モニタデータ出力または通常データ出力の処理を継続する。また、評価・デバッグモードを終了する場合には（ステップＳ５１、Ｓ５２のＹＥＳ）、出力動作を終了する。

このような処理手順により、設定レジスタ３８２４に対する既述の各レジスタ設定で設定したタイミングや出力幅を持つモニタ信号が出力される。

この処理手順によれば、モニタ出力幅およびモニタ出力タイミングが、外部のデバイス９１、９２、９３の動作に影響を及ぼさない値に設定でき、その値は設定レジスタ３８２４に任意に設定できる。各設定値は、内部記憶手段であるテーブル３８３２、３８３４に設定された値と比較され、最適な出力タイミングや出力幅に制御でき、確定させることができる。

そして、テーブル３８３２、３８３４に格納された値はレジスタ設定値と比較回路３８２６、３８２８で比較され、その比較結果がデータ生成部３８１４に送出される。これによりデータ生成部３８１４では、設定されたタイミングおよび出力幅で出力データおよびモニタデータが生成される。これら出力データおよびモニタデータは、出力信号およびモニタ信号として共用される端子５４、６４、７４から出力される。

次に、このような出力信号およびモニタ信号の出力機能について、実際のインターフェースの場合に言及する。この場合、ＬＳＩ２２に対向するデバイス９１、９２、９３の外部特性について、図１７を参照する。図１７は、対向デバイスの外部特性例を示している。この外部特性では、図１７のＡに示すように、出力クロックが５０〔ＭＨｚ〕であり、その周期Ｔ₁ が２０〔ｎｓ〕である。これに対し、出力データでは、図１７のＢに示すように、バスフリー時間Ｔ₂ とデータ確定時間Ｔ₃ を有する。この場合、データ確定時間Ｔ₃ では、セットアップ時間Ｔ₄ が４〔ｎｓ〕、ホールド時間Ｔ₅ が８〔ｎｓ〕である。

データ確定時間Ｔ₃ ＝１２〔ｎｓ〕は、出力データを確定していなければならない時間的範囲となる。これに対し、バスフリー時間Ｔ₂ の時間範囲では出力データ以外の出力があっても、即ち、モニタ信号が出力されても、出力データを受けるデバイス側に影響を及ぼさない時間である。

このような外部特性を持つデバイスであれば、バスフリー時間Ｔ₂ に対し、モニタデータ即ち、モニタ信号を出力させればよい。この場合の設定例を図１８に示す。図１８において、Ａは設定レジスタ３８２４の設定レジスタ値、Ｂはテーブル３８３２のタイミング値、Ｃはテーブル３８３４の出力幅値を示している。

既述の通り、ＣＰＵ２６からのレジスタ設定により、モニタ出力タイミングにＮ＝３を設定すれば、テーブル３８３２のＮ＝３と比較される。この比較の結果、モニタ出力タイミングには３ｃｙｃｌｅ目が選択される。同様に、ＣＰＵ２６からのレジスタ設定により、モニタ出力幅Ｍ＝２が設定すれば、テーブル３８３４のＭ＝２と比較される。この比較の結果、モニタ出力幅には、１／４ｃｙｃｌｅが選択される。これらの設定値から、データ生成部３８１４に、出力幅および出力タイミングを持つモニタデータが生成され、このモニタデータを表す出力信号がたとえば、端子５４から出力される。

この出力データおよびモニタデータについて、図１９を参照する。図１９は既述の設定値による動作タイミングを示している。

図１９のＡは出力クロックを示し、この出力クロックは対向デバイスの外部特性の出力クロック（図１７のＡ）と同一である。この出力クロックに同期することにより、図１９のＢに示すように、モニタデータ１、２・・・と出力データ１、２・・・が交互に出力される。モニタデータと出力データが出力クロックの周期Ｔ₁ 内で生成される。

モニタクロックには、図１９のＣに示すように、モニタ出力幅には、１／４ｃｙｃｌｅが選択され、これに対応し、出力クロックを４分周した高速クロックが生成されている。そして、モニタデータを出力データと区別するためのモニタイネーブル信号ＭＥＮは、図１９のＤに示すように、モニタデータ１、２・・・に対応する時間幅で生成されている。従って、モニタデータは、図１９のＢ、Ｃの比較から明らかなように、モニタデータの出力幅には既述のＭ＝２により１／４ｃｙｃｌｅ、その出力タイミングはモニタクロックの３ｃｙｃｌｅ目である。

このように対向デバイスの外部特性に合致するように、出力データおよびモニタデータがモニタ端子に共用された端子５４（６４、７４）から出力される。モニタデータは、対向デバイスの動作に何らの影響を与えることがなく、出力信号と同時に豊富なモニタ情報が得られる。このようなモニタデータを用いれば、ＬＳＩの評価や解析等の処理を効率良く且つ高精度に行うことができる。

〔他の実施の形態〕

(1) 上記実施の形態では、モニタ信号の出力に共用できる端子として既述の端子５４、６４、７４等の出力端子を例示したが、これに限定されない。入出力の切り替えタイミングが明確であれば、入出力に用いられる双方向端子をモニタ信号の出力に共用させてもよい。

(2) 上記実施の形態では、回路装置としてＬＳＩ２２（第２、第３および第４の実施の形態）を例示したが、これに限定されない。本開示の回路装置は、ＳＲＡＭのインターフェース部に適用することができる。一般的なインターフェースとして知られる従来のＳＲＡＭインターフェースには、ＳＲＡＭインターフェース機能を司る機能ブロックに対し、第４の実施の形態と同様の構成を用いればよい。即ち、従来のＳＲＡＭインターフェースに対し、評価・デバッグモードで、高速なクロックを選択するクロック選択信号生成部３８０８、クロック選択部（クロックＳＥＬ３８１０）を実装する。更に、出力データに対して内部信号を選択して出力するデータ生成部３８１４、モニタタイミング生成部３８２３を実装する。つまり、ＳＲＡＭインターフェースにおいても、出力データを出力させる端子５４をモニタ信号の取出しに共用することができる。

図２０は、斯かる回路構成からなるＳＲＡＭインターフェースの動作タイミングを示している。図２０のＡはクロック、図２０のＢは出力端子であるＡＤＤ端子のデータ出力であり、上記した機能によりアドレスデータとモニタデータとを交互に出力させている。図２０のＣは双方向端子であるＡ／ＤＱ端子に得られるデータ出力である。既述したように、規則性のあるアドレスデータ、各データ１、２、３・・・ｎとモニタデータとが交互に出力されている。図２０のＤはアドレス信号、図２０のＥはチップ選択に用いられるチップイネーブル信号、図２０のＦはデータ出力を有効にするアウトプットイネーブル信号、図２０のＧはメモリへのデータ書込みに用いるライトイネーブル信号、図２０のＨは出力データが出力できるまでの待機信号である。図２０のＨでは高インピーダンス（Ｈｉ−Ｚ）を示している。そして、図２０のＩは高速なモニタクロックであり、図２０のＪはモニタイネーブル信号である。

このようなモニタイネーブル信号（図２０のＪ）と高速なモニタクロック（図２０のＩ）を用いれば、図２０のＢ、図２０のＣの出力データに含まれるモニタデータを取り込むことができる。これにより、ＡＤＤ端子〔８：０〕は、９〔ビット〕のアドレスデータ、Ａ／ＤＱ端子〔１５：０〕の１６〔ビット〕のアドレスまたはデータに用いられているので、これらをモニタ端子に共用すれば、２４〔ビット〕のモニタデータを取出しに利用できる。共用された出力端子や双方向端子の利用により、効率的なモニタデータの出力が可能である。

この場合、ＳＲＡＭインターフェースは必要に応じて動作させ、継続して使用されないインターフェースである。そこで、不使用時間では、ＡＤＤ端子およびＡ／ＤＱ端子をモニタ端子に使用でき、図２１に示すように、モニタデータの出力のみに利用できる。図２１において、Ａ、Ｂ・・・Ｊは図２０と同様であるので、その説明を割愛する。

(3) 上記実施の形態では、各機能ブロック３２、３４、３６に対し、各デバイス９１、９２、９３とのインターフェースを持つ端子５４、６４、７４を出力端子およびモニタ端子に共用させ、上記機能を適用しているが、これに限定されない。ＬＳＩ２２等の回路装置に内蔵される１つの機能ブロックや、４以上の機能ブロックに上記機能を適用してもよい。

〔比較例〕

比較例のＬＳＩおよびＬＳＩ評価装置について、図２２および図２３を参照する。図２２はＬＳＩを示し、図２３はＬＳＩ評価装置を示している。

図２２に示すＬＳＩ１０２２には、クロック制御ブロック１０２４、ＣＰＵ１０２６、メモリブロック１０２８、複数の機能ブロック１０３１、１０３２、１０３３、１０３５およびモニタ制御ブロック１０４０が備えられている。これらの機能部はバス１０４２で接続されている。

このＬＳＩ１０２２では、モニタ用クロックＭＣＬＫがモニタクロック端子１０８１から出力される。また、各機能ブロック１０３２等から出力されるモニタ信号はモニタ端子１０８２から出力される。

このようなＬＳＩ１０２２では、モニタ端子１０８２に得られるモニタデータＭＤにより、ＬＳＩ１０２２の評価、デバッグ、解析等が行われる。また、ＬＳＩ１０２２に異常状態が発生した際のデバッグや、解析用にＬＳＩ１０２２の内部信号がモニタ信号として出力される。モニタ端子１０８２は、モニタ信号を得るための端子であり、ＬＳＩ１０２２の本来の機能には無関係な専用端子である。

このＬＳＩ１０２２の評価やデバッグに用いるＬＳＩ評価装置１１８０は、図２３に示すように、評価基板１１８２を備える。この評価基板１１８２には、既述のＬＳＩ１０２２、電源部１０８４、外部ＰＬＬ１０８６、デバイス１０９１、１０９２、１０９３およびモニタ用コネクタ１１０２が搭載されている。ＬＳＩ１０２２は外部電源１１１０に接続された電源部１０８４から給電される。モニタ用コネクタ１１０２にはロジックアナライザー等の測定器１１１２が接続されている。

このように比較例では、ＬＳＩ１０２２の評価はそれぞれのインターフェースに対し対向するデバイス１０９１、１０９２、１０９３も実装された状態で行われる。そのため、各デバイス１０９１、１０９２、１０９３に接続された各端子は、そのインターフェース以外に使用することができない。モニタ端子１０８２は評価基板１１８２上のモニタ用コネクタ１１０２に接続されており、評価時には、そのコネクタ１１０２に測定器１１１２を接続することで、出力される内部信号のモニタを行い、ＬＳＩ１０２２の動作を確認する。つまり、各機能ブロック１０３２、１０３３、１０３５内の信号のうち、評価、デバッグ、解析等を効率的に行うために必要な内部信号は、各機能ブロック内で選択され、モニタ信号としてモニタ制御ブロック１０４０に出力する。これは各ブロック間の信号線の数を少なくし、論理合成などを容易に行うためである。モニタ制御ブロック１０４０に出力する内部信号を選択するモニタ選択信号は、ＣＰＵ１０２６からのレジスタ設定等で設定される。

モニタ制御ブロック１０４０では、各機能ブロック１０３１、１０３２、１０３３、１０３５からのモニタ信号の中から何れの機能ブロック１０３１、１０３２、１０３３、１０３５からのモニタ信号を専用のモニタ端子１０８２に出力するかを選択する。その選択に使用するモニタブロック選択信号もＣＰＵ１０２６からのレジスタ設定等で設定する。また、測定器１１１２でモニタするために必要なモニタ用クロックも、モニタ信号に合わせて同様に選択され、モニタ出力端子１０８１から出力される。これにより、専用のモニタ端子１０８２からＬＳＩ１０２２の内部の任意の内部信号をモニタ信号として測定器１１１２で観測することができ、ＬＳＩ１０２２の動作を確認できる。

ところで、ＬＳＩ１０２２と接続されているデバイス１０９１、１０９２、１０９３は、デバイス１０９１、１０９２、１０９３毎に許容する動作速度やタイミングが異なり、ＬＳＩ１０２２はそれに適合するように、出力クロックの速度や出力データの位相を生成し出力している。そのため、ＬＳＩ１０２２内部は複数のクロック周波数で動作しているが、設計の容易性や品質確保を考慮し、可能な限り同期系即ち、同一クロックまたは、その分周周波数で動作するように回路が構成される。

このようなＬＳＩ１０２２の評価やデバッグ、解析等の精度を上げるには、モニタ端子の数が多ければ、豊富なデバッグ情報等、モニタデータを得ることができる。しかし、ＬＳＩでは、実装する機能によってサイズが決定される。このサイズによって、端子数の上限値も決定される。端子数が制限されると、自ずとモニタに使用可能な専用のモニタ端子の数も限られる。限られた数のモニタ端子では、十分なモニタデータが得られないか、モニタに時間を要するといった不都合がある。

また、ＬＳＩの多機能化、および回路構成の複雑化は、ＬＳＩの評価、デバッグ、解析等を効率的に行うために、ＬＳＩからより多くの内部信号をリアルタイムにモニタすることが要請されている。

このような要請や既述の不都合は、既述の実施の形態によって解決されていることは明らかである。

以上説明したように、回路装置、モニタ装置およびモニタ方法の最も好ましい実施の形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、または発明を実施するための形態に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。

２ 回路装置
４ 機能部
６ 出力部
８ プロセッサ
２２ ＬＳＩ
２４ クロック制御ブロック
２８ メモリブロック
３１、３２、３３、３４、３５、３６ 機能ブロック
９１、９２、９３ デバイス
１１２ 測定器
１８２ 評価基板
３８０８ クロック選択信号生成部
３８１４ データ生成部
３８１１、３８１２ セレクタ
３８０６ 出力データ生成部
３８０２ 内部バスＩ／Ｆ部

Claims (9)

1. 単一または複数の機能部と、
   前記機能部の出力信号およびモニタ信号の出力に共用される端子と、
   第１の動作モードまたは第２の動作モードに切り替えられ、前記第１の動作モードで前記端子に前記出力信号を出力し、前記第２の動作モードで前記端子に前記モニタ信号のみまたは前記出力信号および前記モニタ信号の双方を出力する出力手段と、
   を備えることを特徴とする回路装置。
2. 前記出力手段は、前記第２の動作モードで前記出力信号と前記モニタ信号とを交互に前記端子に出力することを特徴とする請求項１に記載の回路装置。
3. さらに、前記機能部に用いる動作クロックより高速化された高速クロックを生成するクロック生成手段を備え、
   前記出力手段は、前記第２の動作モードで前記出力信号および前記モニタ信号の双方を出力する場合には、前記高速クロックに同期して前記出力信号と前記モニタ信号とを交互に前記端子に出力する、
   ことを特徴とする請求項１または２の何れかに記載の回路装置。
4. さらに、前記機能部が生成する複数のモニタ信号からモニタ信号を選択するモニタ選択手段と、
   を備えることを特徴とする請求項１ないし３の何れかに記載の回路装置。
5. さらに、前記出力信号または前記モニタ信号を前記高速クロックまたは他のクロックに同期させる同期手段を備え、
   前記高速クロックまたは前記他のクロックに同期させた前記出力信号または前記モニタ信号を前記端子に出力させる、
   ことを特徴とする請求項１ないし４の何れかに記載の回路装置。
6. さらに、前記出力信号または前記モニタ信号の出力タイミングまたは出力時間の何れかまたは双方を制御する制御手段と、
   を備え、該制御手段により、前記出力信号または前記モニタ信号の出力タイミングまたは出力時間の何れかまたは双方を制御することを特徴とする請求項１ないし５の何れかに記載の回路装置。
7. 前記制御手段は、前記出力信号を前記回路装置の対向デバイスに適応する出力タイミングおよび出力時間に制御し、前記モニタ信号を前記出力信号の間隔時間内に制御することを特徴とする請求項６に記載の回路装置。
8. 回路装置が出力するモニタ信号をモニタするモニタ装置であって、
   前記回路装置が出力信号およびモニタ信号の出力に共用する端子を備え、該端子から交互に出力される前記出力信号および前記モニタ信号を受ける端子部と、
   前記端子部から交互に取り込まれる前記出力信号および前記モニタ信号から前記モニタ信号をサンプリングするサンプリング手段と、
   を備えることを特徴とするモニタ装置。
9. 単一または複数の機能部と、前記機能部の出力信号およびモニタ信号の出力に共用される端子を備える回路装置のモニタ方法であって、
   前記機能部の出力信号およびモニタ信号の出力に端子を共用し、
   第１の動作モードまたは第２の動作モードに切り替え、
   前記第１の動作モードで前記端子に前記出力信号を出力し、
   前記第２の動作モードで前記端子に前記モニタ信号のみまたは前記出力信号および前記モニタ信号の双方を出力する、
   ことを特徴とするモニタ方法。

Images