CN111273157B - 一种芯片共享资源串行测试装置及方法 - Google Patents

一种芯片共享资源串行测试装置及方法 Download PDF

Info

Publication number
CN111273157B
CN111273157B CN202010113069.0A CN202010113069A CN111273157B CN 111273157 B CN111273157 B CN 111273157B CN 202010113069 A CN202010113069 A CN 202010113069A CN 111273157 B CN111273157 B CN 111273157B
Authority
CN
China
Prior art keywords
chip
test
double
platform
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010113069.0A
Other languages
English (en)
Other versions
CN111273157A (zh
Inventor
薛孟锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ncatest Technologies Co Ltd
Original Assignee
Shanghai Ncatest Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ncatest Technologies Co Ltd filed Critical Shanghai Ncatest Technologies Co Ltd
Priority to CN202010113069.0A priority Critical patent/CN111273157B/zh
Publication of CN111273157A publication Critical patent/CN111273157A/zh
Priority to PCT/CN2020/120804 priority patent/WO2021169317A1/zh
Application granted granted Critical
Publication of CN111273157B publication Critical patent/CN111273157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种芯片共享资源串行测试方法，包括如下步骤：S01：将芯片A和芯片B通过双掷继电器同时连接至测试平台；S02：测试平台录入每个芯片中各个测试项目的占用时间；S03：测试平台控制双掷继电器连接至芯片A，当芯片A的测试项目X的闲置时间大于芯片B的一个或多个测试项目的测试时间时，进入步骤S04；否则，测试平台对芯片A各个测试项目依次进行测试，测试完成之后，测试平台控制双掷继电器连接至芯片B，测试平台对芯片B进行测试；S04：测试平台控制双掷继电器连接至芯片B，测试平台对芯片B进行一个或多个测试项目的测试；S05：测试平台控制双掷继电器连接至芯片A，返回步骤S03。本发明可以节省芯片测试时间。

Description

一种芯片共享资源串行测试装置及方法
技术领域
本发明涉及芯片测试领域，具体涉及一种芯片共享资源串行测试装置及方法。
背景技术
在芯片的测试过程中，常常需要对各种芯片进行不同的功能测试。现有的芯片测试方法均采用排队测试法，即同一批芯片依次进入测试平台(ATE)进行功能测试。
但是在实际应用过程中，每个芯片都要占用一些ATE资源，使得ATE测试平台不能实现最优资源分配。在目前这种依次测试的装置和方法中，当芯片测试时，特别是存储型芯片，有些命令发出以后，芯片内部需要等待很长时间才能反馈测试结果，比如擦除芯片的动作需要2s甚至更长，在等待过程中，测试机不会对该芯片做除供电以外的任何动作，相当于该时间内测试机处于闲置状态，所以造成时间的浪费。
因此现有技术中依次测试芯片的方法，存在以下两个问题：第一，现有技术中当芯片处于测试项目的等待过程中时，芯片的每个引脚均连接在测试平台上，这些引脚此时并没有进行测试，却要占用测试平台的资源，造成资源浪费。第二，每个芯片的测试进程中均有些闲置时间没有利用起来，造成时间浪费。
发明内容
本发明的目的是提供一种芯片共享资源串行测试装置及方法，可以减小现有技术中测试平台的资源浪费，还能节省芯片测试时间。
为了实现上述目的，本发明采用如下技术方案：一种芯片共享资源串行测试方法，包括如下步骤：
S01：将芯片A和芯片B通过双掷继电器同时连接至测试平台；
S02：测试平台录入每个芯片中各个测试项目的占用时间；
S03：所述测试平台控制双掷继电器连接至芯片A，所述测试平台对芯片A进行测试，当芯片A的测试项目X的闲置时间大于芯片B的一个或多个测试项目的测试时间时，所述测试平台对芯片A发送测试项目X的测试命令，并进入步骤S04；否则，所述测试平台对芯片A各个测试项目依次进行测试，测试完成之后，所述测试平台控制双掷继电器连接至芯片B，所述测试平台对芯片B进行测试；
S04：所述测试平台控制双掷继电器连接至芯片B，所述测试平台对芯片B进行一个或多个测试项目的测试；
S05：所述测试平台控制双掷继电器连接至芯片A，所述测试平台接收芯片A的测试项目X的测试结果，返回步骤S03。
进一步地，所述芯片A和芯片B为同一批次的芯片，且测试项目相同。
进一步地，所述芯片A和芯片B均包含N个测试引脚，一个电源引脚和一个接地引脚，所述芯片A和芯片B中相同的测试引脚连接同一个双掷继电器；N为大于1的正整数。
进一步地，所述双掷继电器分别通过对应的测试通道连接至所述测试平台。
进一步地，当所述测试平台对芯片A进行测试时，所述N个双掷继电器均连接至芯片A；当所述测试平台对芯片B进行测试时，所述N个双掷继电器均连接至芯片B。
进一步地，所述步骤S03中，当芯片A的测试项目X的闲置时间大于所述双掷继电器的切换时间与芯片B的一个或多个测试项目的测试时间之和时，所述测试平台对芯片A发送测试项目X的测试命令，并进入步骤S04。
进一步地，所述双掷继电器的切换时间包括双掷继电器切换至芯片B的时间以及双掷继电器切换回芯片A的时间。
进一步地，所述测试平台为ATE测试平台。
进一步地，所述测试项目包括芯片开短路测试，芯片漏电测试，芯片的客户模式下的功能测试和测试模式下的功能测试中的一种或多种。
一种芯片共享资源串行测试装置，包括芯片A和芯片B，N个双掷继电器，以及测试平台，其中，所述芯片A和芯片B包括N个测试引脚，所述芯片A和芯片B中相同的测试引脚通过同一个双掷继电器连接至所述测试平台，所述测试平台同时连接N个双掷继电器；N为大于1的正整数；
当芯片A的测试项目X的闲置时间大于芯片B的一个或多个测试项目的测试时间时，所述测试平台对芯片A发送测试项目X的测试命令，所述测试平台控制双掷继电器连接至芯片B，所述测试平台对芯片B进行一个或多个测试项目的测试，之后所述测试平台控制双掷继电器连接至芯片A，所述测试平台接收芯片A的测试项目X的测试结果，并继续对芯片A进行测试。
本发明的有益效果为：本发明中将同一批次的两个芯片通过双掷继电器连接至测试平台，当其中一个芯片的某个测试项目需要较长时间反馈时，通过双掷继电器的切换，测试平台可以进行另外一个芯片的短时间测试项目，本发明通过双掷继电器的切换，可以使得测试过程中的等待时间均被利用起来，如此反复，可以有效节省芯片测试时间。同时，本发明通过双掷继电器的切换，使得每次只有一个芯片连接至测试平台上，可以避免测试平台的资源浪费。
附图说明
附图1为本发明芯片共享资源串行测试方法的流程图；
附图2为实施例2中芯片共享资源串行测试装置的结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图1所示，本发明提供的一种芯片共享资源串行测试方法，包括如下步骤：
S01：将芯片A和芯片B通过双掷继电器同时连接至测试平台。
在实际应用中，芯片测试一般来说是根据芯片的不同功能而分成很多测试项，各个测试项相互之间独立。而芯片中有的测试项目需要较长的等待时间，比如Flash芯片的擦除或编程命令结束后，还需要等待一段时间芯片才能使刚发完的命令完全生效，即需要较长的等待时间，芯片的擦除或者编程过程才能完成并反馈至测试平台。但是在这段等待时间内除了需要给芯片供电以外，其他引脚处于闲置阶段，所以本发明的核心思想在于把这段闲置时间利用起来，把闲置引脚所占用的资源释放给其他芯片去做一些少于该芯片闲置时间的测试项目。
优选地，本发明中芯片A和芯片B为同一批次的芯片，且测试项目相同。芯片A和芯片B均包含N个测试引脚，一个电源引脚，和一个接地引脚。芯片A和芯片B中相同的测试引脚连接同一个双掷继电器。电源引脚作为供电引脚对芯片进行供电，接地引脚作为参考地信号与测试平台的参考地信号连接在一起。双掷继电器分别通过对应的测试通道连接至测试平台。
本发明中测试平台的测试通道个数、双掷继电器的个数、芯片A和芯片B的测试引脚个数一一对应。测试平台通过双掷继电器与芯片A和芯片B相连接，确保当双掷继电器转换之后，测试平台能够及时通过双掷继电器从芯片A切换至芯片B。
优选地，本发明中测试平台为ATE测试平台。
S02：测试平台录入每个芯片中各个测试项目的占用时间；测试平台需要完全知道芯片A和芯片B每个测试项目的占用时间，以及芯片A的最小闲置时间，确保在双掷继电器进行切换时，测试平台资源释放给芯片B的时间要小于芯片A的最小闲置时间。本发明中测试平台连接双掷继电器，能够及时发出切换双掷继电器的命令，以节省出最多时间。
本发明中测试项目包括芯片开短路测试，芯片漏电测试，芯片的客户模式下的功能测试和测试模式下的功能测试中的一种或多种。
S03：测试开始时，测试平台控制双掷继电器连接至芯片A，测试平台对芯片A进行测试，当芯片A的测试项目X的闲置时间大于芯片B的一个或多个测试项目的测试时间时，测试平台对芯片A发送测试项目X的测试命令，并进入步骤S04；否则，测试平台对芯片A各个测试项目依次进行测试，测试完成之后，测试平台控制双掷继电器连接至芯片B，测试平台对芯片B进行测试。
本发明中当测试平台对芯片A进行测试时，N个双掷继电器均连接至芯片A；当测试平台对芯片B进行测试时，N个双掷继电器均连接至芯片B。测试平台控制双掷继电器进行切换，指的是控制N个双掷继电器同时进行切换。
本步骤中芯片A的测试项目X的闲置时间指的是测试平台发送测试项目X的指令之后，芯片A需要x秒才能完成该指令，这里的x秒即为芯片A的测试项目X的闲置时间。在该闲置时间内，测试平台可以对芯片B进行测试，且B的测试时间少于芯片A的闲置时间。如此一来，当测试平台完成对芯片B的测试且切换至芯片A时，刚好用于接收芯片A的测试项项目X的反馈结果。
进一步地，本发明需要确保：当芯片A的测试项目X的闲置时间大于双掷继电器的切换时间与芯片B的一个或多个测试项目的测试时间之和时，测试平台对芯片A发送测试项目X的测试命令，并进入步骤S04。其中，双掷继电器的切换时间包括双掷继电器切换至芯片B的时间以及双掷继电器切换回芯片A的时间。
S04：测试平台控制双掷继电器连接至芯片B，测试平台对芯片B进行一个或多个测试项目的测试。这里的一个或多个测试项目指的是步骤S03中“当芯片A的测试项目X的闲置时间大于芯片B的一个或多个测试项目的测试时间时”中的一个或多个测试项目。
S05：测试平台控制双掷继电器连接至芯片A，测试平台接收芯片A的测试项目X的测试结果，并返回步骤S03。
本发明中当芯片A测试完成以后，芯片B进行过的一些测试项目则无需再测，只需要测试在上一周期没测的测试项目，如此反复，节省下来的时间是非常可观的。
本发明提供的一种芯片共享资源串行测试装置，包括芯片A和芯片B，N个双掷继电器，以及测试平台，其中，芯片A和芯片B包括N个测试引脚，芯片A和芯片B中相同的测试引脚通过同一个双掷继电器连接至测试平台，测试平台同时连接N个双掷继电器。
当芯片A的测试项目X的闲置时间大于芯片B的一个或多个测试项目的测试时间时，测试平台对芯片A发送测试项目X的测试命令，测试平台控制双掷继电器连接至芯片B，测试平台对芯片B进行一个或多个测试项目的测试，之后测试平台控制双掷继电器连接至芯片A，测试平台接收芯片A的测试项目X的测试结果，并继续对芯片A进行测试。
实施例1
本实施例提供的一种芯片共享资源串行测试方法，本发明中测试平台为ATE；包括如下步骤：
S01：将芯片A和芯片B通过高速单刀双掷继电器同时连接至测试平台。其中，芯片A和芯片B为同一批次的芯片，且测试项目相同。芯片A和芯片B包括6个测试引脚，一个电源引脚，和一个接地引脚。芯片A和芯片B中相同的测试引脚通过同一个高速单刀双掷继电器连接至测试平台对应的测试通道。
S02：测试平台录入每个芯片中各个测试项目的占用时间；其中，芯片的测试项目包括芯片开短路测试，芯片漏电测试，芯片擦除，芯片编程。其中，芯片接收到擦除命令以后的生效时间需要2s；芯片接收到编程命令以后的生效时间需要3.2s；对芯片进行芯片开短路测试的时间需要20ms；对芯片进行芯片漏电测试的时间需要30ms；高速单刀双掷继电器切换的时间需要5ms。
S03：测试开始时，采用本发明方法时，整个测试过程包括如下流程：
测试平台控制高速单刀双掷继电器连接至芯片A，测试平台先芯片A进行芯片开短路测试；
测试平台对芯片A进行芯片漏电测试；
测试平台发送擦除命令给芯片A，此时，测试平台控制高速单刀双掷继电器连接至芯片B；
测试平台对芯片B进行测芯片开短路测试；
测试平台对芯片B进芯片漏电测试；
测试平台控制高速单刀双掷继电器连接至芯片A；
测试平台对芯片A进行芯片编程；
测试平台控制高速单刀双掷继电器连接至芯片B；
测试平台对芯片B进行芯片擦除；
测试平台对芯片B进行芯片编程。整个测试过程耗时6.470秒。
若采用现有技术中依次测试的方法，上述测试过程包括如下流程：
测试平台先芯片A进行芯片开短路测试；
测试平台对芯片A进行芯片漏电测试；
测试平台对芯片A进行芯片擦除；
测试平台对芯片A进行芯片编程；
测试平台控制高速单刀双掷继电器连接至芯片B；
测试平台对芯片B进行测芯片开短路测试；
测试平台对芯片B进芯片漏电测试；
测试平台对芯片B进行芯片擦除；
测试平台对芯片B进行芯片编程。整个测试过程耗时10.5秒。
实施例2
如附图2所示，本实施例提供的一种芯片共享资源串行测试装置，包括芯片A和芯片B，3个双掷继电器，以及测试平台，其中，芯片A和芯片B包括3个测试引脚，如附图2芯片A和芯片B中1、2、3所示；芯片A和芯片B中相同的测试引脚通过同一个双掷继电器连接至测试平台，测试平台同时连接3个双掷继电器。附图2中3个双掷继电器的端头分别为1、2、3，且端头1连接至芯片B中测试引脚，端头3连接至芯片A中测试引脚，端头2连接至测试平台。
当芯片A的测试项目X的闲置时间大于芯片B的一个或多个测试项目的测试时间时，测试平台对芯片A发送测试项目X的测试命令，测试平台控制双掷继电器连接至芯片B，即3个继电器的端头2和端头1连接；测试平台对芯片B进行一个或多个测试项目的测试，之后测试平台控制双掷继电器连接至芯片A，即3个继电器的端头2和端头3连接，测试平台接收芯片A的测试项目X的测试结果，并继续对芯片A进行测试。
因此，本发明中将同一批次的两个芯片通过双掷继电器连接至测试平台，可以使得测试过程中的等待时间均被利用起来，如此反复，可以有效节省芯片测试时间。本实施例相比现有技术中方法，减少了现有技术中芯片串测过程中40％以上的测试资源浪费，节省30％以上的测试时间。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (7)

1.一种芯片共享资源串行测试方法，其特征在于，包括如下步骤：
S01：将芯片A和芯片B通过双掷继电器同时连接至测试平台；所述芯片A和芯片B均包含N个测试引脚，一个电源引脚和一个接地引脚，所述芯片A和芯片B中相同的测试引脚连接同一个双掷继电器；N为大于1的正整数；所述双掷继电器分别通过对应的测试通道连接至所述测试平台；
S02：测试平台录入每个芯片中各个测试项目的占用时间；
S03：所述测试平台控制双掷继电器连接至芯片A，所述测试平台对芯片A进行测试，当芯片A的测试项目X的闲置时间大于所述双掷继电器的切换时间与芯片B的一个或多个测试项目的测试时间之和时，所述测试平台对芯片A发送测试项目X的测试命令，并进入步骤S04；否则，所述测试平台对芯片A各个测试项目依次进行测试，测试完成之后，所述测试平台控制双掷继电器连接至芯片B，所述测试平台对芯片B进行测试；芯片A的测试项目X的闲置时间指的是测试平台发送测试项目X的指令之后，芯片A需要x秒才能完成该指令，x秒即为芯片A的测试项目X的闲置时间；
S04：所述测试平台控制双掷继电器连接至芯片B，所述测试平台对芯片B进行一个或多个测试项目的测试；
S05：所述测试平台控制双掷继电器连接至芯片A，所述测试平台接收芯片A的测试项目X的测试结果，返回步骤S03。
2.根据权利要求1所述的一种芯片共享资源串行测试方法，其特征在于，所述芯片A和芯片B为同一批次的芯片，且测试项目相同。
3.根据权利要求1所述的一种芯片共享资源串行测试方法，其特征在于，当所述测试平台对芯片A进行测试时，所述N个双掷继电器均连接至芯片A；当所述测试平台对芯片B进行测试时，所述N个双掷继电器均连接至芯片B。
4.根据权利要求3所述的一种芯片共享资源串行测试方法，其特征在于，所述双掷继电器的切换时间包括双掷继电器切换至芯片B的时间以及双掷继电器切换回芯片A的时间。
5.根据权利要求1所述的一种芯片共享资源串行测试方法，其特征在于，所述测试平台为ATE测试平台。
6.根据权利要求1所述的一种芯片共享资源串行测试方法，其特征在于，所述测试项目包括芯片开短路测试，芯片漏电测试，芯片的客户模式下的功能测试和测试模式下的功能测试中的一种或多种。
7.一种芯片共享资源串行测试装置，其特征在于，包括芯片A和芯片B，N个双掷继电器，以及测试平台，其中，所述芯片A和芯片B包括N个测试引脚，所述芯片A和芯片B中相同的测试引脚通过同一个双掷继电器连接至所述测试平台，所述测试平台同时连接N个双掷继电器；N为大于1的正整数；
当芯片A的测试项目X的闲置时间大于所述双掷继电器的切换时间与芯片B的一个或多个测试项目的测试时间之和时，所述测试平台对芯片A发送测试项目X的测试命令，所述测试平台控制双掷继电器连接至芯片B，所述测试平台对芯片B进行一个或多个测试项目的测试，之后所述测试平台控制双掷继电器连接至芯片A，所述测试平台接收芯片A的测试项目X的测试结果，并继续对芯片A进行测试；芯片A的测试项目X的闲置时间指的是测试平台发送测试项目X的指令之后，芯片A需要x秒才能完成该指令，x秒即为芯片A的测试项目X的闲置时间。
CN202010113069.0A 2020-02-24 2020-02-24 一种芯片共享资源串行测试装置及方法 Active CN111273157B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010113069.0A CN111273157B (zh) 2020-02-24 2020-02-24 一种芯片共享资源串行测试装置及方法
PCT/CN2020/120804 WO2021169317A1 (zh) 2020-02-24 2020-10-14 一种芯片共享资源串行测试装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010113069.0A CN111273157B (zh) 2020-02-24 2020-02-24 一种芯片共享资源串行测试装置及方法

Publications (2)

Publication Number Publication Date
CN111273157A CN111273157A (zh) 2020-06-12
CN111273157B true CN111273157B (zh) 2022-07-08

Family

ID=71002316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010113069.0A Active CN111273157B (zh) 2020-02-24 2020-02-24 一种芯片共享资源串行测试装置及方法

Country Status (2)

Country Link
CN (1) CN111273157B (zh)
WO (1) WO2021169317A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111273157B (zh) * 2020-02-24 2022-07-08 上海御渡半导体科技有限公司 一种芯片共享资源串行测试装置及方法
CN114690025B (zh) * 2022-05-31 2022-10-11 浙江瑞测科技有限公司 一种多工位并行测试方法
CN116482521B (zh) * 2023-06-25 2023-10-20 江西兆驰半导体有限公司 一种芯片测试方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101995491A (zh) * 2009-08-26 2011-03-30 中芯国际集成电路制造(上海)有限公司 适配板、双工位测试机的改装方法和测试方法
CN102473462A (zh) * 2009-07-02 2012-05-23 晶像股份有限公司 计算机存储器测试结构
CN105911462A (zh) * 2015-02-20 2016-08-31 得克萨斯测试公司 用于半导体集成电路器件的功能数字测试的自动测试设备
CN106353667A (zh) * 2015-07-13 2017-01-25 璧典凯 一种快速测试调度方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001004716A (ja) * 1999-06-24 2001-01-12 Matsushita Electric Ind Co Ltd Ｌｓｉの検査方法
US6591388B1 (en) * 2000-04-18 2003-07-08 International Business Machines Corporation High speed sink/source register to reduce level sensitive scan design test time
US7106073B1 (en) * 2005-05-27 2006-09-12 Lsi Logic Corporation Method and system for area efficient charge-based capacitance measurement
GB0526448D0 (en) * 2005-12-23 2006-02-08 Advanced Risc Mach Ltd Diagnostic mode switching
US7546501B2 (en) * 2006-09-13 2009-06-09 Texas Instruments Incorporated Selecting test circuitry from header signals on power lead
KR101638184B1 (ko) * 2009-11-13 2016-07-21 삼성전자주식회사 비오티 장치 및 이를 포함하는 테스트 시스템
SG182469A1 (en) * 2010-01-20 2012-08-30 Advantest Singapore Pte Ltd Method and apparatus for testing a device-under-test
JP5526910B2 (ja) * 2010-03-25 2014-06-18 日本電気株式会社 タイミング調整回路及びタイミング調整方法
CN102169150B (zh) * 2010-12-30 2013-01-02 成都芯通科技股份有限公司 基于矩阵开关的并行测试系统
CN104219003B (zh) * 2013-05-30 2016-08-17 展讯通信（上海）有限公司 通信装置、测试系统及其测试方法
US20170045579A1 (en) * 2015-08-14 2017-02-16 Texas Instruments Incorporated Cpu bist testing of integrated circuits using serial wire debug
CN209117739U (zh) * 2018-10-30 2019-07-16 嘉兴鹏武电子科技有限公司 手机led驱动测试探针卡
CN111273157B (zh) * 2020-02-24 2022-07-08 上海御渡半导体科技有限公司 一种芯片共享资源串行测试装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473462A (zh) * 2009-07-02 2012-05-23 晶像股份有限公司 计算机存储器测试结构
CN101995491A (zh) * 2009-08-26 2011-03-30 中芯国际集成电路制造(上海)有限公司 适配板、双工位测试机的改装方法和测试方法
CN105911462A (zh) * 2015-02-20 2016-08-31 得克萨斯测试公司 用于半导体集成电路器件的功能数字测试的自动测试设备
CN106353667A (zh) * 2015-07-13 2017-01-25 璧典凯 一种快速测试调度方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Design of mixed-signal systems for testability;Agrawal V D;《VLSI journal》;19981231(第26期);第141-150页 *

Also Published As

Publication number Publication date
WO2021169317A1 (zh) 2021-09-02
CN111273157A (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
CN111273157B (zh) 一种芯片共享资源串行测试装置及方法
US20240219451A1 (en) Multi-core test processor, and integrated circuit test system and method
US6028439A (en) Modular integrated circuit tester with distributed synchronization and control
US20010010083A1 (en) Integrated circuit device and method and apparatus for inspecting the same
CN104965168A (zh) 一种用于集成电路测试的fpga配置系统及方法
CN204789920U (zh) 一种用于集成电路测试的fpga配置系统
CN111624478A (zh) 一种时钟信号控制电路及设备
CN105823978A (zh) 一种通用的芯片测试时钟电路及其测试方法
CN203054188U (zh) 一种jtag调测电路和系统
CN112241388A (zh) 基于flash和继电器的fpga配置测试系统及方法
CN107122274B (zh) 基于fpga重构技术的cpu测试系统及方法
JP2000311931A (ja) Ｉｐテスト回路を備えた半導体集積回路
US7111216B2 (en) Scan controller and integrated circuit including such a controller
CN114879084B (zh) 一种阵列二极管芯片高效漏电流测试系统及方法
CN115061032A (zh) 一种多时钟域芯片的功能测试方法及测试装置
US6321352B1 (en) Integrated circuit tester having a disk drive per channel
CN113035267A (zh) 一种半导体测试装置、数据处理方法、设备及存储介质
CN113238904B (zh) 接口切换装置、接口测试方法及接口切换系统
CN101110035B (zh) 具有jtag接口终端的程序下载方法
CN109324828B (zh) 一种在验证平台中实现闪存多命令并行执行的方法
US4792951A (en) Apparatus and method of stimulating an equipment
CN108205106B (zh) 用于fpga测试的实时配置方法
US7287189B1 (en) I/O configuration and reconfiguration trigger through testing interface
CN110275803A (zh) 串行总线测试接口适配器
CN112505520B (zh) 一种芯片测试方法、设备及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant