CN114690025B - 一种多工位并行测试方法 - Google Patents

Abstract

本发明公开了一种多工位并行测试方法，本发明将工位根据测试时间和测试项目分群，每个工位群具有专用的影像测试设备，所有工位群通过切换电路分时复用直流数位测试设备。本发明提出分群并行式CIS测试流程概念，并行执行直流数位测试及影像测试，大幅减少测试设备闲置时间。本发明新增在影像测试时为芯片供电的芯片电源板卡，结合切换电路的控制时序及总线架构设计，以达成分群并行式测试的目的，在降低测试成本的同时缩短了测试时间。

Description

一种多工位并行测试方法

技术领域

本发明涉及一种测试检测技术，具体涉及一种多工位并行测试方法。

背景技术

CIS(CMOS Image Sensor，图像传感器)芯片的测试主要包括开路/短路预测试，测试直流电源功耗、输入输出信号特性等的直流数位测试及测试影像成像质量的影像测试。

直流数位测试会用到数字板卡及芯片电源板卡的测试设备，数字板卡用于测量芯片管脚的输入输出信号特性、是否有开路短路等，芯片电源板卡用于供电给芯片确保芯片正常工作并测量电流及电压；影像测试则会用到接收CIS的影像资料的影像抓取卡(ImageCapture Card)及通过软件判断CIS 成像质量的设备如个人计算机。

两种测试所用的测试设备截然不同，因此测试时也会分成两阶段执行。典型的作法是先做直流数位测试后做影像测试，循序执行，其测试流程时间顺序图如图1所示。从图1也可以看到直流数位测试设备及影像测试设备在不同的测试项目存在设备闲置现象。

为了满足芯片制造商提升单位时间、单位面积生产量的需求，测试设备商开发出多工位(Multi-site)并测的CIS测试设备，工位数目目前主流为16工位(同时并测16颗CIS芯片)或32工位(同时并测32颗CIS芯片)，甚至有厂商做到80工位(同时并测80颗CIS芯片)，通过提高并测数来提高同一台设备的单位小时产出量，期在不牺牲品质的基础上达到降低测试成本的效果，目前这类做法是行业当前的主流做法。

但是提高并测数来提高同一台设备的输出量虽然提升了生产量的需求，但也造成CIS测试设备的成本高涨，特别是数字板卡、芯片电源板卡更是昂贵，造成测试成本居高不下。在不降低并测工位数的条件下降低设备成本的方法之一是将测试设备分时使用，例如将并测的工位分为两群分别为工位群A及工位群B，再利用切换电路，分时使用测试设备，先测试工位群A，之后再测试工位群B，将该方式称之为分群序列式CIS测试，图2所示为分群序列式CIS测试的时间顺序图。

图2所示的分群序列式CIS测试的测试设备，因为测试设备硬件只用到一半，就算加入切换电路成本，确实会大幅降低测试设备成本，但是CIS的测试时间也会增长一倍(一般切换电路速度极快，可忽略不予计算)，因此单位时间产量会减少一半，每一颗CIS芯片的实际平均测试成本并没有降低，从图2也可以看出根本原因还是存在测试设备闲置的现象，问题没有真正被有效解决。

发明内容

本发明针对现有技术的不足，提供一种多工位并行测试方法，在降低测试成本的同时缩短了测试时间。

本发明的目的是通过以下技术方案实现的：一种多工位并行测试方法，用于对图像传感器进行测试，包括：

将工位根据测试时间和测试项目分群；

每个工位群具有专用的影像测试设备；

所有工位群通过切换电路分时复用直流数位测试设备。

进一步地，分群数量根据数字板卡的数字通道数与被测图像传感器芯片的管脚数的倍数关系确定。

进一步地，分群数量K=(B x n)/(A x m)，其中B为图像传感器芯片的管脚数，n为工位数，A为数字板卡的数字通道数，m为数字板卡数量。

进一步地，在所述直流数位测试设备中设置与切换电路连接的芯片电源板卡A和芯片电源板卡B，分别用于在直流数位测试时为芯片供电、在影像测试时为芯片供电。

进一步地，所述切换电路包括数字板卡切换电路和芯片电源板卡切换电路，每个切换电路均通过不同的总线连接到不同的工位群。

进一步地，不同工位群并行执行开路/短路预测试、直流数位测试、影像测试。

进一步地，各工位群在一个测试周期内，先通过直流数位测试设备执行开路/短路预测试，再依次执行直流数位测试和影像测试，或者依次执行影像测试和直流数位测试。

进一步地，各工位群在全部执行完开路/短路预测试后，再分别执行直流数位测试/影像测试，或者，

每个工位群执行完各自的开路/短路预测试后不等待，直接执行后续的直流数位测试/影像测试。

进一步地，最后完成开路/短路预测试的工位群，先执行直流数位测试，再执行影像测试。

进一步地，各工位群在一个测试周期内执行完全部测试后，等待其他工位群，所有工位群均执行完全部测试后，进入下一个测试周期，或者，

允许各工位群在直流数位测试和影像测试转换时设置等待时间，使得所有工位群在一个测试周期内同时执行完全部测试，再进入下一个测试周期。

本发明的有益效果是：本发明提出分群并行式CIS测试流程概念，并行执行直流数位测试及影像测试，大幅减少测试设备闲置时间。本发明新增在影像测试时为芯片供电的芯片电源板卡，结合切换电路的控制时序及总线架构设计，以达成分群并行式测试的目的，在降低测试成本的同时缩短了测试时间。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是序列式CIS测试流程时间顺序图。

图2是分群序列式CIS测试流程时间顺序图。

图3是实施例1提供的分群并行式CIS测试流程时间顺序图。

图4是实施例1提供的分群并行式CIS测试信号路径图-第一阶段，工位群A执行开路/短路预测试。

图5是实施例1提供的分群并行式CIS测试信号路径图-第一阶段，工位群B执行开路/短路预测试。

图6是实施例1提供的分群并行式CIS测试信号路径图-第二阶段，工位群A执行影像测试，工位群B执行直流数位测试。

图7是实施例1提供的分群并行式CIS测试信号路径图-第三阶段，工位群A、工位群B均执行影像测试。

图8是实施例1提供的分群并行式CIS测试信号路径图-第四阶段，工位群A执行直流数位测试，工位群B执行影像测试。

图9是实施例2提供的分群并行式CIS测试流程时间顺序图。

图10是实施例3提供的分群并行式CIS测试流程时间顺序图。

图11是序列式CIS芯片实际测试时间示例。

图12是分群序列式CIS芯片计算测试时间示例。

图13是分群并行式CIS芯片实际测试时间示例。

具体实施方式

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

从图1及图2可以发现，CIS测试时直流数位测试设备或影像测试设备会产生闲置现象，为了达到既降低设备成本又不增加测试时间，如何降低甚至消除测试设备闲置问题成为确实降低测试成本的关键所在。

根据CIS测试的特性，并分析CIS测试设备成本分布，了解到直流数位测试设备所占的成本最高，因此本发明提出一种多工位并行测试方法，称为分群并行式CIS测试，利用分时复用昂贵的直流数位测试设备的概念，同样将并测工位分群测试但是并行运作，以下进行详细说明。

本发明提出一种针对图像传感器的多工位并行测试方法，该方法核心原理在于：将工位根据测试时间和测试项目分群；每个工位群具有专用的影像测试设备；所有工位群通过切换电路分时复用直流数位测试设备。

具体地，分群数量K可以根据数字板卡的数字通道数与被测CIS芯片的管脚数的倍数关系确定。

将每片数字板卡的数字通道数记为A，A可为192、256、384、480、512等16的倍数，常见为192、256；将数字板卡数量记为m，m可为1、2、3、4等整数；将CIS芯片管脚数记为B，B可为16、24、32、48、64等16的倍数，一般为48；将工位数记为n，n可为8、16、24、32、48、64等8的倍数，常见为8、16、32、64。实施时满足K=(B x n)/(A x m)，K为正整数，可达到分群最佳化。示例地，当B=48，n=32，A=192，m=2时，K=(48 x 32)/(192 x 2)=4，此时最佳分群数量为4。

在实施例1中，分群并行式CIS测试流程时间顺序图如图3所示，该实施例将分群并行式CIS测试流程分为四个阶段，并将所有并测工位等分为两个工位群分别记为工位群A及工位群B，各阶段测试流程如下：

1. 第一阶段，工位群A及工位群B执行开路/短路预测试。切换电路切换直流数位测试设备信号，让工位群A及工位群B的所有芯片先执行快速的开路/短路预测试，此预测试可以快速知道芯片是否值得进行后续测试。

2. 第二阶段，工位群A执行影像测试，工位群B执行直流数位测试。通常工位群B的直流数位测试会较早执行完毕，切换电路随即将工位群B信号切换到影像测试设备，工位群B准备开始执行影像测试，此时工位群A尚在执行影像测试，测试流程准备进入下一阶段。

3. 第三阶段，工位群A执行影像测试，工位群B执行影像测试。此阶段工位群A及工位群B均执行影像测试，工位群A的影像测试完毕，测试流程准备进入第四阶段。有一点需要特别说明，由于一般CIS的影像测试时间会比直流数位测试时间长很多，本发明的影像测试设备并不共享，只将直流数位测试设备通过切换电路设计成共享，如果影像测试与直流数位测试时间相近，则影像测试设备也可设计成共享，当然故意将影像测试设备设计成共享亦可，设备成本可能会更低，只是降低设备闲置的幅度不同。

4. 第四阶段，工位群A执行直流数位测试，工位群B执行影像测试。此时切换电路已经将直流数位测试设备信号切换到工位群A，工位群A开始执行直流数位测试，工位群B持续执行影像测试直到测试完毕。

从图3的测试流程时间顺序图可以发现测试设备闲置的现象已经大幅减少，如此仅增加少许预测试时间(通常少于总测试时间的1%)，既维持产出量，又达到消除设备闲置时间，提高设备使用率，可实际降低整体生产测试成本的目标。

在实施例1中，以系统重构(Reconfiguration)的方式降低了测试成本并缩短了测试时间，经由适当的设计信号切换电路及信号总线，实现了减少测试硬件设备的多工位并行测试。该实施例中，直流数位测试设备一台，工位群A和工位群B分时复用该直流数位测试设备；影像测试设备两台记为影像测试设备A和影像测试设备B，分别专属于工位群A和工位群B。切换电路包括数字板卡切换电路及芯片电源板卡切换电路。数字板卡切换电路连接数字板卡；芯片电源板卡切换电路连接有芯片电源板卡A和芯片电源板卡B，其中芯片电源板卡A用于在直流数位测试时为芯片供电，芯片电源板卡B用于在影像测试时为芯片供电。

以下进一步详细描述实施例1中各阶段的测试信号路径。

1. 第一阶段(参考图3)，开路/短路预测试。切换电路将数字板卡的信号供给总线A，芯片电源板卡A的信号供给总线C，执行工位群A的开路/短路预测试，测试信号路径如图4所示；之后切换电路再将数字板卡的信号供给总线B，芯片电源板卡A的信号供给总线D，执行工位群B的开路/短路预测试，测试信号路径如图5所示。

2. 第二阶段(参考图3)，工位群A执行影像测试，工位群B执行直流数位测试。切换电路维持将数字板卡的信号供给总线B，芯片电源板卡A的信号供给总线D，工位群B即可继续执行直流数位测试；同时影像测试设备A的信号及芯片电源板卡B的信号供给工位群A，开始执行影像测试。通常工位群B的直流数位测试先测试完毕，释放数字板卡与芯片电源板卡A，测试信号路径如图6所示。

3. 第三阶段(参考图3)，工位群A持续执行影像测试，工位群B执行影像测试。切换电路将芯片电源板卡B的信号同时供给总线C和总线D，影像测试设备B的信号供给工位群B，开始执行影像测试，测试信号路径如图7所示。

4. 第四阶段(参考图3)，工位群A执行直流数位测试，工位群B持续执行影像测试。当工位群A执行影像测试完成后，随即控制切换电路将数字板卡的信号供给总线A，芯片电源板卡A的信号供给总线C，工位群A开始执行直流数位测试，而工位群B持续执行影像测试，测试信号路径如图8所示。等待工位群A、工位群B执行测试完毕后，即完成一轮完整测试，准备继续下一轮测试。

如此在工位群A与工位群B之间交叉轮流执行直流数位测试及影像测试，分享昂贵的直流数位测试设备，大幅消除设备闲置时间，达到既降低测试硬件设备需求又仅增加少量测试时间的目标，实质上降低整体生产测试成本。

在实施例2中，分群并行式CIS测试流程时间顺序图如图9所示，该实施例将分群并行式CIS测试流程分为六个阶段，并将所有并测工位等分为两个工位群分别记为工位群A及工位群B，各阶段测试流程如下：

1. 第一阶段，工位群A执行开路/短路预测试。切换电路切换直流数位测试设备信号，让工位群A的所有芯片先执行快速的开路/短路预测试，此预测试可以快速知道芯片是否值得进行后续测试。

2. 第二阶段，工位群A执行影像测试，工位群B执行开路/短路预测试。切换电路将工位群A信号切换到影像测试设备，将直流数位测试设备信号切换到工位群B；

3. 第三阶段，工位群A执行影像测试，工位群B执行直流数位测试。通常工位群B的直流数位测试会较早执行完毕，切换电路随即将工位群B信号切换到影像测试设备，工位群B准备开始执行影像测试，此时工位群A尚在执行影像测试，测试流程准备进入下一阶段。

4. 第四阶段，工位群A执行影像测试，工位群B执行影像测试。此阶段工位群A及工位群B分别通过各自的影像测试设备执行影像测试，工位群A的影像测试完毕，测试流程准备进入第五阶段。

5. 第五阶段，工位群A执行直流数位测试，工位群B执行影像测试。此时切换电路已经将直流数位测试设备信号切换到工位群A，工位群A开始执行直流数位测试，工位群B尚在执行影像测试，工位群A的直流数位测试完毕，测试流程准备进入第六阶段。

6. 第六阶段，工位群B持续执行影像测试直到测试完毕。

在实施例3中，分群并行式CIS测试流程时间顺序图如图10所示，该实施例将分群并行式CIS测试流程分为六个阶段，并将所有并测工位等分为两个工位群分别记为工位群A及工位群B，各阶段测试流程如下：

1. 第一阶段，工位群A执行开路/短路预测试。切换电路切换直流数位测试设备信号，让工位群A的所有芯片先执行快速的开路/短路预测试，此预测试可以快速知道芯片是否值得进行后续测试。

2. 第二阶段，工位群A执行影像测试，工位群B执行开路/短路预测试。切换电路将工位群A信号切换到影像测试设备，将直流数位测试设备信号切换到工位群B；

3. 第三阶段，工位群A执行影像测试，工位群B执行直流数位测试。通常工位群B的直流数位测试会较早执行完毕，切换电路随即将工位群B信号切换到影像测试设备，工位群B准备开始执行影像测试，此时工位群A尚在执行影像测试，测试流程准备进入下一阶段。

4. 第四阶段，工位群A执行影像测试，工位群B执行影像测试。此阶段工位群A及工位群B分别通过各自的影像测试设备执行影像测试，工位群A的影像测试完毕，测试流程准备进入第五阶段。

5. 第五阶段，工位群A等待信号，工位群B持续执行影像测试。

6. 第六阶段，工位群A执行直流数位测试，工位群B执行影像测试。切换电路将直流数位测试设备信号切换到工位群A，工位群A开始执行直流数位测试，工位群B尚在执行影像测试，等待工位群A、工位群B同时执行测试完毕后，即完成一轮完整测试，准备继续下一轮测试。

以某颗CIS芯片为例，序列式CIS芯片实际测试时间约为101秒，如图11所示，分别是：

1. 开路/短路预测试时间：0.6秒；

2. 直流数位测试时间：22.4秒；

3. 影像测试时间：78秒。

分群序列式CIS芯片计算测试时间为202秒，参见图12，因为测试时间太长，分群序列式CIS测试方法不易在市场流行。

本发明分群并行式CIS芯片实际测试时间为101.6秒，参见图13，时间仅增加了0.59%，但是成本能够节省5%左右。

以上实施例以分为两个工位群为示例，但是分群并行式测试的概念不仅限定为两个工位群，也可以根据实际情况分为三个工位群或更多，特别是测试项目有多种的情况则可分成多个工位群并行测试，以便更容易执行。

以上所述仅为本说明书一个或多个实施例的较佳实施例而已，并不用以限制本说明书一个或多个实施例，凡在本说明书一个或多个实施例的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例保护的范围之内。

Claims (6)

1.一种多工位并行测试方法，用于对图像传感器进行测试，包括：

将工位根据测试时间和测试项目分群；

每个工位群具有专用的影像测试设备；

所有工位群通过切换电路分时复用直流数位测试设备；

所述切换电路包括数字板卡切换电路和芯片电源板卡切换电路，每个切换电路均通过不同的总线连接到不同的工位群；

在所述直流数位测试设备中设置与芯片电源板卡切换电路连接的芯片电源板卡A和芯片电源板卡B，分别用于在直流数位测试时为芯片供电、在影像测试时为芯片供电；所述直流数位测试设备的数字板卡连接所述数字板卡切换电路；

不同工位群并行执行开路/短路预测试、直流数位测试、影像测试；

各工位群在一个测试周期内，先通过直流数位测试设备执行开路/短路预测试，再依次执行直流数位测试和影像测试，或者依次执行影像测试和直流数位测试。

2.根据权利要求1所述的方法，其特征在于，分群数量根据数字板卡的数字通道数与被测图像传感器芯片的管脚数的倍数关系确定。

3.根据权利要求2所述的方法，其特征在于，分群数量K=(B x n)/(A x m)，其中B为图像传感器芯片的管脚数，n为工位数，A为数字板卡的数字通道数，m为数字板卡数量。

4.根据权利要求1所述的方法，其特征在于，各工位群在全部执行完开路/短路预测试后，再分别执行直流数位测试/影像测试，或者，

每个工位群执行完各自的开路/短路预测试后不等待，直接执行后续的直流数位测试/影像测试。

5.根据权利要求1所述的方法，其特征在于，最后完成开路/短路预测试的工位群，先执行直流数位测试，再执行影像测试。

6.根据权利要求1所述的方法，其特征在于，各工位群在一个测试周期内执行完全部测试后，等待其他工位群，所有工位群均执行完全部测试后，进入下一个测试周期，或者，

允许各工位群在直流数位测试和影像测试转换时设置等待时间，使得所有工位群在一个测试周期内同时执行完全部测试，再进入下一个测试周期。

Images