CN113035267A - 一种半导体测试装置、数据处理方法、设备及存储介质 - Google Patents
一种半导体测试装置、数据处理方法、设备及存储介质 Download PDFInfo
- Publication number
- CN113035267A CN113035267A CN202110322413.1A CN202110322413A CN113035267A CN 113035267 A CN113035267 A CN 113035267A CN 202110322413 A CN202110322413 A CN 202110322413A CN 113035267 A CN113035267 A CN 113035267A
- Authority
- CN
- China
- Prior art keywords
- test
- data
- module
- control
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种半导体测试装置、数据处理方法、设备及存储介质,所述半导体测试装置包括:站点控制模块和至少一个测试模块;其中,所述站点控制模块用于通过数据总线向所述测试模块发送控制指令;所述测试模块用于根据所述控制指令对半导体器件进行老化测试,并将测试得到的测试数据通过串行接口线发送至所述站点控制模块。本发明提供的半导体测试装置中的站点控制模块和测试模块之间通过数据总线和串行接口线连接,数据总线用于控制指令的传输,串行接口线用于测试数据的传输,从而将控制测试流程和测试数据回传流程分离,使得测试控制和测试数据传输可以异步执行,缩短了测试的时间,提高了测试效率。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种半导体测试装置、数据处理方法、设备及存储介质。
背景技术
通常,在进行半导体器件测量过程中,控制端和测试端之间要进行控制指令和测试数据的传输。然而,常用的半导体测试装置的数据传输结构单一,使得其控制指令和测试数据无法异步执行。由此使得半导体器件的测试效率很低。
发明内容
本发明实施例期望提供一种半导体测试装置、数据处理方法、设备及存储介质。
本发明的技术方案是这样实现的:
本发明实施例第一方面提供一种半导体测试装置,所述装置包括:站点控制模块和至少一个测试模块;其中,所述站点控制模块和所述测试模块之间通过数据总线和串行接口线连接;
所述站点控制模块用于通过数据总线向所述测试模块发送控制指令;
所述测试模块用于根据所述控制指令对半导体器件进行老化测试,并将测试得到的测试数据通过串行接口线发送至所述站点控制模块。
可选地,每个所述测试模块包括一老化板和至少一个最终测试板;
在每个所述测试模块中:所述最终测试板用于接收所述站点控制模块发送的所述控制指令,并基于所述控制指令控制所述老化板进行老化测试;所述老化板用于对半导体器件进行老化测试,并将测试得到的测试数据发送至所述最终测试板;所述最终测试板还用于将所述测试数据通过串行接口线发送至所述站点控制模块。
可选地,所述站点控制模块包括多路串行接口线,所述多路串行接口线中的每一路串行接口线均与一最终测试板连接。
可选地,每个所述测试模块还包括NAND闪存接口单元;在每个所述测试模块中,所述老化板和所述最终测试板之间通过所述NAND闪存接口单元进行数据传输。
可选地,所述站点控制模块包括FPGA芯片,所述FPGA芯片用于提供多个串行接口,所述多个串行接口中的每个串行接口均与串行接口线连接。
可选地,所述站点控制模块包括ARM处理器,所述ARM处理器用以生成控制老化测试的控制指令。
本发明实施例第二方面提供一种数据处理方法,应用于测试端,所述方法包括:
通过数据总线接收控制端发送的控制指令;
基于所述控制指令,对半导体器件进行老化测试;
获取测试数据,并将所述测试数据通过串行接口线发送至所述控制端。
可选地,所述测试数据发送至所述控制端所需的时间不超过单次老化测试所需的时间。
本发明实施例第三方面提供一种数据处理方法,应用于控制端,所述方法包括:
通过数据总线向控制端发送控制指令;
通过串行接口线接收测试端发送的测试数据。
可选地,控制端接收所述测试数据所需的时间不超过所述控制指令的发送时间间隔。
本发明实施例第四方面提供一种终端设备,所述设备包括存储器和处理器,其中,所述存储器中存储有指令;
所述处理器用于运行所述存储器中存储的指令,所述指令被处理器运行时,实现上述第二方面的任一项所述方法的步骤或上述第三方面的任一项所述方法的步骤。
本发明实施例第五方面提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时,实现上述第二方面的任一项所述方法的步骤或上述第三方面的任一项所述方法的步骤。
本发明实施例提供的一种半导体测试装置、数据处理方法、设备及存储介质,该半导体测试装置包括站点控制模块和至少一个测试模块;其中,所述站点控制模块和所述测试模块之间通过数据总线和串行接口线连接;所述站点控制模块用于通过数据总线向所述测试模块发送控制指令;所述测试模块用于根据所述控制指令对半导体器件进行老化测试,并将测试得到的测试数据通过串行接口线发送至所述站点控制模块。本发明提供的半导体测试装置中的站点控制模块和测试模块之间通过数据总线和串行接口线连接,数据总线用于控制指令的传输,串行接口线用于测试数据的传输,从而将控制测试流程和测试数据回传流程分离,使得测试控制和测试数据传输可以异步执行,缩短了测试的时间,提高了测试效率。
附图说明
图1为本发明实施例提供的一种半导体测试装置的结构示意图a;
图2为本发明实施例提供的一种半导体测试装置的结构示意图b;
图3为本发明实施例提供的一种半导体测试装置的结构示意图c;
图4为本发明实施例提供的一种半导体测试装置的传输时间示意图;
图5为本发明实施例提供的一种数据处理方法的流程示意图X;
图6为本发明实施例提供的一种数据处理方法的流程示意图Y;
图7为本发明实施例提供的一种终端设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
当前,在进行半导体器件测量过程中,控制端和测试端之间要进行控制指令和测试数据的传输。然而,常用的半导体测试装置的数据传输结构单一,使得其控制指令和测试数据无法异步执行。由此使得半导体器件的测试效率很低。基于此,提出本发明以下各实施例。
请参阅图1,图1为本发明实施例提供的一种半导体测试装置的结构示意图a。本发明实施例提供的一种半导体测试装置包括:
站点控制模块(SITE Board)和至少一个测试模块;其中,站点控制模块和测试模块之间通过数据总线和串行接口线连接;
站点控制模块用于通过数据总线向测试模块发送控制指令;
测试模块用于根据控制指令对半导体器件进行老化测试,并将测试得到的测试数据通过串行接口线发送至站点控制模块。
老化测试是指模拟产品在现实使用条件中涉及到的各种因素对产品产生老化的情况进行相应条件加强实验的过程。本实施例提供的一种半导体测试装置可应用于老化测试过程中。
在本实施例中,所述半导体器件可以为半导体存储芯片,例如三维NAND芯片,三维相变存储芯片等。
在本实施例中,站点控制模块通过数据总线向测试模块发送控制指令。测试模块在接收到控制指令后,开始对待测设备或者元器件进行老化测试。在此过程中生成的测试数据,例如日志文件,则暂存在测试模块的存储单元中。待本轮测试完成后,站点控制模块可以通过数据总线向测试模块发送新一轮的控制指令,开始新一轮的老化测试,而上一轮的测试数据通过串行接口线传输至站点控制模块。如此,将控制测试流程和测试数据回传流程分离,使得测试控制和测试数据传输可以异步执行,缩短了测试的时间,提高了测试效率。
需要说明的是,串行接口线对应的串行接口为高速串行接口,拥有更高的接口速率和系统吞吐量,数据传输速率相对于数据总线更快。另外,本实施例并不仅仅局限于老化测试,还可以应用于其他的半导体测试等环境,对此不进行限制。
本实施例提供的半导体测试装置中的站点控制模块和测试模块之间通过数据总线和串行接口线连接,数据总线用于控制指令的传输,串行接口线用于测试数据的传输,从而将控制测试流程和测试数据回传的流程分离,使得测试控制和测试数据传输可以异步执行,缩短了测试的时间,提高了测试效率。
在一个实施例中,请参阅图2和图3,图2为本发明实施例提供的一种半导体测试装置的结构示意图b,图3为本发明实施例提供的一种半导体测试装置的结构示意图c。图2为常用的测试装置结构示意图,图3为本实施例提供的一种改进后的测试装置结构示意图。
每个测试模块包括:老化板(Burn-In Board)和至少一个最终测试板(Final TestBoard);
在每个测试模块中:最终测试板用于接收站点控制模块发送的控制指令,并基于控制指令控制老化板进行老化测试;老化板用于对半导体器件进行老化测试,并将测试得到的测试数据发送至最终测试板;最终测试板还用于将测试数据通过串行接口线发送至站点控制模块。
如图2所示,通常,在进行半导体器件老化测量过程中,站点控制模块和测试模块都是通过数据总线进行连接。具体地,最终测试板通过数据总线接收到站点控制模块发送的控制指令后,基于控制指令控制老化板进行老化测试。老化板在完成对半导体器件的老化测试后,将测试得到的测试数据发送至最终测试板,由最终测试板将测试数据通过数据总线发送至站点控制模块。在测试数据传输完成后,站点控制模块才可以再次发送指令,控制下一环节的测试流程。通过这种方式进行测试时,在测试过程中,控制指令与测试数据不能同时传输,只有当测试完成后,测试端才能通过控制总线将测试数据传输至控制端,而只有当测试数据传输完毕后,才可以进行下一轮的老化测试,因此,当测试数据较多时,会极大地影响测试效率。
在本实施例中,如图3所示,站点控制模块和测试模块通过数据总线和串行接口线进行连接,数据总线的地址信号可以为AD[0:7]。测试模块包括老化板和至少一个最终测试板,其中,VS1-VS5表征多个测试流程,DUT(Device Under Test)为待测设备或者待测半导体器件,ONFI(Open Nand Flash Interface)为NAND闪存接口单元,在每个测试模块中,老化板和最终测试板之间通过NAND闪存接口单元进行数据传输。
如图4所示,图4为本发明实施例提供的一种半导体测试装置的传输时间示意图。老化测试过程需要通过控制指令进行控制,因此,指令传输时间即表征老化测试时间,且控制指令通过数据总线进行传输,而测试数据则通过串行接口线进行传输。
具体地,最终测试板通过数据总线接收到站点控制模块发送的控制指令后,基于控制指令控制老化板进行老化测试。老化板在完成对半导体器件的老化测试后,将测试得到的测试数据发送至最终测试板,由最终测试板将测试数据通过串行接口线发送至站点控制模块。而在利用串行接口线传输测试数据时,站点控制模块可以同时通过数据总线传输控制指令,控制下一环节的测试流程,由此,实现测试控制和测试数据传输的异步执行,缩短测试的时间,提高测试效率。
在一个实施例中,站点控制模块包括:多路串行接口线,多路串行接口线中的每一路串行接口线均与一最终测试板连接。
为了保证测试效率,因此在测试模块中可以设置多个最终测试板。每个最终测试板中都设有至少一个存储单元,用以存储测试数据。每一最终测试板分别通过不同的串行接口线与站点控制模块相连。多个最终测试板可以同时接收控制指令,并基于控制指令控制老化测试,并在测试完成后,通过对应的串行接口线将测试数据传输至站点控制模块。
在一个实施例中,站点控制模块包括:FPGA芯片,FPGA芯片用于提供多个串行接口,多个串行接口中的每个串行接口均与串行接口线连接。
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物,作为专用集成电路领域中的一种半定制电路而出现的,既可以解决定制电路的不足,又可以克服原有可编程器件门电路数有限的缺点。
在本实施例中,利用FPGA芯片提供多个串行接口,其中,该串行接口可以是高速串行接口。相较于数据总线而言,高速串行接口拥有更高的接口速率和系统吞吐量,数据传输效率更快,从而可以保证测试数据的传输时间大体上小于老化测试所需的时间,进而将数据传输时间隐藏在老化测试的过程中,避免出现测试模块的存储单元中存在大量测试数据积累的情况。
在一个实施例中,站点控制模块包括:ARM处理器,ARM处理器用以生成控制老化测试的控制指令。
ARM(Advanced RISC Machines)处理器是一个32位元精简指令集处理器架构,具备指令长度固定,执行效率高,低成本等优点。通过采用ARM处理器生成控制老化测试的控制指令,可以保证测试流程的高效进行。
请参阅图5,图5为本发明实施例提供的一种数据处理方法的流程示意图X。本发明实施例提供的一种数据处理方法,应用于测试端,所述方法包括:
S101,通过数据总线接收控制端发送的控制指令;
S102,基于控制指令,对半导体器件进行老化测试;
S103,获取测试数据,并将测试数据通过串行接口线发送至控制端。
在本实施例中,测试端在通过数据总线接收到控制端传输的控制指令后,开始对待测设备或者元器件进行老化测试。在此过程中生成的测试数据,例如日志文件,则暂存在测试端的存储单元中。待本轮测试完成后,测试端可以立即通过数据总线接收控制端发送的新一轮控制指令,开始新一轮的老化测试,而上一轮的测试数据通过串行接口线传输至控制端。如此,将控制测试流程和测试数据回传流程分离,使得测试控制和测试数据传输可以异步执行,缩短了测试的时间,提高了测试效率。在实际应用时,测试端为老化板(Burn-In Board)和与其对应的最终测试板(Final Test Board),控制端为站点控制模块(SITEBoard)。
需要说明的是,串行接口线对应的串行接口为高速串行接口,拥有更高的接口速率和系统吞吐量,数据传输速率相对于数据总线更快。另外,本实施例并不仅仅局限于老化测试,还可以应用于其他的性能测试等环境,对此不进行限制。
本实施例提供的一种数据处理方法,通过数据总线传输控制指令,通过串行接口线传输测试数据,从而将控制测试流程和测试数据回传流程分离,使得测试控制和测试数据传输可以异步执行,缩短了测试的时间,提高了测试效率。
在一个实施例中,测试数据发送至控制端所需的时间不超过单次老化测试所需的时间。
相较于数据总线而言,高速串行接口线的数据传输效率更高,从而可以保证测试数据的传输时间大体上小于单次老化测试所需的时间,进而将数据传输时间隐藏在老化测试的过程中,避免出现测试模块的存储单元中存在大量测试数据积累的情况。
在一个实施例中,测试端可以通过多路串行接口线与控制端连接。
多路串行接口线可以部分或全部连接在测试端的同一个存储单元,也可以分别连接在测试端的不同存储单元,视实际需要进行设置。例如,当某个存储单元的优先级较高,导致测试数据存储量一致比较大,而单个串行接口线的传输能力有限,为了保证传输效率,可以多路串行接口线与控制端连接,通过多路串行接口线传输测试数据。
请参阅图6,图6为本发明实另一施例提供的一种数据处理方法的流程示意图Y。本发明实施例提供的一种数据处理方法,应用于控制端,所述方法包括:
S201,通过数据总线向控制端发送控制指令;
S202,通过串行接口线接收测试端发送的测试数据。
在本实施例中,控制端通过数据总线向测试端传输控制指令,由测试端对待测设备或者元器件进行老化测试。待测试完成后,控制端通过串行接口线接收测试数据,并可以同时通过数据总线向测试端传输下一轮测试的控制指令。如此,将控制测试流程和测试数据回传流程分离,使得测试控制和测试数据传输可以异步执行,缩短了测试的时间,提高了测试效率。具体示例如上述装置示例所述,在此不再一一赘述。在实际应用时,控制端为站点控制模块(SITE Board),测试端为老化板(Burn-In Board)和与其对应的最终测试板(Final Test Board)。
在一个实施例中,控制端接收测试数据所需的时间不超过控制指令的发送时间间隔。
相较于数据总线而言,高速串行接口线的数据传输效率更高,从而可以保证测试数据的传输时间大体上小于单次老化测试所需的时间,进而在实现测试控制和测试数据传输的异步执行的同时,将数据传输时间隐藏在老化测试的过程中,避免出现测试模块的存储单元中存在大量测试数据积累的情况。
本发明还提供了一种终端设备,如图7所示,该终端设备包括存储器和处理器,其中,存储器中存储有指令;处理器用于运行存储器中存储的指令,指令被处理器运行时,可以实现上述数据处理方法的步骤。
可选地,该终端设备中的各个组件可通过总线系统耦合在一起。可以理解,总线系统用于实现这些组件之间的连接通信。总线系统除包括数据总线之外,还包括电源总线、控制总线和状态信号总线。
可选地,存储器可以由任何类型的易失性或非易失性存储设备、或者它们的组合来实现。
可选地,处理器可以是一种集成电路芯片,具有信号的处理能力。在实现过程中,上述方法的各步骤可以通过软件形式的指令完成,还可以通过硬件的集成逻辑电路完成。上述的处理器可以是通用处理器、数字信号处理器(DSP,Digital Signal Processor),或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
本发明还提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时,可以完成上述数据处理方法中的任一步骤。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例或设备实施例。
在本申请所提供的几个实施例中,应该理解到,所揭露的方法、装置和存储介质,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,如:多个模块或组件可以结合,或可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性的、机械的或其它形式的。
上述作为分离部件说明的模块可以是、或也可以不是物理上分开的,作为模块显示的部件可以是、或也可以不是物理单元,即可以位于一个地方,也可以分布到多个网络模块上;可以根据实际的需要选择其中的部分或全部模块来实现本实施例方案的目的。
另外,在本发明各实施例中的各功能模块可以全部集成在一个处理模块中,也可以是各模块分别单独作为一个模块,也可以两个或两个以上模块集成在一个模块中;上述集成的模块既可以采用硬件的形式实现,也可以采用硬件加软件功能模块的形式实现。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于一计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:移动存储设备、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种半导体测试装置,其特征在于,包括:站点控制模块和至少一个测试模块;其中,所述站点控制模块和所述测试模块之间通过数据总线和串行接口线连接;
所述站点控制模块用于通过数据总线向所述测试模块发送控制指令;
所述测试模块用于根据所述控制指令对半导体器件进行老化测试,并将测试得到的测试数据通过串行接口线发送至所述站点控制模块。
2.根据权利要求1所述的测试装置,其特征在于,每个所述测试模块包括:老化板和至少一个最终测试板;
在每个所述测试模块中:所述最终测试板用于接收所述站点控制模块发送的所述控制指令,并基于所述控制指令控制所述老化板进行老化测试;所述老化板用于对半导体器件进行老化测试,并将测试得到的测试数据发送至所述最终测试板;所述最终测试板还用于将所述测试数据通过串行接口线发送至所述站点控制模块。
3.根据权利要求2所述的测试装置,其特征在于,所述站点控制模块包括:多路串行接口线,所述多路串行接口线中的每一路串行接口线均与一最终测试板连接。
4.根据权利要求2所述的测试装置,其特征在于,每个所述测试模块还包括:NAND闪存接口单元;在每个所述测试模块中,所述老化板和所述最终测试板之间通过所述NAND闪存接口单元进行数据传输。
5.根据权利要求1所述的测试装置,其特征在于,所述站点控制模块包括:FPGA芯片,所述FPGA芯片用于提供多个串行接口,所述多个串行接口中的每个串行接口均与串行接口线连接。
6.根据权利要求1所述的测试装置,其特征在于,所述站点控制模块包括:ARM处理器,所述ARM处理器用以生成控制老化测试的控制指令。
7.一种数据处理方法,应用于测试端,其特征在于,包括:
通过数据总线接收控制端发送的控制指令;
基于所述控制指令,对半导体器件进行老化测试;
获取测试数据,并将所述测试数据通过串行接口线发送至所述控制端。
8.根据权利要求7所述的数据处理方法,其特征在于,所述测试数据发送至所述控制端所需的时间不超过单次老化测试所需的时间。
9.一种数据处理方法,应用于控制端,其特征在于,包括:
通过数据总线向控制端发送控制指令;
通过串行接口线接收测试端发送的测试数据。
10.根据权利要求9所述的数据处理方法,其特征在于,控制端接收所述测试数据所需的时间不超过所述控制指令的发送时间间隔。
11.一种终端设备,其特征在于,所述设备包括存储器和处理器,其中,所述存储器中存储有指令;
所述处理器用于运行所述存储器中存储的指令,所述指令被处理器运行时,实现权利要求7-8任一项所述的数据处理方法或权利要求9-10任一项所述的数据处理方法。
12.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时,实现权利要求7-8任一项所述的数据处理方法或权利要求9-10任一项所述的数据处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110322413.1A CN113035267B (zh) | 2021-03-25 | 2021-03-25 | 一种半导体测试装置、数据处理方法、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110322413.1A CN113035267B (zh) | 2021-03-25 | 2021-03-25 | 一种半导体测试装置、数据处理方法、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113035267A true CN113035267A (zh) | 2021-06-25 |
CN113035267B CN113035267B (zh) | 2022-05-13 |
Family
ID=76474034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110322413.1A Active CN113035267B (zh) | 2021-03-25 | 2021-03-25 | 一种半导体测试装置、数据处理方法、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113035267B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023159451A1 (zh) * | 2022-02-25 | 2023-08-31 | 中国科学院半导体研究所 | 数据模拟装置及方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020062466A1 (en) * | 1999-07-28 | 2002-05-23 | Hitachi, Limited | Semiconductor integrated circuit and recording medium |
US20060107186A1 (en) * | 2004-10-29 | 2006-05-18 | International Business Machines Corporation | System, method and storage medium for providing a high speed test interface to a memory subsystem |
CN101055767A (zh) * | 2006-04-13 | 2007-10-17 | 海力士半导体有限公司 | 多端口存储装置的测试操作 |
CN101060008A (zh) * | 2006-04-13 | 2007-10-24 | 海力士半导体有限公司 | 具有串行输入/输出接口的多端口存储装置及其控制方法 |
CN101604272A (zh) * | 2008-06-13 | 2009-12-16 | 慧国(上海)软件科技有限公司 | 存储卡测试装置及其测试方法 |
CN102707225A (zh) * | 2012-06-21 | 2012-10-03 | 上海华岭集成电路技术股份有限公司 | 集成电路测试优化方法及其测试装置 |
US20150058701A1 (en) * | 2011-10-27 | 2015-02-26 | Memoright (Wuhan) Co., Ltd. | Flash memory controller and method of data transmission between flash memories |
CN106886501A (zh) * | 2017-01-03 | 2017-06-23 | 芯海科技(深圳)股份有限公司 | 一种流水线型的mtp快速烧录的方法 |
CN108806761A (zh) * | 2018-06-04 | 2018-11-13 | 深圳忆联信息系统有限公司 | 一种ssd功能测试方法、系统及计算机存储介质 |
CN108877868A (zh) * | 2018-07-03 | 2018-11-23 | 记忆科技(深圳)有限公司 | 并行芯片测试装置及测试方法 |
CN111209152A (zh) * | 2020-01-10 | 2020-05-29 | 记忆科技(深圳)有限公司 | Dram芯片老化测试设备、方法、计算机设备及存储介质 |
-
2021
- 2021-03-25 CN CN202110322413.1A patent/CN113035267B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020062466A1 (en) * | 1999-07-28 | 2002-05-23 | Hitachi, Limited | Semiconductor integrated circuit and recording medium |
US20060107186A1 (en) * | 2004-10-29 | 2006-05-18 | International Business Machines Corporation | System, method and storage medium for providing a high speed test interface to a memory subsystem |
CN101055767A (zh) * | 2006-04-13 | 2007-10-17 | 海力士半导体有限公司 | 多端口存储装置的测试操作 |
CN101060008A (zh) * | 2006-04-13 | 2007-10-24 | 海力士半导体有限公司 | 具有串行输入/输出接口的多端口存储装置及其控制方法 |
CN101604272A (zh) * | 2008-06-13 | 2009-12-16 | 慧国(上海)软件科技有限公司 | 存储卡测试装置及其测试方法 |
US20150058701A1 (en) * | 2011-10-27 | 2015-02-26 | Memoright (Wuhan) Co., Ltd. | Flash memory controller and method of data transmission between flash memories |
CN102707225A (zh) * | 2012-06-21 | 2012-10-03 | 上海华岭集成电路技术股份有限公司 | 集成电路测试优化方法及其测试装置 |
CN106886501A (zh) * | 2017-01-03 | 2017-06-23 | 芯海科技(深圳)股份有限公司 | 一种流水线型的mtp快速烧录的方法 |
CN108806761A (zh) * | 2018-06-04 | 2018-11-13 | 深圳忆联信息系统有限公司 | 一种ssd功能测试方法、系统及计算机存储介质 |
CN108877868A (zh) * | 2018-07-03 | 2018-11-23 | 记忆科技(深圳)有限公司 | 并行芯片测试装置及测试方法 |
CN111209152A (zh) * | 2020-01-10 | 2020-05-29 | 记忆科技(深圳)有限公司 | Dram芯片老化测试设备、方法、计算机设备及存储介质 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023159451A1 (zh) * | 2022-02-25 | 2023-08-31 | 中国科学院半导体研究所 | 数据模拟装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113035267B (zh) | 2022-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103616937B (zh) | 一种主板、pcie网卡和服务器系统 | |
CN104483959A (zh) | 故障模拟与测试系统 | |
CN109542817B (zh) | 一种通用电子对抗设备控制架构 | |
CN113035267B (zh) | 一种半导体测试装置、数据处理方法、设备及存储介质 | |
JP4722221B2 (ja) | 試験装置、同期モジュールおよび同期方法 | |
CN101222732A (zh) | 状态控制信号测试装置 | |
CN103440187A (zh) | 一种基于硬件脚本的can总线自动化测试方法 | |
CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
CN109031005B (zh) | 分布式继电保护装置测试方法及继电保护测试仪 | |
CN109995548B (zh) | 设备管理方法、系统和数据传输方法、系统及终端设备 | |
CN109815073B (zh) | 一种基于pxi平台的高速串口srio的测试方法 | |
CN113238904B (zh) | 接口切换装置、接口测试方法及接口切换系统 | |
CN107168744B (zh) | 用于数字信号处理器芯片文件加载的系统及方法 | |
CN211979671U (zh) | 平台芯片和芯片验证平台 | |
CN112363883A (zh) | 一种cpu压力测试方法及装置 | |
CN114077576A (zh) | 晶圆修补方法、装置、设备及存储介质 | |
CN117311313A (zh) | 一种测试方法及系统、计算处理端以及可读存储介质 | |
CN109870642B (zh) | 一种总线控制器电路高温动态老炼装置及方法 | |
CN110413287A (zh) | 软件的部署方法和装置 | |
CN113900985B (zh) | Io和spi复用芯片、复用辅助芯片和数据交互方法 | |
CN100460876C (zh) | 测试系统及其数据接口转换装置 | |
CN114460443A (zh) | 一种虚拟化自动测试设备的系统、测试方法及存储介质 | |
CN107193705B (zh) | 一种芯片调试方法及装置 | |
CN217766718U (zh) | 一种芯片测试系统 | |
CN115529623B (zh) | 一种基带单元测试装置、方法、终端设备以及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |