CN111209152A - Dram芯片老化测试设备、方法、计算机设备及存储介质 - Google Patents
Dram芯片老化测试设备、方法、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN111209152A CN111209152A CN202010029257.5A CN202010029257A CN111209152A CN 111209152 A CN111209152 A CN 111209152A CN 202010029257 A CN202010029257 A CN 202010029257A CN 111209152 A CN111209152 A CN 111209152A
- Authority
- CN
- China
- Prior art keywords
- test
- dram
- dram chip
- aging
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及一种DRAM芯片老化测试设备、方法、计算机设备及存储介质,设备包括用于提供环境温度控制的老化柜,及连接并控制所述老化柜的通信控制模块,以及用于放置被测试DRAM芯片的测试板,所述测试板包括有用于测试DRAM芯片的SSD主控模块,所述SSD主控模块通过高速DRAM接口连接多个DRAM芯片进行测试。本发明通过在测试板上使用SSD主控模块来同时连接多个DRAM芯片进行老化测试,在保证单个DRAM芯片的测试效率不受影响的前提下,大大提高了DRAM芯片老化测试设备的同测数量,进而提高了DRAM芯片老化测试的效率。
Description
技术领域
本发明涉及老化测试,更具体地说是指一种DRAM芯片老化测试设备、方法、计算机设备及存储介质。
背景技术
DRAM芯片是动态随机存取存储器,DRAM存储芯片只能将数据保持很短的时间,所以需要定时刷新。
生产过程中,需要对DRAM芯片进行功能测试,实现自动加载DRAM芯片所需测试的程序并能集成功能测试,通过系列的老化、功能测试,将被测试的DRAM芯片进行筛选,以分出Good或NG或其它等级。
业界目前依托Advantest System/Teradyne System进行BURNIN测试->CORE测试->Speed测试。DRAM测试设备主要依靠国外半导体设备厂商提供测试平台,资源稀缺。具体的测试流程包括:BURNIN测试为高低温下低速老化测试和颗粒修复测试;CORE测试为DRAMARRAY CORE Frequency测试;Speed测试为高速测试。
其中,CORE测试能同测数量少,测试速率低,测试设备贵,成本高;Speed测试能同测数量也少,设备也非常贵。
发明内容
本发明的目的在于克服现有技术的缺陷,提供一种DRAM芯片老化测试设备、方法、计算机设备及存储介质。
为实现上述目的,本发明采用以下技术方案:
第一方面,本发明提出一种DRAM芯片老化测试设备,包括用于提供环境温度控制的老化柜,及连接并控制所述老化柜的通信控制模块,以及用于放置被测试DRAM芯片的测试板,所述测试板包括有用于测试DRAM芯片的SSD主控模块,所述SSD主控模块通过高速DRAM接口连接多个DRAM芯片进行测试。
第二方面,本发明还提出一种DRAM芯片老化测试方法,基于如上所述的DRAM芯片老化测试设备,包括以下步骤:
将DRAM芯片放置在测试板,同时根据测试板编号生成对应的DRAM分布文件,DRAM芯片放置完成后将测试板连接老化柜,所述的DRAM分布文件包括DRAM芯片在测试板上的放置位置信息;
获取来自控制终端的控制指令和测试程序;
通过测试板上的SSD主控模块运行测试程序,驱动对应的DRAM芯片进行相应的老化测试以得到测试数据,老化柜根据控制指令进行温度控制;
将测试数据通过通信控制模块上传到控制终端,并根据DRAM分布文件和测试数据生成相应的测试信息文件,所述测试信息文件包括DRAM芯片在测试板上的放置位置信息,以及对应DRAM芯片的测试数据;
根据测试信息文件自动分选对应测试板上的DRAM芯片。
第三方面,本发明还提出一种计算机设备,所述计算机设备包括存储器及处理器,所述存储器上存储有计算机程序,所述处理器执行所述计算机程序时实现如上所述的DRAM芯片老化测试方法。
第四方面,本发明还提出一种存储介质,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时可实现如上所述的DRAM芯片老化测试方法。
本发明与现有技术相比的有益效果是:本发明通过在测试板上使用SSD主控模块来同时连接多个DRAM芯片进行老化测试,在保证单个DRAM芯片的测试效率不受影响的前提下,大大提高了DRAM芯片老化测试设备的同测数量,进而提高了DRAM芯片自动老化测试的效率。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种DRAM芯片老化测试设备的应用示意图;
图2为本发明实施例提供的一种DRAM芯片老化测试设备的结构示意图;
图3为本发明实施例提供的一种DRAM芯片老化测试方法的流程示意图;
图4为本发明实施例提供的一种DRAM芯片老化测试方法的子流程示意图;
图5为本发明实施例提供的一种DRAM芯片老化测试方法的子流程示意图;
图6为本发明实施例提供的计算机设备的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解,在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
参考图1和2,本发明提出了一种DRAM芯片老化测试设备,包括用于提供环境温度控制的老化柜,及连接并控制老化柜的通信控制模块30,以及用于放置被测试DRAM芯片12的测试板10,测试板10包括有用于测试DRAM芯片12的SSD主控模块11,SSD主控模块11通过其本身的高速DRAM接口连接多个DRAM芯片12进行测试,SSD主控模块11可以同时通过DRAM接口连接多个DRAM芯片12进行老化测试,在保证单个DRAM芯片12的测试效率不受影响的前提下,大大提高了DRAM芯片老化测试设备的同测数量,进而提高了DRAM芯片老化测试的效率。
其中,SSD主控模块11集成的DDR PHY(物理层接口,Physical Interface),能够对DRAM芯片12进行测试。利用SSD主控模块11的本身的高速DRAM接口进行DRAM的高速测试,以MARVELL 88SS1100为例,DDR4最高可支持1200MHZ的频率。如图2所示,利用SSD主控模块11的ADD/CMD flyby的走线及SSD主控模块11多达32个DDR I/O接口可以同时测试多个DRAM芯片12来提高同测数量,以位宽为8的DRAM芯片12为例,一个SSD主控模块11最高可同时测试4个DRAM芯片12,而每一个测试板10上可以同时设置多个SSD主控模块11,每一台老化柜可以同时连接测试多个测试板10,也即是可以同时测试多个DRAM芯片12。
具体的,老化柜用于提供测试板10的测试环境和装载条件,老化柜内设置有包含多层放置位的测试架,测试板10对应设置于测试架的放置位上进行老化测试。其中,测试板10上的SSD主控模块11通过本身的高速DRAM接口连接DRAM芯片12进行测试,以使测试板10可以同时通过DRAM接口连接多个DRAM芯片12进行老化测试,在保证单个DRAM芯片12的测试效率不受影响的前提下,大大提高了DRAM芯片老化测试设备的同测数量,进而提高了DRAM芯片老化测试的效率。
具体的,老化柜内设置有温度可调节的温控腔体,测试架设置于温控腔体内,通过调节温控腔体的温度以调节测试板10的环境温度,老化柜根据接收到的控制指令或者SSD主控模块11的反馈信息,调整老化柜内的温控腔体温度,以使得老化柜内的环境温度达到目标测试温度,保证对应老化测试的准确进行。具体的,通信控制模块30的受控端连接有控制终端40,通信控制模块30的控制端通过连接器20连接老化柜,控制终端40下发控制指令和测试程序到通信控制模块30,并由通信控制模块30下发控制指令到老化柜,下发测试程序到测试板10,老化柜根据控制指令调节温控腔体工作进行温度控制,测试板上的SSD主控模块运行测试程序,驱动对应的DRAM芯片进行相应的老化测试以得到测试数据;之后,老化柜通过通信控制模块30上传测试数据,以实现控制指令的下发,测试数据的返回以及不良产品信息的记录。
在本实施例中,通信控制模块30通过连接器20与测试板10连接。具体的,如图1所示,老化柜提供用于设置温控腔体的温控腔体区,和设置连接器20的隔离区,通信控制模块30设置于常温区,通信控制模块30通过连接器20连接测试板10,将通信控制模块30设置于常温区,以降低其被温控区高温的影响,提高其使用寿命。
本发明通过在测试板10上使用SSD主控模块11来同时连接多个DRAM芯片12进行老化测试,在保证单个DRAM芯片12的测试效率不受影响的前提下,大大提高了DRAM芯片老化测试设备的同测数量,进而提高了DRAM芯片老化测试的效率。
图3是本发明实施例提供的一种DRAM芯片老化测试方法的流程示意图,基于如图1-2所述的DRAM芯片老化测试设备。如图3所示,该方法包括以下步骤S110至S150。
S110、将DRAM芯片放置在测试板,同时根据测试板编号生成对应的DRAM分布文件,DRAM芯片放置完成后将测试板连接老化柜。
其中,DRAM分布文件(Load map)包括DRAM芯片在测试板上的放置位置信息。
在本实施例中,SSD主控模块可以同时通过本身的DRAM接口连接多个DRAM芯片进行老化测试,在保证单个DRAM芯片的测试效率不受影响的前提下,大大提高了DRAM芯片老化测试设备的同测数量,进而提高了DRAM芯片老化测试的效率。
其中,SSD主控模块集成的DDR PHY(物理层接口,Physical Interface),能够对DRAM芯片进行测试。利用SSD主控模块的高速DRAM接口进行DRAM的高速测试,以MARVELL88SS1100为例,DDR4最高可支持1200MHZ的频率。如图2所示,利用SSD主控模块的ADD/CMDflyby的走线及SSD主控模块多达32个DDR I/O接口可以同时测试多个DRAM芯片来提高同测数量,以位宽为8的DRAM芯片为例,SSD主控模块最高可同时测试4个DRAM芯片。
具体的,通过自动上下料机将DRAM芯片放置于测试板上,同时根据测试板编号生成对应的DRAM分布文件,由于老化柜上可以同时连接多个测试板,不同的测试板对应关联有唯一的测试板编号,根据测试板编号可以对测试板进行准确的定位,DRAM芯片放置完成后将测试板连接老化柜。其中,测试板可上可以同时放置若干个DRAM芯片,而基于测试板编号生成的DRAM分布文件包括有放置于该测试板的所有DRAM芯片的放置位置信息,通过DRAM分布文件即可获取到对应测试板上的不同DRAM芯片的放置位置。
S120、获取来自控制终端的控制指令和测试程序。
在本实施例中,在接入DRAM芯片之后,老化柜通过通信控制模块检测并获取来自控制终端的控制指令和测试程序,在获取到控制指令和测试程序之后,老化柜根据该控制指令执行温度控制,测试板上的SSD主控模块运行测试程序,并控制对应的DRAM芯片执行对应的老化测试。
S130、通过测试板上的SSD主控模块运行测试程序,驱动对应的DRAM芯片进行相应的老化测试以得到测试数据,老化柜根据控制指令进行温度控制。
在本实施例中,老化柜在获取到控制指令和测试程序之后,老化柜根据该控制指令调节温控腔体的温度以进行温度控制,当测试板的环境温度达到目标测试温度是,测试板上的SSD主控模块自动运行测试程序,并控制对应的DRAM芯片执行对应的老化测试,并获得不同测试板的测试数据。
其中,老化测试包括BURNIN测试,高速测试和CORE测试等等。老化柜根据控制指令和测试程序,通过SSD主控模块运行测试程序以执行对应的老化测试,对同时接入在测试板上的DRAM芯片进行同步测试,并获取到不同DRAM芯片的测试数据。
参考图4,在一实施例中,步骤S130包括步骤S131和S132。
S131、根据控制指令,控制老化柜内的环境温度到目标温度。
S132、通过SSD主控模块在目标温度下运行对应的测试程序,驱动DRAM芯片进行相应的老化测试,以得到对应DRAM芯片的测试数据。
在本实施例中,老化测试需要在特定的测试温度中进行,因此在SSD主控模块执行老化测试之前,老化柜根据控制指令或者SSD主控模块的反馈信息,调节温控腔体的温度,以使得温控腔体内的环境温度符合目标测试温度的要求,在测试板的环境温度达到目标测试温度后,SSD主控模块才运行测试程序进行对应的老化测试,保证测试温度的准确性,进而保证测试的有效性。
S140、将测试数据通过通信控制模块上传到控制终端,并根据DRAM分布文件和测试数据生成相应的测试信息文件。
其中,测试信息文件(Unload map)包括DRAM芯片在测试板上的放置位置信息,以及对应DRAM芯片的测试数据。
在本实施例中,在测试完成之后,老化柜将测试数据通过通信控制模块上传到控制终端,控制终端根据测试数据对被测试的DRAM芯片进行对应的分类,并结合上述的DRAM分布文件和测试数据生成相应的测试信息文件,测试信息文件包括DRAM芯片在测试板上的放置位置信息,以及对应DRAM芯片的测试数据,根据测试信息文件可以得到不同分类等级的DRAM芯片在具体测试板上的位置,进一步的,可以根据测试信息文件自动取下不同分类等级的DRAM芯片。
参考图5,在一实施例中,步骤S140包括步骤S141和S142。
S141、根据测试数据对被测试的DRAM芯片进行分类,以得到DRAM芯片的等级信息。
在本实施例中,根据获取到的测试数据,可以根据预设置好的规则将DRAM芯片进行分类,为每一个DRAM芯片对应关联等级信息,根据DRAM芯片的等级信息可以对DRAM芯片进行有效的区分。举例说明,根据测试数据进行分类时,可以将无法使用的DRAM芯片作为一个分类等级,其他的DRAM芯片根据其测试数据分为Good和NG(not good)的等级。
S142、根据DRAM芯片的等级信息和DRAM分布文件生成对应测试板的测试信息文件。
在本实施例中,通过分类得到不同分类等级的DRAM芯片,并在控制终端的显示界面上显示,工作人员或者自动设备可以根据终端上显示的测试结果直接取出对应分类的DRAM芯片,并对应的归类存放。上述的自动设备可以为自动上下料机,自动上下料机根据测试信息文件可以将不同的DRAM芯片从对应的测试板中取下,并进行归类放置,以实现对于DRAM芯片的自动测试和分类。
S150、根据测试信息文件自动分选对应测试板上的DRAM芯片。
在本实施例中,通过自动上下料机根据测试信息文件对具体测试板上的DRAM芯片进行分选,具体的,可以将不同的DRAM芯片从对应的测试板中取下,并进行归类放置,以实现对于DRAM芯片的自动测试和分类。
本发明通过在测试板上使用SSD主控模块来同时连接多个DRAM芯片进行老化测试,在保证单个DRAM芯片的测试效率不受影响的前提下,大大提高了DRAM芯片老化测试设备的同测数量,进而提高了DRAM芯片老化测试的效率。
请参阅图6,图6是本申请实施例提供的一种计算机设备的示意性框图。该计算机设备500可以是终端,也可以是服务器,其中,终端可以是智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。服务器可以是独立的服务器,也可以是多个服务器组成的服务器集群。
参阅图6,该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505,其中,存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令,该程序指令被执行时,可使得处理器502执行一种DRAM芯片老化测试方法。
该处理器502用于提供计算和控制能力,以支撑整个计算机设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境,该计算机程序5032被处理器502执行时,可使得处理器502执行一种DRAM芯片老化测试方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解,图6中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备500的限定,具体的计算机设备500可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
其中,所述处理器502用于运行存储在存储器中的计算机程序5032。
应当理解,在本申请实施例中,处理器502可以是中央处理单元(CentralProcessing Unit,CPU),该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中,通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令,计算机程序可存储于一存储介质中,该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行,以实现上述方法的实施例的流程步骤。
因此,本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的。例如,各个单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分,或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,终端,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种DRAM芯片老化测试设备,其特征在于,包括用于提供环境温度控制的老化柜,及连接并控制所述老化柜的通信控制模块,以及用于放置被测试DRAM芯片的测试板,所述测试板包括有用于测试DRAM芯片的SSD主控模块,所述SSD主控模块通过高速DRAM接口连接多个DRAM芯片进行测试。
2.根据权利要求1所述的DRAM芯片老化测试设备,其特征在于,所述通信控制模块的受控端连接有控制终端,通信控制模块的控制端通过连接器连接所述老化柜,控制终端下发控制指令到通信控制模块并控制老化柜工作,老化柜通过通信控制模块上传测试数据。
3.根据权利要求1所述的DRAM芯片老化测试设备,其特征在于,所述老化柜内设置有包含多层放置位的测试架,所述测试板对应设置于所述测试架的放置位上进行老化测试。
4.根据权利要求3所述的DRAM芯片老化测试设备,其特征在于,所述老化柜内设置有温度可调节的温控腔体,所述测试架设置于所述温控腔体内,通过调节温控腔体的温度以调节测试架的环境温度。
5.一种DRAM芯片老化测试方法,其特征在于,基于权利要求1-4所述的DRAM芯片老化测试设备,包括以下步骤:
将DRAM芯片放置在测试板,同时根据测试板编号生成对应的DRAM分布文件,DRAM芯片放置完成后将测试板连接老化柜,所述的DRAM分布文件包括DRAM芯片在测试板上的放置位置信息;
获取来自控制终端的控制指令和测试程序;
通过测试板上的SSD主控模块运行测试程序,驱动对应的DRAM芯片进行相应的老化测试以得到测试数据,老化柜根据控制指令进行温度控制;
将测试数据通过通信控制模块上传到控制终端,并根据DRAM分布文件和测试数据生成相应的测试信息文件,所述测试信息文件包括DRAM芯片在测试板上的放置位置信息,以及对应DRAM芯片的测试数据;
根据测试信息文件自动分选对应测试板上的DRAM芯片。
6.根据权利要求5所述的DRAM芯片老化测试方法,其特征在于,所述通过测试板上的SSD主控模块运行测试程序,驱动对应的DRAM芯片进行相应的老化测试以得到测试数据,老化柜根据控制指令进行温度控制的步骤,包括:
根据控制指令,控制老化柜内的环境温度到目标温度;
通过SSD主控模块在目标温度下运行对应的测试程序,驱动DRAM芯片进行相应的老化测试,以得到对应DRAM芯片的测试数据。
7.根据权利要求5所述的DRAM芯片老化测试方法,其特征在于,所述将将测试数据通过通信控制模块上传到控制终端,并根据DRAM分布文件和测试数据生成相应的测试信息文件的步骤,包括:
根据测试数据对被测试的DRAM芯片进行分类,以得到DRAM芯片的等级信息;
根据DRAM芯片的等级信息和DRAM分布文件生成对应测试板的测试信息文件。
8.根据权利要求6所述的DRAM芯片老化测试方法,其特征在于,所述老化测试包括BURNIN测试,高速测试和CORE测试。
9.一种计算机设备,其特征在于,所述计算机设备包括存储器及处理器,所述存储器上存储有计算机程序,所述处理器执行所述计算机程序时实现如权利要求5至8中任一项所述的DRAM芯片老化测试方法。
10.一种存储介质,其特征在于,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时可实现如权利要求5至8中任一项所述的DRAM芯片老化测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010029257.5A CN111209152B (zh) | 2020-01-10 | 2020-01-10 | Dram芯片老化测试设备、方法、计算机设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010029257.5A CN111209152B (zh) | 2020-01-10 | 2020-01-10 | Dram芯片老化测试设备、方法、计算机设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111209152A true CN111209152A (zh) | 2020-05-29 |
CN111209152B CN111209152B (zh) | 2023-08-08 |
Family
ID=70786995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010029257.5A Active CN111209152B (zh) | 2020-01-10 | 2020-01-10 | Dram芯片老化测试设备、方法、计算机设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111209152B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112505519A (zh) * | 2020-11-23 | 2021-03-16 | 赖俊生 | 一种监测及确认半导体器件老化状态的方法、装置及计算机可读存储介质 |
CN112612660A (zh) * | 2020-12-16 | 2021-04-06 | 海光信息技术股份有限公司 | 规格信息数据库创建方法、芯片挑选方法及装置和系统 |
CN113035267A (zh) * | 2021-03-25 | 2021-06-25 | 长江存储科技有限责任公司 | 一种半导体测试装置、数据处理方法、设备及存储介质 |
CN113238910A (zh) * | 2021-06-29 | 2021-08-10 | 长江存储科技有限责任公司 | 控制装置、老化测试设备、老化测试方法及存储介质 |
CN113433446A (zh) * | 2021-05-21 | 2021-09-24 | 芯天下技术股份有限公司 | 一种三温测试系统及控制方法 |
CN113567777A (zh) * | 2021-06-22 | 2021-10-29 | 深圳同兴达科技股份有限公司 | 一种新型老化测试系统 |
CN114067904A (zh) * | 2022-01-17 | 2022-02-18 | 深圳市安信达存储技术有限公司 | 嵌入式存储芯片的集群测试装置及系统 |
CN116699375A (zh) * | 2023-07-28 | 2023-09-05 | 中科亿海微电子科技(苏州)有限公司 | 一种fpga芯片高温测试方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204618A (en) * | 1991-02-18 | 1993-04-20 | Nec Corporation | Monitored burn-in system |
CN106653097A (zh) * | 2016-12-29 | 2017-05-10 | 记忆科技(深圳)有限公司 | 一种flash芯片的测试系统 |
CN106710636A (zh) * | 2016-12-29 | 2017-05-24 | 记忆科技(深圳)有限公司 | 一种ssd产品的测试系统 |
CN108874599A (zh) * | 2018-05-31 | 2018-11-23 | 杭州嘉楠耘智信息科技有限公司 | 一种对加密货币运算设备进行老化测试的方法和设备 |
CN209167896U (zh) * | 2018-12-25 | 2019-07-26 | 扬州新概念电气有限公司 | 一种断路器快速保护控制系统的老化测试系统 |
CN209182450U (zh) * | 2018-10-26 | 2019-07-30 | 龙芯中科技术有限公司 | 一种老化测试板 |
-
2020
- 2020-01-10 CN CN202010029257.5A patent/CN111209152B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204618A (en) * | 1991-02-18 | 1993-04-20 | Nec Corporation | Monitored burn-in system |
CN106653097A (zh) * | 2016-12-29 | 2017-05-10 | 记忆科技(深圳)有限公司 | 一种flash芯片的测试系统 |
CN106710636A (zh) * | 2016-12-29 | 2017-05-24 | 记忆科技(深圳)有限公司 | 一种ssd产品的测试系统 |
CN108874599A (zh) * | 2018-05-31 | 2018-11-23 | 杭州嘉楠耘智信息科技有限公司 | 一种对加密货币运算设备进行老化测试的方法和设备 |
CN209182450U (zh) * | 2018-10-26 | 2019-07-30 | 龙芯中科技术有限公司 | 一种老化测试板 |
CN209167896U (zh) * | 2018-12-25 | 2019-07-26 | 扬州新概念电气有限公司 | 一种断路器快速保护控制系统的老化测试系统 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112505519A (zh) * | 2020-11-23 | 2021-03-16 | 赖俊生 | 一种监测及确认半导体器件老化状态的方法、装置及计算机可读存储介质 |
CN112505519B (zh) * | 2020-11-23 | 2022-05-31 | 赖俊生 | 一种监测及确认半导体器件老化状态的方法、装置及计算机可读存储介质 |
CN112612660A (zh) * | 2020-12-16 | 2021-04-06 | 海光信息技术股份有限公司 | 规格信息数据库创建方法、芯片挑选方法及装置和系统 |
CN112612660B (zh) * | 2020-12-16 | 2024-02-13 | 海光信息技术股份有限公司 | 规格信息数据库创建方法、芯片挑选方法及装置和系统 |
CN113035267A (zh) * | 2021-03-25 | 2021-06-25 | 长江存储科技有限责任公司 | 一种半导体测试装置、数据处理方法、设备及存储介质 |
CN113433446A (zh) * | 2021-05-21 | 2021-09-24 | 芯天下技术股份有限公司 | 一种三温测试系统及控制方法 |
CN113567777A (zh) * | 2021-06-22 | 2021-10-29 | 深圳同兴达科技股份有限公司 | 一种新型老化测试系统 |
CN113238910A (zh) * | 2021-06-29 | 2021-08-10 | 长江存储科技有限责任公司 | 控制装置、老化测试设备、老化测试方法及存储介质 |
CN114067904A (zh) * | 2022-01-17 | 2022-02-18 | 深圳市安信达存储技术有限公司 | 嵌入式存储芯片的集群测试装置及系统 |
CN116699375A (zh) * | 2023-07-28 | 2023-09-05 | 中科亿海微电子科技(苏州)有限公司 | 一种fpga芯片高温测试方法及装置 |
CN116699375B (zh) * | 2023-07-28 | 2024-01-19 | 中科亿海微电子科技(苏州)有限公司 | 一种fpga芯片高温测试方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111209152B (zh) | 2023-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111209152B (zh) | Dram芯片老化测试设备、方法、计算机设备及存储介质 | |
US7269765B1 (en) | Method and apparatus for storing failing part locations in a module | |
DE102012024886B4 (de) | Boundary Scan-Kette für gestapelten Speicher | |
KR100781431B1 (ko) | 반도체 웨이퍼 칩을 테스트하고 개별적으로 구성하는 방법및 시스템 | |
JPS6137719B2 (zh) | ||
JP2002538465A (ja) | 単一のテスターチャンネルを使用して複数のデバイスの同時テストを行うための分散型インターフェース | |
WO2019041662A1 (zh) | Dram测试装置及方法 | |
US20140258780A1 (en) | Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory | |
US20130227342A1 (en) | Systems and methods for storing and retrieving a defect map in a dram component | |
WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
US8001443B2 (en) | Data storage apparatus, data storage controller, and related automated testing method | |
CN112506820B (zh) | Usb端口硬件参数分析方法、装置、设备及存储介质 | |
JPH0658925B2 (ja) | 集積回路試験装置 | |
CN115662492B (zh) | 一种数据存储设备的量产测试方法及装置 | |
CN110544505B (zh) | 用于筛选Wafer中不良Die的测试系统和方法 | |
CN110570893B (zh) | 实现电压拉偏的Flash自动化筛选系统及筛选方法 | |
US7299380B2 (en) | Testing a receiver connected to a reference voltage signal | |
CN115602242A (zh) | 一种存储装置及其测试方法 | |
TWI789651B (zh) | 用於行動記憶體的測試裝置以及測試方法 | |
TWI686810B (zh) | 記憶體晶片超頻測試方法 | |
CN114283876A (zh) | Ddr信号质量的测试方法、测试装置与测试设备 | |
KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
KR100630701B1 (ko) | 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법 | |
CN112309492A (zh) | 内存芯片超频测试模块及其方法 | |
JP2002237505A (ja) | 半導体装置のテストシステムおよびテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |